JP2000350262A - 符号生成方法および符号生成回路 - Google Patents
符号生成方法および符号生成回路Info
- Publication number
- JP2000350262A JP2000350262A JP15893599A JP15893599A JP2000350262A JP 2000350262 A JP2000350262 A JP 2000350262A JP 15893599 A JP15893599 A JP 15893599A JP 15893599 A JP15893599 A JP 15893599A JP 2000350262 A JP2000350262 A JP 2000350262A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- vector
- long code
- cycle
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 リバースチャンネルにおけるロングコードに
よる送信をわずかな待時間で開始する。 【構成】Ｍ系列やロングコードサイクルの始点から各タ
イミングまでのシフト量を複数のマスクデータの組合せ
に対応させ、ある時点での送信要求に対して、その後の
最も早くロングコード生成を開始し得るタイミングを生
じさせるマスクデータの組み合わせを求め、これによっ
てベクトル初期値そシフトする。
よる送信をわずかな待時間で開始する。 【構成】Ｍ系列やロングコードサイクルの始点から各タ
イミングまでのシフト量を複数のマスクデータの組合せ
に対応させ、ある時点での送信要求に対して、その後の
最も早くロングコード生成を開始し得るタイミングを生
じさせるマスクデータの組み合わせを求め、これによっ
てベクトル初期値そシフトする。
Description
【０００１】
【発明の属する技術分野】本発明は符号生成方法および
符号生成回路に関し、特に、Ｍ系列あるいはゴールド符
号系列を生成するための回路に関する。
符号生成回路に関し、特に、Ｍ系列あるいはゴールド符
号系列を生成するための回路に関する。
【０００２】
【従来の技術】Ｍ系列（最大周期系列：Maximal-length
sequence）は優れた自己相関特性を有する符号系列と
して知られている。また、ゴールド（ＧＯＬＤ）符号系
列は、周期が等しい２種類のＭ系列を加算して得られる
符号系列であり、自己相関特性においてはＭ系列よりは
劣るものの相互相関特性および系列数の面でＭ系列より
もすぐれている。このため、Ｍ系列およびゴールド符号
系列はスペクトラム拡散通信方式や測距システムなどで
非常によく使用され、拡散符号方式の移動体通信におい
ては、コントロール信号、基地局特定のための信号等の
拡散に数ギガチップ時間にも渡る極めて長いロングコー
ドが使用されることがある。
sequence）は優れた自己相関特性を有する符号系列と
して知られている。また、ゴールド（ＧＯＬＤ）符号系
列は、周期が等しい２種類のＭ系列を加算して得られる
符号系列であり、自己相関特性においてはＭ系列よりは
劣るものの相互相関特性および系列数の面でＭ系列より
もすぐれている。このため、Ｍ系列およびゴールド符号
系列はスペクトラム拡散通信方式や測距システムなどで
非常によく使用され、拡散符号方式の移動体通信におい
ては、コントロール信号、基地局特定のための信号等の
拡散に数ギガチップ時間にも渡る極めて長いロングコー
ドが使用されることがある。
【０００３】このロングコードを移動局から基地局に向
うリバースチャンネルで使用する場合、各移動局は送信
すべき基地局のロングコードサイクルに同期したタイミ
ングでロングコードを生成する必要があり、送信要求に
呼応して可及的速かに所定のタイミングでロングコード
生成を開始しなければならない。
うリバースチャンネルで使用する場合、各移動局は送信
すべき基地局のロングコードサイクルに同期したタイミ
ングでロングコードを生成する必要があり、送信要求に
呼応して可及的速かに所定のタイミングでロングコード
生成を開始しなければならない。
【０００４】ここに、拡散符号の生成は、複数ビットの
ビット列よりなるベクトルを設定し、このベクトルにお
ける複数のビットの組についてそれぞれ２を法とする加
算を行い、各加算結果を所定のビット位置に入力し、前
記ベクトルを循環シフトし、所定のビット位置のビット
を順次出力する。図１０は同相成分、直交成分のための
ロングコード（それぞれＩ、Ｑで示す。）をシリアルに
生成するための従来の拡散符号生成回路を示すものであ
り、シフトレジスタＳＦＧ９１、ＳＦＧ９２にベクトル
ＶＥＣ９１、ＶＥＣ９２をそれぞれ格納しておき、所定
のビットについて加算器Ｌ９１、Ｌ９２によりそれぞれ
２を法とする加算を行い、加算結果をシフトレジスタの
初段に戻す。両シフトレジスタの最終段出力は加算器Ａ
ＤＤ８１により加算されて同相成分Ｉとされ、一方、マ
スクＭ９１、Ｍ９２によりシフトされた後、加算器ＡＤ
Ｄ９２により加算されて直交成分Ｑとされる。ここにマ
スクＭ９１、Ｍ９２はベクトルと同一ビット数のマスク
データを有し、ベクトルとのビット論理積およびその排
他的論理和により、シフトレジスタからの出力に対して
シフトした出力を生成する。以上のように、拡散符号は
比較的複雑な演算の結果として生成されており、符号列
を中途から開始することは容易でない。全ての符号をテ
ーブルに格納しておき、タイミングに対応した符号を参
照することは勿論可能であるが、長大なロングコードを
格納するには膨大なメモリを要し、小型化、省電力化の
要求が高い移動局においては現実的でない。なおマスク
によるベクトルのシフトについてはＲ．Ｃ．Ｄｉｘｏｎ
著，立野敏他訳”最新スペクトラム拡散通信方式”，ジ
ャテック出版、米国特許第５，２２８，０５４号に記載
がある。
ビット列よりなるベクトルを設定し、このベクトルにお
ける複数のビットの組についてそれぞれ２を法とする加
算を行い、各加算結果を所定のビット位置に入力し、前
記ベクトルを循環シフトし、所定のビット位置のビット
を順次出力する。図１０は同相成分、直交成分のための
ロングコード（それぞれＩ、Ｑで示す。）をシリアルに
生成するための従来の拡散符号生成回路を示すものであ
り、シフトレジスタＳＦＧ９１、ＳＦＧ９２にベクトル
ＶＥＣ９１、ＶＥＣ９２をそれぞれ格納しておき、所定
のビットについて加算器Ｌ９１、Ｌ９２によりそれぞれ
２を法とする加算を行い、加算結果をシフトレジスタの
初段に戻す。両シフトレジスタの最終段出力は加算器Ａ
ＤＤ８１により加算されて同相成分Ｉとされ、一方、マ
スクＭ９１、Ｍ９２によりシフトされた後、加算器ＡＤ
Ｄ９２により加算されて直交成分Ｑとされる。ここにマ
スクＭ９１、Ｍ９２はベクトルと同一ビット数のマスク
データを有し、ベクトルとのビット論理積およびその排
他的論理和により、シフトレジスタからの出力に対して
シフトした出力を生成する。以上のように、拡散符号は
比較的複雑な演算の結果として生成されており、符号列
を中途から開始することは容易でない。全ての符号をテ
ーブルに格納しておき、タイミングに対応した符号を参
照することは勿論可能であるが、長大なロングコードを
格納するには膨大なメモリを要し、小型化、省電力化の
要求が高い移動局においては現実的でない。なおマスク
によるベクトルのシフトについてはＲ．Ｃ．Ｄｉｘｏｎ
著，立野敏他訳”最新スペクトラム拡散通信方式”，ジ
ャテック出版、米国特許第５，２２８，０５４号に記載
がある。
【０００５】しかしロングコードサイクルの始点を待っ
てロングコード生成を開始するとすれば、最悪ロングコ
ード全長に対応する待時間が発生し、この待時間はとき
に数分以上に及ぶ。
てロングコード生成を開始するとすれば、最悪ロングコ
ード全長に対応する待時間が発生し、この待時間はとき
に数分以上に及ぶ。
【０００６】
【発明が解決しようとする課題】本発明はこのような背
景の下に創案されたもので、リバースチャンネルにおけ
るロングコードによる送信をわずかな待時間で開始し得
る符号生成方法および符号生成回路を提供することを目
的とする。
景の下に創案されたもので、リバースチャンネルにおけ
るロングコードによる送信をわずかな待時間で開始し得
る符号生成方法および符号生成回路を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明に係る符号生成方
法は、符号生成開始のタイミングを離散的にとらえ、ま
たＭ系列やロングコードサイクルの始点から各タイミン
グまでのシフト量を複数のマスクデータの組み合せに対
応させ、ある時点での送信要求に対して、その後最も早
くロングコード生成を開始し得るタイミングを生じさせ
るマスクデータの組み合せを探索し、その後これらマス
クデータによってベクトル初期値をシフトし、そこから
ロングコード生成を開始するものである。
法は、符号生成開始のタイミングを離散的にとらえ、ま
たＭ系列やロングコードサイクルの始点から各タイミン
グまでのシフト量を複数のマスクデータの組み合せに対
応させ、ある時点での送信要求に対して、その後最も早
くロングコード生成を開始し得るタイミングを生じさせ
るマスクデータの組み合せを探索し、その後これらマス
クデータによってベクトル初期値をシフトし、そこから
ロングコード生成を開始するものである。
【０００８】
【発明の実施の形態】次に本発明に係る符号生成方法お
よび符号生成回路の実施例を図面に基づいて説明する。
よび符号生成回路の実施例を図面に基づいて説明する。
【０００９】
【実施例】図１は移動局の全体構成を示すブロック図で
あり、無線周波数の受信信号ＲＳはベースバンド信号Ｒ
Ｓに変換され、このベースバンド信号ＲＳはさらにアナ
ログ・デジタル（Ａ／Ｄ）変換回路１によってデジタル
信号に変換される。このデジタルの受信信号はセルサー
チ部２、パスサーチ部３、コントロールチャンネル受信
部４、トラフィックチャンネル受信部６に並列に入力さ
れる。セルサーチ部２、パスサーチ部３の出力はマイク
ロプロセサ・バスＢ２からマイクロプロセッサ・インタ
ーフェイス１２を介してマイクロプロセッサ（図示省
略）によって処理される。移動局内のその他の制御のた
めにコントロール部１１が設けられ、このコントロール
部１１はバスＢ２を介してＭＰＵによって駆動される。
また無線周波数部の制御を行うコントロール部１０も同
様にＭＰＵによって駆動される。移動局の送信側には送
信部８が設けられ、送信すべきデータに拡散符号を乗じ
て送信信号を生成し、これを送信ロールオフフィルタ７
によって波形整形した後、無線周波数部（図示省略）か
ら送信する。無線周波数部の制御はコントロール部ＲＦ
Ｃによって行われ、コントロール部ＲＦＣはコントロー
ル信号ＣＳ、ＤＴを無線周波数部に対して出力する。こ
のように多くの機能が搭載された移動局において、前記
送信部８で数ギガチップ時間に及ぶロングコードの生成
とそのロングコードによる周波数拡散が実行される。
あり、無線周波数の受信信号ＲＳはベースバンド信号Ｒ
Ｓに変換され、このベースバンド信号ＲＳはさらにアナ
ログ・デジタル（Ａ／Ｄ）変換回路１によってデジタル
信号に変換される。このデジタルの受信信号はセルサー
チ部２、パスサーチ部３、コントロールチャンネル受信
部４、トラフィックチャンネル受信部６に並列に入力さ
れる。セルサーチ部２、パスサーチ部３の出力はマイク
ロプロセサ・バスＢ２からマイクロプロセッサ・インタ
ーフェイス１２を介してマイクロプロセッサ（図示省
略）によって処理される。移動局内のその他の制御のた
めにコントロール部１１が設けられ、このコントロール
部１１はバスＢ２を介してＭＰＵによって駆動される。
また無線周波数部の制御を行うコントロール部１０も同
様にＭＰＵによって駆動される。移動局の送信側には送
信部８が設けられ、送信すべきデータに拡散符号を乗じ
て送信信号を生成し、これを送信ロールオフフィルタ７
によって波形整形した後、無線周波数部（図示省略）か
ら送信する。無線周波数部の制御はコントロール部ＲＦ
Ｃによって行われ、コントロール部ＲＦＣはコントロー
ル信号ＣＳ、ＤＴを無線周波数部に対して出力する。こ
のように多くの機能が搭載された移動局において、前記
送信部８で数ギガチップ時間に及ぶロングコードの生成
とそのロングコードによる周波数拡散が実行される。
【００１０】図２は基地局および移動局のロングコード
サイクルを示す波形図であり、移動局のロングコードサ
イクルＳＴ（１周期の時間Ｔｍａｘ）は送受信対象の基
地局のロングコードサイクルＢＬＴと同期するように設
定される。本発明に係る符号生成方法では、１周期の期
間Ｔｍａｘを等間隔ΔＴのサブサイクルに分割し（理解
を容易にするため極めて少数の８分割で示してい
る。）、離散的なタイミングＴ１、Ｔ２、．．．、Ｔ７
を設定している。仮に、１周期の始点Ｔｓと最初の離散
的タイミングＴ１との間の時刻Ｔで送信要求が発生し、
Ｔ１までに所定のセットアップタイム（後述する。）を
確保し得るとき、タイミングＴ１をロングコード生成開
始のタイミングＴｐとする。始点ＴｓからタイミングＴ
ｐまでの時間をＤＴＷとすると、Ｔ１時点では時間ＤＴ
Ｗに対応するシフト量をもったベクトルを求める。この
ベクトルは次回のサイクル始点よりも時間的に前である
ので、発明者等はＴｐにおけるベクトル設定を「プリセ
ット」と呼んでいる。
サイクルを示す波形図であり、移動局のロングコードサ
イクルＳＴ（１周期の時間Ｔｍａｘ）は送受信対象の基
地局のロングコードサイクルＢＬＴと同期するように設
定される。本発明に係る符号生成方法では、１周期の期
間Ｔｍａｘを等間隔ΔＴのサブサイクルに分割し（理解
を容易にするため極めて少数の８分割で示してい
る。）、離散的なタイミングＴ１、Ｔ２、．．．、Ｔ７
を設定している。仮に、１周期の始点Ｔｓと最初の離散
的タイミングＴ１との間の時刻Ｔで送信要求が発生し、
Ｔ１までに所定のセットアップタイム（後述する。）を
確保し得るとき、タイミングＴ１をロングコード生成開
始のタイミングＴｐとする。始点ＴｓからタイミングＴ
ｐまでの時間をＤＴＷとすると、Ｔ１時点では時間ＤＴ
Ｗに対応するシフト量をもったベクトルを求める。この
ベクトルは次回のサイクル始点よりも時間的に前である
ので、発明者等はＴｐにおけるベクトル設定を「プリセ
ット」と呼んでいる。
【００１１】図３はロングコード生成方法の全体のフロ
ーチャートであり、送信要求の存否を監視して（ステッ
プＳ１）、送信要求があったときはタイミングＴｐ決定
のプロセス（ステップＳ２）に移行し、なかったときは
処理を終了する。タイミングＴｐが決定されたときは、
そのサイクルの始点からＴｐまでの時間ＤＴＷを求める
（ステップＳ３）。
ーチャートであり、送信要求の存否を監視して（ステッ
プＳ１）、送信要求があったときはタイミングＴｐ決定
のプロセス（ステップＳ２）に移行し、なかったときは
処理を終了する。タイミングＴｐが決定されたときは、
そのサイクルの始点からＴｐまでの時間ＤＴＷを求める
（ステップＳ３）。
【００１２】シフトしたベクトルの生成のために、本発
明は１個または複数のマスクを使用する。マスクによる
ベクトルのシフトは従来例と同様であるが、本発明で
は、前記離散的タイミングの全てを表現できるマスクを
あらかじめ用意備する。例えば、前記サブサイクルの個
数は２のべき乗個であり、２進数の各桁の重みに対応し
たシフト量のマスクを用意する。これらのマスクの組み
合わせステップＳ４において求め、ベクトルの初期値に
対して、求められたマスクによるシフトを与え、シフト
したベクトルを生成する。以後このベクトルを用いてロ
ングコード生成を行う（ステップＳ５）。
明は１個または複数のマスクを使用する。マスクによる
ベクトルのシフトは従来例と同様であるが、本発明で
は、前記離散的タイミングの全てを表現できるマスクを
あらかじめ用意備する。例えば、前記サブサイクルの個
数は２のべき乗個であり、２進数の各桁の重みに対応し
たシフト量のマスクを用意する。これらのマスクの組み
合わせステップＳ４において求め、ベクトルの初期値に
対して、求められたマスクによるシフトを与え、シフト
したベクトルを生成する。以後このベクトルを用いてロ
ングコード生成を行う（ステップＳ５）。
【００１３】図４は前記マスクの組合せを求める処理を
示すフローチャートであり、まず前記プリセットのタイ
ミングを求めるために、現在の時刻Ｔを読み出す（ステ
ップＳ５１）。ベクトル初期値をプリセットタイミング
までシフトするための時間余裕（セットアップタイムＳ
Ｕという。）をとり、（Ｔ＋ＳＵ）を前記サブサイクル
周期ΔＴで除算する。この除算結果が整数となるタイミ
ングをＴｐとして採用する（ステップＳ５２）。整数化
の演算に際しては関数ｉｎｔ（）を使用し、除算結果を
超えない最大整数を算出する。従って、Ｔｐとしてはｉ
ｎｔ（）演算の結果に１を加算した値を用いる。次にタ
イミングＴｐに対応したマスクの組合せを求め（ステッ
プＳ５３）、これらマスクをベクトル初期値に適用する
（ステップＳ５４）。ここでサブサイクル分割数を２の
べき乗個（２ｉｍａｘ−１個）として、２分法の検索に
よりマスクの組合せを求めるアルゴリズム（ステップＳ
５３）を図５に示す。
示すフローチャートであり、まず前記プリセットのタイ
ミングを求めるために、現在の時刻Ｔを読み出す（ステ
ップＳ５１）。ベクトル初期値をプリセットタイミング
までシフトするための時間余裕（セットアップタイムＳ
Ｕという。）をとり、（Ｔ＋ＳＵ）を前記サブサイクル
周期ΔＴで除算する。この除算結果が整数となるタイミ
ングをＴｐとして採用する（ステップＳ５２）。整数化
の演算に際しては関数ｉｎｔ（）を使用し、除算結果を
超えない最大整数を算出する。従って、Ｔｐとしてはｉ
ｎｔ（）演算の結果に１を加算した値を用いる。次にタ
イミングＴｐに対応したマスクの組合せを求め（ステッ
プＳ５３）、これらマスクをベクトル初期値に適用する
（ステップＳ５４）。ここでサブサイクル分割数を２の
べき乗個（２ｉｍａｘ−１個）として、２分法の検索に
よりマスクの組合せを求めるアルゴリズム（ステップＳ
５３）を図５に示す。
【００１４】図５において、まず検索のためのループカ
ウンタｋを初期化し（ステップ６１）、以後（Ｔｍａｘ
／２）、（Ｔｍａｘ／４）、．．．、（Ｔｍａｘ／
２ｉ）、．．．、（Ｔｍａｘ／２ｉｍａｘ−１）のシフ
ト量のマスクの要否を順次判定する。例えば、第１回目
（ｋ＝１）ではＴｐの位置がロングコードサイクルの中
央（Ｔｍａｘ／２）の前後いずれであるかを判断し（ス
テップＳ６２、Ｓ６３）、後側であればそのマスクを採
用し、前であればそのマスクを採用しない。マスクの採
用、不採用はＭＳＢ〜ＬＳＢが〔ｂｉｍａｘ、ｂｉｍａ
ｘ−１、．．．、ｂ１〕である２進数（以下コントロ−
ル信号ＣＴＲＬＢＤという。）で表現され、ｉ番目のマ
スクを使用するときはｂｉ＝１（ステップＳ６４）、不
使用のときはｂｉ＝０（ステップＳ６５）とする。そし
てｋをインクリメントし（ステップＳ６７）、ｉｍａｘ
までの検索が完了したときに（ステップＳ６６）、検索
を終了する。
ウンタｋを初期化し（ステップ６１）、以後（Ｔｍａｘ
／２）、（Ｔｍａｘ／４）、．．．、（Ｔｍａｘ／
２ｉ）、．．．、（Ｔｍａｘ／２ｉｍａｘ−１）のシフ
ト量のマスクの要否を順次判定する。例えば、第１回目
（ｋ＝１）ではＴｐの位置がロングコードサイクルの中
央（Ｔｍａｘ／２）の前後いずれであるかを判断し（ス
テップＳ６２、Ｓ６３）、後側であればそのマスクを採
用し、前であればそのマスクを採用しない。マスクの採
用、不採用はＭＳＢ〜ＬＳＢが〔ｂｉｍａｘ、ｂｉｍａ
ｘ−１、．．．、ｂ１〕である２進数（以下コントロ−
ル信号ＣＴＲＬＢＤという。）で表現され、ｉ番目のマ
スクを使用するときはｂｉ＝１（ステップＳ６４）、不
使用のときはｂｉ＝０（ステップＳ６５）とする。そし
てｋをインクリメントし（ステップＳ６７）、ｉｍａｘ
までの検索が完了したときに（ステップＳ６６）、検索
を終了する。
【００１５】以上のように符号生成開始タイミングＴｐ
を離散的に設定することによって、所定のマスクの組合
せを選択するだけでシフトベクトルを容易に生成し得
る。
を離散的に設定することによって、所定のマスクの組合
せを選択するだけでシフトベクトルを容易に生成し得
る。
【００１６】図６はロングコード生成回路の第１実施例
を示し、ベクトルを格納すべき一対のシフトレジスタＳ
ＦＲＥＧ８１、ＳＦＲＥＧ８２によって交互にローグコ
ード生成を行う。これらシフトレジスタＳＦＲＥＧ８
１、ＳＦＲＥＧ８２はマルチプレクサＭＵＸ８１を介し
て２者択一的に組合せ論理回路ＬＯＧＩＣ８に接続さ
れ、組合せ論理回路ＬＯＧＩＣ８の出力はセレクタＳＥ
Ｌ８１を介してシフトレジスタＳＦＲＥＧ８１またはＳ
ＦＲＥＧ８２に２者択一的に入力される。シフトレジス
タＳＦＲＥＧ８１、ＳＦＲＥＧ８２の各段のデータはマ
ルチプレクサＭＵＸ８３を介してマスクＭＡＳＫ８に接
続され、いずれか一方のシフトレジスタＳＦＲＥＧ８１
またはＳＦＲＥＧ８２の各段のデータがＭＡＳＫ８に入
力されるようになっている。
を示し、ベクトルを格納すべき一対のシフトレジスタＳ
ＦＲＥＧ８１、ＳＦＲＥＧ８２によって交互にローグコ
ード生成を行う。これらシフトレジスタＳＦＲＥＧ８
１、ＳＦＲＥＧ８２はマルチプレクサＭＵＸ８１を介し
て２者択一的に組合せ論理回路ＬＯＧＩＣ８に接続さ
れ、組合せ論理回路ＬＯＧＩＣ８の出力はセレクタＳＥ
Ｌ８１を介してシフトレジスタＳＦＲＥＧ８１またはＳ
ＦＲＥＧ８２に２者択一的に入力される。シフトレジス
タＳＦＲＥＧ８１、ＳＦＲＥＧ８２の各段のデータはマ
ルチプレクサＭＵＸ８３を介してマスクＭＡＳＫ８に接
続され、いずれか一方のシフトレジスタＳＦＲＥＧ８１
またはＳＦＲＥＧ８２の各段のデータがＭＡＳＫ８に入
力されるようになっている。
【００１７】ベクトルの初期値はＳＦＲＥＧ８１にロー
ドされ、その後シフトレジスタＳＦＲＥＧ８１、ＳＦＲ
ＥＧ８２は交互に使用される。当初ＭＵＸ８１によりＳ
ＦＲＥＧ８１をＬＯＧＩＣ８に接続し、ＬＯＧＩＣ８の
出力をＳＥＬ８１によってＳＦＲＥＧ８１に入力する。
これによってＳＦＲＥＧ８１内のベクトルによるロング
コード生成が行われる。このときマルチプレクサＭＵＸ
８３はＳＦＲＥＧ８１の各段のデータをマスクＭＡＳＫ
８に入力し、ＳＦＲＥＧ８１によるロングコード生成に
同期して、所定のシフト量のシフトベクトルをＭＡＳＫ
８において１ビットずつ生成する。ＭＡＳＫ８の出力は
セレクタＳＥＬ８２によってシフトレジスタＳＦＲＥＧ
８２に順次入力される。マスクによるベクトルシフトを
要するときはこのとき生成されたロングコードは使用さ
れず、その後何段階かのマスク処理を行う。１回目の処
理でＳＦＲＥＧ８２に格納されたベクトルは１番目のマ
スク（例えばＴｍａｘ／２シフトのためのマスク）によ
るシフトべクトルであり、次のＳＦＲＥＧ８２によるロ
ングコード生成処理に際して、２つ目の選択されたマス
クによりシフトされたベクトルがＳＦＲＥＧ８２に格納
される。このとき、ＭＵＸ８１はＳＦＲＥＧ８２をＬＯ
ＧＩＣ８に接続し、ＭＵＸ８３はＳＦＲＥＧ８２をＭＡ
ＳＫ８に接続し、ＳＥＬ８１はＬＯＧＩＣ８をＳＦＲＥ
Ｇ８２に接続し、ＳＥＬ８２はＬＯＧＩＣ８をＳＦＲＥ
Ｇ８１に接続する。このように２個のシフトレジスタを
交互に用いてベクトルシフトを行うことにより、最小限
の回路構成で高速のセットアップを行い得る。
ドされ、その後シフトレジスタＳＦＲＥＧ８１、ＳＦＲ
ＥＧ８２は交互に使用される。当初ＭＵＸ８１によりＳ
ＦＲＥＧ８１をＬＯＧＩＣ８に接続し、ＬＯＧＩＣ８の
出力をＳＥＬ８１によってＳＦＲＥＧ８１に入力する。
これによってＳＦＲＥＧ８１内のベクトルによるロング
コード生成が行われる。このときマルチプレクサＭＵＸ
８３はＳＦＲＥＧ８１の各段のデータをマスクＭＡＳＫ
８に入力し、ＳＦＲＥＧ８１によるロングコード生成に
同期して、所定のシフト量のシフトベクトルをＭＡＳＫ
８において１ビットずつ生成する。ＭＡＳＫ８の出力は
セレクタＳＥＬ８２によってシフトレジスタＳＦＲＥＧ
８２に順次入力される。マスクによるベクトルシフトを
要するときはこのとき生成されたロングコードは使用さ
れず、その後何段階かのマスク処理を行う。１回目の処
理でＳＦＲＥＧ８２に格納されたベクトルは１番目のマ
スク（例えばＴｍａｘ／２シフトのためのマスク）によ
るシフトべクトルであり、次のＳＦＲＥＧ８２によるロ
ングコード生成処理に際して、２つ目の選択されたマス
クによりシフトされたベクトルがＳＦＲＥＧ８２に格納
される。このとき、ＭＵＸ８１はＳＦＲＥＧ８２をＬＯ
ＧＩＣ８に接続し、ＭＵＸ８３はＳＦＲＥＧ８２をＭＡ
ＳＫ８に接続し、ＳＥＬ８１はＬＯＧＩＣ８をＳＦＲＥ
Ｇ８２に接続し、ＳＥＬ８２はＬＯＧＩＣ８をＳＦＲＥ
Ｇ８１に接続する。このように２個のシフトレジスタを
交互に用いてベクトルシフトを行うことにより、最小限
の回路構成で高速のセットアップを行い得る。
【００１８】マスクＭＡＳＫ８にはマルチプレクサ８４
を介して、全てマスクのデータＭＤ１〜ＭＤｘが接続さ
れ、ＭＵＸ８４には全てのマスクを順次示す番号ＮＤが
１サイクルごとに順次入力される。これによってマスク
データは１サイクルごとにＭＡＳＫ８にロードされる。
前記シフトレジスタＳＦＲＥＧ８１、ＳＦＲＥＧ８２は
シフトクロックＳＨＴ−ＣＬＫによってシフト動作を行
い、このシフトクロックＳＨＴ−ＣＬＫはＡＮＤゲート
ＡＮ８９を介してシフトレジスタＳＦＲＥＧ８１、ＳＦ
ＲＥＧ８２に入力されている。ＡＮ８９は前記ＣＴＲＬ
Ｂ（ｂｉｍａｘ、ｂｉｍａｘ−１、．．．、ｂ１）によ
って開閉され、使用されないマスクデータがＭＡＳＫ８
にロードされたときはシフトクロックは入力されないた
め、ロングコードは生成されずまたベクトルシフトも行
われない。
を介して、全てマスクのデータＭＤ１〜ＭＤｘが接続さ
れ、ＭＵＸ８４には全てのマスクを順次示す番号ＮＤが
１サイクルごとに順次入力される。これによってマスク
データは１サイクルごとにＭＡＳＫ８にロードされる。
前記シフトレジスタＳＦＲＥＧ８１、ＳＦＲＥＧ８２は
シフトクロックＳＨＴ−ＣＬＫによってシフト動作を行
い、このシフトクロックＳＨＴ−ＣＬＫはＡＮＤゲート
ＡＮ８９を介してシフトレジスタＳＦＲＥＧ８１、ＳＦ
ＲＥＧ８２に入力されている。ＡＮ８９は前記ＣＴＲＬ
Ｂ（ｂｉｍａｘ、ｂｉｍａｘ−１、．．．、ｂ１）によ
って開閉され、使用されないマスクデータがＭＡＳＫ８
にロードされたときはシフトクロックは入力されないた
め、ロングコードは生成されずまたベクトルシフトも行
われない。
【００１９】なお、使用すべきマスクデータのみを順次
ＭＡＳＫ８にロードする構成とすれば、シフトクロック
ＳＨＴ−ＣＬＫのコントロールは不要であり、またマス
ク処理の回数が少ないときは、全体の処理時間を短縮し
得る。
ＭＡＳＫ８にロードする構成とすれば、シフトクロック
ＳＨＴ−ＣＬＫのコントロールは不要であり、またマス
ク処理の回数が少ないときは、全体の処理時間を短縮し
得る。
【００２０】シフトレジスタＳＦＲＥＧ８１、ＳＦＲＥ
Ｇ８２の出力にはマルチプレクサＭＵＸ８２が接続さ
れ、ロングコードを生成しているシフトレジスタＳＦＲ
ＥＧ８１またはＳＦＲＥＧ８２の出力がＭＵＸ８２から
出力されるようになっている。所要の全てのマスク適用
が完了した後に生成されるロングコードはＭＵＸ８２か
ら出力される。
Ｇ８２の出力にはマルチプレクサＭＵＸ８２が接続さ
れ、ロングコードを生成しているシフトレジスタＳＦＲ
ＥＧ８１またはＳＦＲＥＧ８２の出力がＭＵＸ８２から
出力されるようになっている。所要の全てのマスク適用
が完了した後に生成されるロングコードはＭＵＸ８２か
ら出力される。
【００２１】図７において、マスクＭＡＳＫ８は複数の
ＡＮＤゲートＡＮ１〜ＡＮｍを有し、これらＡＮＤゲー
トにはシフトレジスタ各段のデータ（ＤＩ１で示す。）
とマスクデータ（例えばＭＤ１）の対応ビットが入力さ
れている。ＡＮＤゲート対（ＡＮ１、ＡＮ２の出力は第
１段ＥＸ−ＯＲゲートＥＯ２に入力され、ＥＯ２とＡＮ
３の出力は第２段のＥＸ−ＯＲゲートＥＯ３に入力さ
れ、同様に、ＥＸーＯＲゲート出力と対応するＡＮＤゲ
ートの出力が次段のＥＸ−ＯＲゲートに入力されてい
る。そして最終段のＥＸ−ＯＲｍの出力ＤＯがマスク出
力としてＳＥＬ８２に入力される。
ＡＮＤゲートＡＮ１〜ＡＮｍを有し、これらＡＮＤゲー
トにはシフトレジスタ各段のデータ（ＤＩ１で示す。）
とマスクデータ（例えばＭＤ１）の対応ビットが入力さ
れている。ＡＮＤゲート対（ＡＮ１、ＡＮ２の出力は第
１段ＥＸ−ＯＲゲートＥＯ２に入力され、ＥＯ２とＡＮ
３の出力は第２段のＥＸ−ＯＲゲートＥＯ３に入力さ
れ、同様に、ＥＸーＯＲゲート出力と対応するＡＮＤゲ
ートの出力が次段のＥＸ−ＯＲゲートに入力されてい
る。そして最終段のＥＸ−ＯＲｍの出力ＤＯがマスク出
力としてＳＥＬ８２に入力される。
【００２２】図８はロングコード生成回路のコントロー
ル信号を示すタイミングチャートであり、シフトクロッ
クＳＨＴ−ＣＬＫは一定の周期で常時生成されている。
ＭＵＸ８１〜ＭＵＸ８３、ＳＥＬ８１〜ＳＥＫ８３の信
号は、ＳＦＲＥＧ８１、ＳＦＲＥＧ８２を１サイクルず
つ交互に選択するように切換えられ、ＭＵＸ８１〜ＭＵ
Ｘ８３、ＳＥＬ８１、ＳＥＬ８３は同一の選択を行うよ
うに設定される。またＳＥＬ８２はこれらとは逆の選択
となるようにコントロールされる。また信号ＮＤは１サ
イクルごとに全マスクの番号を順次ｘから１まで指定
し、ＣＴＲＬＢは１サイクルごとに（ｂｉｍａｘ、ｂｉ
ｍａｘ−１、．．．、ｂ１）の各ビットを順次出力す
る。
ル信号を示すタイミングチャートであり、シフトクロッ
クＳＨＴ−ＣＬＫは一定の周期で常時生成されている。
ＭＵＸ８１〜ＭＵＸ８３、ＳＥＬ８１〜ＳＥＫ８３の信
号は、ＳＦＲＥＧ８１、ＳＦＲＥＧ８２を１サイクルず
つ交互に選択するように切換えられ、ＭＵＸ８１〜ＭＵ
Ｘ８３、ＳＥＬ８１、ＳＥＬ８３は同一の選択を行うよ
うに設定される。またＳＥＬ８２はこれらとは逆の選択
となるようにコントロールされる。また信号ＮＤは１サ
イクルごとに全マスクの番号を順次ｘから１まで指定
し、ＣＴＲＬＢは１サイクルごとに（ｂｉｍａｘ、ｂｉ
ｍａｘ−１、．．．、ｂ１）の各ビットを順次出力す
る。
【００２３】図９はロングコード生成回路の第２実施例
を示す。この実施例では全てのマスクに対応したシフト
レジスタＳＦＲＥＧ１１１〜ＳＦＲＥＧ１１ｘを設けて
おき、これらシフトレジスタの出力にマスクＭＡＳＫ１
１１〜ＭＡＳＫ１１ｘをそれぞれ接続する。２段目以降
のマスクＭＡＳＫ１１２〜ＭＡＳＫ１１ｘはマルチプレ
クサＭＵＸ１１２〜ＭＵＸ１１ｘをそれぞれ介して、対
応シフトレジスタＳＦＲＥＧ１１２〜ＳＦＲＥＧ１１ｘ
またはその前段のシフトレジスタＳＦＲＥＧ１１１〜Ｓ
ＦＲＥＧ１１（ｘ−１）に接続されている。採用されな
かったマスクについてはマルチプレクサはそのマスクを
迂回するようにシフトレジスタから直接データを取込
み、次段へ転送する。そして採用された最後のマスクか
らの出力が選択される。この出力の選択のために、初段
シフトレジスタＳＦＲＥＧ１１１および２段目以降のマ
スクＭＡＳＫ１１２〜ＭＡＳＫ１１ｘにはマルチプレク
サＭＵＸ１１が接続されている。
を示す。この実施例では全てのマスクに対応したシフト
レジスタＳＦＲＥＧ１１１〜ＳＦＲＥＧ１１ｘを設けて
おき、これらシフトレジスタの出力にマスクＭＡＳＫ１
１１〜ＭＡＳＫ１１ｘをそれぞれ接続する。２段目以降
のマスクＭＡＳＫ１１２〜ＭＡＳＫ１１ｘはマルチプレ
クサＭＵＸ１１２〜ＭＵＸ１１ｘをそれぞれ介して、対
応シフトレジスタＳＦＲＥＧ１１２〜ＳＦＲＥＧ１１ｘ
またはその前段のシフトレジスタＳＦＲＥＧ１１１〜Ｓ
ＦＲＥＧ１１（ｘ−１）に接続されている。採用されな
かったマスクについてはマルチプレクサはそのマスクを
迂回するようにシフトレジスタから直接データを取込
み、次段へ転送する。そして採用された最後のマスクか
らの出力が選択される。この出力の選択のために、初段
シフトレジスタＳＦＲＥＧ１１１および２段目以降のマ
スクＭＡＳＫ１１２〜ＭＡＳＫ１１ｘにはマルチプレク
サＭＵＸ１１が接続されている。
【００２４】
【発明の効果】本発明に係る符号生成方法は、符号生成
開始のタイミングを離散的にとらえ、またＭ系列やロン
グコードサイクルの始点から各タイミングまでのシフト
量を複数のマスクデータの組み合せに対応させ、ある時
点での送信要求に対して、その後最も早くロングコード
生成を開始し得るタイミングを生じさせるマスクデータ
の組み合せを探索し、その後これらマスクデータによっ
てベクトル初期値をシフトし、そこからロングコード生
成を開始するので、リバースチャンネルにおけるロング
コードによる送信をわずかな待時間で開始し得るという
優れた効果を有する。
開始のタイミングを離散的にとらえ、またＭ系列やロン
グコードサイクルの始点から各タイミングまでのシフト
量を複数のマスクデータの組み合せに対応させ、ある時
点での送信要求に対して、その後最も早くロングコード
生成を開始し得るタイミングを生じさせるマスクデータ
の組み合せを探索し、その後これらマスクデータによっ
てベクトル初期値をシフトし、そこからロングコード生
成を開始するので、リバースチャンネルにおけるロング
コードによる送信をわずかな待時間で開始し得るという
優れた効果を有する。
【図１】 本発明の符号生成方法が適用された移動局の
全体構成を示すブロック図である。
全体構成を示すブロック図である。
【図２】 基地局および移動局のロングコードサイクル
を示す波形図である。
を示す波形図である。
【図３】 移動局におけるロングコード生成方法を示す
フローチャートある。
フローチャートある。
【図４】 図３のロングコード生成におけるベクトル生
成方法を示すフローチャートである。
成方法を示すフローチャートである。
【図５】 図４のベクトル生成におけるマスクデータ選
択方法を示すフローチャートである。
択方法を示すフローチャートである。
【図６】 本発明に係るロングコード生成回路の第１実
施例を示すブロック図である。
施例を示すブロック図である。
【図７】 図６のマスク回路を示す回路図である。
【図８】 図８のロングコード生成回路の動作を示すタ
イミングチャートである。
イミングチャートである。
【図９】 ロングコード生成回路の第２実施例を示すブ
ロック図である。
ロック図である。
【図１０】 従来のロングコード生成回路を示すブロッ
ク図である。
ク図である。
ＴＲ 送信部 Ｔｍａｘ ロングコードの周期 Ｔ１〜Ｔ７ タイミング Ｔｓ 始点 Ｔｐ プリセットタイミング ＳＦＲＥＧ８１、ＳＦＲＥＧ８２、ＳＦＲＥＧ１１１〜
ＳＦＲＥＧ１１ｘ シフトレジスタ ＬＯＧＩＣ８、ＬＯＧＩＣ１１１〜ＬＯＧＩＣ１１ｘ
組合せ論理回路 ＭＡＳＫ８、ＭＡＳＫ１１１〜ＭＡＳＫ１１ｘ マスク ＭＵＸ８１〜ＭＵＸ８４、ＭＵＸ１１２〜ＭＵＸ１１
ｘ、ＭＵＸ１１ マルチプレクサ ＳＥＬ８１〜ＳＥＬ８３ セレクタ ＡＮ１〜ＡＮｍ、ＡＮ８９ ＡＮＤゲート ＥＯ２〜ＥＯｍ ＥＸ−ＯＲゲート。
ＳＦＲＥＧ１１ｘ シフトレジスタ ＬＯＧＩＣ８、ＬＯＧＩＣ１１１〜ＬＯＧＩＣ１１ｘ
組合せ論理回路 ＭＡＳＫ８、ＭＡＳＫ１１１〜ＭＡＳＫ１１ｘ マスク ＭＵＸ８１〜ＭＵＸ８４、ＭＵＸ１１２〜ＭＵＸ１１
ｘ、ＭＵＸ１１ マルチプレクサ ＳＥＬ８１〜ＳＥＬ８３ セレクタ ＡＮ１〜ＡＮｍ、ＡＮ８９ ＡＮＤゲート ＥＯ２〜ＥＯｍ ＥＸ−ＯＲゲート。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K022 EE02 EE25 EE36 5K047 AA02 BB01 GG34 MM27 MM53 5K067 AA14 CC10 EE02 EE10 GG01 HH21 HH22
Claims (6)
- 【請求項１】 基地局のロングコードサイクルと同期し
たロングコードサイクルが設定された移動局のロングコ
ードの生成に際して、複数ビットのビット列よりなるベ
クトルを設定し、このベクトルにおける複数のビットの
組についてそれぞれ２を法とする加算を行い、各加算結
果を所定のビット位置に入力し、前記ベクトルを循環シ
フトし、所定のビット位置のビットを順次出力する、符
号生成方法において：移動局のロングコードサイクルに
おける１周期を等長のサブサイクルに分割し；このサブ
サイクルを単位とした１周期内の任意の時間を表現し得
る最小個数の異なる長さの時間の組合せを設定し；これ
ら時間に対応した循環シフト回数に対応したビット列よ
りなるマスクデータを生成しておき；ロングコード生成
の必要が生じたときは、前記サブサイクルを単位とする
タイミングで、その後の最も早いプリセットタイミング
を選択し；このプリセットタイミングが含まれるロング
コードサイクルの始点からプリセットタイミングまでの
時間に対応した１個または複数のマスクデータを選択
し；これらマスクデータを順次前記ベクトルの初期値に
作用させて生成したベクトルを用いて、前記プリセット
タイミングから符号生成を開始することを特徴とする符
号生成方法。 - 【請求項２】 サブサイクルの個数は２のべき乗個であ
ることを特徴とする請求項１記載の符号生成方法。 - 【請求項３】 マスクデータの選択は、２分法により順
次より短い時間に対応するマスクを選択していくこと特
徴とする請求項１記載の符号生成方法。 - 【請求項４】 各マスクデータについて、べクトルとマ
スクデータの対応ビットの論理積を生成し、このベクト
ルを一巡させつつ、これら論理積の排他的論理和を生成
することを特徴とする請求項１記載の符号生成方法。 - 【請求項５】 複数ビットの組は、所定の２つのビット
よりなることを特徴とする請求項１記載の符号生成方
法。 - 【請求項６】 ベクトルの初期値を格納する初期値レジ
スタと；全てのマスクデータに対応した複数のマスクレ
ジスタであって、対応するマスクデータが格納されたマ
スクレジスタと；各マスクレジタに対応して設けられ、
論理積および排他的論理和を算出するための複数段のマ
スク演算回路と；これらマスク演算回路に対応して設け
られ、各マスク演算回路の出力を格納する複数段のシフ
トベクトルレジスタと；複数段のマスクマルチプレクサ
であって、初段マルチプレクサは初期値レジスタの各ビ
ットまたは初段のシフトベクトルレジスタの各ビットを
選択的に出力し、第２段以降のマスクマルチプレクサは
第２段以降のシフトベクトルレジスタの各ビットまたは
その前段のシフトベクトルレジスタの各ビットを選択的
に出力するマスクマルチプレクサと；前記初期値レジス
タの出力または、いずれ一個のマスク演算回路の出力を
選択的に出力する出力マルチプレクサと；を備えた符号
生成回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15893599A JP2000350262A (ja) | 1999-06-07 | 1999-06-07 | 符号生成方法および符号生成回路 |
| US09/588,613 US6388583B1 (en) | 1999-06-07 | 2000-06-06 | Method and circuit for codes generation |
| EP20000112154 EP1059752A3 (en) | 1999-06-07 | 2000-06-06 | Method and circuit for codes generation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15893599A JP2000350262A (ja) | 1999-06-07 | 1999-06-07 | 符号生成方法および符号生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000350262A true JP2000350262A (ja) | 2000-12-15 |
Family
ID=15682566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15893599A Ceased JP2000350262A (ja) | 1999-06-07 | 1999-06-07 | 符号生成方法および符号生成回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6388583B1 (ja) |
| EP (1) | EP1059752A3 (ja) |
| JP (1) | JP2000350262A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006092973A1 (ja) * | 2005-03-01 | 2006-09-08 | Furuno Electric Co., Ltd. | コード制御装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816876B2 (en) * | 2000-01-28 | 2004-11-09 | Infineon Technologies Ag | Apparatus and method for modifying an M-sequence with arbitrary phase shift |
| US6985510B2 (en) * | 2000-12-22 | 2006-01-10 | Qualcomm, Incorporated | Method and system for data and voice transmission over shared and dedicated channels |
| JP3772976B2 (ja) * | 2002-05-22 | 2006-05-10 | ソニー株式会社 | プロセッサ、エンコーダ、デコーダ及び電子機器 |
| US7194496B2 (en) * | 2003-05-02 | 2007-03-20 | Spirent Communications Of Rockville, Inc. | System and method for producing functions for generating pseudo-random bit sequences |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311176A (en) * | 1992-03-31 | 1994-05-10 | Motorola, Inc. | Method and apparatus for generating Walsh codes |
| US5228054A (en) | 1992-04-03 | 1993-07-13 | Qualcomm Incorporated | Power-of-two length pseudo-noise sequence generator with fast offset adjustment |
| KR970002951B1 (ko) * | 1994-04-13 | 1997-03-13 | 양승택 | 2^n길이 의사 난수 계열 발생 장치 |
| DE782288T1 (de) * | 1995-12-26 | 1998-01-02 | Sharp Kk | Spreizspektrumnachrichtenübertragungssystem |
| KR100261302B1 (ko) * | 1997-10-24 | 2000-07-01 | 이계철 | 하다마드 코드 생성회로 |
| JP3587675B2 (ja) * | 1998-02-18 | 2004-11-10 | 富士通株式会社 | 擬似雑音発生装置 |
| US6141374A (en) * | 1998-10-14 | 2000-10-31 | Lucent Technologies Inc. | Method and apparatus for generating multiple matched-filter PN vectors in a CDMA demodulator |
| US6188714B1 (en) * | 1998-12-29 | 2001-02-13 | Texas Instruments Incorporated | Parallel M-sequence generator circuit |
-
1999
- 1999-06-07 JP JP15893599A patent/JP2000350262A/ja not_active Ceased
-
2000
- 2000-06-06 EP EP20000112154 patent/EP1059752A3/en not_active Withdrawn
- 2000-06-06 US US09/588,613 patent/US6388583B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006092973A1 (ja) * | 2005-03-01 | 2006-09-08 | Furuno Electric Co., Ltd. | コード制御装置 |
| US8295422B2 (en) | 2005-03-01 | 2012-10-23 | Furuno Electric Company, Ltd | Code controller |
Also Published As
| Publication number | Publication date |
|---|---|
| US6388583B1 (en) | 2002-05-14 |
| EP1059752A3 (en) | 2003-10-15 |
| EP1059752A2 (en) | 2000-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002951B1 (ko) | 2^n길이 의사 난수 계열 발생 장치 | |
| JP2600580B2 (ja) | 同期式ｐｎ符号系列発生回路 | |
| US6667708B2 (en) | Method and system for a programmable code generator | |
| US6339781B1 (en) | M-sequence generator and PN code generator with mask table for obtaining arbitrary phase shift | |
| US7411993B2 (en) | PN code generator, GOLD code generator, PN code despreader, method for generating PN code, method for generating GOLD code, method for despreading PN code and computer program | |
| JP2000224143A (ja) | Ｗｃｄｍａのための擬似ランダム雑音生成器 | |
| US5926070A (en) | Efficient offset mask generator for pseudo-noise sequence generator | |
| US20070047623A1 (en) | Method and apparatus for generating a pseudorandom binary sequence using a linear feedback shift register | |
| JP2001136103A (ja) | 固定パターン検出装置 | |
| JP3872220B2 (ja) | 拡散帯域通信システムの受信装置 | |
| US7124156B2 (en) | Apparatus and method for immediate non-sequential state transition in a PN code generator | |
| JP3551333B2 (ja) | 疑似雑音符号発生回路 | |
| KR20010087153A (ko) | 가변 클록율 상관회로 및 그 동작방법 | |
| US5822365A (en) | Variable correlator | |
| JP2000350262A (ja) | 符号生成方法および符号生成回路 | |
| JPH11234096A (ja) | 擬似雑音発生装置 | |
| US6173009B1 (en) | State calculation circuit for discrete linear state space model | |
| KR100504465B1 (ko) | 의사잡음 코드 발생 장치 및 의사잡음 코드 발생방법 | |
| KR100308887B1 (ko) | 계층화된 직교부호 발생장치 및 그 방법 | |
| US6910056B1 (en) | Method and apparatus for implementing a multi-step pseudo random sequence generator | |
| EP1011281A2 (en) | Flexible CDMA combiner | |
| KR100386575B1 (ko) | Ｐｎ 코드 상관기 및 그를 이용한 수신 신호 동기 획득 방법 | |
| KR20010046767A (ko) | 의사잡음 코드 발생 방법 | |
| JP3582976B2 (ja) | Ｄｓ−ｃｄｍａセルラシステムの信号受信装置 | |
| CN100563128C (zh) | 一种时隙同步实现装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20041026 |