KR100308887B1 - 계층화된 직교부호 발생장치 및 그 방법 - Google Patents

계층화된 직교부호 발생장치 및 그 방법 Download PDF

Info

Publication number
KR100308887B1
KR100308887B1 KR1019990001171A KR19990001171A KR100308887B1 KR 100308887 B1 KR100308887 B1 KR 100308887B1 KR 1019990001171 A KR1019990001171 A KR 1019990001171A KR 19990001171 A KR19990001171 A KR 19990001171A KR 100308887 B1 KR100308887 B1 KR 100308887B1
Authority
KR
South Korea
Prior art keywords
orthogonal code
code
layered
output
bit
Prior art date
Application number
KR1019990001171A
Other languages
English (en)
Other versions
KR20000050967A (ko
Inventor
김정
구준모
김병무
Original Assignee
조정남
에스케이 텔레콤주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조정남, 에스케이 텔레콤주식회사 filed Critical 조정남
Priority to KR1019990001171A priority Critical patent/KR100308887B1/ko
Publication of KR20000050967A publication Critical patent/KR20000050967A/ko
Application granted granted Critical
Publication of KR100308887B1 publication Critical patent/KR100308887B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/10Code generation
    • H04J13/12Generation of orthogonal codes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/74Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/0007Code type
    • H04J13/004Orthogonal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 계층화된 직교부호 발생장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 복잡도가 낮은 변조블록과 복조블록의 구현을 통하여 최적화되고 저가인 모뎀을 설계할 수 있도록 하기 위하여, 회로의 복잡도를 보다 최소화한 계층화된 직교부호 발생장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 외부로부터 입력되는 클럭과 제어신호에 따라 부호 종별번호 최대값을 바탕으로 카운팅(Counting)을 수행하는 카운팅 수단; 상기 카운팅 수단의 출력을 발생하기 원하는 부호 종별번호(q)에 따라 선택하여 재배열하기 위한 다중화 수단; 및 상기 다중화 수단의 출력과 외부로부터의 부호 번호(m)를 비트별로 논리 연산하여 직교부호를 생성하는 논리 연산 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 차세대 이동통신(IMT-2000) 시스템의 송수신기의 모뎀 등에 이용됨.

Description

계층화된 직교부호 발생장치 및 그 방법{LAYERED ORTHOGONAL CODE GENERATOR AND GENERATING METHOD}
본 발명은 부호분할다중접속(CDMA) 방식의 차세대 이동통신(IMT-2000) 시스템의 일본, 유럽 규격 등의 송수신기에 사용되는 모뎀에서 채널 구분용으로 이용되는 계층화된 직교부호 발생장치 및 그 방법에 관한 것으로, 특히 회로의 복잡도를 보다 최소화할 수 있는 계층화된 직교부호 발생장치 및 그 방법에 관한 것이다.
현재의 디지털 이동통신 시스템인 협대역 직접확산 부호분할다중접속(DS/CDMA) 시스템의 규격(IS-95)에서는 확산부호로 왈시(Walsh) 직교부호를 채택하고 있다. 따라서, 이러한 왈시(Walsh) 직교부호를 발생하기 위한 여러 종류의 장치들이 개발되어 사용되고 있다.
그러나, 차세대 이동통신(IMT-2000) 시스템의 일본, 유럽 규격에서는 확산부호로서 계층화된 직교부호(layered orthogonal code)(후술되는 수학식1의 방식)를 채택하였다. 그리고, 이에 대한 계층화된 직교부호 발생장치에 대해서는 각 국가 또는 사업자별로 구현하여 사용하도록 제안하고 있다.
이에 따라 본 발명에서는 최적화한 계층화된 직교부호 발생장치를 제안하고자 한다.
따라서, 본 발명은, 복잡도가 낮은 변조블록과 복조블록의 구현을 통하여 최적화되고 저가인 모뎀을 설계할 수 있도록 하기 위하여, 회로의 복잡도를 보다 최소화한 계층화된 직교부호 발생장치 및 그 방법을 제공하는데 그 목적이 있다.
즉, 본 발명은, 복잡도가 낮은 변조블록과 복조블록의 구현을 통하여 최적화되고 저가인 모뎀을 설계할 수 있도록 하기 위하여, 카운터(Counter), 다중화부(MUX) 및 부가논리회로로 구성된 계층화된 직교부호 발생장치 및 그 방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 계층화된 직교부호 발생장치의 일실시예 구성도.
도 2 는 본 발명에 따른 계층화된 직교부호 발생 방법에 대한 일실시예 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 2n카운터 200 : 다중화부
200-1 내지 200-n : 다중화기 300 : 논리 연산부
310-1 내지 310-n : 부정 논리곱 게이트
320-1 내지 320-n-1 : 배타적 부정 논리합 게이트
330 : 래치
상기 목적을 달성하기 위한 본 발명의 장치는, 계층화된 직교부호 발생장치에 있어서, 외부로부터 입력되는 클럭과 제어신호에 따라 부호 종별번호 최대값을 바탕으로 카운팅(Counting)을 수행하기 위한 카운팅 수단; 상기 카운팅 수단의 출력을 발생하기 원하는 부호 종별번호(q)에 따라 선택하여 재배열하기 위한 다중화 수단; 및 상기 다중화 수단의 출력과 외부로부터의 부호 번호(m)를 비트별로 논리 연산하여 직교부호를 생성하기 위한 논리 연산 수단을 포함하는 것을 특징으로 한다.
한편, 본 발명의 방법은, 계층화된 직교부호 발생장치에 적용되는 계층화된 직교부호 발생 방법에 있어서, 외부 클럭과 제어신호에 따라 생성부호의 종별번호 최대값 n(n은 자연수)을 바탕으로 2n까지 카운팅(Counting)을 수행하는 제 1 단계; 발생하기 원하는 부호 종별번호(q)에 따라 상기 2n카운팅된 값을 선택하여 재배열하는 제 2 단계; 및 상기 재배열된 n개의 값과 외부로부터의 n비트 부호 번호(m)를 비트별로 부정 논리곱(NAND)한 후에 부정 논리곱(NAND)한 값들을 순차적으로 배타적 부정 논리합(X-NOR)하여 직교부호를 생성하는 제 3 단계를 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
먼저, 차세대 이동통신(IMT-2000) 시스템의 일본, 유럽 규격에서 제안한 방식을 간략하게 살펴보면 다음과 같다.
부호분할다중접속(CDMA) 방식의 차세대 이동통신(IMT-2000) 시스템에서는 채널 구분을 위해 직교부호를 사용한다. 이때, 다양한 전송률을 가진 채널간의 직교성을 보장하기 위하여, 즉 길이가 다른 부호들 사이에도 직교성이 보장될 수 있도록 하기 위하여 계층화된 직교부호(Layered Orthogonal Code)를 사용한다. 이러한 계층화된 직교부호는 부호 종별번호(Code Class)와 부호 번호(Code Number)로 지정된다.
본 발명에서는 부호 종별번호의 최대값을 n으로 표시한다. 그리고, 생성하기 원하는 부호 종별번호를 q, 부호 번호를 m으로 표시한다(종별번호가 n일 때 부호 번호의 최대값은 2n-1). 아래의 (수학식 1)은 차세대 이동통신(IMT-2000) 시스템의 규격중 일본(ARIB), 유럽(ETSIα) 규격에서 제안된 계층화된 직교부호 생성 방식을 나타낸다.
한편, 후술되는 도 1 의 2n카운터(Counter)(100)의 최하위 비트로부터 최상위 비트까지의 각 출력을 C1, C2, C3,...Cn이라 할 때, 직교부호 패턴(Pattern)의 일예로서 부호 종별번호가 4인 경우(주기 16 = 24)를 살펴보면 다음의 (수학식 2)와 같다.
상기 (수학식 2)의 직교부호 패턴을 살펴보면, 2n카운터 출력값(n 비트)의 적절한 제어(Control) 출력값(n 비트)과 부호 번호 m(n 비트)을 비트별로 부정 논리곱(NAND)한 후에 모든 비트들에 대하여 배타적 부정 논리합(Exclusive NOR)을 거치면 해당하는 직교부호 시퀀스(Sequence)가 출력됨을 알 수 있다. 그 구체적인 원리와 직교부호 발생장치의 일예를 도 1 을 참조하여 살펴보면 다음과 같다.
도 1 은 본 발명에 따른 계층화된 직교부호 발생장치의 일실시예 구성도이다.
본 발명에 따른 계층화된 직교부호 발생장치는 n비트의 2n카운터(100), n개의 다중화기(Multiplex)(200-1 내지 200-n), n+α개의 부정 논리곱(NAND) 게이트(310-1 내지 310-n), 다수개의 배타적 부정 논리합 게이트(X-NOR gate)(320-1 내지 320-n-1) 및 래치(330)를 구비한다. 그 구조를 개괄적으로 살펴보면, 먼저 2n카운터(Counter)(100)의 출력 비트(n 비트)들을 다중화부(MUX)(200)에 의해 재배치한다. 그런 다음에 다중화부(200)의 출력값들을 n비트의 부호 번호와 비트별로 부정 논리곱(NAND)한 후에 n비트 전체를 배타적 부정 논리합(X-NOR)하면 직교부호가 발생된다. 도 1 에 도시된 계층화된 직교부호 발생장치의 구성과 동작을 좀 더 상세하게 살펴보면 다음과 같다.
먼저, 본 발명에 따른 계층화된 직교부호 발생장치는, 외부로부터 입력되는 클럭과 제어신호(리셋신호 등)에 따라 생성부호의 종별번호 최대값 n을 바탕으로 2n까지 카운팅(Counting)을 수행하는 2n카운터(100), 상기 2n카운터(100)의 출력을 발생하기 원하는 부호 종별번호(q)에 따라 선택하여 재배열하는 n개의 다중화기(200) 및 상기 n개의 다중화기(200)의 n개 출력과 외부로부터의 n비트 부호 번호(m)를 비트별로 부정 논리곱(NAND)한 후에 상기 부정 논리곱(NAND)한 값들을 순차적으로 배타적 부정 논리합(X-NOR)하여 직교부호를 생성하는 논리 연산부(300)를 구비한다.
다음으로, 상기 각 구성 요소의 구성 및 동작을 좀 더 상세하게 살펴보면 다음과 같다.
상기 2n카운터(Counter)(100)는, 생성부호의 종별번호 최대값 n을 바탕으로 2'까지 카운팅(Counting)할 수 있다. 2n카운터(100)의 출력은 n비트(Cn, Cn-1,...,C2, C1)이다. 그리고, 2n카운터(100)의 클럭(clock) 속도는 발생하려는 직교부호 시퀀스(Sequence)의 속도이다. 그리고, 리셋(reset) 신호 등과 같은 제어신호(control signal)로 초기화를 하거나 동기를 맞춘다.
상기 n개의 다중화기(200-1 내지 200-n)중 첫 번째 다중화기(200-1)의 입력은 n개로서 입력측의 최상위 위치(n)에 2n카운터(100) 출력의 최상위 비트(MSB : Most Significant Bit) Cn이 연결된다. 그리고, n-1번째 입력에는 Cn-1이, ... ,2번째 입력에는 C2가, 1번째 입력에는 C1이 연결된다(즉, 입력단 [n, n-1, ... , 2, 1]에 각각 [Cn, Cn-1, ... , C2, C1]이 매핑됨). 두 번째 다중화기(200-2)는 입력단 [n, n-1, ... , 2, 1]에 [Cn-1, Cn-2, ... , C1, 0]이 매핑(mapping)된다. 이와 같은 방법으로 계속하면 마지막 n번째 다중화기(200-n)은 입력단 [n, n-1, ... , 2, 1]에 [C1, 0, 0, ... , 0, 0]이 매핑(mapping)된다. 이들 각 다중화기(200-1 내지 200-n)의 선택값은 생성하고자 하는 직교부호의 부호 종별번호(q)이다.
상기 논리 연산부(300)에서는, 상기 n개의 다중화기(200-1 내지 200-n)의 출력값 mux_out1, mux_out2, ... , mux_outn이 부호 번호 m1, m2, ... , mn들과 각각 비트별로 부정 논리곱(NAND)된다. 그리고, 부정 논리곱(NAND)된 출력값들이 순차적으로 배타적 부정 논리합(X-NOR)되어 출력된다. 이후, 상기 배타적 부정 논리합(X-NOR)된 출력값을 래치하여 출력한다. 이 최종 출력 시퀀스(Sequence)가 바로 계층화된 직교부호 값이다.
상기와 같은 본 발명은 도 1 의 계층화된 직교부호 발생장치를 (수학식 2)의 부호 종별번호가 4인 경우의 직교 부호 패턴(pattern)의 예에 적용시켜 보면 쉽게 설명된다. 생성하고자 하는 직교부호의 부호 종별번호가 4이고, 부호 번호가 7([0,0,0, ... , 1,1,1]) 이라고 하면, 첫 번째 다중화기(200-1)에서는 C4가 선택되고, 두 번째 다중화기(200-2)에서는 C3가, 세 번째 다중화기(200-3)에서는 C2가, 네 번째 다중화기(200-4)에서는 C1이, 다섯 번째 다중화기(200-5) 내지 마지막 다중화기(200-n)에서는 0이 선택된다. 이들 다중화기(MUX)의 출력값들과 부호 번호들을 부정 논리곱(NAND)하고 순차적으로 배타적 부정 논리합(X-NOR)시키면 부호 번호 7의 시퀀스(Sequence)가 출력되게 된다.
한편, 계층화된 직교부호를 동시에 다수 발생시키고 싶을 때는, 다수개의 계층화된 직교부호 발생장치를 복수로 사용하지 않고 회로의 수가 적게 들어가는 논리 연산부(300)를, 발생시키기 원하는 수만큼 추가하면 된다. 이렇게 함으로써 회로의 복잡도를 줄일 수 있는 효과가 있다.
도 2 는 본 발명에 따른 계층화된 직교부호 발생 방법에 대한 일실시예 흐름도이다.
먼저, 2n카운터(100)에서 외부로부터 입력되는 클럭과 제어신호(리셋신호 등)에 따라 생성부호의 종별번호 최대값 n을 바탕으로 2n까지 카운팅(Counting)을 수행한다(401).
이후, n개의 다중화기(200)에서 상기 2n카운터(100)의 출력을 발생하기 원하는 부호 종별번호(q)에 따라 선택하여 재배열한다(402).
다음으로, 논리 연산부(300)에서 상기 n개의 다중화기(200)의 n개 출력과 외부로부터의 n비트 부호 번호(m)를 비트별로 부정 논리곱(NAND)한 후에(403) 부정 논리곱(NAND)한 값들을 순차적으로 배타적 부정 논리합(X-NOR)하여 직교부호를 생성한다(404).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명은, 카운터(Counter), 다중화부(MUX) 및 부가논리회로를 사용하여 계층화된 직교부호 발생장치를 구현함으로써, 회로의 복잡도를 최소화할 수 있는 효과가 있다.
또한, 본 발명은 상기 계층화된 직교부호 발생장치를 이용하여 복잡도가 낮은 변조블록과 복조블록의 구현을 통하여 최적화되고 저가인 모뎀을 설계할 수 있는 효과가 있다.

Claims (8)

  1. 계층화된 직교부호 발생장치에 있어서,
    외부로부터 입력되는 클럭과 제어신호에 따라 부호 종별번호 최대값을 바탕으로 카운팅(Counting)을 수행하기 위한 카운팅 수단;
    상기 카운팅 수단의 출력을 발생하기 원하는 부호 종별번호(q)에 따라 선택하여 재배열하기 위한 다중화 수단; 및
    상기 다중화 수단의 출력과 외부로부터의 부호 번호(m)를 비트별로 논리 연산하여 직교부호를 생성하기 위한 논리 연산 수단
    을 포함하는 계층화된 직교부호 발생장치.
  2. 제 1 항에 있어서,
    상기 카운팅 수단은,
    외부로부터 입력되는 클럭과 제어신호에 따라 생성부호의 종별번호 최대값 n(n은 자연수)을 바탕으로 2n까지 카운팅(Counting)을 수행하여 n비트(Cn, Cn-1,...,C2, C1)를 출력하되,
    발생하고자 하는 직교부호 시퀀스(Sequence)의 속도로 상기 클럭(clock)을 입력받고, 리셋(reset) 신호 등과 같은 제어신호(control signal)에 따라 초기화되거나 동기를 맞추는 것을 특징으로 하는 계층화된 직교부호 발생장치.
  3. 제 1 항에 있어서,
    상기 다중화 수단은,
    n개의 다중화기로 이루어진 것을 특징으로 하는 계층화된 직교부호 발생장치.
  4. 제 3 항에 있어서,
    상기 n개의 다중화기는,
    상기 n개의 다중화기중 첫 번째 다중화기의 최상위 위치 입력단자(n)에는 상기 카운팅 수단 출력의 최상위 비트(MSB) Cn이 연결되고, n-1번째 입력단자에는 Cn-1이, ... ,2번째 입력단자에는 C2가, 1번째 입력단자에는 C1이 연결되며,
    상기 n개의 다중화기중 두 번째 다중화기의 입력단자 [n, n-1, ... , 2, 1]에는 [Cn-1, Cn-2, ... , C1, 0]이 매핑(mapping)되며,
    상기와 같은 방법으로 나머지 각 다중화기의 입력단자에 상기 카운팅 수단의 출력을 매핑하여 마지막 n번째 다중화기의 입력단자 [n, n-1, ... , 2, 1]에는 [C1, 0, 0, ... , 0, 0]이 매핑(mapping)되도록 한 것을 특징으로 하는 계층화된 직교부호 발생장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 논리 연산 수단은,
    상기 다중화 수단의 n개 출력과 외부로부터의 n비트 부호 번호(m)를 비트별로 부정 논리곱(NAND)한 후에 부정 논리곱(NAND)한 값들을 순차적으로 배타적 부정 논리합(X-NOR)하여 직교부호를 생성하는 것을 특징으로 하는 계층화된 직교부호 발생장치.
  6. 제 5 항에 있어서,
    상기 논리 연산 수단은,
    상기 배타적 부정 논리합(X-NOR)된 출력값을 래치하여 계층화된 직교부호 시퀀스(Sequence)를 출력하는 것을 특징으로 하는 계층화된 직교부호 발생장치.
  7. 제 5 항에 있어서,
    상기 논리 연산 수단을 다수개로 구성하여 상기 각 논리 연산 수단에서 각각 계층화된 직교부호 시퀀스를 발생하는 것을 특징으로 하는 계층화된 직교부호 발생장치.
  8. 계층화된 직교부호 발생장치에 적용되는 계층화된 직교부호 발생 방법에 있어서,
    외부 클럭과 제어신호에 따라 생성부호의 종별번호 최대값 n(n은 자연수)을 바탕으로 2n까지 카운팅(Counting)을 수행하는 제 1 단계;
    발생하기 원하는 부호 종별번호(q)에 따라 상기 2n카운팅된 값을 선택하여 재배열하는 제 2 단계; 및
    상기 재배열된 n개의 값과 외부로부터의 n비트 부호 번호(m)를 비트별로 부정 논리곱(NAND)한 후에 부정 논리곱(NAND)한 값들을 순차적으로 배타적 부정 논리합(X-NOR)하여 직교부호를 생성하는 제 3 단계
    를 포함하는 계층화된 직교부호 발생 방법.
KR1019990001171A 1999-01-16 1999-01-16 계층화된 직교부호 발생장치 및 그 방법 KR100308887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990001171A KR100308887B1 (ko) 1999-01-16 1999-01-16 계층화된 직교부호 발생장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990001171A KR100308887B1 (ko) 1999-01-16 1999-01-16 계층화된 직교부호 발생장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20000050967A KR20000050967A (ko) 2000-08-05
KR100308887B1 true KR100308887B1 (ko) 2001-09-26

Family

ID=19571510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990001171A KR100308887B1 (ko) 1999-01-16 1999-01-16 계층화된 직교부호 발생장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100308887B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10110420B1 (en) * 2016-08-29 2018-10-23 Amazon Technologies, Inc. Orthogonal encoding of diagnostic information in a computer network

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007996A (ko) * 2001-07-11 2003-01-24 삼성전자 주식회사 부호분할다중접속 통신시스템의 직교부호 발생 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10110420B1 (en) * 2016-08-29 2018-10-23 Amazon Technologies, Inc. Orthogonal encoding of diagnostic information in a computer network

Also Published As

Publication number Publication date
KR20000050967A (ko) 2000-08-05

Similar Documents

Publication Publication Date Title
US5311176A (en) Method and apparatus for generating Walsh codes
JP3840227B2 (ja) 移動通信システムにおけるスクランブリングコード生成装置及び方法
KR970002951B1 (ko) 2^n길이 의사 난수 계열 발생 장치
US6636553B1 (en) Pseudorandom noise generator for WCDMA
US7411993B2 (en) PN code generator, GOLD code generator, PN code despreader, method for generating PN code, method for generating GOLD code, method for despreading PN code and computer program
JP2000513548A (ja) 符号分割多元接続通信システムの擬似雑音シーケンス発生装置及び方法
US5974433A (en) High speed M-sequence generator and decoder circuit
US6646579B2 (en) Method and device for generating OVSF code words
KR20010012192A (ko) 유사-랜덤 잡음 생성기를 위한 마스크 생성 다항식
JP4195195B2 (ja) シーケンス発生器
EP2827516B1 (en) Scrambling code generation method, apparatus and scrambling code processing apparatus
KR100308887B1 (ko) 계층화된 직교부호 발생장치 및 그 방법
CN109033596A (zh) 基于fpga的并行伪随机序列发生器设计方法
US6173009B1 (en) State calculation circuit for discrete linear state space model
KR100327856B1 (ko) M계열을 임의로 쉬프트하는 회로 및 방법
KR100307705B1 (ko) 계층화된 직교부호 발생장치 및 그 방법
JP2000350262A (ja) 符号生成方法および符号生成回路
KR100273048B1 (ko) 직교특성을 가지는 확산코드 발생방법
US6910056B1 (en) Method and apparatus for implementing a multi-step pseudo random sequence generator
KR101459044B1 (ko) 무선 통신 시스템에서 이단 방식을 이용하여 효율적으로ovsf 코드를 생성하는 장치 및 방법
KR20000073311A (ko) 직교가변확산계수 코드 발생회로
US7173900B1 (en) Method and apparatus for chip generation of a chip sequence
US7904761B1 (en) Method and apparatus for a discrete power series generator
KR100511294B1 (ko) 비동기 코드분할 다중접속 통신 시스템의 심벌 매핑 및채널화 장치
Kim et al. Efficient implementation of ovsf code generator for umts systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130828

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee