JPH11274977A - マッチトフィルタ - Google Patents

Abstract

(57)【要約】 【課題】 低速から高速データまで扱う無線通信に対応
し、遅延波の検出を可能としたスペクトル拡散通信、Ｃ
ＤＭＡ通信用マッチトフィルタ（ＭＦ）の提供。 【解決手段】 基本データ速度の符号長（Ｎ）の参照符
号、２倍速，４倍速の各符号をラッチ回路２３〜５３で
は保持し得、シフトレジスタ１３に到来する入力拡散符
号との相関演算を４つの演算回路１４〜８４で実行し得
る。基本速度の４倍でデータを送る場合に各ＭＦはＮ／
４の符号長に応じた演算を行い、複数のＭＦを構成し、
入力信号の１データビットシフト毎に参照信号を送信時
に用いた拡散信号に合わせて変更することにより、いず
れか１つのＭＦからはメイン信号、それ以外のＭＦから
は１データビットずつ遅延したマルチパス波信号が検出
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マッチト（整合）
フィルタ（ＭＦ：Matched Filter）に関し、より詳細に
は、スペクトル拡散（ＳＳ：Spread Spectrum）通信シ
ステム及びＣＤＭＡ（Code Division Multiplex Acces
s）システム受信機に用いるＭＦに関するものである。

【０００２】

【従来の技術】スペクトル拡散通信及びスペクトル拡散
通信技術を利用したＣＤＭＡシステムは、マルチパスフ
ェージングに強く、データの高速化が可能で、通信品質
が良好で、周波数利用効率が良いため、次世代の移動通
信及びマルチメディア無線通信に有望な通信方式であ
る。スペクトル拡散通信は、送信側において、伝送すべ
き信号を帯域幅よりもはるかに広い帯域に拡散し、スペ
クトル拡散信号として送信される。一方、受信側ではス
ペクトル拡散された信号を元の信号帯域幅に復元する機
能が要求される。

【０００３】この元の信号帯域幅に復元する動作は逆拡
散と呼ばれ、逆拡散はＭＦによる手法及びスライディン
グ相関による手法が知られている。スライディング相関
手法は構成が容易であり、また任意の符号長に対する相
関が可能なため、広く使用されているが、初期同期時間
が長いという問題点がある。一方、ＭＦによる手法は符
号長に対する制限がある、という問題点を持っている
が、同期時間が短い特徴がある。また、ＭＦによる手法
においては、パスダイバーシチ特性を利用してマルチパ
ス信号の分離が可能なため、移動体通信のように劣悪な
マルチパス環境下での高速・高品質無線マルチメディア
通信への応用が期待される。ＭＦを実現する手法として
は、文献：横山光雄著“スペクトル拡散通信システム”
科学技術出版社、ｐｐ．３２６〜３２８，に参照される
ように、弾性表面波素子（ＳＡＷ：Surface Acoustic W
ave）やＣＣＤ（Charge Coupled Device）が利用されて
いる。

【０００４】一方、デジタル回路を利用したデジタルＭ
Ｆの構成の一例を図１２に示す。入力デジタル信号はＮ
段のシフトレジスタＳのＮ〜１に順次クロック信号によ
り転送される。一方、参照（Reference）信号は同様に
Ｎ段のシフトレジスタＲのＮ〜１から成っており、入力
信号に整合すべき符号（１，０）があらかじめＮ〜１に
設定されている。シフトレジスタＳに入力信号が入力・
転送される毎に参照用シフトレジスタＲとのデジタル演
算（ＥＸＮＯＲ：Exclusively ＮＯＲ）および演算結果
の加算（ＡＤＤＥＲ）が実行され、出力として入力信号
と参照信号との相関が得られる。この詳細については、
文献：“高速ディジタル相関器ＬＳＩの構成法”電子情
報通信学会論文誌、Ｖｏｌ．Ｊ７１−Ｃ ＮＯ．４ ｐ
ｐ.５４５〜５５２ １９９８年４月、に示されている。

【０００５】

【発明が解決しようとする課題】上記のように、図１２
の構成では、長い符号長に対するＭＦを実現するにはシ
フトレジスタ数Ｎが多くなるため、回路規模が大きくな
り、ＬＳＩ化した場合のチップサイズが大きくなる。従
って、高価格及び消費電力が大きくなる問題があるた
め、シフトレジスタの段数Ｎまたは使用するＭＦ数を削
減しなければならない。また、一般に拡散符号のチップ
当たり１サンプリングした場合には、シフトレジスタ段
数Ｎはスぺクトルを拡散する符号長（周期長）に等しく
設計される。マルチメディアへの応用では、データ速度
（シンボル速度）は音声のように低速な場合から画像デ
ータのように高速データまで対応する必要がある。低速
データの場合には、単位となるデータビット時間長は長
いためマルチパス波が存在しても隣接データビットに遅
延波が及ぶことはない。しかし、高速データになると、
データの１単位となるビット時間長が短くなるため、マ
ルチパス信号の遅延時間がデータの１単位ビット時間長
より大きくなることがあることから、隣接ビットに遅延
波が及ぶためスペクトル拡散の特徴であるパスダイバシ
チ特性を利用してもマルチパス信号の分離・検出ができ
ないという問題が発生する。

【０００６】この発明は、こうした従来技術における問
題点に鑑みてなされたもので、ＳＳ通信システム及びＣ
ＤＭＡシステムの受信信号の逆拡散処理を行うＭＦにお
いて、可変データ速度に対応することが可能なＭＦ及び
遅延波の遅延時間がデータの１ビット時間長以上になる
ような環境下でも遅延波を検出し処理することにより誤
りの少ない相関出力信号を効率よく得るためのＭＦを提
供することをその解決すべき課題とする。

【０００７】

【課題を解決するための手段】データ速度が可変である
場合において、最も低速なデータに対する拡散符号とし
てＮチップを使用しているとする。本発明のＭＦ構成で
は、このスペクトル拡散及びＣＤＭＡ受信機において拡
散符号長Ｎチップに対するＭＦを用意する。可変データ
速度に対応するため、拡散長Ｎ／２に対するＭＦを１
個、さらに拡散長Ｎ／４に対するＭＦを２個用意する。
以下、同様に、拡散長Ｎ／８に対するＭＦを４個等デー
タ速度の可変量に応じて所要のＭＦを用意する。また、
制御信号によりＭＦの参照コードを可変・保持するため
の各拡散長に対応したラッチ回路が各ＭＦに接続された
構成をとっている。この構成において、参照信号・ラッ
チ回路に設定すべき拡散符号をデータ１ビット毎に切り
換えて使用することを特徴とするものである。

【０００８】その他の手段として、最も低速データに対
する拡散符号長チップに対するＭＦを構成する。２倍，
４倍の高速データ速度に対応するために、複数の部分相
関演算を実行し、データ速度に対応して部分相関値の加
算及び選択を行う構成とする。この構成において、参照
信号・ラッチ回路に設定すべき拡散符号をデータ１ビッ
ト毎に切替えて使用することを特徴とするものである。

【０００９】本発明によれば、高速データ速度の場合、
例えば４個並列に設置されたＭＦに信号をパラレル入力
し、また、参照コードをデータの１ビット時間毎に入力
拡散符号に応じてシフト・更新することで４倍のビット
時間長までのマルチパス遅延波の分離が可能となる。さ
らに、高速データ速度では、同様に８個のＭＦを用いる
ことで、８倍のビット時間長までのマルチパス遅延波ま
での分離が可能となる。また、１個のＭＦの部分相関値
を加算または選択利用することにより、メイン信号，マ
ルチパス信号の分離・選択が可能となる。

【００１０】そして、各請求項の発明は、下記の技術手
段を構成する。請求項１の発明は、送信データを拡散符
号により拡散した拡散信号を受信し得た入力拡散信号を
転送する入力信号転送手段と、前記拡散符号による個別
の参照信号を入力・転送する入力・転送手段と、該入力
・転送手段により転送された個別の参照信号を保持する
複数のラッチ回路と、前記入力信号転送手段により転送
される入力拡散信号と前記複数のラッチ回路に保持され
た参照信号との相関演算を実行する複数の相関演算手段
とを備え、前記複数のラッチ回路及び前記複数の相関演
算回路を前記送信データのデータ速度に応じた数にて構
成することにより各々からフィルタ信号を出力するマッ
チトフィルタであって、複数の該フィルタ信号出力のう
ちいずれか１つは前記入力拡散信号のメイン信号に対す
るフィルタ信号出力とし、その他はマルチパス波に対す
るフィルタ信号出力としたことを特徴としたものであ
る。

【００１１】請求項２の発明は、請求項１の発明におい
て、前記複数のラッチ回路に保持する参照信号を前記送
信データに用いた拡散信号に合わせて１データビット毎
に変更することを特徴としたものである。

【００１２】請求項３の発明は、請求項１又は２の発明
において、前記相関演算手段として、拡散チップレート
一定の条件で基本データ速度に用いる拡散符号のチップ
数に対し２のべき乗分の１のチップ数の拡散符号に合わ
せた相関演算を実行する２のべき乗個の手段を用いるこ
とにより基本データ速度の２のべき乗倍の速度に対応さ
せることを特徴としたものである。

【００１３】請求項４の発明は、送信データを拡散符号
により拡散した拡散信号を受信し得た入力拡散信号を転
送する入力信号転送手段と、前記拡散符号による参照信
号を入力・転送する入力・転送手段と、該入力・転送手
段により転送された参照信号を保持するラッチ回路と、
前記入力信号転送手段により転送される入力拡散信号と
前記ラッチ回路に保持された参照信号との相関演算を複
数のブロックに分割した信号の部分毎に実行する相関演
算手段と、該相関演算手段により求めた部分相関値を加
算するための加算回路と、前記部分相関値または前記加
算回路により求めた加算値を前記送信データのデータ速
度に応じて選択する選択回路とを備えるマッチトフィル
タであって、複数のブロックに分割された信号の部分相
関を実行する前記相関演算手段により求め前記選択回路
で選択された前記部分相関値のうちいずれか１つ、或い
は、前記加算回路により求めた加算値のうちいずれか１
つは、前記入力拡散信号のメイン信号に対するフィルタ
信号とし、その他の相関値は、マルチパス波に対するフ
ィルタ信号としたことを特徴としたものである。

【００１４】請求項５の発明は、請求項４の発明におい
て、前記ラッチ回路に保持する参照信号を前記送信デー
タに用いた参照信号に合わせて１データビット毎に変更
することを特徴としたものである。

【００１５】請求項６の発明は、請求項４又は５の発明
において、前記相関演算手段として、拡散チップレート
一定の条件で基本データ速度に用いる拡散符号のチップ
数に対し２のベき乗分の１のチップ数の拡散符号に合わ
せた２のベき乗個のブロックに分割された部分相関を実
行する手段を用いることにより基本データ速度の２のべ
き乗倍の速度に対応させることを特徴としたものであ
る。

【００１６】

【発明の実施の形態】本発明によるマッチトフィルタの
実施の形態を添付図に基づいて以下に説明する。 （第１の実施の形態）図１は、本発明に係わるＭＦの実
施形態を示すブロック図である。先ず、図１に示すＭＦ
への入力信号について述べると、受信機のアンテナで受
信されたＳＳまたはＣＤＭＡ信号は増幅及び周波数変換
され、ベースバンド信号に変換される。ここでは、デジ
タルでの信号処理を行うため、ベースバンド信号はＡ／
Ｄ変換器によりデジタル量に変換されている。こうした
処理がなされた入力信号１１はベースバンドデジタル信
号として、逆拡散のためにデジタルＭＦに入力される。
入力信号１１はクロック１２によりＮ段のシフトレジス
タ１３中を転送されていく。一方、参照信号２２は同様
にＮ段のシフトレジスタ２４に入力され、クロック２１
により転送される。シフトレジスタ２４に逆拡散に用い
るべき規定の符号長（Ｎｓ）及び符号種の参照拡散符号
データが転送された時点で、制御信号２６によりラッチ
回路２３に符号長Ｎｓ分（ここでは、Ｎ個）のデータを
転送し保持する。

【００１７】本実施形態のＭＦでは、あらかじめラッチ
回路２３に保持された参照信号と入力信号１１が転送さ
れているシフトレジスタ１３との間での相関演算が実行
され、相関出力２５が得られる。図１に示す相関演算回
路１４は図１２に示した従来例と同様な構成であり、Ｅ
ＸＮＯＲ素子１７は符号長Ｎ個分配置し（図１では省略
して１個のみ記す）、Ｎ段シフトレジスタ１３とＮ段ラ
ッチ回路２３のそれぞれがこの論理素子によりＥＸＮＯ
Ｒ演算され、得たＮ個分の演算結果の加算がＡＤＤＥＲ
回路１８により実行され相関出力２５が得られる。シフ
トレジスタ１３，ラッチ回路２３及び演算回路１４で１
個のＭＦ（ＭＦＡ）を構成している。

【００１８】ここでは簡単のため、入力信号は拡散符号
のチップあたり１回サンプリングされているとする。ま
た、入力デジタルＳＳまたはＣＤＭＡ信号１１はデータ
速度ｆｄ（ｂｉｔ／ｓｅｃ）に対し拡散符号周期長Ｎ
ｓ，チップレートｆｃ（ｃｈｉｐ／ｓｅｃ）で拡散され
た信号とする。ここで、入力拡散符号周期長ＮｓとＭＦ
Ａ符号長Ｎが等しい場合を考える。入力デジタル拡散
信号の拡散符号と参照符号（ラッチ回路２３にメモリさ
れた符号）との相関演算がＭＦ Ａで実行され、入力さ
れた拡散信号と参照信号が同一の場合には自己相関演算
となり図２に示す相関出力が得られる。図２は、マルチ
パス環境下での出力を示しており、メイン相関信号６
１，７１の他に、マルチパス信号６２，６３がメイン信
号６１から遅延時間Ｔｍ１，Ｔｍ２の時点に、また、マ
ルチパス信号７２，７３がメイン信号７１から遅延時間
Ｔｍ３，Ｔｍ４の時点に出力されている。

【００１９】図２は、音声のように低速データ（例えば
８ｋｂｐｓ）の例であり、Ｔｂ（０．１２５ｍｓｅｃ）
は入力信号の１データビット時間長を示しており、１／
ｆｄに等しい。図２に示した例ではメイン信号６１に対
しマルチパス信号６２，６３の遅延時間は１ビット時間
長Ｔｂより短いため、引き続くデータの相関信号７１に
影響が及ばず、メイン信号とマルチパス信号の間の信号
分離が可能となる。

【００２０】音声・データ・画像等のマルチメディア通
信に適応するには、上記した基本データ速度ｆｄより高
速なデータ速度に対応しなければならない。例えば、デ
ータ速度が基本データ速度ｆｄの２倍に高速になった場
合、１データビット長はＴｂ／２になるため、マルチパ
ス環境が図２と同一ならば、図４で示すようにマルチパ
ス遅延波の分離及び検出が不可能になる。それは、図４
に示すマルチパス成分８２，８３，９２，９３のうち成
分８３，９３の遅延時間Ｔｍ６，Ｔｍ８は、データ１ビ
ット長Ｔｂ／２より大きいため隣接ビット間でマルチパ
ス成分が重なるため、分離できないからである。

【００２１】入力拡散符号周期長ＮｓがＭＦの符号長Ｎ
よりも長い例を図３に示す。図３では、簡単のためＮｓ
はＮの整数倍としている。したがって、入力拡散符号は
図３に示すように、それぞれチップ数がＮであるＰＮ
１，ＰＮ２，ＰＮ３…から成っていると考えることがで
きる。この場合、ＭＦ Ａの動作として、入力拡散符号
列ＰＮ１，ＰＮ２，ＰＮ３…のうちまず最初に、シフト
レジスタ２４にＰＮ１に対する参照符号の信号を入力
し、ラッチ回路２３に保持し、相関演算を実行する。そ
の間に、ＰＮ２に対する参照符号をシフトレジスタ２４
に入力し、ＰＮ１の相関演算が完了した後、ラッチ回路
２３にＰＮ２を転送，保持し、ＰＮ２の相関演算に移
る。また、その間に同様にＰＮ３をシフトレジスタ２４
に入力し、ＰＮ３の相関演算に備える。このような動作
を繰り返すことにより、入力拡散符号長ＮｓがＭＦの符
号長よりも長い場合に対応できる。しかしながら、この
場合にも、参照符号をＰＮ１，ＰＮ２，ＰＮ３…のよう
に切替えるため、図４に示すマルチパス成分８３，９３
と同様に、処理単位を越えるマルチパス成分を検出でき
なくなる。

【００２２】データ速度を高速にすることに対応してマ
ルチ成分を処理するために、以下の手段を講じるが、そ
れは、チップレートｆｃが一定の条件下でデータ速度が
２倍に高速になれば等価的にデータ１ビット長に対する
拡散符号長が１／２になるため、図１に示すようにシフ
トレジスタ３４及びラッチ回路３３を設け、符号長Ｎ／
２に対して動作させるようにする。すなわち、シフトレ
ジスタ３４に逆拡散すべき規定の符号長Ｎ／２の符号が
転送された時点で、制御信号３６によりラッチ回路３３
に符号長Ｎ／２分のデータを転送し保持する。ラッチ回
路３３に保持された参照信号と入力信号１１が転送され
ているシフトレジスタ１３との間での相関演算が実行さ
れ、相関出力３５が得られる。相関演算回路６４は図１
２に示した従来例と同様な構成でありＥＸＮＯＲ素子１
７は符号長Ｎ／２個分配置し（図１では省略して１個の
み記す）、Ｎ段シフトレジスタ１３のうちのＮ／２個と
Ｎ／２段ラッチ回路３３のそれぞれの信号がＥＸＮＯＲ
演算され、ＡＤＤＥＲ回路１８によりＮ／２個の加算が
実行され相関出力３５が得られる。このようにして、上
記したＭＦ Ａと共通のシフトレジスタ１３と、ラッチ
回路３３及び演算回路６４とで１個のＭＦ（ＭＦ Ｂ）
を構成している。

【００２３】図５は、ＭＦ Ａ及びＭＦ Ｂの参照符号の
切り換え方法を示している。ＭＦＡは符号長ＮのＭＦと
しての能力を持っているが、ここでは符号長Ｎ／２に対
するＭＦとして機能する。図６は、入力拡散信号の各時
間ｔ＝Ｔ１，Ｔ２，Ｔ３，Ｔ４での状況を示している。
例えば、ｔ＝Ｔ１ではＮ／２チップから成るＰＮ１はＰ
Ｎ８，ＰＮ９，ＰＮ１０に引き続き、また、ＰＮ２，Ｐ
Ｎ３はＰＮ１の後に位置している。ただし、この例で
は、入力拡散符号周期長Ｎｓは符号長Ｎ／２の１０系
列，ＰＮ１，ＰＮ２…ＰＮ１０から構成されているとす
る。

【００２４】図５，図６に示すように、ｔ＝Ｔ１におい
てＰＮ１の相関を実行するために、ＭＦ ＡはＰＮ１に
対する参照符号が設定されている。シフトレジスタ１３
の状態が入力拡散符号ＰＮ２になった時刻ｔ＝Ｔ２にお
いてはＭＦ ＡはＰＮ２に対する相関演算を実行する。
これは図５，図６のｔ＝Ｔ２に示されている。すなわ
ち、Ｔ２はＴ１から１データビット時間経過後を表して
いる。一方、図５よりＭＦ Ｂではｔ＝Ｔ２の状態はＰ
Ｎ１の相関演算を実行しており、過去の時間に対する相
関演算に対応している。これはマルチパス波が１データ
ビット長以上にその遅延が及ぶ場合においてもＭＦ Ａ
のみでは検出できないが、ＭＦ Ｂにてその検出を行う
ことができることを意味する。以下同様に、ｔ＝Ｔ３で
はＭＦ ＡはＰＮ３の相関演算を実行し、ＭＦ Ｂは１デ
ータビット遅延したＰＮ２の相関演算を実行する。すな
わち、ＭＦ Ａではメイン信号に対するＭＦを構成し、
ＭＦ Ｂはマルチパス波に対するＭＦを構成している。

【００２５】次に、データ速度ｆｄが４倍になった場合
について説明する。符号長Ｎ／４に対するＭＦ（ＭＦ
Ｃ，ＭＦ Ｄ）が構成される。ここでは、符号長Ｎ／４
に対し動作するシフトレジスタ４４，５４及びラッチ回
路４３，５３を設け、シフトレジスタ４４，５４に逆拡
散すべき規定の符号長Ｎ／４の符号が転送された時点
で、制御信号４６，５６によりラッチ回路４３，５３に
符号長Ｎ／４分のデータを転送し保持する。ラッチ回路
４３，５３に保持された参照符号と入力信号が転送され
ているシフトレジスタ１３との間での相関演算が実行さ
れ、相関出力４５，５５が得られる。相関演算回路７
４，８４は図１２に示した従来例と同様な構成であり、
ＥＸＮＯＲ素子１７は符号長Ｎ／４個分配置し（図１で
は省略して１個のみ記す）、Ｎ段シフトレジスタ１３の
うちのＮ／４個の加算が実行され相関出力４５，５５が
得られる。この実施例では、上記したＭＦ Ａ、さらに
ＭＦ Ｂと共通のシフトレジスタ１３、ラッチ回路４
３，５３及び演算回路７４，８４でそれぞれ１個のＭＦ
（ＭＦＣ，ＭＦ Ｄ）を構成している。

【００２６】この場合、１データビット長はＴｂ／４、
拡散符号長はＮ／４になる。図７は、ＭＦ Ａ，ＭＦ
Ｂ，ＭＦ Ｃ及びＭＦ Ｄの参照符号の切り換え方法を示
すもので、各ＭＦにおいて設定される参照符号信号の時
間的な変化を表わしている。ここで、ＭＦ Ｃ及びＭＦ
ＤはＮ／４の符号長に対するＭＦを構成している、一方
で、ＭＦ Ａは符号長ＮのＭＦとしての能力を持ってい
るが、ここでは符号長Ｎ／４に対するＭＦとして機能す
る。また、ＭＦ Ｂは符号長Ｎ／２のＭＦとしての能力
を持っているが、ここでは符号長Ｎ／４に対するＭＦと
して機能する。図８は、入力拡散信号の各時間ｔ＝Ｔ
１，Ｔ２，Ｔ３，Ｔ４での状況を示している。例えば、
ｔ＝Ｔ１ではＮ／４チップから成るＰＮ１はＰＮ１８，
ＰＮ１９，ＰＮ２０に引き続き、またＰＮ２，ＰＮ３は
ＰＮ１の後に位置している。ただしこの例では、入力拡
散符号長Ｎ１は符号長Ｎ／４の２０系列，ＰＮ１，ＰＮ
２…ＰＮ２０から構成されているとする。

【００２７】図７，図８よりｔ＝Ｔ１においてＰＮ１の
相関を実行するために、ＭＦ ＡはＰＮ１に対する参照
符号が設定されている。シフトレジスタ１３の状態が入
力拡散符号ＰＮ２になった時刻ｔ＝Ｔ２においてはＭＦ
ＡはＰＮ２に対する相関演算を実行する。これは図
７，図８のｔ＝Ｔ２に示されている。一方、図７よりＭ
Ｆ Ｂではｔ＝Ｔ２の状態はＰＮ１の相関演算を実行し
ており、過去の時間に対する相関演算に対応している。
これはマルチパス波が１データビット長以上に遅延波が
及ぶ場合においても、ＭＦ Ａのみでは検出できない
が、ＭＦ Ｂにて検出を行うことができる。また、図７
に示すように、ＭＦ Ｃではｔ＝Ｔ３における状態はＰ
Ｎ１の相関演算を実行しており、さらに１データビット
長過去の時間に対する相関演算に対応している。

【００２８】これは、マルチパス波が２データビット長
以上にその遅延が及ぶ場合においてもＭＦ Ａ，ＭＦ Ｂ
では検出できないが、ＭＦ Ｃにてその検出を行うこと
ができることを意味している。さらに、図７に示すよう
に、ＭＦ Ｄではｔ＝Ｔ４における状態はＰＮ１の相関
演算を実行しており、さらに１データビット長過去の時
間に対する相関演算に対応している。こうして、マルチ
パスが３データビット長以上に遅延波が及ぶ場合におい
ても、ＭＦ Ａ，ＭＦ Ｂ，ＭＦ Ｃ，ＭＦ Ｄはマルチパ
ス波に対するＭＦを構成することになる。このように、
複数のＭＦを構成し、参照信号をデータ１ビット毎にシ
フト及び変更することにより、いずれか１つのＭＦから
はメイン信号、それ以外のＭＦからは１データビット以
上遅延したマルチパス波が検出できる。

【００２９】以上に説明したように、拡散チップレート
が一定でデータ速度を可変した場合、高速データ速度に
対してマルチパス波がデータ１ビット以上の遅延が存在
しても検出ができ、Ｒａｋｅ合成等のマルチパス対策処
理に利用できる。以上の説明では入力拡散符号長Ｎｓが
ＭＦの符号長よりも長く、簡単のためＮｓはＮの整数倍
としたが、整数倍でなくとも上記した特徴は保持され
る。例えばＰＮ１，ＰＮ２，ＰＮ３…の拡散符号長を任
意に設定することにより可能である。図１の構成では高
速データ速度に対してｎデータビット長のマルチパス遅
延波まで検出する場合、ＮチップのＭＦがｎ個必要では
なく、ＮチップのＭＦ１個、Ｎ／２チップのＭＦ１個、
Ｎ／４チップのＭＦが２個のように大幅に減少したチッ
プ数のＭＦを構成すればよい。

【００３０】さらに、所要ＭＦの数の削減をさらに図る
手段を有する実施形態を添付図に基づいて次に説明す
る。 （第２の実施の形態）図９は、本発明に係わるＭＦの実
施形態を示すブロック図である。第１の実施の形態と同
様に処理された入力信号１１はベースバンドデジタル信
号として逆拡散のためにデジタルＭＦに入力される。入
力信号１１はクロック１２によりＮ段のシフトレジスタ
１３中を転送されていく。一方、参照信号１２４は同様
にＮ段のシフトレジスタ１２１に入力され、クロック１
２３により転送される。シフトレジスタ１２１に逆拡散
に用いるべき規定の符号長（Ｎｓ）及び符号種の参照拡
散符号が転送された時点で、制御信号１２５によりラッ
チ回路１２２に符号長Ｎｓ分のデータを転送し保持す
る。本実施形態のＭＦでは、あらかじめラッチ回路１２
２に保持された参照信号と入力信号１１が転送されてい
るシフトレジスタ１３との間での相関演算が実行され
る。このための相関演算回路１１６は図１２に示した従
来例と同様な構成であり、ＥＸＮＯＲ素子１７は符号長
Ｎｓ分（ここではＮ個）配置し（図９では省略して１個
のみ記す）Ｎ段シフトレジスタ１３とＮ段ラッチ回路１
２２のそれぞれがこの論理素子によりＥＸＮＯＲ演算さ
れ、得たＮ個分の演算結果の加算がＡＤＤＥＲ回路１８
により実行される。図９では、演算回路１１６は、１１
７，１１８，１１９，１２０に示すように４個に分割さ
れている。すなわち符号長のうちＮ／４毎の部分相関Σ
４ａ，Σ４ｂ，Σ４ｃ，Σ４ｄが実行され、その部分相
関値は図９で示すように１０５，１０６，１０７，１０
８として出力される。

【００３１】また、Σ４ａ，Σ４ｂの出力１０５，１０
６はＡＤＤＥＲ回路Σ２ａ １０９に入力され加算され
る、と同時に選択回路１１５にも入力される。そして、
ＡＤＤＥＲ回路Σ２ａ １０９の出力１１１も選択回路
１１５に入力される。同様に、Σ４ｃ，Σ４ｄの出力１
０７，１０８はＡＤＤＥＲ回路Σ２ｂ １１０に入力さ
れ加算される、と同時に選択回路１１５にも入力され
る。そして、ＡＤＤＥＲ回路Σ２ｂ １１０の出力１１
３も選択回路１１５に入力される。さらに、ＡＤＤＥＲ
回路Σ２ａ １０９及びＡＤＤＥＲ回路Σ２ｂ １１０の
出力１１１，１１３は更にＡＤＤＥＲ回路Σ１ １２６
に入力されると同時に選択回路１１５にも入力される。
また、ＡＤＤＥＲ回路Σ１ １２６の出力１１２も選択
回路１１５に入力される。

【００３２】選択回路１１５は以下に説明するように、
選択回路に入力された信号のうち１つをデータ速度に依
存して選択し相関出力１１４を得るように機能する。こ
のようにシフトレジスタ１３、ラッチ回路１２２及び演
算回路１１６でＭＦを構成し、選択回路からその出力を
選択することにより出力を利用する。入力デジタルＳＳ
またはＣＤＭＡ信号１１が第１の実施形態に示したデー
タ速度ｆｄ（ｂｉｔ／ｓｅｃ）の場合には、このＭＦは
拡散符号長Ｎｓ（ここではＮ）のＭＦとして動作しなけ
ればならない。従って、図９のすべての部分相関Σ４
ａ，Σ４ｂ，Σ４ｃ，Σ４ｄからの出力を加算して使用
するため、Σ１からの信号１１２を出力として得る必要
があるので、この出力信号を選択回路１１５により選択
する。

【００３３】図９のＭＦの実施形態において、データ速
度ｆｄが２倍に高速になった場合の動作について説明す
る。入力拡散信号１１がシフトレジスタ１３に入力され
時刻ｔ＝Ｔ１における状況を図１０の１３０に示す。デ
ータ速度ｆｄが２倍に高速になっているため、データ１
ビットに対応する拡散符号長はＮ／２チップとなる。時
間的にはＮ／２チップから成る拡散符号ＰＮ１が最初に
入力されＰＮ２が引き続いている。この状態において、
Ｎチップから成るラッチ回路１２２には、図１０の１３
１に示すように２個の同一のＮ／２チップ拡散符号ＰＮ
１ １３６，１３７が保持されている。この状態を実現
するには、図９の参照信号１２４としてＮ／２チップの
拡散符号ＰＮ１を用意し、シフトレジスタ１２１に２回
続けて入力し、そしてトータルＮチップ入力が完了した
時点で制御信号１２５によりラッチ回路１２２に転送し
保持する。このようにして図１０のラッチ回路の状態１
３１が実現される。

【００３４】時刻ｔ＝Ｔ１において、入力信号１３０の
前半のＰＮ１部１３５とラッチ回路１３１のＰＮ１ １
３７との自己相関出力演算が実行され、この出力は図９
のΣ４ｃ １１９とΣ４ｄ １２０からの信号１０７，１
０８を加算したΣ２ｂ １１０の出力１１３から得られ
る。一方、入力信号１３０の後半のＰＮ２ １３４部と
ラッチ回路１３１のＰＮ１１３６との相関演算が実行さ
れるが、この演算は相互相関となるため、一般に小さな
出力となる。マルチパス環境下でデータの１ビット時間
長以上の遅延波が存在する場合、時間的に先行した拡散
符号ＰＮ１ １３５の遅延波が入力信号ＰＮ２ １３４部
に存在する。このように入力信号１３４の部分にＰＮ１
のマルチパス成分が存在すればラッチ回路１３１の１３
６で示したＰＮ１との自己相関演算が実行される。従っ
て、データ１ビット以上遅延したマルチパス成分は図９
のΣ４ａ １１７とΣ４ｂ １１８からの信号１０５，１
０６を加算したΣ２ａ １０９の出力１１１から得られ
る。

【００３５】時刻ｔ＝Ｔ２の入力信号の状態を図１０の
１３２に示す。この状態は、ｔ＝Ｔ１の時刻から１デー
タビット時間経過後を表している。この状態において、
Ｎチップから成るラッチ回路１２２は、図１０の１３３
に示すように２個の同一のＮ／２チップ拡散符号ＰＮ２
１４０，１４１が保持されている。この状態を実現す
るには、図９の参照信号１２４としてＮ／２チップの拡
散符号ＰＮ２を用意し、シフトレジスタ１２１に２回続
けて入力し、そしてトータルＮチップ入力が完了した時
点で制御信号１２５によりラッチ回路１２２に転送し保
持する。このようにして図１０のラッチ回路の状態１３
３が実現される。

【００３６】時刻ｔ＝Ｔ２において、入力信号１３２の
前半ＰＮ２ １３９部とラッチ回路１３３のＰＮ２ １４
１との自己相関出力演算が実行され、この出力は図９の
Σ４ｃ １１９とΣ４ｄ １２０からの信号１０７，１０
８を加算したΣ２ｂ １１０の出力１１３から得られ
る。一方、入力信号１３２の後半のＰＮ３ １３８部と
ラッチ回路１３３のＰＮ２１４０との相関演算が実行さ
れるが、この演算は相互相関となるため一般に小さな出
力となる。マルチパス環境下でデータの１ビット時間長
以上の遅延波が存在する場合、時間的に先行した拡散符
号ＰＮ２ １３９の遅延波が入力信号ＰＮ３ １３８部に
存在する。このように入力信号１３２の部分にＰＮ２の
マルチパス成分が存在すればラッチ回路１３３の１４０
で示したＰＮ２との自己相関演算が実行される。従っ
て、データ１ビット以上遅延したマルチパス成分は図９
のΣ４ａ １１７とΣ４ｂ １１８からの信号１０５，１
０６を加算したΣ２ａ １０９の出力１１１から得られ
る。以上の動作の結果を得るべく、選択回路１１５では
Σ２ａとΣ２ｂの出力１１１，１１３を選択することに
よりデータ２ビット分の相関演算ができる。

【００３７】次に、データ速度ｆｄが４倍に高速になっ
た場合の図９のＭＦの実施形態の動作について説明す
る。入力拡散信号１１がシフトレジスタ１３に入力され
時刻ｔ＝Ｔ１における状況を図１１の１５０に示す。デ
ータ速度ｆｄが４倍に高速になっているため、データ１
ビットに対応する拡散符号長はＮ／４チップとなる。時
間的にはＮ／４チップから成る拡散符号ＰＮ１が最初に
入力され、ＰＮ２，ＰＮ３，ＰＮ４引き続いている。こ
の状態において、Ｎチップから成るラッチ回路１２２に
は、図１１の１５１に示すように４個の同一のＮ／４チ
ップ拡散符号ＰＮ１ １６４，１６５，１６６，１６７
が保持されている。この状態を実現するには、図９の参
照信号１２４としてＮ／４チップの拡散符号ＰＮ１を用
意し、シフトレジスタ１２１に４回続けて入力し、そし
てトータルＮチップ入力が完了した時点で制御信号１２
５によりラッチ回路１２２に転送し保持する。このよう
にして図１１のラッチ回路の状態１５１が実現される。

【００３８】時刻ｔ＝Ｔ１において、入力信号１５０の
先頭のＰＮ１ １６３部とラッチ回路１５１のＰＮ１ １
６７との自己相関出力演算が実行され、この出力は図９
のΣ４ｄ １２０からの信号１０８から得られる。一
方、入力信号１５０の先頭から２番目のＰＮ２ １６２
部とラッチ回路１５１のＰＮ１ １６６との相関演算が
実行されるが、この演算は相互相関となるため一般に小
さな出力となる。マルチパス環境下でデータの１ビット
時間長以上に遅延波が存在する場合、時間的に先行した
拡散符号ＰＮ１ １６３の遅延波が入力信号ＰＮ２ １６
２部に存在する。このように入力信号１６２の部分にＰ
Ｎ１のマルチパス成分が存在すればラッチ回路１２２に
保持されたラッチ回路の状態１５１の拡散符号１６６で
示したＰＮ１との自己相関演算が実行される。従ってデ
ータ１ビット以上遅延したマルチパス成分は図９のΣ４
ｃ １１９の出力１０７から得られる。

【００３９】同様に、入力信号１５０の先頭から３番
目、４番目のＰＮ３ １６１，ＰＮ４１６０とラッチ回
路１２２のラッチ回路の状態１５１のＰＮ１ １６５，
１６４との相関演算が実行されるが、この演算は相互相
関となるため一般に小さな出力となる。マルチパス環境
下でデータの１ビット時間長以上の遅延波が存在する場
合、時間的に先行した拡散符号ＰＮ１ １６３の遅延波
が入力信号ＰＮ３ １６１，ＰＮ４ １６０部に存在す
る。このように入力信号１６１，１６０の部分にＰＮ１
のマルチパス成分が存在すればラッチ回路１２２のラッ
チ回路の状態１５１の１６５，１６４で示したＰＮ１と
の自己相関演算が実行される。従ってデータビットまで
遅延したマルチパス成分は図９のΣ４ｂ １１８，Σ４
ａ １１７の出力１０６，１０５から得られる。従っ
て、図１１のΣ４ａ，Σ４ｂ，Σ４ｃ，Σ４ｃからの出
力１０５，１０６，１０７，１０８を選択回路１１５で
選択することにより、データ４ビット分の相関演算が実
行できる。

【００４０】時刻ｔ＝Ｔ２，Ｔ３の入力信号の状態を図
１１の入力信号１５２，１５４に示す。この状態は、ｔ
＝Ｔ１の時刻から１データビット時間後及び２データビ
ット時間後を表している。上記で説明したと同様に、Σ
４ｄ １２０からはメイン信号に対する自己相関出力、
Σ４ｃ １１９からはメイン信号に対して１ビット以上
遅延したマルチパス信号、Σ４ｂ １１８からはメイン
信号に対して２ビット以上遅延したマルチパス信号、Σ
４ａ １１７からはメイン信号に対して３ビット以上遅
延したマルチパス信号が検出でき、データ４ビット分の
相関演算が可能となる。

【００４１】上記したと同様に、データ速度が８倍のよ
うに２のべき乗になった場合には、相関演算回路は、Σ
８ａ〜Σ８ｈのように２のべき乗の部分相関を実行する
手段を設けることによりデータ８ビット分及び２のべき
乗個分の相関演算が実現できる。データ速度に関して、
８ｋｂｐｓ，１６ｋｂｐｓ，３２ｋｂｐｓ…等２のべき
乗として利用されることが多いので、本発明で説明した
可変データ速度は適用範囲が広い。

【００４２】以上説明したように、図９の構成により、
複数のブロックに分割された部分相関を実行する相関演
算手段のうちいずれか１つから入力拡散信号のメイン信
号に対するマッチトフィルタが構成され、その他の部分
相関を実行する相関演算手段については、１データビッ
ト以上遅延したマルチパス波に対するマッチトフィルタ
が構成されている。以上は入力信号がデジタルであるデ
ジタルＭＦの構成について説明した。しかし、ＣＣＤの
ようにアナログ入力信号をサンプリングして利用するア
ナログ信号に対するＭＦに対しても上記機能を実現でき
ることは明らかである。

【００４３】

【発明の効果】請求項１の発明に対応する効果：送信デ
ータのデータ速度が高速になって拡散符号長が短くな
り、１データビットの長さ（相関処理の長さ）を越え遅
延するマルチパス波が生じても、個別の参照信号による
相関処理で得られる複数のＭＦ出力中メイン信号として
用いる出力以外のＭＦ出力により、マルチパス波を検出
することができ、高速時のマルチパス波処理に対応した
ＭＦが提供できる。

【００４４】請求項２の発明に対応する効果：請求項１
の発明に対応する効果に加えて、１データビット毎にラ
ッチ回路に保持する参照信号を変更することにより、１
つのＭＦに複数のＭＦの機能を持たせることができ、ラ
ッチ回路の規模を小型化できる。

【００４５】請求項３の発明に対応する効果：請求項１
および２の発明に対応する効果に加えて、実施に際して
の有効な具体化条件を提供することができる。

【００４６】請求項４の発明に対応する効果：送信デー
タのデータ速度の高速化を行う場合のように変化する拡
散符号長に対応する技術として、１個のＭＦにおいて各
部分相関値を求め、データ速度に応じた数のＭＦ出力を
得るために、部分相関値を選択して用いることにより、
メイン信号出力及びマルチパス信号出力として複数のＭ
Ｆ出力を得て、高速時のマルチパス処理に対応すること
が可能となる。

【００４７】請求項５の発明に対応する効果：請求項４
の発明に対応する効果に加えて、ラッチ回路に保持する
参照信号を１データビット時間毎に切替えて動作させる
ため、ＭＦの規模を大きくすること無くデータ１ビット
以上遅延するマルチパス信号の検出，処理が可能とな
る。

【００４８】請求項６の発明に対応する効果：請求項４
および５の発明に対応する効果に加えて、実施に際して
の有効な具体化条件を提供することができる。

【図面の簡単な説明】

【図１】本発明に係わるＭＦの第１の実施の形態を示す
ブロック図である。

【図２】本発明に係わるＭＦの第１の実施の形態による
マルチパス環境下での相関出力を示す図である。

【図３】本発明に係わるＭＦの第１の実施の形態への入
力拡散信号を示す概念図である。

【図４】本発明に係わるＭＦの第１の実施の形態による
高速データ速度に対するマルチパス環境下での相関出力
を示す図である。

【図５】本発明に係わるＭＦの第１の実施の形態におけ
るラッチ回路の参照符号の時間的変化を示す概念図であ
る。

【図６】本発明に係わるＭＦの第１の実施の形態におけ
る入力拡散信号の状態の時間的変化を示す概念図であ
る。

【図７】本発明に係わるＭＦの第１の実施の形態におけ
るラッチ回路の参照符号の時間的変化を示す概念図であ
る。

【図８】本発明に係わるＭＦの第１の実施の形態におけ
る入力拡散信号の状態の時間的変化を示す概念図であ
る。

【図９】本発明に係わるＭＦの第２の実施の形態を示す
ブロック図である。

【図１０】本発明に係わるＭＦの第２の実施の形態にお
けるラッチ回路の入力拡散信号の状態の時間的変化を示
す概念図である。

【図１１】本発明に係わるＭＦの第２の実施の形態にお
けるラッチ回路の入力拡散信号の状態の時間的変化を示
す概念図である。

【図１２】従来のデジタルＭＦの構成の一例を示すブロ
ック図である。

【符号の説明】

１３，２４，３４，４４，５４，１２１…シフトレジス
タ、２３，３３，４３，５３，１２２…ラッチ回路、１
１，１３０，１３２，１５０，１５２，１５４…入力信
号、１２，２１，３１，４１，５１，１２３…クロッ
ク、１４，６４，７４，８４，１１６…相関演算回路、
１７…ＥＸＮＯＲ素子、１８…ＡＤＤＥＲ回路、２２，
３２，４２，５２，１２４…参照信号、２６，３６，４
６，５６，１２５…制御信号、６１，７１，８１，９
１，１０１…メイン相関出力信号、６２，６３，７２，
７３，８２，８３，９２，９３，１０２…マルチパス信
号、２５，３５，４５，５５，１１４…相関出力信号、
１１７，１１８，１１９，１２０…部分相関演算回路、
１０５，１０６，１０７，１０８…部分相関出力、１０
９，１１０，１２６…加算器、１１５…選択回路、１３
６，１３７，１４０，１４１，１６４，１６５，１６
６，１６７，１７２，１７３，１７４，１７５，１８
０，１８１，１８２，１８３…ラッチ回路に保持された
参照符号。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 送信データを拡散符号により拡散した拡
   散信号を受信し得た入力拡散信号を転送する入力信号転
   送手段と、前記拡散符号による個別の参照信号を入力・
   転送する入力・転送手段と、該入力・転送手段により転
   送された個別の参照信号を保持する複数のラッチ回路
   と、前記入力信号転送手段により転送される入力拡散信
   号と前記複数のラッチ回路に保持された参照信号との相
   関演算を実行する複数の相関演算手段とを備え、前記複
   数のラッチ回路及び前記複数の相関演算回路を前記送信
   データのデータ速度に応じた数にて構成することにより
   各々からフィルタ信号を出力するマッチトフィルタであ
   って、複数の該フィルタ信号出力のうちいずれか１つは
   前記入力拡散信号のメイン信号に対するフィルタ信号出
   力とし、その他はマルチパス波に対するフィルタ信号出
   力としたことを特徴とするマッチトフィルタ。
2. 【請求項２】 前記複数のラッチ回路に保持する参照信
   号を前記送信データに用いた拡散信号に合わせて１デー
   タビット毎に変更することを特徴とする請求項１記載の
   マッチトフィルタ。
3. 【請求項３】 前記相関演算手段として、拡散チップレ
   ート一定の条件で基本データ速度に用いる拡散符号のチ
   ップ数に対し２のべき乗分の１のチップ数の拡散符号に
   合わせた相関演算を実行する２のべき乗個の手段を用い
   ることにより基本データ速度の２のべき乗倍の速度に対
   応させることを特徴とする請求項１又は２記載のマッチ
   トフィルタ。
4. 【請求項４】 送信データを拡散符号により拡散した拡
   散信号を受信し得た入力拡散信号を転送する入力信号転
   送手段と、前記拡散符号による参照信号を入力・転送す
   る入力・転送手段と、該入力・転送手段により転送され
   た参照信号を保持するラッチ回路と、前記入力信号転送
   手段により転送される入力拡散信号と前記ラッチ回路に
   保持された参照信号との相関演算を複数のブロックに分
   割した信号の部分毎に実行する相関演算手段と、該相関
   演算手段により求めた部分相関値を加算するための加算
   回路と、前記部分相関値または前記加算回路により求め
   た加算値を前記送信データのデータ速度に応じて選択す
   る選択回路とを備えるマッチトフィルタであって、複数
   のブロックに分割された信号の部分相関を実行する前記
   相関演算手段により求め前記選択回路で選択された前記
   部分相関値のうちいずれか１つ、或いは、前記加算回路
   により求めた加算値のうちいずれか１つは、前記入力拡
   散信号のメイン信号に対するフィルタ信号とし、その他
   の相関値は、マルチパス波に対するフィルタ信号とした
   ことを特徴とするマッチトフィルタ。
5. 【請求項５】 前記ラッチ回路に保持する参照信号を前
   記送信データに用いた参照信号に合わせて１データビッ
   ト毎に変更することを特徴とする請求項４記載のマッチ
   トフィルタ。
6. 【請求項６】 前記相関演算手段として、拡散チップレ
   ート一定の条件で基本データ速度に用いる拡散符号のチ
   ップ数に対し２のベき乗分の１のチップ数の拡散符号に
   合わせた２のベき乗個のブロックに分割された部分相関
   を実行する手段を用いることにより基本データ速度の２
   のべき乗倍の速度に対応させることを特徴とする請求項
   ４又は５記載のマッチトフィルタ。