JP2003087221A

JP2003087221A - Ｃｄｍａ受信復調装置及びｃｄｍａ受信復調方法

Info

Publication number: JP2003087221A
Application number: JP2001278371A
Authority: JP
Inventors: Toru Akiba; 透秋葉; Toshihiro Ishikawa; 利広石川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-09-13
Filing date: 2001-09-13
Publication date: 2003-03-20

Abstract

(57)【要約】【課題】逆拡散の処理単位を１シンボルの整数分
の１とすることで、復調処理遅延の削減を実現する。【解決手段】１シンボルの整数分の１を単位とする時
間で、受信データのメモリ書込み処理、逆拡散処理及び
積分処理を行う構成とする。この構成によれば、１シン
ボル分の受信データを整数分の１に分割した単位毎に逆
拡散処理を行えばいいので、受信データをメモリ部１０
５に蓄積するのに要する時間、及びメモリ部１０５への
蓄積完了から逆拡散処理部１０９での逆拡散処理開始ま
での待機時間を削減できるので、復調処理全体の処理遅
延を作成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤＭＡ(Ｃｏｄ
ｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ)
受信復調装置及びＣＤＭＡ受信復調方法に関する。

【０００２】

【従来の技術】従来、ＣＤＭＡ受信復調装置としては、
例えば“日経エレクトロニクス１９９７年１月１３日
(Ｎｏ．６８０）”の７２ページに記載されたものが知
られている。図９は“日経エレクトロニクス１９９７
年１月１３日(Ｎｏ．６８０）”の７２ページに記載さ
れた受信復調装置を示す機能ブロック図である。

【０００３】以下、図９を用いて、従来のＣＤＭＡ受信
復調装置の動作を説明する。

【０００４】アンテナ１０１で受信した信号はＡ／Ｄ変
換部１０２でＡ／Ｄ変換され、パスＡ〜Ｄの各々を処理
するフィンガ部１１２に入力される。本図ではパスＡの
処理をするフィンガ部１１２に注目して以下説明する。
Ａ／Ｄ変換部１０２出力は入力制御部１０３へ入力され
る。入力制御部１０３はＡ／Ｄ変換部１０２より入力し
た受信データを、メモリＡ１０６もしくはメモリＢ１０
７のいずれかにスイッチ部１０４を切り替えて書き込
む。逆拡散処理部１０９は、メモリＡ１０６、メモリＢ
１０７に書き込まれた受信データを、スイッチ部１０８
を切り替えて読み出し逆拡散処理を行う。ここで、メモ
リＡ１０６、メモリＢ１０７への書き込みと読み出しは
１シンボル毎に交互に行われるため、スイッチ部１０４
が端子ａ１に接続されている時は、スイッチ部１０８は
端子ｂ２に接続されている。同様に、スイッチ部１０４
が端子ｂ１に接続されている時は、スイッチ部１０８は
端子ａ２に接続されている。次に、積分部１１０は、逆
拡散処理部１０９より逆拡散後のデータを１シンボル分
(例えば、２５６倍拡散の場合は２５６個(２５６チッ
プ)のデータ)入力し、１シンボル分を加算し、シンボル
データとする。ＲＡＫＥ合成部１１１は、各パスの積分
部１１０の出力であるシンボルデータを加算し合成す
る。このＲＡＫＥ合成部１１１の出力データは、後段の
処理であるチャネルデコーダ部へ出力される。

【０００５】また、基準タイミング信号発生部１１４
は、１シンボル毎に入力制御部１０３及び逆拡散処理部
１０９へ基準タイミング信号を出力する。従って、逆拡
散処理は１シンボルを単位として行われる。

【０００６】ここで、逆拡散処理部１０９には予めパス
選択情報が入力されている。パス選択情報には、各々の
パスの逆拡散するタイミングの情報が含まれる。逆拡散
するタイミングはシンボル区間の切れ目のタイミングに
依存する。逆拡散処理部１０９は、このパス選択情報を
基に逆拡散処理を行う。

【０００７】次に、図９の従来例の動作タイミングを、
図１０を用いて説明する。基準タイミング信号発生部１
１４より基準タイミング信号が１シンボル毎に発生され
るので、データ書込み、逆拡散等の各処理は１シンボル
を処理単位として行われる。

【０００８】まず、パスＡにおいては、メモリＡ１０６
にデータ_AがメモリＢ１０７にデータ_Aが書き込まれ
る。ここで、パス遅延のため、データ_Aのメモリ書き
込みは時刻ｔ_sからスタートするので、書き込み終了は
時刻ｔ_iを僅かに越えてしまう（時刻ｔ_i+Δ_A）。以下、
データ_Aも同様である。次に、逆拡散処理部１０９で
データ_A、_A、…の逆拡散処理が行われるが、基準タ
イミング信号に基づくため、データ_Aの逆拡散処理は
時刻ｔ_i+1、データ_Aは時刻ｔ_i+2にスタートする。こ
の後、積分器１１０で時刻ｔ_i+2に逆拡散されたデータ
_Aの積分処理がなされ、時刻ｔ_i+3に逆拡散されたデー
タ_Aの積分処理がなされる。以上はパスＡの場合であ
るが、パスＢ〜Ｄについても同様が処理がなされる。次
に、ＲＡＫＥ合成器１１１にてパスＡ〜Ｄの各積分値が
ＲＡＫＥ合成される。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来のＣＤＭＡ受信復調装置においては、逆拡散処理を開
始する前に１シンボル分の受信データをメモリに蓄える
必要があるために、メモリへの受信データ書込み開始か
ら１シンボル分の受信データ書込み終了まで、１シンボ
ル分の時間だけ待つ必要があるという問題があった。ま
た、逆拡散処理を、基準タイミング信号を基準として行
うために、メモリへの受信データ書込み終了（例えば時
刻ｔ_i+Δ_A）から逆拡散処理開始（例えばｔ_i+1）まで最
大１シンボル時間待機する必要があるという問題があっ
た。このように、１シンボルを単位として受信データ蓄
積、逆拡散処理、積分等の処理を行うので、図１０に示
すように、パスＡの積分処理終了までに約３．５シンボ
ルの時間を要することになり、迅速な処理ができなかっ
た。

【００１０】本発明は、かかる点に鑑みてなされたもの
であり、受信から逆拡散処理開始までの処理遅延時間を
削減することを目的とする。

【００１１】

【課題を解決するための手段】本発明のＣＤＭＡ受信復
調装置は、直接拡散ＣＤＭＡ方式の移動通信システムで
用いられるＣＤＭＡ受信復調装置であって、１シンボル
分の受信データを第１、第２部分に分割して蓄積するメ
モリと、メモリの第１、第２部分に蓄積された受信デー
タを順次逆拡散し、第１、第２の逆拡散出力信号を得る
逆拡散処理手段と、第１、第２の逆拡散出力信号を順次
積分する積分手段と、積分手段の出力を加算合成するＲ
ＡＫＥ合成手段と、前記逆拡散処理手段に対して１シン
ボルの整数分の１を単位とする周期で割込み信号を出力
する基準タイミング信号発生手段とを具備する構成を採
る。

【００１２】この構成によれば、１シンボルの受信デー
タを分割した単位と同等の周期でアクセスするメモリを
切り替えながら逆拡散を行うので、処理単位当たりの対
象となる受信データ量が小さくなり、かつメモリ蓄積後
から逆拡散処理開始までの最大待機時間が分割単位まで
短縮される。その結果、メモリへの蓄積時間及び待機時
間が短縮されるので、受信から逆拡散処理までの全体の
処理遅延が削減されるとともに送信電力制御遅延を削減
することができるので、送信電力制御誤差を低減し、所
定の制御遅延内で送信電力制御可能なセル半径を拡大す
ることができる。

【００１３】また、本発明のＣＤＭＡ受信復調装置は、
直接拡散ＣＤＭＡ方式の移動通信システムで用いられる
ＣＤＭＡ受信復調装置であって、１シンボル分の受信デ
ータを第１、第２部分に分割して蓄積するメモリと、メ
モリの第１、第２部分に蓄積された受信データを順次逆
拡散し、第１、第２の逆拡散出力信号を得る逆拡散処理
手段と、第１、第２の逆拡散出力信号を順次積分する積
分手段と、積分手段の出力を加算合成するＲＡＫＥ合成
手段と、前記逆拡散処理手段に対して１シンボルの整数
分の１を単位とする周期で割込み信号を出力する基準タ
イミング信号発生手段と、前記逆拡散処理手段に対して
受信タイミングに同期して割込み信号を発生するタイマ
ー割込み制御手段とを具備する構成を採る。

【００１４】この構成によれば、逆拡散処理の起点とな
るタイマー割込み信号を受信データの各パスのシンボル
期間とほぼ同時に発生するので、メモリ蓄積後から逆拡
散処理開始までの待機時間を最小限にすることができ
る。

【００１５】その結果、メモリへの蓄積時間及び待機時
間が短縮されるので、受信から逆拡散処理までの全体の
処理遅延を削減するとともに送信電力制御遅延を削減す
ることができるので、送信電力制御誤差を低減し、所定
の制御遅延内で送信電力制御可能なセル半径を拡大する
ことができる。

【００１６】

【発明の実施の形態】本発明の骨子は、直接拡散ＣＤＭ
Ａ方式を用いた移動通信システムにおけるＣＤＭＡ受信
復調装置において、１シンボルの整数分の１を単位とす
る周期で逆拡散処理を行うことにより、蓄積用メモリへ
の受信データの蓄積に要する時間を短縮し、更に受信タ
イミングに応じて逆拡散処理開始タイミングを制御する
ことによりメモリ蓄積後から逆拡散処理開始までの待機
時間を最小限にすることによって、受信復調処理全体の
処理遅延時間を短縮することである。

【００１７】(実施の形態１)以下、本発明の実施の形態
について、図面を参照して詳細に説明する。図１は、本
発明の実施の形態１に係るＣＤＭＡ受信復調装置のブロ
ック図である。本実施の形態では、メモリ部１０５を２
個の領域を持つ構造とした場合で説明する。本来、領域
の数はいくつでもよい。また、本実施の形態では、逆拡
散処理の処理周期を１シンボルの１／４とした場合で説
明する。本来、処理周期は１シンボルの整数分の１とす
る。また、本実施の形態では、２５６倍拡散の場合で説
明する。

【００１８】アンテナ１０１で受信した信号はＡ／Ｄ変
換部１０２でＡ／Ｄ変換され、入力制御部１０３へ入力
される。スイッチ部１０４は入力制御部１０３からの受
信データをメモリＡ１０６もしくはメモリＢ１０７のい
ずれかに切り替えて書き込む。また、スイッチ部１０８
はメモリＡ１０６もしくはメモリＢ１０７のいずれかに
切り替える。逆拡散処理部１０９はスイッチ部１０８か
ら１／４シンボル分に相当する受信データを入力し、逆
拡散する。積分部１１０は逆拡散されたデータに対して
加算しシンボルデータを作成する。ＲＡＫＥ合成部１１
１は各パスの積分部１１０の出力であるシンボルデータ
を加算し合成する。ＲＡＫＥ合成部１１１の出力データ
は、後段の処理であるチャネルデコーダ部へ出力され
る。フィンガ部１１２は、入力制御部１０３から積分部
１１０までの各ブロックより構成され、ユーザ毎に１も
しくは複数系統用意する。例えば、１ユーザ当たり最大
８パスの逆拡散処理及びＲＡＫＥ合成を行う場合に、１
つのフィンガ部が１パス分の逆拡散処理を行うならば、
フィンガ部は１ユーザ当たり８系統必要であり、１つの
フィンガ部８パス分の逆拡散処理を行うならば、フィン
ガ部は１ユーザ当たり１系統で十分である。

【００１９】基準タイミング信号発生部１１４は処理周
期制御信号発生部１１３からの信号を受信する度に、逆
拡散処理部１０９及び入力制御部１０３へ基準タイミン
グ信号を出力する。すなわち基準タイミング信号は、処
理周期信号と同期する。

【００２０】次に、以上のように構成されるＣＤＭＡ受
信復調装置の動作を説明する。入力制御部１０３はメモ
リ１０５に１／４シンボル分の受信データを書き込む。
メモリ１０５は２個の領域を持つ構成であり、書きこむ
領域は入力制御部１０３により制御される。逆拡散処理
部１０９はメモリ１０５より読み出す領域を制御しなが
ら、受信データを入力する。処理周期制御信号発生部１
１３は、１／４シンボル周期で処理周期制御信号を発生
し、基準タイミング信号発生部１１４は、処理周期制御
信号と同期した基準タイミング信号を発生し、入力制御
部１０３及び逆拡散処理部１０９に出力する。入力制御
部１０３及び逆拡散処理部１０９は、基準タイミング信
号を入力する毎に、各々アクセスすべきメモリ１０５の
領域を切り替える。

【００２１】図２は、入力制御部１０３から逆拡散処理
部１０９まで、メモリ１０５を介しての受信データの書
き込み及び読み出す時のメモリ１０５に対するアクセス
の遷移図である。以下、図２を用いて、当該部分の動作
を説明する。

【００２２】スイッチ部１０４が端子ａ１に接続された
場合は、受信データがメモリＡ１０６に書き込まれ、ス
イッチ部１０４が端子ｂ１に接続された場合は、受信デ
ータがメモリＡ１０７に書き込まれる。スイッチ部１０
８が端子ａ２に接続された場合は、メモリＡ１０６より
受信データを読み出し、スイッチ部１０８が端子ｂ２に
接続された場合は、メモリＢ１０７により受信データを
読み出す。例えば、基準タイミングＳ_iにおいては、図
２（１）に示すように、受信データは入力制御部１０３
から端子ａ１を経由してメモリＡ１０６に書き込まれ
る。同時にこの基準タイミングＳ_iにて書き込まれた受
信データは、メモリＢ１０７より読み出され、端子ｂ２
を経由して逆拡散処理部１０９に入力され、逆拡散処理
される。

【００２３】次に、基準タイミングＳ_i+1においては、
図２(２)に示すように、受信データは入力制御部１０３
から端子ｂ１を経由してメモリＢ１０７に書き込まれ
る。同時に基準タイミングＳ_iにて書き込まれた受信デ
ータは、メモリＡ１０６より読み出され、端子ａ２を経
由して逆拡散処理部１０９に入力され、逆拡散処理され
る。

【００２４】次に、基準タイミングＳ_i+2においては、
図２(３)に示すように、基準タイミング信号Ｓ_i時と同
様に、受信データは入力制御部１０３から端子ａ１を経
由してメモリＡ１０６に書き込まれる。同時に基準タイ
ミングＳ_i+1にて書き込まれた受信データは、メモリＢ
１０７より読み出され、端子ｂ２を経由して逆拡散処理
部１０９に入力され、逆拡散処理される。以後、基準タ
イミング毎に上記を繰り返す。

【００２５】以上のように、本実施の形態では１／４シ
ンボル毎にアクセスするメモリ領域を切り替えながら、
１／４シンボル(６４チップ)に相当する受信データを入
力し逆拡散し、逆拡散結果であるチップレート毎に存在
する６４個の相関値を積分部１１０へ出力する。積分部
１１０は、１／４シンボル分の６４個の相関値の総和を
算出する。１シンボルの受信データに対しては、これを
４回繰り返し、４個の加算結果を更に加算することによ
り、１シンボル分の積分値(シンボルデータ)とし、ＲＡ
ＫＥ合成部１１１へ出力する。各パスの受信信号は伝搬
遅延が異なり、パス間の伝搬遅延差が１シンボル以上あ
るときは、各パスの積分部１１０出力データのタイミン
グがシンボル単位でずれる。ＲＡＫＥ合成部１１１は、
このような積分部１１０出力データのパス間のシンボル
単位のタイミングずれを補償した上で、すべてのパスの
データを加算し、後段のチャネルデコーダ部へ出力す
る。

【００２６】次に、図３に本実施の形態における処理タ
イミングを示す。１ユーザ当たり４パスの復調処理を行
い、基準タイミング信号を１／４シンボル毎に発生する
場合を示している。各処理は１／４シンボル間を処理単
位とし、１／４シンボル分の受信データ毎に行う。従っ
てメモリ１０５への蓄積時間は１／４シンボルとなり、
蓄積後から逆拡散処理開始までの待機時間は最大１／４
シンボルと従来の１シンボルより短くなる。その結果、
ＲＡＫＥ合成までの処理全体の処理遅延も短くなる。

【００２７】まず、パスＡの受信信号はＡ／Ｄ変換後、
スイッチ１０４のａ１端子により受信データの最初の１
／４シンボル分_AがメモリＡ１０６に書き込まれる。
その後、スイッチ１０４のｂ１端子により受信データ
_AがメモリＢ１０７に書き込まれる。ここで、データ_A
の逆拡散処理はスイッチ１０８の端子ａ２により逆拡散
処理部１０９で行われるが、データ_AのメモリＡ１０
６への蓄積の終了が時刻Ｓ_iを少し超えた時刻なので
（パス遅延のため）、この逆拡散処理は時刻Ｓ_i ₊₁に同
期して行われる。同様に受信データ_A及び_Aについて
も逆拡散処理を行う。受信データ_A〜_Aの各々につい
て逆拡散処理終了後、積分を開始する。

【００２８】パスＢ〜ＤもパスＡと同様にそれぞれメモ
リ書込み、逆拡散処理及び積分を行う。すべてのパスＡ
〜Ｄの積分終了後、各パスの積分出力を用いてＲＡＫＥ
合成を開始する。

【００２９】図３に示すように、基準タイミング信号周
期を１／４シンボルに短縮したことによって、メモリへ
の書き込みから積分までの一連の処理単位時間を削減し
たこと、及びメモリへの書き込み終了から逆拡散処理開
始までの待機時間を削減したことによって、１シンボル
分の受信データの復調処理全体にかかる処理時間が削減
されている。以上のように本実施の形態によれば、パス
Ａの受信データのメモリ書込みから積分処理終了（Ｓ’
_i+7）までに約２．１シンボルの時間で済み、従来
（３．５シンボル）に比べ、処理時間の改善が図られ
る。

【００３０】以上のように、本実施の形態の構成によれ
ば、基準タイミング信号の間隔を１シンボルの整数分の
１に分割することにより、分割した時間単位毎に逆拡散
処理を行うので、分割後の受信データだけメモリに蓄積
すればよい。従って、処理単位当たりの受信データ量を
削減できるので、メモリ書込み時間及びメモリ書込み終
了〜処理開始までの待機時間を削減できる。

【００３１】(実施の形態２)図４は本発明の実施の形態
２に係るＣＤＭＡ受信復調装置のブロック図である。本
実施例では、各パスＡ〜Ｄの受信タイミングに応じて基
準タイミング信号を発生させメモリ書込みから逆拡散処
理開始までの待機時間を実質的にゼロにすることによ
り、更なる処理時間の削減を図るものである。なお、本
実施の形態では、メモリ部１０５を２個の領域を持つ構
造とした場合としている。本来、領域の数はいくつでも
よい。また、本実施の形態では、２５６倍拡散の場合で
説明する。

【００３２】まず、基準タイミング信号発生部４１４は
処理周期制御信号発生部４１３からの信号を受信する度
に、タイマー割り込み制御部４１６へ基準タイミング信
号を出力する。タイマー割り込み制御部４１６には基準
タイミング信号発生部４１４の発生する基準タイミング
信号と外部クロック発生部４１５の発生する外部クロッ
クが入力されている。外部クロック発生部４１５は、同
じクロックを制御部４１６及び入力制御部１０３に出力
する。このように、受信データを入力制御部１０３に入
力するためのクロックとタイマー割込み制御部４１６へ
のクロックを同期させることにより、任意の受信タイミ
ングにおいて、逆拡散処理部１０９及び入力制御部１０
3への割込み信号を発生させることが可能となる。

【００３３】図５は基準タイミング信号と各パスＡ〜Ｄ
の処理タイミングを示すものである。同図から明らかな
ように、タイマー割込み制御部４１６は外部クロック発
生部４１５よりパスＡの受信タイミングｔ_i-1を取り込
み、これに同期させて基準タイミング信号を発生させ
る。このため、受信データ_Aがメモリ１０５に書き込
まれた直後（ｔ_i）にパスＡの逆拡散処理が開始され、
ｔ_i+1で積分を開始する。パスＢ〜Ｄについても図５の
ようなタイミングで受信処理が行われる。従って同図か
ら明らかなように、パスＡの受信データのメモリ書込み
から積分処理終了（ｔ’_i+1）までに約２．５シンボル
の時間で済み、従来（３．５シンボル）に比べ、処理時
間の改善が図られる。

【００３４】なお、本実施の形態ではメモリの書き込み
を１シンボル単位で行う例を示したが、図１に示すよう
に整数分の１のシンボルで受信データの書き込み処理を
行う場合は、更に処理時間の改善が図られることは言う
までもない。

【００３５】次に、タイマー割込み制御部４１６の具体
例を図６に示す。外部クロック６０２及び基準タイミン
グ信号６０３はカウンタ６０１に入力される。カウンタ
６０１は外部クロック６０２が入力される毎にカウンタ
値をインクリメントする。カウンタ６０１がインクリメ
ントするカウンタ値は基準タイミング信号６０３により
初期化される。カウンタ６０１には予め割り込み信号６
０４発生するカウンタ値（カウンタしきい値）が設定さ
れている。外部クロック６０２の入力回数が設定値の回
数と等しくなった時（カウンタ６０１でのカウンタ値が
カウンタしきい値と等しくなった時）、タイマー割込み
信号６０４を発生させる。パスやユーザによりタイマー
割込み発生までのカウンタしきい値が異なる。このため
カウンタは複数用意し、カウンタ毎に割込みを発生させ
る必要がある。

【００３６】割込み信号６０４が、各パスのシンボル終
了タイミングで発生するよう、タイマー割込みを予め設
定しておく。すると各パスのシンボル終了タイミングで
タイマー割込みを発生し、入力制御部１０３及び逆拡散
部１０９に出力する。タイマー割込みを受信すると、入
力制御部１０３はスイッチ１０４の端子切り替えを行
い、逆拡散処理部１０９はスイッチ１０８の端子切り替
えと逆拡散処理を開始する。この際に入力制御部１０３
及び逆拡散部１０９は発生した複数の割込み信号６０４
により、どのパスに対する割込みが発生したかを知るこ
とができる。

【００３７】なお、タイマー割込み制御部４１６からの
割込み信号は、どのパスに対する割込み信号であるかを
入力制御部１０３及び逆拡散部１０９で識別できればよ
いので、図７に示す構成も考えられる。タイマー割込み
制御部４１６から出力される割込み信号６０４を一系統
としておき、一系統で出力された割込み信号６０４を各
フィンガ部１１２毎に分岐した後、基準タイミング信号
を入力制御部１０３及び逆拡散処理部１０９に出力す
る。入力制御部１０３及び逆拡散処理部１０９には予め
基準タイミング信号以降の割込みの発生順がどのパスに
対応するかを設定する。入力制御部１０３及び逆拡散処
理部１０９は受信した割込み信号６０４が基準タイミン
グ信号発生より何番目かをカウントすることにより各パ
スを識別することができる。

【００３８】この場合のタイマー割込み制御部４１６の
構成を図８に示す。外部クロック６０２及び基準タイミ
ング信号６０３がカウンタ６０１に入力されるまでは図
５と同様である。各カウンタ６０１から出力される割込
み信号６０４は、タイマー割込み制御部４１６内で一系
統に結合された後、タイマー割込み制御部４１６から出
力される。

【００３９】また本実施の形態では一系統(１ユーザー)
のみの受信信号を処理する場合について述べたが、複数
系統の受信信号を各々複数のメモリに蓄えておき、演算
部から処理対象となるデータがあるメモリにのみアクセ
スし処理する構成も可能である。

【００４０】なお、実施の形態１及び実施の形態２にお
いては、メモリ部５が２個の領域を持つ構造としている
が、２個以上の複数個としてもよいことは言うまでもな
い。また、実施の形態１においては、逆拡散処理の処理
周期を１シンボルの１／４とした場合としているが、１
シンボルの整数分の１としてもよい。更に、実施の形態
１及び実施の形態２においては、２５６倍拡散の場合と
しているが、整数倍拡散としてもよい。

【００４１】

【発明の効果】以上のように本発明によれば、逆拡散の
処理単位をシンボル単位より短くすることにより、メモ
リ量及び受信データ蓄積後の逆拡散処理開始までの待機
時間を削減し、受信から逆拡散開始までの処理時間を短
くすることができる。また受信タイミングに同期して逆
拡散処理をすることにより、受信データ書込み終了後の
待機時間を最小とすることができ、更に受信から逆拡散
開始までの処理時間を短くすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるＣＤＭＡ受信復
調装置の構成を示すブロック図

【図２】メモリ部へのアクセス遷移を示すブロック図

【図３】本発明の実施の形態１におけるＣＤＭＡ受信復
調装置の処理タイミング図

【図４】本発明の実施の形態２におけるＣＤＭＡ受信復
調装置の構成を示すブロック図

【図５】本発明の実施の形態２におけるＣＤＭＡ受信復
調装置の処理タイミング図

【図６】本発明の実施の形態２におけるタイマー割込み
制御部の構成を示すブロック図

【図７】本発明の実施の形態２(その２)におけるＣＤＭ
Ａ受信復調装置の構成を示すブロック図

【図８】本発明の実施の形態２(その２)におけるタイマ
ー割込み制御部の構成を示すブロック図

【図９】従来のＣＤＭＡ受信復調装置の構成を示すブロ
ック図

【図１０】従来のＣＤＭＡ受信復調装置の処理タイミン
グ図

【符号の説明】

１０３入力制御部１０４、１０８スイッチ部１０５メモリ部１０６メモリＡ１０７メモリＢ１０９逆拡散処理部１１０積分部１１１ＲＡＫＥ合成部１１２フィンガ部１１３処理信号制御信号発生部１１４、４１４基準タイミング信号発生部４１３処理周期制御信号発生部４１５外部クロック発生部４１６タイマー割込み制御部

Claims

【特許請求の範囲】

【請求項１】１シンボル分の受信データを第１、第２
部分に分割して蓄積するメモリと、前記メモリの第１、
第２部分に蓄積された前記受信データを逆拡散し、第
１、第２の逆拡散出力信号を得る逆拡散処理手段と、前
記第１、第２の逆拡散出力信号を積分する積分手段と、
前記積分手段の出力を加算合成するＲＡＫＥ合成手段
と、前記逆拡散処理手段に対して１シンボルの整数分の
１を単位とする周期で割込み信号を出力する基準タイミ
ング信号発生手段とを備え、前記逆拡散処理手段は、前
記基準タイミング信号発生手段からの割込み信号により
１シンボルの整数分の１を単位とする周期で逆拡散し、
前記メモリの第１部分に受信データを蓄積中は前記メモ
リの第２部分に蓄積された受信データを逆拡散し第２の
逆拡散出力信号を得、前記第２部分に受信データを蓄積
中は第１部分に蓄積された受信データを逆拡散し第１の
逆拡散出力信号を得ることを特徴とするＣＤＭＡ受信復
調装置。
【請求項２】前記逆拡散処理手段に対して受信タイミ
ングに同期して割込み信号を発生するタイマー割込み制
御手段を備え、前記逆拡散処理手段は、前記タイマー割
込み制御手段からのタイマー割込み信号により受信タイ
ミングに同期して逆拡散処理を開始することを特徴とす
る請求項１記載のＣＤＭＡ受信復調装置。
【請求項３】請求項１または請求項２に記載のＣＤＭ
Ａ受信復調装置を具備することを特徴とする移動局装
置。
【請求項４】請求項１または請求項２に記載のＣＤＭ
Ａ受信復調装置を具備することを特徴とする基地局装
置。
【請求項５】少なくとも、請求項３記載の移動局装置
と請求項４記載の基地局装置のいずれか一方を具備する
ことを特徴とする移動体通信システム。
【請求項６】１シンボル分の受信データを分割して復
調する方法であって、１シンボル分の受信データを複数
に分割する工程と、分割した各データを逆拡散する工程
と、逆拡散した各データを合成する工程とからなるＣＤ
ＭＡ受信復調方法。