JP2003522462A - モバイル無線受信器において検索手順を実行するためのデバイス - Google Patents

Abstract

(57)【要約】 本発明は、検索手順を実行するデバイスに関する。このデバイスは、デジタル受信データシーケンスを格納するメモリと、所定の相関データシーケンスを格納するメモリとを含む。相関器デバイスが、受信データシーケンスの部分シーケンスが前記相関データシーケンスの部分シーケンスと相関付けられる第１のセクション（Ａ１）を含む。第２のセクション（Ａ２）において、部分シーケンス相関結果（ＯＵＴ１）の調節可能な数（Ｋ）が合計されて、累積相関結果（ＯＵＴ２）が生成される。

Description

【発明の詳細な説明】

【０００１】 本発明は、モバイル無線受信器において検索手順を実行するためのデバイスに
関する。

【０００２】 モバイル無線受信器（移動局）と送信器（基地局）との間の無線接続を生成お
よび維持するために、モバイル無線受信器は送信する基地局と同期されなければ
ならない。（以下の本文において、これ以上考慮されない）周波数の同期に加え
て、受信器のフレームおよびタイムスロットも、送信器によって予め規定される
ように、受信された無線信号のフレームおよびタイムスロット構造と同期されな
ければならない。

【０００３】 フレームおよびタイムスロットを同期するために、基地局は特定の標準化され
たデータシーケンスを送信する。これらのデータシーケンスは、適切な検索手順
を実行することによって移動局において検出される。移動局のフレームおよびタ
イムスロットの同期は、その後、データシーケンスの検出時間に基づいて実行さ
れる。

【０００４】 セルラーモバイル無線システムにおける無線信号は、多重経路にて伝播される
。これは、基地局から送信される無線信号が個別の信号経路に関して異なった遅
延時間を有するマルチコンポーネント信号として移動局に到達することを意味す
る。遅延算出は、信号成分の異なった信号遅延時間を決定するために必要とされ
る。個別の信号成分の遅延算出は、移動局における検索手順によって同様に実行
され得る。

【０００５】 このような検索手順を実行するためのデバイスは、モバイル無線技術において
「検索器（ｓｅａｒｃｈｅｒ）」（検索回路）と呼ばれる。検索回路は信号に適
合されるフィルタ（適合フィルタ）の形式で提供されることが既に公知である。
必要とされる大きい領域、このような回路によって必要な電流および検索手順の
可能な変形に関する柔軟性の欠如は不利である。

【０００６】 本発明は、モバイル無線受信器において検索手順を実行するためのデバイスを
提供するという目的に基づく。このデバイスの回路設計は簡単である（その結果
、このデバイスは、さらに、小さい領域を占め、わずかな電流を必要とする）一
方で、同時に、異なった検索手順を実行するための高度な柔軟性を有する。

【０００７】 この目的は、請求項１において主張されるような検索手順を実行するためのデ
バイスによって達成される。

【０００８】 本発明の１つの主な局面は、相関器デバイスが２つのコンポーネント（第１の
セクションおよび第２のセクション）から形成され、第１のセクションは並列構
造を有し、第２のセクションは直列構造を有することである。第１のセクション
は、並列データ処理を用いて、シーケンスエレメントに関するシーケンスエレメ
ント相関結果を迅速かつわずかな努力で生成するために用いられる。これらのシ
ーケンスエレメント相関結果は、全体的な相関業務の「中間結果」として解され
得る。第２の直列セクションにおいて、シーケンスエレメント相関結果の変数Ｋ
（すなわち中間結果）は、累積相関結果を計算するために用いられる。数Ｋを変
更する能力は、デバイスがかなり異なった検索手順を実行するため（特に、フレ
ームおよびタイムスロットを同期するため、および遅延時間を算出するため）に
用いられることを可能にし、異なった長さを有する相関データシーケンスを用い
ること、および累積相関結果に関する異なった精度の要求を考慮することが可能
である。さらに、本発明による設計思想は、必要とされる領域および必要とされ
る電流に関して極めて有利である検索回路を提供することも可能にする。

【０００９】 第１のセクションは、好適には、多数のメモリーバンク（詳細にはＰ個）を含
み、各メモリバンクはＮ個のメモリーセルを有する。ここでＰはオーバーサンプ
リング係数であり、この係数は受信された無線信号から受信データシーケンスを
受取るために用いられる。従って、２重のオーバーサンブリングの場合、第１の
セクションは２つのメモリバンクを含む。この設計は、２つのメモリバンクにお
けるサンプル値の交互の格納を可能にし、従って、デジタル受信データシーケン
スのエレメントの「先行」および「後行」サンプル値に関するシーケンスエレメ
ント相関結果の計算を、第１のメモリバンクまたは第２のメモリバンクそれぞれ
の適切な選択によって可能にする。

【００１０】 デジタル受信データシーケンスの（長さＮの）シーケンスエレメントと、相関
データシーケンスにおける対応する同じ長さのシーケンスエレメントとの相関は
、好適には、乗算データ処理段によって実行される。この段は、第１のセクショ
ンにおいて提供され、並列に構成されたＮ個のマルチプレクサを含む。

【００１１】 本発明の１つの好適な改善は、第２のセクションにおいて加算され得るシーケ
ンスエレメント相関結果の数値Ｋが、実行されるべき検索手順の関数として、お
よび／または受け取ったデジタルデータシーケンスの長さの関数として、および
／または累積相関結果に関する所望の計算の正確さに応じて、制御デバイスによ
って変更されるという点である。

【００１２】 本発明によるデバイスは、モバイル無線受信機の４相（Ｑ）ブランチまたは同
相（Ｉ）ブランチで構成され得る。本発明の１つの好適な実施形態は、本発明に
よる２つのデバイスを有するシステムによって構成される。いずれの場合も、一
方のデバイスは、受信した無線信号のＱブランチ用であり、他方のデバイスはＩ
ブランチ用である。上記システムはさらに、２つのデバイスによって生成された
累積相関結果（後にさらに２乗され得る）を加算する加算器を含む。このように
して、システムによって計算される相関結果の正確さは、さらに上昇し得る（互
いに独立して計算されるＩおよびＱブランチ用の相関結果の正確さに比較して上
昇し得る）。

【００１３】 本発明によるデバイスのさらなる有利な改善は、従属請求項において特定する
。

【００１４】 本発明を、例示としての実施形態を用いた以下の明細書において、図面を参照
しながら、より詳細に説明する。

【００１５】 図１は、携帯モバイル無線システムのエアーインターフェースを示す。特定の
加入者に関連する移動局ＭＳは、無線によって、基地局ＢＳに接続される。無線
接続は、アップリンク方向（ＭＳからＢＳへ）とダウンリンク方向（ＢＳからＭ
Ｓへ）との両方で、多重経路にて伝搬する。すなわち、基地局ＢＳから送信され
る無線信号Ｆは、エアーインターフェースの異なる送信ルートまたは経路Ｐ１、
Ｐ２により、移動局ＭＳ（受信機）に到達する。個々の経路Ｐ１、Ｐ２は、反射
、散乱および回折によって、異なる送信挙動および異なる無線信号遅延時間を有
する。このことは、受信した無線信号の複数のバージョンが、互いに異なる時点
で移動局ＭＳ内で受信されることを意味する。

【００１６】 図２ａは、無線信号Ｆのユーザ信号構成要素を、フレーム構造およびタイムス
ロット構造に細分する例を示す。

【００１７】 ユーザ信号は、一連の個別のデータシンボル（ビット）ｄを含む。１つのデー
タブロックＢ１；Ｂ２；．．；ＢＭは、多数のデータシンボルｄ（この場合、例
えば、３５２データシンボル）から形成される。このデータシンボルの数ｄは、
システム規格に特有である。各データブロックＢ１；Ｂ２；．．；ＢＭは、１つ
のタイムスロット内で転送される（すなわち、データをデータブロックに細分す
ることは、時間をタイムスロットに細分することに対応する）。

【００１８】 フレームＲが、Ｍ個のデータブロックＢ１；Ｂ２；．．；ＢＭから形成される
。この数Ｍは、システム規格に特有である。例えば、１つのフレームＲは、Ｍ＝
１５のデータブロックＢ１、Ｂ２、．．、Ｂ１５を含み得る。

【００１９】 無線信号ＦがＣＤＭＡ（符号分割多重アクセス）無線信号である場合、各デー
タシンボルｄは、図示のように、加入者に特有のスプレッドコード（ｓｐｒｅａ
ｄ ｃｏｄｅ）（ＣＤＭＡコード）を用いてスプレッドコードされる。スプレッ
ドコードは、データシンボルｄ当たり、例えば、８つのチップｅ１、ｅ２、．．
、ｅ８を有する。ユーザ信号に基づいて、図２ａに、無線信号Ｆに関して示され
るフレーム／ブロック／データ シンボル／チップレイアウトの全体、ならびに
、対応するフレーム／タイムスロット／データ シンボル／チップ持続時間は、
システム特有の基準によって前もって決められ、全ての基地局ＢＳによって転送
される無線信号Ｆに関して同一である。

【００２０】 呼び出しが、受け入れられる、または、引き渡される場合、移動局ＭＳとアク
ティブ基地局ＢＳとの間で、フレームおよびタイムスロットの同期を実行する必
要がある。すなわち、移動局ＭＳは、受信したフレームＲの始まりおよび終わり
、ならびに、受信したデータブロックＢ１；Ｂ２；．．；ＢＭの始まりおよび終
わりを識別し得る必要がある。

【００２１】 全ての基地局によって共有される同期チャネルＳＫ（図２ｂを参照）を使用し
て、フレームおよびタイムスロットの同期が達成される。同期チャネルＳＫは、
２つのチャネルＳＫ１およびＳＫ２に細分される。

【００２２】 第１のチャネルＳＫ１は、タイムスロットの同期を可能にする。基地局ＢＳは
、このチャネルＳＫ１を使用して、各タイムスロットの始まりにおいて、第１の
同期コード（タイムスロットの同期コード）ｃｐを転送する。第１の同期コード
ｃｐは、全てのタイムスロットに関して同一である。転送された同期コードｃｐ
を使用して、移動局ＭＳにクロック規格が提供され、移動局ＭＳが、タイムスロ
ットの開始時間ｔ１、ｔ２、．．、ｔＭを識別することが可能になる。

【００２３】 上記のように、第１の同期コードｃｐは、各タイムスロットに関して同一であ
る。しかし、これにより、フレームＲの始まりを判定することは可能にならない
。

【００２４】 第２のチャネルＳＫ２を使用して、フレームの始まり（フレームの同期）が識
別される。全ての基地局ＢＳは、この第２のチャネルＳＫ２を使用して、シーケ
ンスＦＢＳ＝（ｃ１（ＢＳ）、ｃ２（ＢＳ）、．．、ｃＭ（ＢＳ））を転送する
。このシーケンスＦＢＳは、各フレームにおいて同様に再発し、Ｍフレームの同
期コードｃ１（ＢＳ）；ｃ２（ＢＳ）；．．；ｃＭ（ＢＳ）を含む。

【００２５】 Ｍフレームの同期コードｃ１（ＢＳ）；ｃ２（ＢＳ）；．．；ｃＭ（ＢＳ）、
および、フレームＲ毎に再帰するシーケンスＦＢＳにおける同期コードのシーケ
ンスは、移動局ＭＳに既知である。従って、同期コードによって、フレームの始
まりを形成するタイムスロットの開始時間ｔ１を決定することが可能になる。

【００２６】 図３は、移動局ＭＳ内の受信回路のベースバンドセクションのブロック図であ
る。

【００２７】 ベースバンドセクションの入力部において、受信されたデータ信号のアナログ
同相（Ｉ）信号成分および４相（Ｑ）信号成分が生成される。アナログＩ信号成
分およびＱ信号成分の生成は、同一の複数の周波数を互いに９０°位相をずらし
た複数の搬送周波数において受信アナログアンテナ信号をダウンミキシングする
方法によって行う。このような方法については説明を省く。

【００２８】 アナログＩ信号成分およびＱ信号成分はそれぞれ、アナログローパスフィルタ
ａＴＰを通過し、その後、アナログ／デジタル変換器ＡＤＣにおいてデジタル化
される。デジタル化は、チップ速度の８倍の速度で行うことができる（すなわち
、アナログ／デジタル変換器の出力部において、信号速度８／Ｔ_ｃ（Ｔ_ｃはチッ
プ継続時間）のＩデータ信号およびＱデータ信号を利用することができる）。

【００２９】 アナログ／デジタル変換器ＡＤＣから放出されたデジタルのＩデータ信号およ
びＱデータ信号は、デジタルローパスフィルタｄＴＰへと送られる。デジタルロ
ーパスフィルタｄＴＰは、例えば、ＲＲＣ（ｒｏｏｔ ｒａｉｓｅｄ ｃｏｓｉ
ｎｅ）ローパスフィルタであってもよい。

【００３０】 信号速度低下段ＤＣは、いずれの場合においてもＩブランチおよびＱブランチ
中の信号速度を２／Ｔ_ｃまで低下させ、デジタルローパスフィルタｄＴＰから下
流に延びる信号経路に構成される。

【００３１】 信号速度が低下したデジタルデータ信号を、モバイル無線受信器中の受信器セ
クションＥに送る。この受信器セクションＥは、加入者信号分離セクションＳＥ
Ｐと、検出器セクションＤＥＴとを備える。

【００３２】 加入者信号分離セクションＳＥＰにおいて、別々の加入者から得られた相互に
重畳された信号を分離する。加入者信号の分離は、例えば、ＣＤＭＡの場合に用
いられるスプレッド復号化を用いることにより、マルチアクセス方法の１関数と
して実行される。加入者信号の分離は、相関器、適合フィルタもしくはＲＡＫＥ
受信器を用いた単一の加入者信号の検出または複数の加入者信号の検出によって
実行することができる。

【００３３】 加入者信号の分離を行った後、検出器セクションＤＥＴ内においてデータ検出
を行う。上記目的のための検出器セクションＤＥＴは、チャンネル算出器と、適
応性でありかつ一貫したデータ検出器とを当該分野で公知の様式で有する。この
ような公知の様式の詳細については説明しない。チャンネル算出器は、チャンネ
ルインパルス応答（これは、連続に経時変化する）を連続的に判定する。すなわ
ち、チャンネル算出器は、モバイル無線チャンネルの経時変化する送信特性を算
出する。これらのチャンネルインパルス応答はデータ検出器に送られ、その結果
、データ検出器は、送信されたデータ記号ｄの再現を（当該モバイル無線チャン
ネルの現在の状態を考慮に入れて（すなわち、適応性を以って））計算する。

【００３４】 最後に非インタリーバＤＩＬにおいて非インターリーブされた再現データ記号
を、チャンネル復号器ＫＤＣＯＤにおいてチャンネル復号し、その後、復号され
たデータ記号に通常の方法による処理（ソース復号、デジタル／アナログ変換、
増幅）を施し、これにより、出力ユニット（例えば、拡声器）に放出できるよう
にする。

【００３５】 本発明による検索手順を行うデバイス（以下の文章において、このデバイスを
検索回路ＳＳと呼ぶ）には、受信されたＩデータ信号およびＱデータ信号を低い
信号速度で受信する場所である２つの入力部を有する。この検索回路ＳＳのタス
クは、フレームおよび／またはタイムスロットの同期の可能性ならびに／または
異なる信号経路遅延時間の考慮の有無に基づいて、情報を計算し、加入者信号分
離セクションＳＥＰがこの情報を利用できるようにすることである。

【００３６】 検索回路ＳＳのハードウェアの複雑さは、図４を参照しながらより詳細に説明
される。

【００３７】 検索回路ＳＳは、各種の検索手順Ｔ１、Ｔ２、およびＴ３を実行する命令が格
納されているコマンドデータメモリＲＯＭ２を含む。例えば、Ｔ１は、タイムス
ロット検索手順であり、Ｔ２は、フレーム開始検索手順であり、Ｔ３は、経路遅
延時間検索手順であり得る。

【００３８】 受信無線信号から入手される、デジタル受信データの値（デシメータＩまたは
Ｑブランチ）は、ランダムアクセスメモリの形態を有する入力データメモリＲＡ
Ｍ１に格納される。読み出し専用メモリＲＯＭ１は、相関データメモリと呼ばれ
るが、相関データシーケンス、特に、上述したタイムスロットおよびフレーム同
期コードｃｐ、ｃｌ（ＢＳ）、ｃ２（ＢＳ）、．．、ｃＭ（ＢＳ）を含む。結果
データメモリＲＡＭ２は、上記の同期タスクを実行し、経路遅延時間を考慮に入
れることを可能にする、情報ＩＦ、例えば、（全体の）相関結果の格納に用いら
れる。

【００３９】 コントローラデバイスＣは、コマンドワードＢＳ用のメモリ、相関器回路コン
トローラＣ＿ＫＳ、およびメモリコントローラＣ＿ＳＰを有する。メモリコント
ローラＣ＿ＳＰは、メモリＲＡＭ１、ＲＯＭ１、およびＲＡＭ２のアドレス部分
ＡＤＲをそれぞれ駆動する、アドレス発生器ＡＧ１、ＡＧ２、およびＡＧ３、な
らびに開始値設定デバイスＳＷ１、ＳＷ２、およびＳＷ３を含む。

【００４０】 相関器回路ＫＳは、相関器回路コントローラＣ＿ＫＳによって、制御データ入
力ＳＥを介して制御される。相関器回路ＫＳは、ピーク値検出器ＳＤより下流に
接続される。相関器回路ＫＳは、受信データ入力ＥＥを介して入力データメモリ
ＲＡＭ１に接続され、相関データ入力ＫＥを介して相関データメモリＲＯＭ１に
接続されている。さらに、データは、結果データメモリＲＡＭ２との間で、相関
器回路ＫＳの出力／入力ＡＥ１およびピーク値検出器ＳＤの出力／入力ＡＥ２を
介して、双方向に交換され得る。

【００４１】 入力データメモリＲＡＭ１には、ＩブランチまたはＱブランチから発生する、
デジタル受信データシーケンスがロードされる。それぞれの検索手順Ｔ１／Ｔ２
／Ｔ３について計算される情報（ＩＦ）（図３参照）は、結果データメモリＲＡ
Ｍ２から得られる。

【００４２】 図５は、図４に示す相関器回路ＫＳのブロック図である。相関器回路ＫＳの第
１の部分Ａ１は、ワード長が１６ビットである、Ｎ個のメモリロケーションから
構成される、２つのメモリバンクＳＰ１およびＳＰ２を有する。２つのメモリバ
ンクＳＰ１およびＳＰ２は、入力データメモリＲＡＭ１に接続され、受信データ
入力ＥＥを介して、（ＥＥ（ｐ）を介して）並列の形で、または、（ＥＥ（ｓ）
を介して）直列の形で受信したデータシーケンスから長さＮのシーケンス要素が
供給される。

【００４３】 Ｎ個のマルチプレクサを並列に含むマルチプレクサ段ＭＳは、信号経路におい
て、２つのメモリバンクＳＰ１およびＳＰ２より下流に配置される。マルチプレ
クサ段ＭＳは、メモリバンクＳＰ１およびＳＰ２に格納されている、受信したデ
ータシーケンスのＮ個の要素を含むシーケンスの要素を、相関データメモリＲＯ
Ｍ１に格納されている、相関データシーケンスｃｐ、ｃｌ（ＢＳ）、ｃ２（ＢＳ
）、．．、ｃＭ（ＢＳ）のうちの１つのシーケンス要素と、交互に相関させる。
この相関を行うため、マルチプレクサ段ＭＳは、相関データ入力ＫＥを介して、
相関データメモリＲＯＭ１に接続されている。

【００４４】 ２での補数を形成する段２Ｋは、データ経路において、マルチプレクサ段ＭＳ
より下流に位置する。この段は、同様に、相関データ入力ＫＥに接続されている
。

【００４５】 本発明についての説明を簡略にするため、以下のテキストにおいて、Ｎ＝１６
であると仮定する。

【００４６】 第１のセクションＡ１はさらに、第１の合計データ処理装置ＳＵＭ１（４つの
加算装置を含む）、および第２の合計データ処理装置ＳＵＭ２（第１の合計デー
タ処理装置ＳＵＭ１からの４つの出力の合計を形成する）を有する。第１の合計
データ処理装置ＳＵＭ１の４つの出力、および第２の合計データ処理装置ＳＵＭ
２の出力はさらに、レジスタメモリＲＥＧ１（４×１６ビット）およびＲＥＧ２
（１×１６ビット）内に保存される。

【００４７】 以下のテキストにおいて、第２のレジスタメモリＲＥＧ２はさらに、シーケン
ス要素の相関結果メモリとも呼ばれる。これは、第２のレジスタメモリＲＥＧ２
内に保存された合計値が、相関データシーケンス内の同じ長さのシーケンス要素
と、受信されたデータシーケンスのＮ−要素のシーケンス要素とを関連付ける相
関結果ＯＵＴ１だからである。保存されたシーケンス要素の相関結果ＯＵＴ１は
、出力／入力ＡＥ１を介して結果データメモリＲＡＭ２に信号を送られる。

【００４８】 アキュムレータＡＣＣＵは、相関器回路ＫＳの第２のセクションＡ２内に収容
される。アキュムレータＡＣＣＵは、加算器ＡＤ、２つのメモリＳＰ１’、ＳＰ
２’、およびマルチプレクサＭＵＸを含み、これらは環状に配置されている。

【００４９】 アキュムレータＡＣＣＵは、Ｋ個のシーケンス要素の相関結果を加算する。数
Ｋは受信されたデータシーケンスまたはアキュムレータＡＣＣＵが基づく相関デ
ータシーケンス（すなわち、その時点で呼び出される検索手順Ｔ１／Ｔ２／Ｔ３
）の長さ、および他の影響変数（例えば、所望の結果の正確さ）に依存する。

【００５０】 アキュムレータＡＣＣＵの出力はリセット信号Ｚを介して値０に設定され得る
。相関器回路制御器Ｃ＿ＫＳから制御データ入力ＳＥを介して受信された制御信
号Ｓ１により、メモリＳＰ１’、ＳＰ２’をその時点でアキュムレータの数加算
関数として始動／停止することが可能になる。Ｋが実行した後、メモリＳＰ１’
およびＳＰ２’は蓄積相関結果ＯＵＴ２を含む。したがって、ＳＰ１’またはＳ
Ｐ２’にそれぞれ蓄積相関結果は、受信されたデータシーケンス内、メモリバン
クＳＰ１’およびＳＰ２’内それぞれのＫ個の受信されたシーケンス要素と関連
付けられる。蓄積相関結果ＯＵＴ２は、出力／入力ＡＥ１を介して結果データメ
モリＲＡＭ２に送られる。

【００５１】 相関器回路制御器Ｃ＿ＫＳは、制御プロセスに依存してＫを０に等しく設定し
得る。この場合、アキュムレータＡＣＣＵはバイパスされる。

【００５２】 オプションの第３のセクションＡ３が第２のセクションＡ２の下流のデータ経
路内に配置されている。第３のセクションＡ３は１６ビットのスクエアリングデ
バイスＱＵＡＤを含み、ＱＵＡＤは、スクエアリングデバイスＱＵＡＤの下流で
得られる蓄積相関結果が正の値を有することを保証する。積算され、蓄積相関結
果ＯＵＴ３は１６ビットのメモリＳＰ１”およびＳＰ２”内に保存され、そして
出力／入力ＡＥ１において結果データメモリＲＡＭ２に送られる。

【００５３】 第３のセクションＡ３内のメモリＳＰ１”、ＳＰ２”も同様に、制御信号Ｓ２
を介して別々に始動または停止され得る。

【００５４】 オプションの第４のセクションＡ４は、加算器ＡＤおよびさらにメモリＳＰ１
’’’およびＳＰ２’’’を有する。上述の際には、ＯＵＴ３の相関結果は、加
算器ＡＤによって、第１のデータラインＩＮ１を介して結果のデータメモリＲＡ
Ｍ２から読み出され得、そして、その時点でのＯＵＴ３の相関結果に加算され得
る。補間信号経路（ＩブランチまたはＱブランチ）からの計算された相関結果が
、第２のデータラインＩＮ２を介してアナログの様態で加算され得る。

【００５５】 メモリＳＰ１’’’およびＳＰ２’’’も同様に、相関器回路制御器Ｃ＿ＫＳ
から放出される制御信号Ｓ３を介して別々に始動／停止され得る。保存された値
は、ＯＵＴ４として結果データメモリＲＡＭ２に送られる。

【００５６】 セクションＡ２〜Ａ４がどのように駆動されるかに依存して、全体の相関結果
が、相関回路ＫＳからの出力ＯＵＴ２、ＯＵＴ３、またはＯＵＴ４の形態で、任
意に生成され得る。例えば、検索手順Ｔ１／Ｔ２／Ｔ３に関連する全体の相関結
果を送るために、適切な出力ＯＵＴ２、ＯＵＴ３、またはＯＵＴ４は、各場合に
おいて、プリセットされ得る。

【００５７】 全体の相関結果は、ピーク値検出器ＳＤに供給される。特定の閾値を超過した
場合、ピーク値検出器ＳＤは、受信データメモリＲＡＭ１内のシーケンス成分ご
とに呼び出された、受信データシーケンスと、相関データメモリＲＯＭ１内のシ
ーケンス成分ごとに呼び出された相関データシーケンスとの間に相関関係が存在
すると判定する。このような相関関係が見出されたという事実により、タイムス
ロットおよび／またはフレーム同期、ならびに選択検索手順Ｔ１／Ｔ２／Ｔ３に
よる経路遅延時間の判定が可能となる。

【００５８】 図６は、Ｎ＝１６の場合の相関回路ＫＳのセクションＡ１を詳細に示す。メモ
リバンクＳＰ１およびＳＰ２は、よって、それぞれ１６のメモリロケーションを
含む。マルチプレクサＭＵＸが、直列状態のメモリバンクＳＰ１およびＳＰ２を
入力ＥＥ（ｓ）を介して駆動するために設けられる。（チップ速度１／Ｔｃに対
する）２重オーバーサンプリングによって、第１のメモリバンクＳＰ１が、例え
ば、先のサンプル値とともにロードされ、第２のメモリバンクは、受信データシ
ーケンスから、後のサンプル値とともにロードされる。１つの１６ビットデータ
ワードが、各メモリロケーションに格納され得る。

【００５９】 乗算段ＭＳ内の１６個のマルチプレクサの各々は、相関データ入力ＫＥを介し
て、２ビットの乗算値を受け取る。１６個の乗算値は、デジタル相関データシー
ケンスのシーケンス成分を表わす。

【００６０】 ２の補数２Ｋを構成する段内の１６個の２の補数ユニット２ｋは、相関データ
入力ＫＥからの制御信号Ｓ０を介して、個々に、アクティベートおよびディアク
ティベートされ得る。制御信号Ｓ０は、通常、デジタル相関データシーケンス内
のシーケンス成分の要素である。

【００６１】 さらに、図６からわかるように、加算データ処理ユニットＳＵＭ１およびＳＵ
Ｍ２は、それぞれ、２つの段で構成される。

【００６２】 相関回路ＫＳの動作方法を図７を参照し、かつ先行する図面に関連して説明す
る。この場合、タイムスロット開始検索手順Ｔ１の実行が意図されていることが
想定される。さらに、説明を簡略化するために、２値を有する受信データシーケ
ンスが想定される。

【００６３】 図２ｂに関連して既述したとおり、タイムスロット同期は、２５６個のチップ
を含む、特殊なデジタル相関データシーケンスｃｐに基づいて実行される（図７
の上部参照）。

【００６４】 （相関データメモリＲＯＭ１内に格納される）相関データシーケンスｃｐ内の
２５６個のデータ値は、図７の下部において、上側矩形線Ａにより表わされる。

【００６５】 矩形線Ｅは、受信データメモリＲＡＭ１内に格納され、同じ長さを有する受信
データシーケンスからのデータ値を表わす。一点鎖線の補助線は、受信データシ
ーケンスが、相関データシーケンスに対して、特定数のデータ項目（チップ）だ
けシフトすることを示す。さらに、検出エラーが発生し得る（一例として、ｅ１
参照）。

【００６６】 タイムスロット開始検索手順Ｔ１がコマンドデータメモリＲＯＭ２内で選択さ
れると、適切なプログラムルーチンのための第１のコマンドが、制御デバイスＣ
内のコマンドワードメモリＢＳにロードされる。メモリコントローラＣ＿ＳＰ内
のサイクルカウンタが値１に設定され、開始値設定デバイスＳＷ１、ＳＷ２、Ｓ
Ｗ３が開始値に設定される。アドレス生成器ＡＧ１、ＡＧ２内の開始値に基づい
て生成されるアドレスを用いて、相関データシーケンス内の第１のシーケンス成
分ＴＳ１（Ａ）（矩形線Ａ）が、乗算段ＭＳ、および２の補数段２Ｋに供給され
、受信データシーケンスの第１のシーケンス成分ＴＳ１（Ｅ）（矩形線Ｅ）が、
メモリバンクＳＰ１内に入力される（以下のテキストでは、受信データシーケン
スは、チップ毎に１つのサンプル値しか有さないため、メモリバンクＳＰ２は必
要とされないことを想定している）。

【００６７】 ２つの第１のシーケンス成分ＴＳ１（Ａ）およびＴＳ１（Ｅ）の相関関係は、
値ＯＵＴ１＝０となる。

【００６８】 次のステップでは、シーケンス成分ＴＳ２（Ａ）およびＴＳ２（Ｅ）が、それ
ぞれ、アドレス生成器ＡＧ１、ＡＧ２により、メモリＲＯＭ１およびＲＡＭ１か
ら読み出され、相関回路ＫＳのセクションＡ１で相互に関連付けられる。これは
、再度、値ＯＵＴ１＝０という結果になる。

【００６９】 これらのシーケンス成分の最初の２つのデータ値が一致した結果（斜線部参照
）、第３のシーケンス成分ＴＳ３（Ａ）およびＴＳ３（Ｅ）の相関関係が、値Ｏ
ＵＴ１＝２となる。

【００７０】 既述したシーケンス成分相関プロセスは、Ｋ（Ｋは、予め決められ得る）個の
シーケンス成分が相互に関連付けされるまで繰り返される。一般に、全てのシー
ケンス成分は相互に関連付けられる。すなわち、説明した例では、Ｋ＝１６であ
る。

【００７１】 値ＯＵＴ２＝２は、図７の例により示される、最初の３つのシーケンス成分、
および１６番目のシーケンス成分に関して、第２のセクションＡ２の出力で得ら
れる。

【００７２】 次のステップでは、相関回路コントローラＣ＿ＫＳのサイクルカウンタが、値
２に設定され、矩形線Ｂで表わされる相関データシーケンスｃｐに対して、１つ
のデータ値ごとに周期的にシフトする、データシーケンスのシーケンス成分ＴＳ
１（Ｂ）、ＴＳ２（Ｂ）、ＴＳ３（Ｂ）、．．．、ＴＳ１６（Ｂ）が、後に、受
信データシーケンス（Ｅ）からの対応するシーケンスＴＳ１（Ｅ）、ＴＳ２（Ｅ
）、ＴＳ３（Ｅ）、．．．、ＴＳ１６（Ｅ）と相互に関連づけられるように、開
始値設定デバイスＳＷ２が設定される。

【００７３】 値ＯＵＴ２＝２が、図７に示すように、シーケンス成分ＴＳ１（Ｂ）〜ＴＳ３
（Ｂ）、およびＴＳ１６（Ｂ）に関して得られる。

【００７４】 上述のデータ処理方式は、それぞれ１つのデータ値ごとに周期的にシフトする
、さらなる相関データシーケンスｃｐを用いて継続する。矩形線Ｃは、受信デー
タシーケンスＥに対して、単一のデータ値によりシフトされる、相関データシー
ケンスｃｐを示す。累積相関結果は、ＯＵＴ２＝１０である。

【００７５】 相関データシーケンスｃｐの次の周期シフト（矩形線Ｄ）により、矩形線Ｅお
よびＤが、検出エラーｅ１を除いて一致する。これにより、ＯＵＴ２＝１４にな
り、すなわち、累積相関結果は最大である。

【００７６】 累積相関結果ＯＵＴ２の最大値は、ピーク値検出器ＳＤにより識別される。矩
形線Ｄと矩形線Ａとの間のシフト距離は、受信器のタイムスロット同期に必要と
される、情報ＩＦを示す。

【００７７】 相関データシーケンスｃｐの周期シフトと同等の方法は、固定相関データシー
ケンスに対してシフトされる受信データシーケンスから構成され、すなわち、一
定に維持される開始値設定デバイスＳＷ２、およびインクリメントされる開始値
設定デバイスＳＷ１から構成される。

【００７８】 相関回路ＫＳの動作方法を制御デバイスＣ内の相関回路コントローラＣ＿ＫＳ
により、選択検索手順Ｔ１／Ｔ２／Ｔ３／の関数として予め決定し、本発明によ
る設計、および個々のセクションＡ２、Ａ３、Ａ４の任意のアクティベート／デ
ィアクティベートにより、大きく異なる相関タスクに対して、非常に柔軟な方法
で、相関回路ＫＳが用いられ得ることは、上記の説明より明らかである。相関回
路コントローラＣ＿ＫＳは、特に： − 受信ブランチ（ＩまたはＱ）の選択、 − 第１および第２のメモリバンクＳＰ１、ＳＰ２、およびメモリＳＰ１’、
ＳＰ２’；ＳＰ１’’、ＳＰ２’’；ＳＰ１’’’、ＳＰ２’’’のアクティベ
ートおよびディアクティベート、 − 並列入力ＥＥ（ｐ）または直列入力ＥＥ（ｓ）の選択、 − セクションＡ２、Ａ３およびＡ４のうちの１以上の選択的バイパス、 − ＩＮ１および／またはＩＮ２を介したデータ入力の制御、および − ピーク値検出器ＳＤのアクティベート／ディアクティベートを可能にする
。

【図面の簡単な説明】

【図１】 図１は、移動局および基地局を有するモバイル無線システムのエアーインター
フェースの模式図を示す。

【図２ａ】 図２ａは、モバイル無線システムにおいて用いられる無線ユーザ信号のデータ
構造の模式図を示す。

【図２ｂ】 図２ｂは、同期チャネルの模式図を示し、移動局の位置における、同期される
べき、基地局からの無線信号のタイムスロット同期符号の到着とフレーム同期符
号の到着とが時間ｔに対してプロットされている。

【図３】 図３は、無線受信機のベースバンド部のブロック図を示す。

【図４】 図４は、本発明の例としての一実施形態による、検索回路のハードウェア構造
を説明する模式図を示す。

【図５】 図５は、図４に示す相関器回路のブロック図を示す。

【図６】 図６は、図５に示す相関器回路の第１の部分のブロック図を示す。

【図７】 図７は、本発明によるデバイスの動作原理を説明するための、時間に対してプ
ロットされた、受信データシーケンスと相関データシーケンスの模式図を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 シュナイダー， ミヒャエル ドイツ国 81541 ミュンヘン，ザンクト −マルティン−シュトラーセ 44アー (72)発明者 デッチュ， マルクス スイス国 ツェーハー−3098 シュリーエ ルン， ハーゼルーツヴェーク 26 (72)発明者 ケラ， ティデヤ ドイツ国 80337 ミュンヘン， トゥン ブリンガーシュトラーセ 54／42 (72)発明者 ユング， ペーター ドイツ国 67697 オターベルク， イム ラーベンタール 28 (72)発明者 シュミット， ペーター ドイツ国 67167 エアポルツハイム， バンホフシュトラーセ 32 (72)発明者 シモン， スフェン ドイツ国 80799 ミュンヘン， アマリ エンシュトラーセ 97 Ｆターム(参考） 5K028 BB06 CC02 CC05 EE08 KK01 KK12 LL12 NN02 RR02 5K067 AA21 BB04 CC10 DD25 EE02 EE10 FF02 HH23 KK15

Claims (9)

【特許請求の範囲】
1. 【請求項１】 モバイル無線受信器内で検索手順を実行するデバイスであっ
   て、該デバイスは、 受信された無線信号から得られた、受信されたデジタルデータシーケンスを格
   納するランダムアクセスメモリ（ＲＡＭ１）と、 少なくとも１つの所定のデジタル相関データシーケンスが格納された読み出し
   専用メモリ（ＲＯＭ１）と、 該受信されたデジタルデータシーケンスを該デジタル相関データシーケンスと
   相関付ける２つのセクション（Ａ１、Ａ２）を有する相関デバイス（ＫＳ）と、
   を有し、 並列データ処理の間に、該受信されたデータシーケンス内の所定の長さＮの独
   立したシーケンスエレメント（ＴＳ１（Ｅ）、ＴＳ２（Ｅ）、．．．ＴＳ１６（
   Ｅ））を、該相関データシーケンス内の同じ長さの独立したシーケンスエレメン
   ト（ＴＳ１（Ａ）、ＴＳ２（Ａ）、．．．ＴＳ１６（Ａ））と相関付け、且つ、
   各相関について生成中のシーケンスエレメント相関結果（ＯＵＴ１）と相関付け
   るように、該第１のセクション（Ａ１）が設計され、 直列データ処理の間に、該シーケンスエレメント相関結果（ＯＵＴ１）の可変
   数Ｋを合算して、累積相関結果（ＯＵＴ２）を生成するように、該第２のセクシ
   ョン（Ａ２）が設計された、 デバイス。
2. 【請求項２】 前記第１のセクション（Ａ１）がＰ個のメモリバンク（ＳＰ
   １、ＳＰ２）を含み、各メモリバンクがＮ個のメモリセルを有し、Ｐは、１以上
   の大きさのエンティティである、請求項１に記載のデバイス。
3. 【請求項３】 Ｐは２以上であり、Ｐは、前記受信されたデータシーケンス
   を前記受信された無線信号（Ｆ）から得るために用いられるオーバーサンプリン
   グ係数である、請求項２に記載のデバイス。
4. 【請求項４】 前記第１のセクション（Ａ１）が、並列に配置されたＮ個の
   マルチプレクサを有するマルチプレクサデータ処理段（ＭＳ）を含む、請求項１
   〜３のいずれかに記載のデバイス。
5. 【請求項５】 前記第１のセクション（Ａ１）が、並列に配置されたＮ個の
   ２の補数ユニット（２ｋ）を有する２の補数データ処理段（２Ｋ）を含む、請求
   項１〜４のいずれかに記載のデバイス。
6. 【請求項６】 前記第１のセクション（Ａ１）が、前記シーケンスエレメン
   ト相関結果（ＯＵＴ１）を生成するマルチ段合計データ処理ユニット（ＳＵＭ１
   、ＳＵＭ２）を含む、請求項１〜５のいずれかに記載のデバイス。
7. 【請求項７】 前記第２のセクション（Ａ２）において合計され得る、Ｋ個
   のシーケンスエレメント相関結果（ＯＵＴ１）が、実行すべき前記検索手順（Ｔ
   １、Ｔ２、Ｔ３）の関数として、且つ／または、前記受信されたデジタルデータ
   シーケンスの長さの関数として、且つ／または、前記累積相関結果（ＯＵＴ２）
   についての所望の計算精度の関数として、制御デバイス（Ｃ）によって変更され
   得る、請求項１〜６のいずれかに記載のデバイス。
8. 【請求項８】 前記相関デバイス（ＫＳ）は、また、第３のセクション（Ａ
   ３）を有し、該第３のセクション（Ａ３）は、前記第２のセクション（Ａ２）の
   下流の信号経路内に配置され、且つ、スクエアリングデバイス（ＱＵＡＤ）の形
   態である、請求項１〜７のいずれかに記載のデバイス。
9. 【請求項９】 ２つのデバイスを有するシステムであって、 該第１のデバイスの前記受信されたデジタルデータシーケンスが、前記受信さ
   れた無線信号のＱブランチから得られ、 該第２のデバイスの前記受信されたデジタルデータシーケンスが、該受信され
   た無線信号のＩブランチから得られ、 該２つのデバイスの２つの相関デバイス（ＫＳ）に、共通の第４のセクション
   （Ａ４）が設けられ、該第４のセクション（Ａ４）は、前記累積相関結果、なら
   びに／もしくは、２つの第２および／または第３のセクション（Ａ２；Ａ３）に
   おいて計算された、２乗された累積相関結果（ＯＵＴ２、ＯＵＴ３）を加算する
   加算器（ＡＤ）の形態である、請求項１〜８のいずれかに記載のデバイス。