JP2000341172A - レイク受信装置 - Google Patents
レイク受信装置Info
- Publication number
- JP2000341172A JP2000341172A JP14990999A JP14990999A JP2000341172A JP 2000341172 A JP2000341172 A JP 2000341172A JP 14990999 A JP14990999 A JP 14990999A JP 14990999 A JP14990999 A JP 14990999A JP 2000341172 A JP2000341172 A JP 2000341172A
- Authority
- JP
- Japan
- Prior art keywords
- product
- sum operation
- output
- correlation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 スペクトラム拡散通信方式により送信された
無線信号を受信し逆拡散する相関部において、相関部の
演算を時分割処理することにより回路規模を削減する。 【解決手段】 無線信号に含まれる少なくとも２つのパ
ス信号をチップ周期間隔で保持する少なくとも２つの入
力保持手段と、前記入力保持手段の出力をチップ周期の
期間で時系列に切り替えて出力する切替手段と、前記切
替手段の出力を逆拡散する逆拡散手段と、前記逆拡散手
段の出力をチップ周期の期間で時系列に積和演算し、シ
ンボル周期の単位でシンボル情報を出力する積和演算手
段と、前記入力保持手段および前記切替手段および前記
積和演算手段を時分割で動作させる時分割制御手段とを
設け、相関部５における相関演算をチップ周期の期間に
時分割で順次行うことにより、従来の複数の相関部の処
理を兼用できるようにする。
無線信号を受信し逆拡散する相関部において、相関部の
演算を時分割処理することにより回路規模を削減する。 【解決手段】 無線信号に含まれる少なくとも２つのパ
ス信号をチップ周期間隔で保持する少なくとも２つの入
力保持手段と、前記入力保持手段の出力をチップ周期の
期間で時系列に切り替えて出力する切替手段と、前記切
替手段の出力を逆拡散する逆拡散手段と、前記逆拡散手
段の出力をチップ周期の期間で時系列に積和演算し、シ
ンボル周期の単位でシンボル情報を出力する積和演算手
段と、前記入力保持手段および前記切替手段および前記
積和演算手段を時分割で動作させる時分割制御手段とを
設け、相関部５における相関演算をチップ周期の期間に
時分割で順次行うことにより、従来の複数の相関部の処
理を兼用できるようにする。
Description
【０００１】
【発明の属する技術分野】本発明はスペクトラム拡散通
信方式により送信された無線信号を受信するレイク受信
装置に関する。
信方式により送信された無線信号を受信するレイク受信
装置に関する。
【０００２】
【従来の技術】近年、移動体通信の発展に伴い、周波数
利用効率が高く、かつ、伝送速度が可変のため通話通信
のみならず各種データ通信に適した方式としてスペクト
ラム拡散通信方式が注目されている。スペクトラム拡散
通信方式では、拡散周波数が高いため、マルチパス伝搬
路毎の伝搬遅延を区別でき、レイク受信ができる。レイ
ク受信装置は、例えば特開平１１−８６０６号公報に記
載されている方法がある。
利用効率が高く、かつ、伝送速度が可変のため通話通信
のみならず各種データ通信に適した方式としてスペクト
ラム拡散通信方式が注目されている。スペクトラム拡散
通信方式では、拡散周波数が高いため、マルチパス伝搬
路毎の伝搬遅延を区別でき、レイク受信ができる。レイ
ク受信装置は、例えば特開平１１−８６０６号公報に記
載されている方法がある。
【０００３】以下、従来のレイク受信装置について説明
する。
する。
【０００４】図２は、従来のレイク受信装置を示す図で
ある。なお、図２では簡単のため、相関部の数を４とし
ている。
ある。なお、図２では簡単のため、相関部の数を４とし
ている。
【０００５】図２において、１はスペクトラム拡散され
ＲＦ帯域に変調されたＲＦ信号を受信するための受信ア
ンテナ、２は受信したＲＦ信号をベースバンドの信号に
変換するＲＦ受信部、３はベースバンド信号を量子化す
るＡＤ変換部、４は量子化されたベースバンド信号の帯
域を通信帯域と同一に帯域制限する受信フィルタ部、５
１および５２および５３および５４は帯域制限されたベ
ースバンド信号をそれぞれのパス毎に分離して逆拡散す
る相関部、６は帯域制限されたベースバンド信号から遅
延プロファイルを作成して、それぞれのパスの位相を出
力する遅延プロファイル作成部、７は相関部５１および
相関部５２および相関部５３および相関部５４の出力信
号と遅延プロファイル作成部６から出力されるそれぞれ
のパスの位相情報からレイク合成するための復号部であ
る。
ＲＦ帯域に変調されたＲＦ信号を受信するための受信ア
ンテナ、２は受信したＲＦ信号をベースバンドの信号に
変換するＲＦ受信部、３はベースバンド信号を量子化す
るＡＤ変換部、４は量子化されたベースバンド信号の帯
域を通信帯域と同一に帯域制限する受信フィルタ部、５
１および５２および５３および５４は帯域制限されたベ
ースバンド信号をそれぞれのパス毎に分離して逆拡散す
る相関部、６は帯域制限されたベースバンド信号から遅
延プロファイルを作成して、それぞれのパスの位相を出
力する遅延プロファイル作成部、７は相関部５１および
相関部５２および相関部５３および相関部５４の出力信
号と遅延プロファイル作成部６から出力されるそれぞれ
のパスの位相情報からレイク合成するための復号部であ
る。
【０００６】以上のように構成されたレイク受信装置に
ついて、以下その動作について説明する。
ついて、以下その動作について説明する。
【０００７】まず、受信アンテナ１でスペクトラム拡散
されＲＦ帯域に変調された信号は受信され、ＲＦ受信部
２でベースバンドの信号に変換される。そしてＡＤ変換
部３でベースバンド信号が量子化され、受信フィルタ部
４で通信帯域と同一の帯域に制限される。
されＲＦ帯域に変調された信号は受信され、ＲＦ受信部
２でベースバンドの信号に変換される。そしてＡＤ変換
部３でベースバンド信号が量子化され、受信フィルタ部
４で通信帯域と同一の帯域に制限される。
【０００８】なお、受信フィルタ部４の出力信号は、ス
ペクトラム拡散通信方式により送信された無線信号が複
数のパスを経由して形成された信号の合成信号である。
ペクトラム拡散通信方式により送信された無線信号が複
数のパスを経由して形成された信号の合成信号である。
【０００９】前記受信フィルタ部４で帯域制限された信
号は、相関部５１、相関部５２、相関部５３および相関
部５４と遅延プロファイル作成部６にそれぞれ入力され
る。相関部５１、相関部５２、相関部５３および相関部
５４では、遅延プロファイル作成部６の制御によりそれ
ぞれのパスに対応した位相で逆拡散される。そして復号
部７でレイク合成され、復号データを得る。
号は、相関部５１、相関部５２、相関部５３および相関
部５４と遅延プロファイル作成部６にそれぞれ入力され
る。相関部５１、相関部５２、相関部５３および相関部
５４では、遅延プロファイル作成部６の制御によりそれ
ぞれのパスに対応した位相で逆拡散される。そして復号
部７でレイク合成され、復号データを得る。
【００１０】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、複数のパスの相関を求めるために複数の相
関部が必要であり、回路規模が増大するという問題があ
った。
の構成では、複数のパスの相関を求めるために複数の相
関部が必要であり、回路規模が増大するという問題があ
った。
【００１１】本発明は上記従来の問題点を解決するもの
で、相関部の演算を時分割に行うことにより相関部の回
路規模を削減するレイク受信装置を提供することを目的
とする。
で、相関部の演算を時分割に行うことにより相関部の回
路規模を削減するレイク受信装置を提供することを目的
とする。
【００１２】
【課題を解決するための手段】この目的を達成するため
に本発明のレイク受信装置は、相関部に、無線信号に含
まれる少なくとも２つのパス信号をチップ周期間隔で保
持する少なくとも２つの入力保持手段と、前記入力保持
手段の出力をチップ周期の期間で時系列に切り替えて出
力する切替手段と、前記切替手段の出力を逆拡散する逆
拡散手段と、前記逆拡散手段の出力をチップ周期の期間
で時系列に積和演算し、シンボル周期の単位でシンボル
情報を出力する積和演算手段と、前記入力保持手段およ
び前記切替手段および前記積和演算手段を時分割で動作
させる時分割制御手段とを備え、相関部の演算を時分割
に行うことにより相関部の回路規模を削減することがで
きる。
に本発明のレイク受信装置は、相関部に、無線信号に含
まれる少なくとも２つのパス信号をチップ周期間隔で保
持する少なくとも２つの入力保持手段と、前記入力保持
手段の出力をチップ周期の期間で時系列に切り替えて出
力する切替手段と、前記切替手段の出力を逆拡散する逆
拡散手段と、前記逆拡散手段の出力をチップ周期の期間
で時系列に積和演算し、シンボル周期の単位でシンボル
情報を出力する積和演算手段と、前記入力保持手段およ
び前記切替手段および前記積和演算手段を時分割で動作
させる時分割制御手段とを備え、相関部の演算を時分割
に行うことにより相関部の回路規模を削減することがで
きる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１４】図１は本発明の実施形態おけるレイク受信
装置を示す構成図である。簡単のため４つの相関結果、
すなわち４つのパスの信号を基に復号データを得る場合
の例を述べる。
装置を示す構成図である。簡単のため４つの相関結果、
すなわち４つのパスの信号を基に復号データを得る場合
の例を述べる。
【００１５】また、相関部の時分割処理の期間を、チッ
プ周期をＴ秒とした場合、最初のＴ／４期間をｔ１、次
のＴ／４期間をｔ２、次のＴ／４期間をｔ３、最後のＴ
／４期間をｔ４と定義する。
プ周期をＴ秒とした場合、最初のＴ／４期間をｔ１、次
のＴ／４期間をｔ２、次のＴ／４期間をｔ３、最後のＴ
／４期間をｔ４と定義する。
【００１６】図１において、１から４および６は従来例
と同じであるので説明は省略する。５は帯域制限された
ベースバンド信号を時分割に逆拡散する相関部、７は相
関部５の出力と遅延プロファイル作成部６から出力され
るそれぞれのパスの位相情報とによりレイク合成するた
めの復号部である。
と同じであるので説明は省略する。５は帯域制限された
ベースバンド信号を時分割に逆拡散する相関部、７は相
関部５の出力と遅延プロファイル作成部６から出力され
るそれぞれのパスの位相情報とによりレイク合成するた
めの復号部である。
【００１７】なお、相関部５は、以下の（１）から
（８）までの各機能ブロックにより構成されている。 （１）時分割制御手段として、遅延プロファイル作成部
６の制御により、相関部５を時分割に動作させるための
時分割制御部５００。 （２）入力保持手段として、時分割制御部５００の制御
により、入力されたベースバンド信号に含まれる４つの
パスの信号を、それぞれチップ周期の期間保持する相関
入力信号保持器５０１および相関入力信号保持器５０２
および相関入力信号保持器５０３および相関入力信号保
持器５０４。 （３）切替手段として、時分割制御部５００の制御によ
り、相関入力信号保持器５０１および相関入力信号保持
器５０２および相関入力信号保持器５０３および相関入
力信号保持器５０４の各出力をチップ周期期間に時系列
に切り替えて出力する相関入力信号切替器５０５。 （４）逆拡散手段として、相関入力信号切替器５０５の
出力を逆拡散する逆拡散器５０６。
（８）までの各機能ブロックにより構成されている。 （１）時分割制御手段として、遅延プロファイル作成部
６の制御により、相関部５を時分割に動作させるための
時分割制御部５００。 （２）入力保持手段として、時分割制御部５００の制御
により、入力されたベースバンド信号に含まれる４つの
パスの信号を、それぞれチップ周期の期間保持する相関
入力信号保持器５０１および相関入力信号保持器５０２
および相関入力信号保持器５０３および相関入力信号保
持器５０４。 （３）切替手段として、時分割制御部５００の制御によ
り、相関入力信号保持器５０１および相関入力信号保持
器５０２および相関入力信号保持器５０３および相関入
力信号保持器５０４の各出力をチップ周期期間に時系列
に切り替えて出力する相関入力信号切替器５０５。 （４）逆拡散手段として、相関入力信号切替器５０５の
出力を逆拡散する逆拡散器５０６。
【００１８】以下、（５）から（８）の各機能ブロック
は積和演算手段を構成している。 （５）逆拡散器５０６の出力と後述する加算切替器５０
８の出力を加算して、それぞれのパス毎にチップデータ
の積和演算を行いシンボルデータを得るための加算手段
である加算器５０７。 （６）時分割制御部５００の制御により、後述する積和
演算保持器５１０および積和演算保持器５１１および積
和演算保持器５１２および積和演算保持器５１３の各出
力をチップ周期期間に時系列に切り替えて加算器５０７
に出力するための加算切替手段である加算切替器５０
８。 （７）時分割制御部５００の制御により、加算器５０７
の出力を、後述する積和演算保持器５１０および積和演
算保持器５１１および積和演算保持器５１２および積和
演算保持器５１３にそれぞれチップ周期期間に時系列に
切り替えて出力するための積和演算切替手段である積和
演算切替器５０９。 （８）積和演算保持手段として、加算器５０７の出力結
果により、それぞれのパス毎に積和演算結果を保持する
積和演算保持器５１０および積和演算保持器５１１およ
び積和演算保持器器５１２および積和演算保持器５１
３。
は積和演算手段を構成している。 （５）逆拡散器５０６の出力と後述する加算切替器５０
８の出力を加算して、それぞれのパス毎にチップデータ
の積和演算を行いシンボルデータを得るための加算手段
である加算器５０７。 （６）時分割制御部５００の制御により、後述する積和
演算保持器５１０および積和演算保持器５１１および積
和演算保持器５１２および積和演算保持器５１３の各出
力をチップ周期期間に時系列に切り替えて加算器５０７
に出力するための加算切替手段である加算切替器５０
８。 （７）時分割制御部５００の制御により、加算器５０７
の出力を、後述する積和演算保持器５１０および積和演
算保持器５１１および積和演算保持器５１２および積和
演算保持器５１３にそれぞれチップ周期期間に時系列に
切り替えて出力するための積和演算切替手段である積和
演算切替器５０９。 （８）積和演算保持手段として、加算器５０７の出力結
果により、それぞれのパス毎に積和演算結果を保持する
積和演算保持器５１０および積和演算保持器５１１およ
び積和演算保持器器５１２および積和演算保持器５１
３。
【００１９】なお、相関入力信号切替器５０５は、ｔ１
期間では相関入力信号保持器５０１の出力を、ｔ２期間
では相関入力信号保持器５０２の出力を、ｔ３期間では
相関入力信号保持器５０３の出力を、ｔ４期間では相関
入力信号保持器５０４の出力をそれぞれ逆拡散器５０６
に出力するようになっている。
期間では相関入力信号保持器５０１の出力を、ｔ２期間
では相関入力信号保持器５０２の出力を、ｔ３期間では
相関入力信号保持器５０３の出力を、ｔ４期間では相関
入力信号保持器５０４の出力をそれぞれ逆拡散器５０６
に出力するようになっている。
【００２０】また、加算切替器５０８は、ｔ１期間では
積和演算保持器５１０の出力を、ｔ２期間では積和演算
保持器５１１の出力を、ｔ３期間では積和演算保持器５
１２の出力を、ｔ４期間では積和演算保持器５１３の出
力をそれぞれ加算器５０７へ出力するようになってい
る。
積和演算保持器５１０の出力を、ｔ２期間では積和演算
保持器５１１の出力を、ｔ３期間では積和演算保持器５
１２の出力を、ｔ４期間では積和演算保持器５１３の出
力をそれぞれ加算器５０７へ出力するようになってい
る。
【００２１】また、積和演算切替器５０９は、加算器５
０７の出力を、ｔ１期間では積和演算保持器５１０へ、
ｔ２期間では積和演算保持器５１１へ、ｔ３期間では積
和演算保持器５１２へ、ｔ４期間では積和演算保持器５
１３へそれぞれ出力するようになっている。
０７の出力を、ｔ１期間では積和演算保持器５１０へ、
ｔ２期間では積和演算保持器５１１へ、ｔ３期間では積
和演算保持器５１２へ、ｔ４期間では積和演算保持器５
１３へそれぞれ出力するようになっている。
【００２２】以上のように構成された本実施形態のレイ
ク受信装置について、以下、その動作について説明す
る。
ク受信装置について、以下、その動作について説明す
る。
【００２３】なお、従来例でも述べたが受信フィルタ部
４の出力信号は複数のパスを経由した合成信号である。
本説明では簡単のため、複数のパスの中の第一のパスの
データを相関入力信号保持器５０１と積和演算保持器５
１０に、第二のパスのデータを相関入力信号保持器５０
２と積和演算保持器５１１に、第三のパスのデータを相
関入力信号保持器５０３と積和演算保持器５１２に、第
四のパスのデータを相関入力信号保持器５０４と積和演
算保持器５１３にそれぞれ保持するものとする。
４の出力信号は複数のパスを経由した合成信号である。
本説明では簡単のため、複数のパスの中の第一のパスの
データを相関入力信号保持器５０１と積和演算保持器５
１０に、第二のパスのデータを相関入力信号保持器５０
２と積和演算保持器５１１に、第三のパスのデータを相
関入力信号保持器５０３と積和演算保持器５１２に、第
四のパスのデータを相関入力信号保持器５０４と積和演
算保持器５１３にそれぞれ保持するものとする。
【００２４】まず、受信アンテナ１でスペクトラム拡散
されＲＦ帯域に変調された信号は受信され、ＲＦ受信部
２でベースバンド帯の信号に変換される。そしてＡＤ変
換部３でベースバンド信号が量子化され、受信フィルタ
４で通信帯域と同一の帯域に制限される。受信フィルタ
４で帯域制限された信号は、相関部５と遅延プロファイ
ル作成部６にそれぞれ入力される。
されＲＦ帯域に変調された信号は受信され、ＲＦ受信部
２でベースバンド帯の信号に変換される。そしてＡＤ変
換部３でベースバンド信号が量子化され、受信フィルタ
４で通信帯域と同一の帯域に制限される。受信フィルタ
４で帯域制限された信号は、相関部５と遅延プロファイ
ル作成部６にそれぞれ入力される。
【００２５】相関部５では、遅延プロファイル作成部６
の制御により、受信信号を構成する複数のパスのデータ
がそれぞれ個別に分離され、さらに時分割制御部５００
の制御により、それぞれのパス毎に相関値が時分割で演
算され、結果を復号部７に出力する。そして復号部７で
レイク合成され、復号データを得る。
の制御により、受信信号を構成する複数のパスのデータ
がそれぞれ個別に分離され、さらに時分割制御部５００
の制御により、それぞれのパス毎に相関値が時分割で演
算され、結果を復号部７に出力する。そして復号部７で
レイク合成され、復号データを得る。
【００２６】以下相関部５の詳細動作について説明す
る。
る。
【００２７】相関部５では、遅延プロファイル作成部６
の位相情報により、相関入力信号保持器５０１に第一の
パスのデータが、相関入力信号保持器５０２に第二のパ
スのデータが、相関入力信号保持器５０３に第三のパス
のデータが、相関入力信号保持器５０４に第四のパスの
データが、それぞれのパスの位相に対応して保持され、
時分割制御部５００の制御により、再度チップ周期単位
にかつ同位相で保持し直される。
の位相情報により、相関入力信号保持器５０１に第一の
パスのデータが、相関入力信号保持器５０２に第二のパ
スのデータが、相関入力信号保持器５０３に第三のパス
のデータが、相関入力信号保持器５０４に第四のパスの
データが、それぞれのパスの位相に対応して保持され、
時分割制御部５００の制御により、再度チップ周期単位
にかつ同位相で保持し直される。
【００２８】そして、ｔ１期間で相関入力信号切替器５
０５は相関入力信号保持器５０１の出力を選択して逆拡
散器５０６へ出力し、また、積和演算切替器５０９は加
算器５０７の出力を積和演算保持器５１０へ出力し、さ
らに加算切替器５０８は、積和演算保持器５１０の出力
を選択して加算器５０７へ出力し、第一のパスのデータ
の積和演算を行う。
０５は相関入力信号保持器５０１の出力を選択して逆拡
散器５０６へ出力し、また、積和演算切替器５０９は加
算器５０７の出力を積和演算保持器５１０へ出力し、さ
らに加算切替器５０８は、積和演算保持器５１０の出力
を選択して加算器５０７へ出力し、第一のパスのデータ
の積和演算を行う。
【００２９】次にｔ２期間で相関入力信号切替器５０５
は相関入力信号保持器５０２の出力を選択して逆拡散器
５０６へ出力し、また、積和演算切替器５０９は加算器
５０７の出力を積和演算保持器５１１へ出力し、さらに
加算切替器５０８は、積和演算保持器５１１の出力を選
択して加算器５０７へ出力し、第二のパスのデータの積
和演算を行う。
は相関入力信号保持器５０２の出力を選択して逆拡散器
５０６へ出力し、また、積和演算切替器５０９は加算器
５０７の出力を積和演算保持器５１１へ出力し、さらに
加算切替器５０８は、積和演算保持器５１１の出力を選
択して加算器５０７へ出力し、第二のパスのデータの積
和演算を行う。
【００３０】次にｔ３期間で相関入力信号切替器５０５
は相関入力信号保持器５０３の出力を選択して逆拡散器
５０６へ出力し、また、積和演算切替器５０９は加算器
５０７の出力を積和演算保持器５１２へ出力し、さらに
加算切替器５０８は、積和演算保持器５１２の出力信号
を選択して加算器５０７へ出力し、第三のパスのデータ
の積和演算を行う。
は相関入力信号保持器５０３の出力を選択して逆拡散器
５０６へ出力し、また、積和演算切替器５０９は加算器
５０７の出力を積和演算保持器５１２へ出力し、さらに
加算切替器５０８は、積和演算保持器５１２の出力信号
を選択して加算器５０７へ出力し、第三のパスのデータ
の積和演算を行う。
【００３１】次にｔ４期間で相関入力信号切替器５０５
は相関入力信号保持器５０４の出力信号を選択して逆拡
散器５０６へ出力し、また、積和演算切替器５０９は加
算器５０７の出力信号を積和演算保持器５１３へ出力
し、さらに加算切替器５０８は、積和演算保持器５１３
の出力を選択して加算器５０７へ出力し、第四のパスの
データの積和演算を行う。
は相関入力信号保持器５０４の出力信号を選択して逆拡
散器５０６へ出力し、また、積和演算切替器５０９は加
算器５０７の出力信号を積和演算保持器５１３へ出力
し、さらに加算切替器５０８は、積和演算保持器５１３
の出力を選択して加算器５０７へ出力し、第四のパスの
データの積和演算を行う。
【００３２】なお、図示していないが、積和演算保持器
５１０および積和演算保持器５１１および積和演算保持
器５１２および積和演算保持器５１３は、機能的にシン
ボル周期単位毎にリセットされる構造になっている。
５１０および積和演算保持器５１１および積和演算保持
器５１２および積和演算保持器５１３は、機能的にシン
ボル周期単位毎にリセットされる構造になっている。
【００３３】以上のようにチップ周期単位で時分割に各
パスの積和演算を行っていき、各パスのシンボルデータ
を順次復号部７に出力する。
パスの積和演算を行っていき、各パスのシンボルデータ
を順次復号部７に出力する。
【００３４】以上のように本実施形態によれば、時分割
制御部５００と相関入力信号保持器５０１、５０２、５
０３、５０４と相関入力信号切替器５０５と逆拡散器５
０６と加算器５０７と加算切替器５０８と積和演算切替
器５０９と積和演算保持器５１０、５１１、５１２、５
１３とを設け、時分割制御部５００の制御により、相関
部における相関演算をチップ周期の期間に時分割で時系
列に行うことができる。
制御部５００と相関入力信号保持器５０１、５０２、５
０３、５０４と相関入力信号切替器５０５と逆拡散器５
０６と加算器５０７と加算切替器５０８と積和演算切替
器５０９と積和演算保持器５１０、５１１、５１２、５
１３とを設け、時分割制御部５００の制御により、相関
部における相関演算をチップ周期の期間に時分割で時系
列に行うことができる。
【００３５】なお、本実施形態では、４つのパスの相関
を時分割処理する場合について説明したが、パス数はい
くつであってもよく、また相関入力信号切替器および逆
拡散器および加算器および加算切替器および積和演算切
替器については１つとは限らず、従来の相関部での積和
演算が兼用できる構造になっていれば、複数個あっても
かまわないことは言うまでもない。
を時分割処理する場合について説明したが、パス数はい
くつであってもよく、また相関入力信号切替器および逆
拡散器および加算器および加算切替器および積和演算切
替器については１つとは限らず、従来の相関部での積和
演算が兼用できる構造になっていれば、複数個あっても
かまわないことは言うまでもない。
【００３６】
【発明の効果】以上のように本発明は、相関部に、無線
信号に含まれる少なくとも２つのパス信号をチップ周期
間隔で保持する少なくとも２つの入力保持手段と、前記
入力保持手段の出力をチップ周期の期間で時系列に切り
替えて出力する切替手段と、前記切替手段の出力を逆拡
散する逆拡散手段と、前記逆拡散手段の出力をチップ周
期の期間で時系列に積和演算し、シンボル周期の単位で
シンボル情報を出力する積和演算手段と、前記入力保持
手段および前記切替手段および前記積和演算手段を時分
割で動作させる時分割制御手段とを設けることにより、
相関部における相関演算をチップ周期の期間に時分割で
時系列に行うことができるため、相関部を兼用できるの
で回路規模を削減することができる。
信号に含まれる少なくとも２つのパス信号をチップ周期
間隔で保持する少なくとも２つの入力保持手段と、前記
入力保持手段の出力をチップ周期の期間で時系列に切り
替えて出力する切替手段と、前記切替手段の出力を逆拡
散する逆拡散手段と、前記逆拡散手段の出力をチップ周
期の期間で時系列に積和演算し、シンボル周期の単位で
シンボル情報を出力する積和演算手段と、前記入力保持
手段および前記切替手段および前記積和演算手段を時分
割で動作させる時分割制御手段とを設けることにより、
相関部における相関演算をチップ周期の期間に時分割で
時系列に行うことができるため、相関部を兼用できるの
で回路規模を削減することができる。
【図１】本発明の実施形態におけるレイク受信装置を示
す図
す図
【図２】従来の実施形態におけるレイク受信装置を示す
図
図
１ 受信アンテナ ２ ＲＦ受信部 ３ ＡＤ変換部 ４ 受信フィルタ部 ５ 相関部 ６ 遅延プロファイル作成部 ７ 復号部 ５００ 時分割制御部 ５０１、５０２、５０３、５０４ 相関入力信号保持器 ５０５ 相関入力信号切替器 ５０６ 逆拡散器 ５０７ 加算器 ５０８ 加算切替器 ５０９ 積和演算切替器 ５１０〜５１３ 積和演算保持器
Claims (5)
- 【請求項１】 スペクトラム拡散通信方式により送信さ
れた無線信号を受信し、前記無線信号を逆拡散する相関
手段において、前記無線信号に含まれる少なくとも２つ
のパス信号をチップ周期間隔で保持する少なくとも２つ
の入力保持手段と、前記入力保持手段の出力をチップ周
期の期間で時系列に切り替えて出力する切替手段と、前
記切替手段の出力を逆拡散する逆拡散手段と、前記逆拡
散手段の出力をチップ周期の期間で時系列に積和演算
し、シンボル周期の単位でシンボル情報を出力する積和
演算手段と、前記入力保持手段および前記切替手段およ
び前記積和演算手段を時分割で動作させる時分割制御手
段とを備えたことを特徴とするレイク受信装置。 - 【請求項２】 前記積和演算手段は、少なくとも２つの
積和演算保持手段と、積和演算切替手段と、加算切替手
段と、加算手段を備えたことを特徴とする請求項１に記
載のレイク受信装置。 - 【請求項３】 前記加算手段は、前記逆拡散手段の出力
と前記加算切替手段の出力を加算し、結果を前記積和演
算切替手段へ出力することを特徴とする請求項２に記載
のレイク受信装置。 - 【請求項４】 前記積和演算切替手段は、前記時分割制
御手段により、前記加算手段の出力をチップ周期の期間
に時系列に切り替えて前記積和演算保持手段に出力する
ことを特徴とする請求項２乃至３のいずれかに記載のレ
イク受信装置。 - 【請求項５】 前記積和演算保持手段は、前記積和演算
切替手段の出力をチップ周期間隔で保持し、かつ、シン
ボル周期の単位でシンボル情報を出力することを特徴と
する請求項２乃至４のいずれかに記載のレイク受信装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14990999A JP2000341172A (ja) | 1999-05-28 | 1999-05-28 | レイク受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14990999A JP2000341172A (ja) | 1999-05-28 | 1999-05-28 | レイク受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000341172A true JP2000341172A (ja) | 2000-12-08 |
Family
ID=15485254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14990999A Pending JP2000341172A (ja) | 1999-05-28 | 1999-05-28 | レイク受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000341172A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052435A1 (fr) * | 2000-01-11 | 2001-07-19 | Matsushita Electric Industrial Co., Ltd. | Recepteur a spectre etale |
| JP2006279695A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Kokusai Electric Inc | 逆拡散装置 |
-
1999
- 1999-05-28 JP JP14990999A patent/JP2000341172A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052435A1 (fr) * | 2000-01-11 | 2001-07-19 | Matsushita Electric Industrial Co., Ltd. | Recepteur a spectre etale |
| JP2006279695A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Kokusai Electric Inc | 逆拡散装置 |
| JP4540523B2 (ja) * | 2005-03-30 | 2010-09-08 | 株式会社日立国際電気 | 逆拡散装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3678023B2 (ja) | 符号分割多元接続方式移動通信システムにおける通信装置 | |
| JPH10247869A (ja) | ダイバーシティ回路 | |
| JPH10190528A (ja) | スペクトル拡散受信機 | |
| JPH10173629A (ja) | 受信装置 | |
| KR100361408B1 (ko) | Cdma 통신을 위한 동기포착회로 | |
| JPH11150523A (ja) | スペクトラム拡散送信装置、スペクトラム拡散受信装置及びスペクトラム拡散通信システム | |
| KR100355270B1 (ko) | 시분할 방법을 이용하는 핑거와, 이를 구비한 레이크 수신기 | |
| CN1157074C (zh) | 移动无线通信系统中的基带信号解调装置与方法 | |
| WO2000013358A1 (fr) | Procede et dispositif de synchronisation | |
| JP2000341172A (ja) | レイク受信装置 | |
| JP3869674B2 (ja) | スペクトラム拡散通信用スライディングコリレータ | |
| US6650690B2 (en) | Device and system for carrying out search procedures in a mobile radio receiver | |
| JP3151119B2 (ja) | 並列スペクトラム拡散通信方式 | |
| JP2002305466A (ja) | レイク受信装置 | |
| WO2000052862A1 (fr) | Appareil et procede pour demodulation cdma et systeme de communication pour mobiles cdma | |
| JPH11317694A (ja) | スペクトル拡散信号の符号同期捕捉回路 | |
| JP2002164812A (ja) | スペクトラム拡散通信用パスサーチ回路 | |
| JPH1188118A (ja) | マッチトフィルタ及びタイミング検出方法 | |
| EP1117189B1 (en) | Method and apparatus for despreading CDMA signals | |
| JP2001326584A (ja) | パス検出方式と受信装置 | |
| JP3279547B2 (ja) | Ｃｄｍａ受信機の同期捕捉装置 | |
| EP1039653A2 (en) | Apparatus and method for receiving and despreading DS-CDMA signals | |
| JP2001136105A (ja) | マッチトフィルタ及び受信装置 | |
| JP2000286768A (ja) | Ｃｄｍａ移動局装置 | |
| JP3770753B2 (ja) | 受信信号の復調方法及び無線通信装置 |