JP2001326584A - パス検出方式と受信装置 - Google Patents

パス検出方式と受信装置

Info

Publication number
JP2001326584A
JP2001326584A JP2000146750A JP2000146750A JP2001326584A JP 2001326584 A JP2001326584 A JP 2001326584A JP 2000146750 A JP2000146750 A JP 2000146750A JP 2000146750 A JP2000146750 A JP 2000146750A JP 2001326584 A JP2001326584 A JP 2001326584A
Authority
JP
Japan
Prior art keywords
addition result
path detection
adder
holding memory
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000146750A
Other languages
English (en)
Inventor
Masashi Ogami
正史 大神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000146750A priority Critical patent/JP2001326584A/ja
Priority to US09/858,719 priority patent/US7042931B2/en
Publication of JP2001326584A publication Critical patent/JP2001326584A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7113Determination of path profile
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/709Correlator structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 加算結果をサイクリックに保持して、常に最
新の加算周期タイムスロット分の加算結果を利用して、
パス検出処理を起動できるようにし、伝搬環境への追従
性を向上させることを課題とする。 【解決手段】 無線受信部による復調器及びA/D変換
器によりデジタル信号に変換されたベースバンド信号を
入力され、該ベースバンド信号と拡散符号のパイロット
シンボルとの乗算による逆拡散をとって相関信号を出力
する相関器と、タイムスロット毎にその相関信号を所定
回数分加算する同相加算器と、所定回数分を加算するた
めの第1の加算結果保持用メモリと、前記タイムスロッ
トの所定回数分加算し終えたときに前記同相加算器の加
算結果を格納する第2の加算結果保持用メモリと、前記
第2の加算結果保持用メモリからタイムスロット毎に一
括読み出して加算する電力加算器と、前記電力加算器の
出力によってパス検出を実行するパス検出装置とからな
ることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、直接拡散符号分割
多重接続(DS−CDMA:Direct Sequence-Code Div
ision Multiple Access)方式を用いる直接スペクトラ
ム拡散通信方式の受信機に用いるパス検出方式及びその
受信装置に関する。
【0002】
【従来の技術】従来、直接スペクトラム拡散通信方式を
用いた移動通信システムにおいて、パケットデータによ
るランダムアクセスを可能とする受信方式として、特開
平11−252044号公報に、移動通信システムの基
地局の受信部について、複数の移動機が共通の拡散符号
を用いて、同時に無線基地局にアクセス要求をするよう
なバースト信号の受信に関して記載されている。バース
ト信号の受信に際しては、同一の拡散符号を複数の移動
局が送信することにより、それぞれが干渉し合うため、
そのバースト信号については移動機及び基地局の送信電
力制御を厳密に行うことが困難であるので、無線基地局
の受信するレベルの分散大きくなり、各移動局のパスを
検出する際に用いる遅延プロファイルが乱れるため、パ
ス検出能力が劣化するという問題を解決することを課題
としている。
【0003】図10に同公報の無線基地局の受信系に関
する構成ブロック図を示す。移動局200にはゴールド
符号やウォルシュ符号のような直交性のあるショートコ
ードを複数のパターンシンボルで識別できるようにパイ
ロット信号PLを順次繰り返し割り当て、移動機200
はそれぞれPLパターンとしてバースト信号をバースト
信号用の拡散符号でスペクトラム拡散した信号で基地局
300にアクセスする。無線基地局300では、アンテ
ナ310で信号を受信し、AD変換部320で受信信号
をアナログ/デジタル変換し、拡散符号復号部400で
逆拡散して信号データを取り出す構成となっている。拡
散符号復号部400は、バースト信号用の拡散符号に対
応して複数の拡散符号復号部400が設けられている。
【0004】一例として、拡散符号Aを用いバースト信
号の復号部について説明する。まず、拡散符号Aを生成
する拡散符号生成部410を備え、PLパターンの種類
に対応してPLサーチャー部420、PL−RAKE合
成部460、PLデータ復号部470を備えている。P
Lサーチャー部420は、拡散符号Aと移動局から受信
してデジタル変換されたバースト信号を入力し、拡散符
号AとPLパターンの符号列を用いてPL成分同相加算
によりサーチ範囲の相関成分(PLプロファイル)を求
めて、受信バースト信号のPLパターン毎のマルチパス
の検出を行う。
【0005】PL−RAKE合成部460は、各PLパ
ターン毎のマルチパスに対する相関成分をRAKE合成
して出力する。PLデータ復号部470は、RAKE合
成出力された各PLパターンに対応する信号を復号し、
復号した信号に含まれている移動局識別子を抽出して移
動局識別番号を特定してデータを出力する機能を備えて
いる。
【0006】また、拡散符号生成部410が出力する拡
散符号Aと移動局から受信してデジタル変換されたバー
スト信号を入力し、指示されたパスに対する追随処理
(トラッキング:移動局の位置変化により移動局と無線
基地局との間での信号の伝搬遅延が変化することにより
発生する受信パスタイミングの微小変化を追随する処
理)を行う複数のトラッキング部440、同じく拡散符
号生成部410が出力する拡散符号Aと移動局から受信
してデジタル変換されたバースト信号を入力し、対応す
るトラッキング部440の出力に従って入力信号の相関
成分を得る相関器450、およびパス制御するパス制御
部430を備えている。
【0007】PLサーチャー部420は拡散符号Aと移
動局から受信してデジタル変換されたバースト信号を入
力して拡散符号Aでサーチ範囲に渡り相関成分を計算し
てプロファイルを求めて受信バースト信号のパス候補を
検出する。パス制御部430は、PLサーチャー部42
0が出力するパス情報を入力し、追随処理すべきパスを
決定してトラッキング部440に指示する。また、パス
制御部430は、トラッキング部440に指示したパス
情報との対応より、同一のPLパターンに対応するPL
−RAKE合成部460とを接続する指示も行う。
【0008】また、従来の技術として、「CDMA技術
の基礎から応用まで」佐藤 拓朗著H9 12/26
リアライズ社,PP51−53に記載されたパス検出方
式について図8を参照して説明する。
【0009】図8に、従来のパス検出方式の一構成例を
示して説明する。この従来のパス検出方式は、相関器1
と、同相加算器2と、それに付属する加算結果一時保持
用メモリ1(図8の21)と、電力加算器23と、それ
に付属する加算結果一時保持用メモリ2(図8の22)
と、パス検出装置6とから構成されている。
【0010】このような構成を有する従来のパス検出方
式は、つぎのように動作する。ここで、図9は、従来例
の動作を説明するフローチャートを示したものである。
【0011】まず、CDMA方式の周波数変調信号を高
周波受信部でベースバンド信号に変換された後に、入力
されるデータ列に対し、相関器1において、相関処理を
行う(図8のステップS21)。具体的には、入力デー
タ列と、パイロットシンボルを各ユーザに割り当てられ
た拡散符号で拡散した系列との相関計算を、パス検出を
行う窓幅分行う。相関計算は各タイムスロット毎に行わ
れる。ここで、相関器1から出力される相関値は、ベク
トル量である。
【0012】次に、同相加算器2において、同相加算処
理を行う(ステップS22)。具体的には、入力される
ベクトル量の相関値を、ベクトル量のまま加算処理す
る。相関値をx回加算したかどうかを判断し(ステップ
S23)、加算がx回終了していた場合、次回同相加算
周期に備え、同相加算回数をカウントするための同相加
算カウンタをリセットする(ステップS25)。さら
に、加算結果をスカラー量の電力値へ変換し、電力加算
器23へ出力する。加算回数がx回に満たない場合は、
加算結果一時保持メモリ1(図8の21)へ加算結果を
保持し(ステップS24)、ステップS21へ戻る。
【0013】次に、電力加算器23において、電力加算
処理を行う(ステップS26)。具体的には、入力され
る電力値をy回分加算し、遅延プロファイルを作成す
る。ここで、電力値をy回加算したかどうかを判断し
(ステップS27)、加算がy回終了していた場合、次
回電力加算周期に備え、電力加算回数をカウントするた
めの電力加算カウンタをリセットする(ステップS2
9)。加算回数がy回に満たない場合は、加算結果一時
保持メモリ2(図8のS22)へ加算結果を保持し(ス
テップS28)、ステップS21へ戻る。
【0014】最後に、パス検出装置6で、電力加算器2
3により作成された遅延プロファイルから、各フィンガ
(RAKE合成部)へ割り当てるパスを決定する(ステ
ップS30・31)。具体的には、入力される遅延プロ
ファイルに対して、閾値処理を施すことで(ステップS
30)、精度の高いパスを抽出し、各フィンガへ割り当
てる(ステップS31)。その後、受信すべきデータが
終了したか否かを判断し(ステップS32)、終了して
いなければステップS21へ戻る。終了していれば、次
の受信データの受信を待つ。
【0015】
【発明が解決しようとする課題】しかしながら、この従
来技術には、同相加算器および電力加算器が、次段の処
理へ出力を行うタイミングが、加算する相関値の総数に
より制限されるので、遅延プロファイルを生成するため
に加算する相関値の総数を減少させずに、パス検出処理
の起動回数を増加させることができないということであ
る。従って、パス検出処理に係る時間が固定状態とな
り、パス検出処理時間を可能な限り短縮・高速化するこ
とができないという問題点を有していた。
【0016】そこで、本発明は、加算結果をサイクリッ
クに保持して、常に最新の加算周期タイムスロット分の
加算結果を利用して、パス検出処理を起動できるように
し、伝搬環境への追従性を向上させることを課題とす
る。
【0017】
【課題を解決するための手段】本発明によるパス検出方
式は、上記課題を解決するために、無線受信部による復
調器及びA/D変換器によりデジタル信号に変換された
ベースバンド信号を入力され、該ベースバンド信号と拡
散符号のパイロットシンボルとの乗算による逆拡散をと
って相関信号を出力する相関器と、タイムスロット毎に
その相関信号を所定回数分加算する同相加算器と、所定
回数分を加算するための第1の加算結果保持用メモリ
と、前記タイムスロットの所定回数分加算し終えたとき
に前記同相加算器の加算結果を格納する第2の加算結果
保持用メモリと、前記第2の加算結果保持用メモリから
タイムスロット毎に一括読み出して加算する電力加算器
と、前記電力加算器の出力によってパス検出を実行する
パス検出装置とからなることを特徴とする。
【0018】また、本発明によるパス検出方式は、無線
受信部による復調器及びA/D変換器によりデジタル信
号に変換されたベースバンド信号を入力され、該ベース
バンド信号と拡散符号のパイロットシンボルとの乗算に
よる逆拡散をとって相関信号を出力する相関器と、所定
回数分を加算するために前記相関信号を格納する第1の
加算結果保持用メモリと、前記第1の加算結果保持用メ
モリに格納された所定回数分の各相関信号を一括して加
算する同相加算器と、前記タイムスロットの所定回数分
加算し終えたときに前記同相加算器の加算結果を格納す
る第2の加算結果保持用メモリと、前記第2の加算結果
保持用メモリからタイムスロット毎に一括読み出して加
算する電力加算器と、前記電力加算器の出力によってパ
ス検出を実行するパス検出装置とからなることを特徴と
する。
【0019】また、本発明は、移動局から送信されたC
DMA方式の電波を受信する受信装置において、無線受
信部による復調器及びA/D変換器によりデジタル信号
に変換されたベースバンド信号を入力され、該ベースバ
ンド信号と拡散符号のパイロットシンボルとの乗算によ
る逆拡散をとって相関信号を出力する相関器と、タイム
スロット毎にその相関信号を所定回数分加算する同相加
算器と、所定回数分を加算するための第1の加算結果保
持用メモリと、前記タイムスロットの所定回数分加算し
終えたときに前記同相加算器の加算結果を格納する第2
の加算結果保持用メモリと、前記第2の加算結果保持用
メモリからタイムスロット毎に一括読み出して加算する
電力加算器と、前記電力加算器の出力によってパス検出
を実行するパス検出装置とからなるサーチャー部を有す
ることを特徴とする。
【0020】また、本発明は、概略、パス検出における
遅延プロファイル加算処理を、スライディング加算方式
で行うことにより、精度劣化を招くことなく、パス検出
処理の起動回数を増加させることができる構成を提供す
るものである。
【0021】また、本発明は、図1を参照して説明すれ
ば、相関器1は1タイムスロット(TS)毎に、入力デ
ータ列と、拡散符号+パイロットシンボルとのベクトル
量の相関値をパス検出を行う窓幅だけ求め、同相加算器
2へ出力する。ここで、パイロットシンボルとは、パス
検出やチャネル(CH)推定を行うために定期的に送信
データに挿入されている既知系列を指す。同相加算器2
では、入力されたベクトル量の相関値をx回加算し、加
算結果保持用メモリ4に、加算結果を保持する。また、
加算結果の一時保持用メモリ3を有する。加算結果保持
用メモリ4には、後段の電力加算器5で加算するy回分
の領域が確保されている。同領域にサイクリックに結果
を保持することで、一度y回分の加算結果が保持された
後は、xタイムスロット毎に、パス検出装置6を起動さ
せることが可能となる。
【0022】
【発明の実施の形態】本発明の実施形態について、図面
を参照しつつ詳細に説明する。
【0023】[第1の実施形態] (1)構成の説明 図1を参照すると、本発明のパス検出方式の一実施形態
は、相関器1と、同相加算器2と、それに付属する加算
結果一時保持用メモリ3と、加算結果保持用メモリ4
と、電力加算器5と、パス検出装置6から構成されてい
る。
【0024】相関器1は、受信部による復調器及びA/
D変換器によりデジタル信号に変換されたベースバンド
信号を入力され、該ベースバンド信号と拡散符号のパイ
ロットシンボルとの乗算による逆拡散をとって相関信号
を出力する。次に、同相加算器2はタイムスロット毎に
その相関信号を所定回数分加算する。その場合、所定回
数分を加算するため、加算結果一時保持用メモリ3にタ
イムスロット毎に格納する。タイムスロットの所定回数
分加算し終えたならば、その加算結果を保持用メモリ4
に格納する。この加算結果保持用メモリ4は、例えばシ
フトレジスタ的に格納してゆき順次タイムスロット毎に
一括読み出す。電力加算器5はタイムスロット毎に加算
結果保持用メモリ4に格納されたデータから一括的に加
算する。従って、電力加算器5の出力は、加算結果保持
用メモリ4の各領域の格納箇所から一括加算回路を用い
ているので、加算結果一時保持用メモリ3に蓄積される
回数分毎に出力され、その結果をパス検出装置6に出力
される。
【0025】これらの装置は、それぞれつぎのように機
能を有している。相関器1は、1タイムスロット毎に、
入力データ列と、パイロットシンボルを拡散符号で拡散
した系列との相関計算をパス検出を行う窓幅分行い、ベ
クトル量の相関値を算出する。
【0026】同相加算器2は、入力されるベクトル量の
相関値をx回分加算処理する。x回に満たない一時デー
タは、付属する加算結果一時保持用メモリ3に保持す
る。x回分の加算処理終了後、加算結果を電力値に変換
し、加算結果保持用メモリ4へ出力する。この同相加算
器2は、移動局で直交変調している場合には、I平面と
Q平面とのベクトル加算を行い、基地局の基準周波数と
移動局の基準周波数が一致している場合にはよいが、ず
れている場合にはそのベクトル加算結果の位相成分がノ
イズとして検出される場合があるので、次の電力加算器
5が有効になる。
【0027】加算結果保持用メモリ4には、同相加算器
2から入力される電力値をy回分保持可能なだけの領域
が確保されており、xタイムスロット毎に入力される電
力値をy回分、サイクリックに保持する。
【0028】電力加算器5は、ローパスフィルタ構成で
もよいが、直交信号のI成分の2乗値とQ成分の2乗値
との加算を行い、加算結果保持用メモリ4に保持されて
いるy回分の電力値を加算し、遅延プロファイルとし
て、パス検出装置6へ出力する。
【0029】パス検出装置6は、入力される遅延プロフ
ァイル(強度と遅延時間)に対し、閾値処理を行い、遅
延プロファイルのレベルの高い遅延時間から、精度の高
いパスを抽出し、各フィンガのパス割当情報を作成す
る。
【0030】(2)動作の説明 次に、図1及び図2のフローチャートを参照して、本実
施形態の全体の動作について詳細に説明する。
【0031】まず、相関器1において、入力されるデー
タ列に対し、相関処理を行う(図2のステップS1)。
具体的には、入力データ列と、パイロットシンボルを各
ユーザに割り当てられた拡散符号で拡散した系列との相
関計算を、パス検出を行う窓幅分行う。相関計算は各タ
イムスロット毎に行われる。ここで、相関器1から出力
される相関値は、ベクトル量である。
【0032】次に、同相加算器2において、同相加算処
理を行う(ステップS2)。具体的には、入力されるベ
クトル量の相関値を、ベクトル量のまま加算処理する。
相関値をx回加算したかどうかを判断し(ステップS
3)、加算がx回終了していた場合、次回同相加算周期
に備え、同相加算回数をカウントする同相加算カウンタ
をリセットする(ステップS5)。さらに、加算結果を
スカラー量の電力値へ変換し、加算結果保持用メモリ4
へサイクリックに保持する(ステップS6)。次に、電
力加算回数をyだけ加算結果を保持しているかどうかを
判断する(ステップS7)。ここで、加算結果保持用メ
モリ4は、具体的には図3のような構成を取るメモリを
指す。図3によれば、加算結果は、保持エリア#0から
順番に保持され、保持エリア#y−1まで保持データが
保持され、保持データが蓄積された後は、再度保持エリ
ア#0から順番に上書きで結果を保持する。つまり、最
新のy個の結果が常に保持されることに相当する。この
加算結果保持用メモリ4は、高速なSRAM、DRA
M、フラッシュメモリ等でもよく、リングメモリとして
もよい。なお、ステップS3で、加算回数がx回に満た
ない場合は、加算結果一時保持メモリ3へ加算結果を保
持し(ステップS4)、ステップS1へ戻る。
【0033】次に、電力加算回数をyだけ加算結果を保
持した場合、電力加算器5において、電力加算処理を行
う(ステップS8)。具体的には、最新のy個の電力値
の結果を加算し、遅延プロファイルを作成する。
【0034】最後に、パス検出装置6で、作成された遅
延プロファイルから、各フィンガへ割り当てるパスを決
定する(ステップS9・10)。具体的には、入力され
た遅延プロファイルに対して、閾値処理を施すことで
(ステップS9)、精度の高いパスのみを抽出し、各フ
ィンガへ割り当てる(ステップS10)。次に、受信す
べきデータが終了したか否かを判断し(ステップS3
2)、終了していなければステップS21へ戻る。終了
していれば、次の受信データの受信を待つ。
【0035】次に、具体例を用いて説明する。図4は、
図1における各ブロックが起動するタイミングチャート
を、従来方式と本実施形態の提案方式で比較した一例で
ある。ここでは、同相加算回数x=2、電力加算回数y
=4としている。また、タイムスロット(TS)#n−
8からデータ入力が開始されたものとする(a)。図4
において、相関器1の相関処理結果は各TS毎に出力さ
れ(b)、同相加算器2の同相加算処理結果を各TS毎
に出力される(c)。
【0036】まず、従来方式および本実施形態の提案方
式とも、各TS毎に相関処理および同相加算処理が行わ
れる状態を各TSの終了時点で結果を提示する例で示し
ている。従来方式では、2TS毎に電力加算器23の処
理結果が行われ(d)、パス検出装置6はTS#nおよ
びTS#n+7において起動される(f)。
【0037】一方、本実施形態の提案方式では、TS#
n以降の2TS毎に電力加算処理が行われ(e)、パス
検出装置も、同様にTS#n以降の2TS毎に起動され
る(g)。つまり、TS#n以降は、本実施形態の提案
方式により、パス検出処理の起動回数を、相関値を加算
するタイムスロット数を減らすことなく、従来方式の8
TS毎から本実施形態の2TS毎に増加させることが可
能となる。
【0038】[第2の実施形態]次に、本発明の第2の
実施形態によるパス検出方式について、図面を参照して
詳細に説明する。
【0039】図5を参照すると、本発明のパス検出方式
の第2の実施形態は、相関器1と、加算結果保持用メモ
リ1(図5の12)と、同相加算器3と、加算結果保持
用メモリ2(図5の14)と、電力加算器5と、パス検
出装置6をそれぞれシリアルに接続させ構成されてい
る。
【0040】これらの装置は、それぞれつぎのように動
作する。
【0041】相関器1は、1タイムスロット毎に、受信
ベースバンド信号からの入力データ列と、パイロットシ
ンボルを拡散符号で拡散した系列との相関計算を、パス
検出を行う窓幅分行い、ベクトル量の相関値を算出す
る。
【0042】加算結果保持用メモリ1および2(図5の
12および14)は、相関器1および同相加算器2から
入力される相関値を、それぞれx回分およびy回分保持
可能なだけの領域が確保されており、x回分およびy回
分の相関値をサイクリックに保持する。
【0043】同相加算器2は、加算結果保持用メモリ1
(図5の12)に保持されているx回分のベクトル量の
相関値を加算処理する。さらに、加算結果を電力値に変
換し、加算結果保持用メモリ2(図5の14)へ出力す
る。
【0044】電力加算器5は、加算結果保持用メモリ2
(図5の14)に保持されているy回分の電力の相関値
を加算し、遅延プロファイルとして、パス検出装置6へ
出力する。
【0045】パス検出装置6は、入力される遅延プロフ
ァイルに対して、閾値処理を行い、精度の高いパスを抽
出して、各フィンガのパス割当情報を作成する。
【0046】次に、図5及び図6のフローチャートを参
照して、本実施形態の全体の動作について詳細に説明す
る。
【0047】まず、相関器1において、入力されるデー
タ列に対し、相関処理を行う(図6のステップS1
1)。具体的には、入力データ列と、パイロットシンボ
ルを各ユーザに割り当てられた拡散符号で拡散した系列
との相関計算を、パス検出を行う窓幅分算出する。本相
関計算は、各タイムスロット毎に行われる。ここで、相
関器1から出力される相関値は、ベクトル量である。
【0048】相関計算の結果は、加算結果保持用メモリ
1(図5の12)に、サイクリックに保持される(ステ
ップS12)。同相加算器2にて同相加算回数xだけ加
算結果を保持しているか否かを判断し(ステップS1
3)、加算結果がx個に満たない場合には、ステップS
11へ戻る。
【0049】次に、同相加算器2において、同相加算処
理を行う(ステップS14)。具体的には、加算結果保
持用メモリ1(図5の12)に保持されているベクトル
量の相関値を、x回分、ベクトル量のまま加算処理す
る。加算結果をスカラー量の電力値へ変換し、加算結果
保持用メモリ2(図5の14)にサイクリックに保持す
る(ステップS15)。
【0050】次に、加算結果保持用メモリ2に電力加算
回数y個だけ加算結果が保持されているか確認し(ステ
ップS16)、保持している場合には、電力加算器5に
おいて、電力加算処理を行う(ステップS17)。具体
的には、最新のy個の電力値の結果を加算し、遅延プロ
ファイルを作成する。保持していない場合には、ステッ
プS11へ戻る。
【0051】電力加算器5で電力加算処理を実行した結
果を、パス検出装置6で、作成された遅延プロファイル
から、各フィンガに割り当てるパスを決定する(ステッ
プS18・S19)。具体的には、入力された遅延プロ
ファイルに対して、閾値処理を施すことで(ステップS
18)、精度の高いパスを抽出し、各フィンガへの割当
情報を作成する(ステップS19)。
【0052】次に、具体例を用いて説明する。
【0053】図7は、図5における各ブロックが起動す
るタイミングチャートを、従来方式と本実施形態の提案
方式とで比較した一例である。ここでは、同相加算回数
x=2、電力加算回数y=4としている。また、タイム
スロット(TS)#n−8からデータ入力が開始された
ものとする。図7では、タイムスロット(TS)#n−
8から#n+7まで(a)と、各タイムスロットの終了
時点での相関処理の出力状態を示している(b)。
【0054】まず、従来方式および提案方式とも、各T
S毎に相関処理が行われる(b)。従来方式では、各T
S毎に同相加算処理が行われ(d)、2TS毎に電力加
算処理が行われ(i)、さらに、パス検出装置はTS#
nおよびTS#n+7において起動される(k)。
【0055】一方、本実施形態では、加算結果保持用メ
モリ1(12)のシフトレジスタ的なメモリ機能によ
り、TS#n−7以降の各TS毎に同相加算処理が行わ
れ(h)、次の加算結果保持用メモリ2(14)のシフ
トレジスタ的なメモリ機能により、TSは各メモリの回
数分(2+4−1)目により、TS#n−3以降の各T
S毎に電力加算処理が行われ(j)、さらに、パス検出
装置6も同様にTS#n−3以降の各TS毎に起動され
ることになる(l)。つまり、本実施形態により、TS
#n−3以降は、パス検出処理の起動回数を、相関値を
加算するタイムスロット数を減少させることなく、従来
の8TS毎から各TS毎に増加させることが可能とな
る。従って、パス検出結果を各TS毎に実行できるの
で、各TS毎に最適なパスを選択して、受信でき、それ
によって高品質な通信が可能となる。
【0056】上記実施形態では、2タイムスロット毎に
或いは1タイムスロット毎に出力するパス検出方式につ
いて説明したが、このパス検出装置から、従来の技術の
図10に示した基地局の受信部に、PLサーチャー部4
20の代わりに用いれば、パス制御部430を介してR
AKE合成部470にそのパスを通して合成し、データ
復号部470によって復調することにより、移動局から
の送信された送信データを最適に受信できる。従って、
従来技術の拡散符号復号部400に、本発明を適用する
ことによって、高品質の受信性能を得ることができる。
図10によれば、PLサーチャー部420は管理する移
動局の数だけ必要である。
【0057】
【発明の効果】本発明は、加算結果をサイクリックに保
持することで、常に最新の加算周期タイムスロット分の
加算結果を利用して、パス検出処理が起動できるので、
精度を劣化させることなく、パス検出処理の起動回数を
増加させることができる。
【0058】これにより、パス変動の早い環境を想定し
た場合でも、従来方式と比較しても加算する相関値を減
少させることなく、パス検出処理の起動回数を増加させ
ることが可能となり、伝搬環境への追従性を向上させる
ことが期待できる。
【図面の簡単な説明】
【図1】本発明の実施形態の構成を示すブロック図であ
る。
【図2】本発明の動作を説明するフローチャートであ
る。
【図3】本発明の動作を詳細に説明する図である。
【図4】本発明の動作を詳細に説明する図である。
【図5】本発明の他の実施形態の構成を示すブロック図
である。
【図6】本発明の他の実施形態の動作を説明するフロー
チャートである。
【図7】本発明の他の実施形態の動作を詳細に説明する
図である。
【図8】従来例の実施形態の構成を示すブロック図であ
る。
【図9】従来例の動作を説明するフローチャートであ
る。
【図10】従来例の無線基地局の構成ブロック図であ
る。
【符号の説明】
1 相関器 2 同相加算器 3 加算結果一時保持用メモリ(第1の加算結果保持用
メモリ) 4 加算結果保持用メモリ(第2の加算結果保持用メモ
リ) 5 電力加算器 6 パス検出装置 12 加算結果保持用メモリ(第1の加算結果保持用メ
モリ) 14 加算結果保持用メモリ(第2の加算結果保持用メ
モリ) 21 加算結果一時保持用メモリ1 22 加算結果一時保持用メモリ2 300 無線基地局 400 拡散符号復号部 420 サーチャー部 430 パス制御部 450 相関器 460 RAKE合成部 470 データ復号部

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 無線受信部による復調器及びA/D変換
    器によりデジタル信号に変換されたベースバンド信号を
    入力され、該ベースバンド信号と拡散符号のパイロット
    シンボルとの乗算による逆拡散をとって相関信号を出力
    する相関器と、タイムスロット毎にその相関信号を所定
    回数分加算する同相加算器と、前記所定回数分を加算す
    るための第1の加算結果保持用メモリと、前記タイムス
    ロットの所定回数分加算し終えたときに前記同相加算器
    の加算結果を格納する第2の加算結果保持用メモリと、
    前記第2の加算結果保持用メモリからタイムスロット毎
    に一括読み出して加算する電力加算器と、前記電力加算
    器の出力によってパス検出を実行するパス検出装置とか
    らなることを特徴とするパス検出方式。
  2. 【請求項2】 請求項1に記載のパス検出方式におい
    て、前記第1の加算結果保持用メモリには前記同相加算
    器による前記所定回数の同相加算回数分に満たない場合
    に前記相関信号を同相加算結果として格納することを特
    徴とするパス検出方式。
  3. 【請求項3】 請求項1又は2に記載のパス検出方式に
    おいて、前記第2の加算結果保持用メモリは、起動時か
    ら前記同相加算器による所定回数分加算する結果に従っ
    て前記所定回数毎に前記電力加算器に出力することを特
    徴とするパス検出方式。
  4. 【請求項4】 請求項1又は2、3に記載のパス検出方
    式において、前記第2の加算結果保持用メモリには、前
    記同相加算器から入力される電力値をy回分保持可能な
    だけの領域が確保されており、前記同相加算器による前
    記所定回数分のタイムスロット毎に入力される電力値を
    前記y回分サイクリックに保持し、前記電力加算器は、
    前記第2の加算結果保持用メモリに保持されている前記
    y回分の電力値を加算し、遅延プロファイルとして前記
    パス検出装置へ出力し、前記パス検出装置は、前記遅延
    プロファイルに対し、閾値処理を行い、精度の高いパス
    を抽出することを特徴とするパス検出方式。
  5. 【請求項5】 無線受信部による復調器及びA/D変換
    器によりデジタル信号に変換されたベースバンド信号を
    入力され、該ベースバンド信号と拡散符号のパイロット
    シンボルとの乗算による逆拡散をとって相関信号を出力
    する相関器と、所定回数分を加算するために前記創刊信
    号を格納する第1の加算結果保持用メモリと、前記第1
    の加算結果保持用メモリに格納された所定回数分の各相
    関信号を一括して加算する同相加算器と、前記タイムス
    ロットの所定回数分加算し終えたときに前記同相加算器
    の加算結果を格納する第2の加算結果保持用メモリと、
    前記第2の加算結果保持用メモリからタイムスロット毎
    に一括読み出して加算する電力加算器と、前記電力加算
    器の出力によってパス検出を実行するパス検出装置とか
    らなることを特徴とするパス検出方式。
  6. 【請求項6】 請求項5に記載のパス検出方式におい
    て、前記第2の加算結果保持用メモリには、前記同相加
    算器から入力される電力値をy回分保持可能なだけの領
    域が確保されており、前記同相加算器による前記所定回
    数分のタイムスロット毎に入力される電力値を前記y回
    分サイクリックに保持し、前記電力加算器は、前記第2
    の加算結果保持用メモリに保持されている前記y回分の
    電力値を加算し、遅延プロファイルとして前記パス検出
    装置へ出力し、前記パス検出装置は、前記遅延プロファ
    イルに対し、閾値処理を行い、精度の高いパスを抽出す
    ることを特徴とするパス検出方式。
  7. 【請求項7】 移動局から送信されたCDMA方式の電
    波を受信する受信装置において、無線受信部による復調
    器及びA/D変換器によりデジタル信号に変換されたベ
    ースバンド信号を入力され、該ベースバンド信号と拡散
    符号のパイロットシンボルとの乗算による逆拡散をとっ
    て相関信号を出力する相関器と、タイムスロット毎にそ
    の相関信号を所定回数分加算する同相加算器と、所定回
    数分を加算するための第1の加算結果保持用メモリと、
    前記タイムスロットの所定回数分加算し終えたときに前
    記同相加算器の加算結果を格納する第2の加算結果保持
    用メモリと、前記第2の加算結果保持用メモリからタイ
    ムスロット毎に一括読み出して加算する電力加算器と、
    前記電力加算器の出力によってパス検出を実行するパス
    検出装置とからなるサーチャー部を有することを特徴と
    する受信装置。
  8. 【請求項8】 請求項7に記載の受信装置において、前
    記第2の加算結果保持用メモリには、前記同相加算器か
    ら入力される電力値をy回分保持可能なだけの領域が確
    保されており、前記同相加算器による前記所定回数分の
    タイムスロット毎に入力される電力値を前記y回分サイ
    クリックに保持し、前記電力加算器は、前記第2の加算
    結果保持用メモリに保持されている前記y回分の電力値
    を加算し、遅延プロファイルとして前記パス検出装置へ
    出力し、前記パス検出装置は、前記遅延プロファイルに
    対し、閾値処理を行い、精度の高いパスを抽出し、RA
    KE合成部に出力することを特徴とする受信装置。
JP2000146750A 2000-05-18 2000-05-18 パス検出方式と受信装置 Pending JP2001326584A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000146750A JP2001326584A (ja) 2000-05-18 2000-05-18 パス検出方式と受信装置
US09/858,719 US7042931B2 (en) 2000-05-18 2001-05-17 Path detection method and receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000146750A JP2001326584A (ja) 2000-05-18 2000-05-18 パス検出方式と受信装置

Publications (1)

Publication Number Publication Date
JP2001326584A true JP2001326584A (ja) 2001-11-22

Family

ID=18653046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000146750A Pending JP2001326584A (ja) 2000-05-18 2000-05-18 パス検出方式と受信装置

Country Status (2)

Country Link
US (1) US7042931B2 (ja)
JP (1) JP2001326584A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353677C (zh) * 2002-05-22 2007-12-05 松下电器产业株式会社 接收装置和延迟分布中先头路径的检测方法
EP1540828B1 (en) * 2002-09-13 2009-02-25 Nxp B.V. Coding of information in integrated circuits
US7639985B2 (en) * 2006-03-02 2009-12-29 Pc-Tel, Inc. Use of SCH bursts for co-channel interference measurements
CN100588237C (zh) * 2008-07-10 2010-02-03 旭丽电子(广州)有限公司 数字讯号转换系统与方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751959B2 (ja) 1996-07-15 1998-05-18 日本電気株式会社 Cdma受信装置の受信タイミング検出回路
JPH10257021A (ja) 1997-03-14 1998-09-25 Kokusai Electric Co Ltd 同期回路
JPH10271034A (ja) 1997-03-26 1998-10-09 Matsushita Electric Ind Co Ltd Cdma移動体通信受信装置
JP3877424B2 (ja) 1998-03-03 2007-02-07 株式会社日立国際電気 直接スペクトラム拡散通信方式のパス検出方法及び装置
JP2937994B1 (ja) 1998-03-04 1999-08-23 日本電気移動通信株式会社 セルラーシステムと移動携帯機、基地局装置、及び最適パス検出方法とその装置
JP2894340B1 (ja) 1998-03-04 1999-05-24 日本電気株式会社 スペクトラム拡散通信方式
JP3028804B2 (ja) 1998-07-03 2000-04-04 日本電気株式会社 Cdma受信方法及び受信回路
JP3031341B2 (ja) 1998-07-28 2000-04-10 日本電気株式会社 ランダムアクセスチャネル用受信装置
JP2000049751A (ja) 1998-07-28 2000-02-18 Toshiba Corp レイク受信機およびパス検出回路
JP2000049881A (ja) 1998-07-29 2000-02-18 Kokusai Electric Co Ltd 通信システム
JP3292161B2 (ja) * 1998-12-24 2002-06-17 日本電気株式会社 Cdma方式における受信装置
EP1241817A4 (en) * 2000-10-06 2003-01-22 Yozan Inc RECEIVER

Also Published As

Publication number Publication date
US20010043643A1 (en) 2001-11-22
US7042931B2 (en) 2006-05-09

Similar Documents

Publication Publication Date Title
US6459883B2 (en) Generic finger architecture for spread spectrum applications
JP4268712B2 (ja) Ds−cdmaシステムにおいて干渉抑圧のための通信装置および方法
KR100220140B1 (ko) 씨디엠에이 전송 시스템의 확산 스펙트럼 코드를 초기 동기시키 기 위한 장치 및 방법
EP0932263A2 (en) Method for finger assignment in CDMA rake-receiver
JP3447897B2 (ja) Cdma無線通信装置
JP3428637B2 (ja) Cdma受信機のマルチパス検出方法および回路
EP3375227B1 (en) Concurrent multi-radio receiver
KR100361408B1 (ko) Cdma 통신을 위한 동기포착회로
KR100355270B1 (ko) 시분할 방법을 이용하는 핑거와, 이를 구비한 레이크 수신기
EP1296462B1 (en) Radio reception apparatus and radio reception method
EP1229667A2 (en) Selection of multiple propagation paths by successive removal and detection of high autocorrelations
US6934553B2 (en) Receiving unit, receiving method and semiconductor device
US6959053B2 (en) Method and apparatus for searching for a pre-defined code in a bit stream
JP2001326584A (ja) パス検出方式と受信装置
JP3485498B2 (ja) Cdma用受信装置及びそのパス探索方法
JP3869674B2 (ja) スペクトラム拡散通信用スライディングコリレータ
US7586980B2 (en) Apparatus for coherent combining type demodulation in communication system and method thereof
JP2991236B1 (ja) 直接拡散受信デ―タの誤り推定装置および直接拡散受信装置
JP4153616B2 (ja) スペクトラム拡散通信装置
JP2002164812A (ja) スペクトラム拡散通信用パスサーチ回路
JP3476009B2 (ja) Cdma通信システムにおける移動局及びそのフィンガー割り当て方法
JP3824482B2 (ja) Cdma受信装置
JP3926366B2 (ja) スペクトラム拡散レイク受信機
JP3478488B2 (ja) Cdma用受信装置及びそのパス探索方法
JP4142259B2 (ja) Rake受信装置およびその方法