DE4226952A1 - Rahmen-Synchronisierer für Telemetrie-Systeme - Google Patents
Rahmen-Synchronisierer für Telemetrie-SystemeInfo
- Publication number
- DE4226952A1 DE4226952A1 DE19924226952 DE4226952A DE4226952A1 DE 4226952 A1 DE4226952 A1 DE 4226952A1 DE 19924226952 DE19924226952 DE 19924226952 DE 4226952 A DE4226952 A DE 4226952A DE 4226952 A1 DE4226952 A1 DE 4226952A1
- Authority
- DE
- Germany
- Prior art keywords
- frame
- data
- telemetry
- coupled
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft einen Rahmen-Synchronisierer für Te
lemetrie-Systeme nach dem Oberbegriff des Anspruchs 1.
Mittels eines Rahmen-Synchronisierers werden beispielsweise
von einem Satelliten stammende, seriell ankommende Teleme
trie-Daten synchronisiert, anschließend rahmenweise erfaßt
und zur weiteren Verarbeitung und Anzeige einem Rechner,
beispielsweise einem Personal-Computer (PC) zugeführt. Für
eine Synchronisation der Telemetrie-Daten wird eine frei
wählbare, aus 16 bis zu 64 Bit bestehende Bitkombination als
sogenanntes Synchronisierwort spezifiziert. Dieses Synchro
nisierwort wird in einem Telemetrie-Datenstrom in regelmäßi
gen, frei wählbaren Abständen wiederholt. Die Anzahl der Da
tenbits vom Beginn eines Synchronisierwortes an bis zum Be
ginn des nächsten Synchronisierwortes ist als Rahmenlänge
definiert und stellt den Dateninhalt eines Rahmens dar.
Bisher auf diesem Gebiet eingesetzte Rahmen-Synchronisierer,
beispielsweise ein Rahmen-Synchronisierer PCM15-320 der Fir
ma ITAS können einen seriellen PCM-Datenstrom mit Raten zwi
schen 5 Bit/s bis 15 MBit/s annehmen und verarbeiten. Hierbei
gibt der Rahmen-Synchronisierer parallel formatierte Daten
mit 32 Bit und einer 16 Bitmarke für eine Weiterverarbeitung
und Anzeige an einen hochschnellen Telemetrie-Bus. Ferner
ist ein PCM-Decommutator, Modell 4411C, der Firma Berg
Systems International bekannt, welcher voll programmierbar
ist und mit Datenraten von bis 5 MBit/s arbeitet.
Bei beiden Geräten ist deren diskreter Aufbau als nachteilig
anzusehen, da beide Geräte zu viele einzelne, integrierte
Schaltkreise (IC′s) aufweisen. Obendrein ist der Aufbau die
ser Geräte sehr komplex, da fast alle möglichen Betriebsar
ten durch Hardware realisiert sind, auch wenn in zahlreichen
Anwendungsfällen nur Teilfunktionen benötigt werden. Auf
grund ihres diskreten, komplexen Aufbaus sind diese Rahmen-
Synchronisierer-Baugruppen entsprechend teuer.
Der Erfindung liegt daher die Aufgabe zugrunde, einen mit
einer Bitrate von 2 MBit/s und höher betreibbaren Rahmen-Syn
chronisierer mit einem stark reduzierten Hardware-Aufwand zu
schaffen. Gemäß der Erfindung ist dies bei einem Rahmen-Syn
chronisierer für Telemetrie-Systeme nach dem Oberbegriff des
Anspruchs 1 durch die Merkmale in dessen kennzeichnenden
Teil erreicht. Vorteilhafte Weiterbildungen sind Gegenstand
der auf den Anspruch 1 unmittelbar oder mittelbar rückbezo
genen Unteransprüche.
Bei dem erfindungsgemäßen Rahmen-Synchronisierer sind durch
die Verwendung eines hochintegrierten Hardware-Bausteins der
Hardware-Aufwand und damit auch die Kosten eines solchen
Rahmen-Synchronisierers auf ein Minimum herabgesetzt. Auf
grund des verwendeten hochintegrierten Hardware-Bausteins
können Hardware-Funktionen durch eine entsprechende Program
mierung an die jeweils unterschiedlichsten Aufgabenstellun
gen angepaßt werden. Ferner lassen sich Statusfunktionen,
wie beispielsweise ein Verifizieren, Anzeigen, Prüfen u.ä.
in die Software eines Steuerrechners, beispielsweise eines
Personal-Computers (PC) verlagern und durch diese Software
kontrollieren; hierdurch ist dann eine weitere flexible An
passung an die unterschiedlichen Aufgabenstellungen ermög
licht.
Gemäß einer besonders vorteilhaften Weiterbildung der Erfin
dung können Telemetrie-Daten aus einem Daten-Zwischenspei
cher, beispielsweise in Form von zwei FIFO′s des Rahmen-Syn
chronisierers über eine PC-Port-Adresse mittels eines spezi
ellen Block-Transfer-Befehls der PC-Zentraleinheit (CPU)
transferiert werden, wobei die Weiterschaltung der Zwischen
speicher- bzw. FIFO-Adressen automatisch durch jedes Daten
lese-Signal erfolgt. Hierdurch ist eine sehr hohe Teleme
trie-Daten-Transferrate erreichbar, welche sich automatisch
an eine Personal-Computer-/Bus-Taktfrequenz des verwendeten
Personal-Computers anpaßt. Noch dazu kann bei dem erfin
dungsgemäßen Rahmen-Synchronisierer diese Datenrate um einen
Faktor 2 bzw. 4 gesteigert werden, da das PC-Interface pro
blemlos von 8 Bit auf 16 bzw. 32 Bit erweitert werden kann.
Gemäß einer vorteilhaften Weiterbildung der Erfindung kann
eine Telemetrie-Daten-Teilmenge mittels eines sogenannten
Sofortanzeige-(Quick-Look)-Überwachungsprogramms ON LINE
kontrolliert werden. Hierbei ist es dann durch ein Steuern
mittels Funktionstasten jederzeit möglich, jedes beliebige
Datenbit bzw. -byte eines Telemetrie-Daten-Rahmens in die
Sofort-Überwachungsanzeige zu übernehmen, ohne daß dabei der
ON-LINE-Betrieb unterbrochen werden muß.
Bei dem erfindungsgemäßen Rahmen-Synchronisierer ist der
Hardware-Aufwand ausgesprochen gering gehalten, und alle Pa
rameter, wie beispielsweise das Synchronisierwort, das Mas
ken-Wort, die Rahmenlänge usw., werden, abgesehen von der
PC-Ein-/Ausgabe-Basisadresse, per Software eingestellt.
Hierdurch ist der erfindungsgemäße Rahmen-Synchronisierer in
den unterschiedlichsten Applikationen verwendbar, wobei je
weils nur die Baugruppen-Parameter zu ändern sind.
Dieses hohe Maß an Flexibilität läßt sich noch durch den
Einsatz eines vor Ort programmierbaren ASIC-(FPGA)Chip MAX
5128 der Firma ALTERA ergänzen und damit zusätzlich erhöhen.
Dieses FPGA-Chip enthält außerdem die für die interne Ver
bindung erforderliche Logik (GLUE Logik) und kann aufgrund
der Programmierbarkeit seiner Hardware an die unterschied
lichsten Hardware-Anforderungen angepaßt werden, ohne daß
das Layout der Baugruppe geändert werden muß. Wie bereits
erwähnt, erfolgen hierbei alle Statusanzeigen der Hardware,
wie beispielsweise Suchen, Verifizieren, Anzeigen, Prüfen,
usw., gesteuert durch die Software auf dem Bildschirm.
Für den Betrieb und die Einstellung aller Parameter des er
findungsgemäßen Rahmen-Synchronisierers sind zwei leistungs
fähige Programme vorgesehen. Mit dem ersten Programm, einem
Parameter-Eingabe-Programm, werden alle Konfigurations-Para
meter menü-gesteuert festgelegt und dann in einer Parameter-
Datendatei abgelegt. In dem zweiten Programm, einem Be
triebsprogramm, werden die Daten der Parameter-Datei zur An
steuerung des Rahmen-Synchronisierers verwendet. Dieses Be
triebsprogramm muß für jede Anwendung gesondert und damit
neu angepaßt werden, da die jeweilige Aufgabenstellung von
Projekt zu Projekt sehr unterschiedlich ist. Das gemäß der
Erfindung verwendete Betriebsprogramm ist als ein Sofortan
zeige-(Quick-Look)-Überwachungsprogramm ausgelegt.
Aufgrund der ausgesprochen hohen Integrationsdichte der
Hardware, was durch die Verwendung von programmierbarer
Chip-Technologie ermöglicht ist, ist der erfindungsgemäße
Rahmen-Synchronisierer für den universellen Einsatz in her
kömmlichen Personal-Computern konzipiert, wobei durch die
Verwendung eines Personal-Computers des Typs "INTEL 486/33
MHz plus Cache" ohne weiteres hohe Telemetrie-Datenraten bis
zu 2 MBit/s realisierbar sind. Ferner erfolgt aufgrund der
automatischen Synchronisierung der Hardware, was auch für
nur teilweises Auslesen der Telemetrie-Daten oder auch nur
bei jedem n-ten Rahmen gilt, generell kein Systemabsturz.
Da bei dem erfindungsgemäßen Rahmen-Synchronisierer jeweils
alle Telemetrie-Rahmendaten eingelesen werden, kann jedes
Bit oder Byte eines Telemetrie-Rahmens ausgewertet werden,
so daß sich komplizierte Subkommutierungen bei dem erfin
dungsgemäßen Rahmen-Synchronisierer erübrigen. Aufgrund der
hohen Integrationsdichte des erfindungsgemäßen Rahmen-Syn
chronisierers sowie durch eine Verarbeitung von Telemetrie-
Datenraten von 2 MBit/s und höher sowie der Verwendung als
zusätzliche Add-On-Baugruppe in jedem Personal-Computer ist
der Einsatz dieser Baugruppe im Rahmen eines Technologie-
Transfers auch im kommerziellen, industriellen Bereich gege
ben.
Nachfolgend wird die Erfindung anhand von bevorzugten Aus
führungsformen unter Bezugnahme auf die anliegenden Zeich
nungen im einzelnen erläutert. Es zeigt
Fig. 1 in Form eines schematisierten Blockdiagramms
ein Funktionsdiagramm eines Rahmen-Synchroni
sierers gemäß der Erfindung, und
Fig. 2 ein vereinfachtes Status-Diagramm für den
Rahmen-Synchronisierer nach Fig. 1.
Die Arbeitsweise des erfindungsgemäßen Rahmen-Synchronisie
rers wird nachstehend anhand des in Fig. 1 in Form eines
schematischen Blockdiagramms wiedergegebenen Funktionsdia
gramms erläutert. Die in Fig. 1 schematisch wiedergegebene
Hardware des erfindungsgemäßen Rahmen-Synchronisierers RS
ist über ein PC-Interface 1 und einen PC-Bus mit einem nicht
näher dargestellten Personal-Computer (PC) beispielsweise
dem vorstehend erwähnten PC des Typs INTEL 486/33 MHz plus
Cache verbunden. Über dieses PC-Interface 1 werden alle
Kommandos, Zustandssignale und Daten transportiert, wobei
deren Steuerung über ein herkömmliches Treiberprogramm er
folgt. Hierbei kann die Übertragungsrate der Daten bis zu
700 kByte/s betragen; sie ist jedoch im wesentlichen von der
Leistungsfähigkeit des PC-Bus sowie von der Taktfrequenz der
Zentraleinheit (CPU) des Personal-Computers abhängig.
Über eine dem PC-Interface 1 nachgeordnete Ausgabeeinheit 2
wird eine auf einem Chip untergebrachte Korrelatoreinheit
12, welche nachstehend noch im einzelnen beschrieben wird,
mit dem Synchronisierwort, Masken-Wort und einem positiven
Schwellenwert geladen. Ein Rahmenlängen-Register 8 und
Schwellenwert-Register 6 und 9, deren Funktion nachstehend
ebenfalls noch im einzelnen beschrieben werden, werden eben
falls über die Ausgabeeinheit 2 geladen, von welcher aus al
le Steuersignale, wie Rücksetzen, Multiplexer-Anwahl, usw.
ausgegeben werden.
Über eine dem PC-Interface 1 ebenfalls zugeordnete Eingabe
einheit 3 werden Zustands-Informationen oder Rahmendaten in
der nachstehend näher beschriebenen Weise eingelesen. Über
einen Multiplexer (MUX) 4 werden die Zustandssignale oder
Datenleitungen von zwei nachstehend noch beschriebenen FIFO-
Zwischenspeichern 14 und 15 zu der Eingabeeinheit 3 durchge
schaltet. Hierbei erfolgt die Anwahl durch ein von der Aus
gabeeinheit 2 abgegebenes Bit.
Das Rahmenlängen-Register 8 und die Schwellenwert-Register
6 und 9 werden, wie aus Fig. 1 zu ersehen ist, über die Aus
gabeeinheit 2 seriell geladen. Hierbei enthalten die Schwel
lenwert-Register 6 und 9 eine positive und eine negative
Bit-Fehlerrate für das Synchronisierwort. Das positive
Schwellenwert-Register 9 dient dabei nur als ein Zwischen
speicher für den Schwellenwert, welcher dann parallel an die
Korrelatoreinheit 12 übertragen wird.
Dem Schwellenwert-Register 6 ist ein Vergleicher 7 für das
invertierte Synchronisationsmuster (M-Vergleicher) nachge
schaltet, welcher einen negativen Schwellenwert von dem
Schwellenwert-Register 9 mit dem tatsächlichen Bitwert der
Korrelatoreinheit 12 vergleicht. Ist dieser Wert kleiner als
der negative Schwellenwert von dem Schwellenwert-Register 6,
dann wird ein negatives Synchronisier-Signal-(SYNC) an eine
Steuerlogik 5 abgegeben.
Ferner ist noch ein Rahmenlängen-Zähler 11 vorgesehen, in
welchem die Anzahl an Datenbytes von Synchronisier- zu Syn
chronisierwort bzw. dem n-ten Synchronisierwort gezählt wer
den. Dem Rahmenlängen-Zähler 11 ist ein Vergleicher 10 zu
geordnet, in welchem der Zählerstand in dem Rahmenlängen-
Zähler 11 mit demjenigen des Rahmenlängen-Registers 8 ver
glichen wird. Wenn dieser Stand gleich ist, wird ein ent
sprechendes Signal an die Steuerlogik 5 abgegeben.
Die Korrelatoreinheit 12 besteht aus einem hochintegrierten
Korrelator-Chip TRW 2023 der Firma Western Digital, welches
ein positives Synchronisier-Signal (+SYNC ) erzeugt, wenn
das Synchronisierwort unter Berücksichtigung des Maskenworts
sowie des Schwellenwertes mit dem durchlaufenden Datenstrom
identisch ist. Hierbei wird der Vergleich nach jedem Daten
bit erneut durchgeführt. Die Daten und der Takt können dabei
direkt oder über Inverter 16 negiert der Korrelatoreinheit
12 zugeführt werden.
Die Ausgangsdaten der Korrelatoreinheit 12 und der negierte
Takt werden in einem Seriell-Parallel-Wandler 13 von seriell
ankommenden Daten in 8 Bit-Datenbytes umgewandelt und dann
in einen der nachgeordneten, ausgewählten Zwischenspeicher
in Form von FIFO-Speichern 14 und 15 übernommen. Die beiden
FIFO-Speicher 14 und 15 dienen in einem Wechselpuffer-Be
trieb als Rahmen-Zwischenspeicher. Während ein FIFO-Spei
cher, z. B. 14, mit ankommenden Rahmendaten gefüllt wird, wird
der andere FIFO-Speicher 15, welcher den vorhergehenden Rah
men enthält, ausgelesen. Bei dem erfindungsgemäßen Rahmen-
Synchronisierer reicht für die FIFO-Zwischenspeicher 14 und
15 eine Speicherkapazität von 4 kByte aus, womit Rahmenlän
gen von bis zu 32 768 aufgenommen werden können.
In der Steuerlogik 5 werden alle erforderlichen Steuersigna
le erzeugt bzw. verarbeitet, und zwar die Signale Rückset
zen, Anzeige-Rücksetzen, Umschalten zwischen den beiden
FIFO-Speichern 14 und 15, Kennung Suchen/Verifizieren, Ver
riegeln, Umschalten von Zustandsdaten für den Multiplexer 4,
sowie Zeitsteuersignale, welche in Abhängigkeit von dem an
kommenden Takt erzeugt werden, sowie alle übrigen Steuer-
und Kontrollsignale.
In Fig. 2 ist im einzelnen ein vereinfachtes Zustandsdiagramm
für den in Fig. 1 als schematisches Blockschaltbild wiederge
gebenen Rahmen-Synchronisierer RS dargestellt. In Fig. 2 sind
die folgenden Bedingungen eingetragen:
21 Start
22a Synchronisationsmuster gefunden
22b Synchronisationsmuster nicht gefunden
23a Rahmenlänge ist korrekt
23b Rahmenlänge ist nicht korrekt
24a Wiederholungszähler ist abgelaufen (Maximalwert ist erreicht!)
24b Wiederholungszähler ist nicht abgelaufen (Maximalwert ist noch nicht erreicht!)
24c Wiederholungszähler wird auf Anfangswert zurückge setzt
25 Rücksetzen (bei jedem Zustand möglich)
21 Start
22a Synchronisationsmuster gefunden
22b Synchronisationsmuster nicht gefunden
23a Rahmenlänge ist korrekt
23b Rahmenlänge ist nicht korrekt
24a Wiederholungszähler ist abgelaufen (Maximalwert ist erreicht!)
24b Wiederholungszähler ist nicht abgelaufen (Maximalwert ist noch nicht erreicht!)
24c Wiederholungszähler wird auf Anfangswert zurückge setzt
25 Rücksetzen (bei jedem Zustand möglich)
Nach dem Einschalten wird der Rahmen-Synchronisierer RS mit
den notwendigen Parametern versorgt. Hierauf wird dann der
Zustand INITIALISIERT angenommen. Sobald der START-BEFEHL
gegeben ist, wird von INITIALISIERT auf SUCHEN (SEARCH)
übergegangen.
Wird das Synchronisations-Muster nicht gefunden, dann wird
weiter im Zustand SUCHEN geblieben, d. h. es wird weiter ge
sucht. Sobald das Synchronisations-Muster erstmalig gefunden
wird (22a) wird von dem Zustand SUCHEN auf den Zustand VERI-
FIZIEREN (VERIFY) übergegangen und gleichzeitig wird der
Wiederholungszähler auf den Anfangswert gesetzt (24c). Wird
das Synchronisations-Muster im Zustand VERIFIZIEREN nach
einer korrekten Rahmenlänge gefunden, ist jedoch der Wieder
holungszähler noch nicht abgelaufen, so wird im Zustand
VERIFIZIEREN geblieben; hierbei wird der Wiederholungszähler
hochgezählt. Wenn das Synchronisations-Muster im Zustand
VERIFIZIEREN nach korrekter Rahmenlänge gefunden wird (22a)
und der Wiederholungszähler abgelaufen ist (24a), wird von
dem Zustand VERIFIZIEREN auf den Zustand VERRIEGELN (LOCK)
übergegangen.
Wird das Synchronisationsmuster nicht wiedergefunden (22b),
wird von dem Zustand VERIFIZIEREN auf den Zustand SUCHEN
übergegangen. Das bedeutet, das SUCHEN wird wieder von neuem
aufgenommen. Wenn das Synchronisations-Muster im Zustand
VERRIEGELT nach korrekter Rahmenlänge gefunden wird, wird
weiterhin im Zustand VERRIEGELT verblieben, was dem normalen
Betrieb entspricht.
Wenn das Synchronisations-Muster im Zustand VERRIEGELT nicht
gefunden wird, d. h. wenn die Fehlerzahl zu hoch oder die
Rahmenlänge nicht korrekt ist, wird von dem Zustand VERRIE
GELT auf den Zustand PRÜFEN (CHECK) übergegangen und der
Wiederholungszähler wird auf den Anfangswert gesetzt (24c).
Wenn das Synchronisationsmuster im Zustand PRÜFEN nach kor
rekter Rahmenlänge gefunden wird, und der Wiederholungszäh
ler nicht abgelaufen ist, wird im Zustand PRÜFEN verblieben
und der Wiederholungszähler wird hochgezählt. Sobald das
Synchronisations-Muster im Zustand PRÜFEN nach korrekter
Rahmenlänge nicht gefunden wird (22b) und der Wiederholungs
zähler abgelaufen ist (24a), wird dem Zustand PRÜFEN auf den
Zustand VERRIEGELT (LOCK) übergegangen. Wenn das Synchroni
sations-Muster wieder nicht gefunden wird, wird vom Zustand
PRÜFEN auf den Zustand SUCHEN zurückgegangen. Das bedeutet,
das SUCHEN wird von neuem wieder aufgenommen.
Nunmehr werden die Software-Programme, welche zum Betrieb
des Rahmen-Synchronisierers erforderlich sind, kurz be
schrieben. Einige zeitkritische Routinen werden noch in
einer Maschinensprache eingefügt und ermöglichen somit eine
erzielbare, kontinuierliche Leistung von 2 MBit/s für Tele
metrie-Daten auf einem Personal-Computer. Insgesamt werden
für den Betrieb drei Programme benötigt.
Mit dem ersten Programm, einen menü-gesteuerten Parameter-
Eingabe-Programm, werden alle benötigten Konfigurations-Pa
rameter des Rahmen-Synchronisierers festgelegt, wie bei
spielsweise Modul-Ein-/Ausgabe-Adresse, Synchronisier- und
Maskenwort, Rahmenlänge, falsches Bit, Verifizierzähler,
Prüfzähler, Taktpolarität, Takt- und Synchronwort-Polarität
u. ä. Alle benötigten Funktions-Parameter werden dann in
einer Parameterdatei abgelegt. Hierbei ist die Synchroni
sierwort-Polarität ein spezieller Betriebsmode, welcher be
wirkt, daß, wenn sich die Synchronisierwort-Polarität ne
giert, was durch Phasenverschiebungen usw. bedingt ist,
automatisch die nachfolgenden Daten invertiert werden, wo
durch das nächste Synchronisierwort wieder positiv wird.
Das zweite Programm, das Parameter-Initialisierungs-Programm
transferiert alle die zum Betrieb des Rahmen-Synchronisie
rers notwendigen Parameter in die entsprechenden Register
der jeweiligen Baugruppe. Hierzu werden die in der Parame
ter-Datendatei abgelegten Konfigurationsdaten bzw. -parame
ter verwendet.
Das dritte Programm, ein Rahmen-Synchronisation-Betriebspro
gramm muß, wie eingangs bereits ausgeführt, für jede Anwen
dung gesondert angepaßt werden, da die Aufgabenstellung von
Projekt zu Projekt häufig sehr unterschiedlich ist. Bei Ver
arbeitungs-Anwenden von Telemetrie-Daten kann jedoch die
Programm-Struktur verwendet werden, wie sie in dem verein
fachten Status-Programm aufgezeigt ist. Hierdurch wird die
individuelle Programm-Anpassung erheblich erleichtert, da
nur der Programmteil der Datenverarbeitung des "Verarbei
tungs-Moduls" ausgetauscht bzw. geändert werden muß.
Mit einem Sofortanzeige-(QUICK-LOOK-)Überwachungsprogramm
ist eine selektive "ON-LINE-Darstellung" von Daten-Bits/Bytes
eines Telemetrie-Daten-Rahmens ermöglicht. Hierzu sind bei
spielsweise vier Anzeigemodus erforderlich, welche alle in
beispielsweise vier Bereiche gegliedert sind, nämlich einen
Parameter-Datei-Namen, ein Synchronisierwort, eine Rahmen
länge sowie Datum und Zeit.
In einem Data-Control-Anzeigebereich werden ausgewählte Da
tenbits eines jeden Telemetrie-Rahmens ON-LINE, und zwar ma
ximal 10 Datenbytes gleichzeitig dargestellt. Hierbei kann
jede angezeigte Datenbyte-Nummer sowie die zugehörige Byte-
Maskierung, ohne daß die laufende Telemetrie-Daten-Verarbei
tung unterbrochen wird, jederzeit mittels Funktionstasten
geändert werden. Hierbei kann die Darstellung der Daten in
Abhängigkeit vom Anzeigemodus erfolgen und aus einer Kombi
nation verschiedener für zweckmäßig erachteter Möglichkeiten
bestehen.
Claims (3)
1. Rahmen-Synchronisierer für Telemetrie-Systeme, mit einem
Personal-Computer-(PC-)Interface, mit einer Ein-/Ausgabe-
Einheit, mit einer Steuerlogik mit Registern, einem Zähler
und einem Vergleicher, sowie mit einer Korrelatoreinheit,
dadurch gekennzeichnet, daß der Rahmen-Syn
chronisierer (RS) mit mindestens zwei zusätzlichen Datenzwi
schenspeichern (FIFO; 14, 15 ) als Wechselpuffer und einem
vorgeschalteten Serien-Parallel-Wandler (13) als ein hochin
tegrierter Hardware-Baustein ausgeführt ist, dessen Hardwa
re-Funktionen durch eine in einem zugeordneten Rechner (PC)
vorher vorgenommene Programmierung an den jeweiligen Appli
kationen entsprechende, unterschiedliche Aufgabenstellungen
anpaßbar sind, und wobei zahlreiche Zustandsinformationen
des Rahmen-Synchronisierers (RS) in den Steuerrechner (PC)
verlagert sind und von diesem aus kontrolliert werden.
2. Rahmen-Synchronisierer nach Anspruch 1, dadurch ge
kennzeichnet, daß alle Telemetrie-Daten eines Te
lemetrie-Rahmens aus den Datenzwischenspeichern (FIFO; 14,
15) über eine PC-Port-Adresse mittels eines speziellen
Block-Transfer-Befehls der PC-Zentraleinheit (CPU) in den
PC-Speicher transferiert werden, wobei die Weiterschaltung
der Zwischenspeicher-Adressen automatisch mit jedem Datenle
se-Signal erfolgt.
3. Rahmen-Synchronisierer nach Anspruch 1 und 2, dadurch
gekennzeichnet, daß eine Telemetrie-Daten-Teil
menge mittels eines Sofort-Anzeige-(Quick-Look)-Überwa
chungsprogramms ON-LINE kontrollierbar ist, wobei, durch
Funktionstasten gesteuert, jederzeit jedes beliebige Daten
bit oder -byte eines Telemetrie-Datenrahmens ohne ein Unter
brechen des ON-LINE-Betriebs in die Sofort-Überwachungsanzeige
zu übernehmen ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924226952 DE4226952A1 (de) | 1992-08-14 | 1992-08-14 | Rahmen-Synchronisierer für Telemetrie-Systeme |
DE9218806U DE9218806U1 (de) | 1992-08-14 | 1992-08-14 | Rahmen-Synchronisierer für Telemetrie-Systeme |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924226952 DE4226952A1 (de) | 1992-08-14 | 1992-08-14 | Rahmen-Synchronisierer für Telemetrie-Systeme |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4226952A1 true DE4226952A1 (de) | 1994-02-17 |
Family
ID=6465566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924226952 Withdrawn DE4226952A1 (de) | 1992-08-14 | 1992-08-14 | Rahmen-Synchronisierer für Telemetrie-Systeme |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4226952A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19955757A1 (de) * | 1999-11-19 | 2001-06-21 | Infineon Technologies Ag | Programmierbare Synchronisiereinheit für einen Signalempfänger |
DE10004874A1 (de) * | 2000-02-04 | 2001-08-30 | Infineon Technologies Ag | Einrichtung zur Durchführung von Suchprozeduren in einem Mobilfunkempfänger |
CN100377072C (zh) * | 2001-06-20 | 2008-03-26 | 飞思卡尔半导体公司 | 先进先出存储系统及其方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4038561A1 (de) * | 1990-10-02 | 1992-04-09 | F & O Elektronic Systems Gmbh | Verfahren zur getakteten korrelations- und signalverarbeitung mittels risc-prozessor fuer drahtlose empfaenger in von sendern ausgestrahlten digitalen rahmennetzen, mobilfunknetzen und gleichwertigen einrichtungen und vorrichtung hierzu |
-
1992
- 1992-08-14 DE DE19924226952 patent/DE4226952A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4038561A1 (de) * | 1990-10-02 | 1992-04-09 | F & O Elektronic Systems Gmbh | Verfahren zur getakteten korrelations- und signalverarbeitung mittels risc-prozessor fuer drahtlose empfaenger in von sendern ausgestrahlten digitalen rahmennetzen, mobilfunknetzen und gleichwertigen einrichtungen und vorrichtung hierzu |
Non-Patent Citations (2)
Title |
---|
Microcomputer Components, Data Catalog 1988, Peripheral Components and Memories, Siemens AG München * |
Microcomunications, Intel, 1990, Vol. I * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19955757A1 (de) * | 1999-11-19 | 2001-06-21 | Infineon Technologies Ag | Programmierbare Synchronisiereinheit für einen Signalempfänger |
US8064557B1 (en) | 1999-11-19 | 2011-11-22 | Infineon Technologies Ag | Programmable synchronization unit for a signal receiver |
DE10004874A1 (de) * | 2000-02-04 | 2001-08-30 | Infineon Technologies Ag | Einrichtung zur Durchführung von Suchprozeduren in einem Mobilfunkempfänger |
DE10004874C2 (de) * | 2000-02-04 | 2002-01-17 | Infineon Technologies Ag | Einrichtung zur Durchführung von Suchprozeduren in einem Mobilfunkempfänger |
US6650690B2 (en) | 2000-02-04 | 2003-11-18 | Infineon Technologies Ag | Device and system for carrying out search procedures in a mobile radio receiver |
CN100377072C (zh) * | 2001-06-20 | 2008-03-26 | 飞思卡尔半导体公司 | 先进先出存储系统及其方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3038639C2 (de) | Anordnung zur Datenübertragung zwischen einer Zentraleinheit und n E/A-Einheiten | |
DE3223658C2 (de) | System und Verfahren zur Umwandlung eines zwischenzeilenlosen Videosignals in ein Zwischenzeilenvideosignal | |
DE3689285T2 (de) | CRC-Rechenmaschinen. | |
DE69020652T2 (de) | Anordnung zur Synchronisierung von Datenrahmengruppen in einem seriellen Bitstrom. | |
DE69028253T2 (de) | Mikrocomputersystem mit Mikroprozessor-Rücksetzschaltung | |
DE2418653B2 (de) | Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten | |
DE3340919C2 (de) | ||
DE69020439T2 (de) | Anordnung zur Synchronisierung von Datenrahmengruppen in einem seriellen Bitstrom. | |
DE2748529A1 (de) | Ueberwachungsschaltung | |
DE2719531A1 (de) | Digitale logikschaltung zur synchronisierung einer datenuebertragung | |
DE102005019568B4 (de) | Speichereinrichtung, Verwendung derselben und Verfahren zur Synchronisation eines Datenwortes | |
DE60214411T2 (de) | Parallel/Seriell-Wandler | |
DE3639609A1 (de) | Einrichtung zur ueberpruefung von datenuebertragungsfehlern, insbesondere bei elektronischen registrierkassen | |
DE2821024B2 (de) | Signalgenerator zur Synthese von Fernseh-Prüfzeilensignalen | |
DE4226952A1 (de) | Rahmen-Synchronisierer für Telemetrie-Systeme | |
EP0692878A2 (de) | Übertragungssystem | |
DE3881621T2 (de) | Jitterregelung in digitalen uebertragungsstrecken. | |
DE60131807T2 (de) | Wandergenerator mit Vorrichtung zum willkürlichen Setzen der TDEV Maske | |
EP1721407A1 (de) | Schnittstellenvorrichtung und verfahren zur synchronisation von daten | |
EP1094610A1 (de) | Digitaler Phasenregelkreis | |
DE10260713A1 (de) | Digital steuerbarer Oszillator | |
EP0445884B1 (de) | Schaltungsanordnung zum Erzeugen einer vorgegebenen Anzahl Ausgangsimpulse | |
DE9218806U1 (de) | Rahmen-Synchronisierer für Telemetrie-Systeme | |
DE3843261A1 (de) | Schaltungsanordnung zur steuerung der phase eines taktsignals | |
DE4413013A1 (de) | Video-Interfacesystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |