JP4720658B2 - 同期検出回路およびマルチモード無線通信装置 - Google Patents

同期検出回路およびマルチモード無線通信装置 Download PDF

Info

Publication number
JP4720658B2
JP4720658B2 JP2006192449A JP2006192449A JP4720658B2 JP 4720658 B2 JP4720658 B2 JP 4720658B2 JP 2006192449 A JP2006192449 A JP 2006192449A JP 2006192449 A JP2006192449 A JP 2006192449A JP 4720658 B2 JP4720658 B2 JP 4720658B2
Authority
JP
Japan
Prior art keywords
unit
wireless communication
synchronization
synchronization detection
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006192449A
Other languages
English (en)
Other versions
JP2007053741A (ja
Inventor
謙太郎 宮野
克明 安倍
昭彦 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006192449A priority Critical patent/JP4720658B2/ja
Priority to PCT/JP2006/314236 priority patent/WO2007010923A1/ja
Priority to CN2006800256172A priority patent/CN101223702B/zh
Priority to US11/995,841 priority patent/US7907591B2/en
Publication of JP2007053741A publication Critical patent/JP2007053741A/ja
Application granted granted Critical
Publication of JP4720658B2 publication Critical patent/JP4720658B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0055—Synchronisation arrangements determining timing error of reception due to propagation delay
    • H04W56/0065—Synchronisation arrangements determining timing error of reception due to propagation delay using measurement of signal travel time
    • H04W56/007—Open loop measurement
    • H04W56/0075—Open loop measurement based on arrival time vs. expected arrival time
    • H04W56/0085—Open loop measurement based on arrival time vs. expected arrival time detecting a given structure in the signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、複数の無線通信方式に対応する同期検出回路およびマルチモード無線通信装置に関する。
従来、複数の無線通信方式に対応するマルチモード無線通信装置としては、例えば、特許文献１に記載されているようなものがあった。図２１は、特許文献１に記載された従来のマルチモード無線通信装置の構成を示す図である。
図２１において、マルチモード無線通信装置は、第１セルラー無線機１７０１と、第２セルラー無線機１７０２と、制御部１７０３とを有している。通常、マルチモード無線通信装置は第１セルラー無線機１７０１あるいは第２セルラー無線機１７０２のいずれか一方の無線通信方式によって通信しているときも、他方の無線通信方式での通信が可能か否かを常時チェックする必要があるため、二つの無線通信方式の無線機を有している。しかし、無線機が増えた分だけ消費電力も増加してしまう。これを解決するために、従来のマルチモード無線通信装置は、制御部１７０３が第１セルラー無線機１７０１と第２セルラー無線機１７０２に対する電源の投入と切断との制御を行うなどにより、消費電力の低減を実現していた。
特開２００３−１３４５６９号公報（第１２頁、図２）
しかしながら、上記従来の構成では、制御部が共有されてはいるものの、複数の無線通信方式に対応するために複数の無線機を有している。このため従来の構成では無線機の数が多くなれば回路規模が大きくなるとともに、制御部により無線機の電源の投入と切断とを制御したとしても消費電力も大きくなるという課題を有していた。
本発明は、このような従来の課題を解決するためになされ、その目的は装置の小型化と、消費電力の低減を図った同期検出回路およびマルチモード無線通信装置を提供することにある。
上記従来の課題を解決し上記目的を達成するために、本発明の同期検出回路は、第１の無線通信方式により受信した受信信号のサンプリング周波数を変換し第１のデジタル信号を出力する第１変換部と、第２の無線通信方式により受信した受信信号のサンプリング周波数を変換し第２のデジタル信号を出力する第２変換部と、第１のデジタル信号と第２のデジタル信号とを合成する加算部と、その加算部から出力される合成信号を遅延する遅延部と、その遅延された合成信号から、第１の無線通信方式による受信信号に対する同期のタイミング検出を行う第１同期検出部と、その遅延された合成信号から、前記第２の無線通信方式による受信信号に対する同期のタイミング検出を行う第２同期検出部とを有する。
本構成によれば、複数の無線通信システムに対して遅延部を共用することができるので、同期検出回路の小型・低消費電力化が可能になる。
また、本発明の同期検出回路は、第１変換部および第２変換部から前記加算部への入力を切り替えるスイッチをさらに有し、第１の無線通信方式あるいは第２の無線通信方式で通信を行っていない場合は、スイッチを制御することにより同期のタイミング検出を時分割で行うことを特徴としている。
本構成によれば、複数の無線通信システムに対して遅延部を共用することができるので、同期検出回路の小型・低消費電力化が可能になるとともに、精度の高いタイミング検出が可能になる。
また、本発明の同期検出回路は、第１変換部および第２変換部は、第１および第２の無線通信方式により受信信号をそれぞれ蓄積し、変換された第１および第２のデジタル信号を遅延部の数に応じて、それぞれタイミングを調整し、出力することを特徴としている。
本構成によれば、複数の無線通信システムに対して遅延部を共用することができ、必要性のあるときのみ低いサンプリング周波数で同期のタイミング検出を行うことができるので、同期検出回路の小型・低消費電力化が可能になる。
また、本発明の同期検出回路は、第２変換部で蓄積した第２のデジタル信号の全部と、あるいは終端からの一部と、同一のデジタル信号を蓄積するレプリカ蓄積部をさらに有し、
第２変換部から加算部へ第２のデジタル信号の出力が開始される直前に、そのレプリカ蓄積部が前回蓄積した第２のデジタル信号の加算部への出力を終了することを特徴としている。
本構成によれば、複数の無線通信システムに対して遅延部を共用することができ、同期検出回路の小型・低消費電力化が可能になる。また、本発明の同期検出回路は必要性のあるときのみ低いサンプリング周波数で同期のタイミング検出を行うことができ、また必要があるときのみ間欠的にサンプリングした受信信号のひとかたまりを、レプリカ蓄積した信号と連続して出力することで、スムーズに同期のタイミング検出を行うことができるので、精度の高いタイミング検出が可能になる。
また、本発明の同期検出回路は、第１同期検出部と第２同期検出部とが行う同期のタイミング検出は、そのサンプリング周波数に基づき、第１の無線通信方式あるいは前記第２の無線通信方式毎にあらかじめ規定された固有の係数と遅延されたデジタル信号の合成信号との相関演算結果に基づくことを特徴としている。
本構成によれば、同期を検出する対象信号が、両方の無線通信方式の合成信号であっても、同期のタイミング検出を行うことができる。
また、本発明の同期検出回路は、第１同期検出部および第２同期検出部で演算するビット数を合わせるビットシフト部をさらに有することを特徴としている。
本構成によれば、複数の同期検出部の演算の精度を合わせることで、より正確な同期検出が可能となる。
また、本発明のマルチモード無線通信装置は、同期検出部における遅延部を共用する同期検出回路を用いることを特徴としている。
本構成によれば、同期検出部における遅延部を共用する同期検出回路をマルチモード無線通信装置の同期検出回路として用いることで、マルチモード無線通信装置の小型化・低消費電力化が可能になる。
また、本発明のマルチモード無線通信装置は、相関演算結果に基づき無線通信の可否を判定するエリア判断部をさらに有する同期検出回路を用いることを特徴としている。
本構成によれば、複数の無線通信システムに対して遅延部を共用することで、マルチモード無線通信装置の小型化が可能になることのほかに、さらに相関演算の結果を用いることで、通信の可否も判定することが可能である。
また、本発明のマルチモード無線通信装置は、第１のデジタル信号を第１同期検出部からの同期タイミングに合わせて復調する第１信号処理部と、第２のデジタル信号を第２同期検出部からの同期タイミングに合わせて復調する第２信号処理部とを有し、エリア判断部が、無線通信不可と判定した場合に、無線通信不可と判定された無線通信方式のデジタル信号を復調する第１信号処理部あるいは第２信号処理部の電源を切断することを特徴としている。
本構成によれば、複数の無線通信システムに対して遅延部を共用することができ、通信が可能なシステムに対応したベースバンド信号処理部のみ動作させることができる。このため、マルチモード無線通信装置の小型化を実現できるとともに、低消費電力化が一層可能になる。
また、本発明のマルチモード無線通信装置は、第１のデジタル信号を第１同期検出部からの同期タイミングに合わせて復調する第１信号処理と第２のデジタル信号を第２同期検出部からの同期タイミングに合わせて復調する第２信号処理とのいずれか一方を含む処理を所定の条件で切り替えて行うソフトウェア信号処理部を有し、そのソフトウェア信号処理部は、エリア判断部が無線通信可能と判定した無線通信システムに対応する第１信号処理と第２信号処理のいずれか一方の信号処理を行うことを特徴としている。
本構成によれば、デジタル信号処理部を一つの信号処理部で構成できるので、マルチモード無線通信装置の小型・低消費電力化が可能になる。
また、本発明のマルチモード無線通信装置は、第１同期検出部と第２同期検出部の相関演算結果を比較することによって、ソフトウェア信号処理部の信号処理が第１信号処理と第２信号処理のいずれか一方に決定されることを特徴としている。
本構成によれば、デジタル信号処理部を一つの信号処理部で構成でき、また通信が可能なシステムに対応した信号処理部として動作させることができる。このため、マルチモード無線通信装置の小型・低消費電力化が可能になる。
本発明によれば、複数の無線システムの同期検出部における遅延部を共用できるため、装置の小型化と低消費電力化を実現した同期検出回路およびマルチモード無線通信装置を提供することができる。
以下、本発明の実施の形態について、図面を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるマルチモード無線通信装置１００の構成を示すブロック図である。
図１において、マルチモード無線通信装置１００は、第１のＲＦ受信部１１０と、第２のＲＦ受信部１１１と、第１のＡ／Ｄ部１１２と、第２のＡ／Ｄ部１１３と、同期検出部１２１と、第１信号処理部としての第１のベースバンド信号処理部１３０と、第２信号処理部としての第２のベースバンド信号処理部１３１とを有している。
第１のＲＦ受信部１１０と第１のＡ／Ｄ部１１２と第１のベースバンド信号処理部１３０とは、第１の無線通信方式による第１の無線システムの無線周波数信号を処理し、第２のＲＦ受信部１１１と第２のＡ／Ｄ部１１３と第２のベースバンド信号処理部１３１とは、第２の無線通信方式による第２の無線システムの無線周波数信号を処理する。
第１のＲＦ受信部１１０は、アンテナから入力された第１の無線システムの無線周波数信号を中間周波数のアナログ信号に変換して第１のＡ／Ｄ部１１２へ出力し、第１のＡ／Ｄ部１１２は、入力された前記アナログ信号をデジタル信号に変換して同期検出部１２１と第１のベースバンド信号処理部１３０へ出力する。
第２のＲＦ受信部１１１は、アンテナから入力された第２の無線システムの無線周波数信号を中間周波数のアナログ信号に変換して第２のＡ／Ｄ部１１３へ出力し、第２のＡ／Ｄ部１１３は、入力された前記アナログ信号をデジタル信号に変換して同期検出部１２１と第２のベースバンド信号処理部１３１へ出力する。
同期検出部１２１は、第１のＡ／Ｄ部１１２と第２のＡ／Ｄ部１１３に接続されており、第１のＡ／Ｄ部１１２から出力された第１の無線システムのデジタル信号と第２のＡ／Ｄ部１１３から出力された第２の無線システムのデジタル信号が入力されると、第１の無線システムのデジタル信号と第２の無線システムのデジタル信号の両信号に対して同期のタイミング検出を行う。
例えば、同期検出部１２１は、無線通信方式がＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交周波数分割多重）方式の場合、ガードインターバルの除去を行うためのタイミングを検出する機能を有し、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：符号分割多元接続）方式の場合、逆拡散を行うのに必要なシンボル、スロット、フレームのタイミングを検出する機能を有する。同期検出部１２１の検出した２つの無線通信方式に対するタイミングは、第１のベースバンド信号処理部１３０と第２のベースバンド信号処理部１３１にそれぞれ出力される。
第１のベースバンド信号処理部１３０は、第１のＡ／Ｄ部１１２から入力されたデジタル信号に対して、同期検出部１２１から入力されたタイミングに基づき復調処理などのデジタル信号処理を行う。第２のベースバンド信号処理部１３１は、第２のＡ／Ｄ部１１３から入力されたデジタル信号に対して、同期検出部１２１から入力されたタイミングに基づき復調処理などのデジタル信号処理を行う。
本実施の形態１では、第１の無線システムが第１の無線通信方式としてのＩＥＥＥ８０２．１１ａ方式により、第２の無線システムが第２の無線通信方式としてのＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−ＣｏｄｅＤｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：広帯域符号分割多元接続）方式による場合について説明する。
同期検出部１２１は、ＩＥＥＥ８０２．１１ａ方式による場合にはプリアンブル信号を用いて同期のタイミングを検出し、Ｗ−ＣＤＭＡ方式による場合には拡散符号を用いて同期のタイミングを検出する。ＩＥＥＥ８０２．１１ａ方式の基本的なサンプリング周波数に相当するサンプルレートは、２０［Ｍサンプル／秒］であり、Ｗ−ＣＤＭＡ方式の基本的なサンプリング周波数に相当するチップレートは３．８４［Ｍチップ／秒］であるので、マルチモード無線通信装置１００がＩＥＥＥ８０２．１１ａ方式で通信している場合と、Ｗ−ＣＤＭＡ方式で通信している場合とで、同期検出部１２１に入力されるデジタル信号のサンプリング周波数が異なる。
図２は、本実施の形態１におけるマルチモード無線通信装置の同期検出部１２１の構成を示すブロック図である。同期検出部１２１は、第１の無線通信方式により受信した受信信号のサンプリング周波数を変換しデジタル信号を出力する第１の変換部としての第１のレート変換部１２１５と、第２の無線通信方式により受信した受信信号のサンプリング周波数を変換しデジタル信号を出力する第２の変換部としての第２のレート変換部１２１６と、第１のレート変換部１２１５と第２のレート変換部１２１６とで受信信号からサンプリング周波数を変換されたデジタル信号を合成する加算部１２１４と、加算部１２１４から出力される合成信号を格納し遅延する複数の遅延素子（図中には、「Ｄ」と表記している）を縦続接続して構成された遅延部１２１３と、遅延部１２１３に格納され遅延された合成信号から、第１の無線通信方式による受信信号に対する同期のタイミング検出を行う第１同期検出部としての第１の無線システム用同期検出部１２１１と、遅延部１２１３に格納され遅延された合成信号から、第２の無線通信方式による受信信号に対する同期のタイミング検出を行う第２同期検出部としての第２の無線システム用同期検出部１２１２とを有している。なお、図中の「Ｄ」で表した複数の遅延素子から構成された遅延部１２１３は、互いに縦続接続されている。ただし、多数であるので、簡便のため図中には一部のみを表記している。以下の図面においても、遅延部１２１３は同様にして表記している。
第１の無線システム用同期検出部１２１１は、複数の乗算器からなる乗算部１２１１２と、加算部１２１１３とを有している。乗算部１２１１２は、重み係数１２１１１（図中には、ｂ０、ｂ１、・・・、ｂＭ−１（Ｍは正の整数）と表記している）と、遅延部１２１３に格納され、かつ重み係数１２１１１と対応する複数のデジタル信号とを乗算する。そして、これらの乗算の結果を加算部１２１１３に出力し、加算部１２１１３の加算結果は第１のベースバンド信号処理部１３０に出力される。第１の無線システム用同期検出部１２１１は、このような第１の無線システムに対する同期のタイミングを検出する相関演算を行う。なお、第１の無線システムがＩＥＥＥ８０２．１１ａ方式による場合には、重み係数１２１１１としては、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号を用いる。
第２の無線システム用同期検出部１２１２は、複数の乗算器からなる乗算部１２１２２と、加算部１２１２３とを有している。乗算部１２１２２は、重み係数１２１２１（図中には、ａ０、ａ１、・・・、ａＭ−１、・・・、ａＮ−１（Ｍ、Ｎは正の整数）と表記している）と、遅延部１２１３に格納され、かつ重み係数１２１２１と対応する複数のデジタル信号とを乗算する。そして、これらの乗算の結果を加算部１２１２３に出力し、加算部１２１２３の加算結果は第２のベースバンド信号処理部１３１に出力される。第２の無線システム用同期検出部１２１２は、このような第２の無線システムに対する同期のタイミングを検出する相関演算を行う。なお、第２の無線システムがＷ−ＣＤＭＡ方式による場合には、重み係数１２１２１としては、Ｗ−ＣＤＭＡ方式の拡散符号を用いる。重み係数１２１１１および１２１２１は、タップ係数としてあらかじめ用意する、あるいはメモリなどから読み出すように構成することも可能である。
本実施の形態１では、第１の無線システムがＩＥＥＥ８０２．１１ａ方式により、第２の無線システムがＷ−ＣＤＭＡ方式によるため、第１のレート変換部１２１５および第２のレート変換部１２１６は、サンプリング周波数を、両方式のサンプルレートあるいはチップレートの各々整数倍でかつ最小となる同じサンプリング周波数４８０［ＭＨｚ］にオーバーサンプリングして加算部１２１４へ出力する。すなわち、第１のレート変換部１２１５は、入力されたＩＥＥＥ８０２．１１ａ方式のデジタル信号を２４倍オーバーサンプリングして出力し、第２のレート変換部１２１６は、入力されたＷ−ＣＤＭＡ方式のデジタル信号を１２５倍オーバーサンプリングして出力する。
加算部１２１４は、これら２つのデジタル信号を合成して遅延部１２１３に出力する。図２のように構成した場合、同期検出部１２１は、合成信号のすべてのサンプルに対して相関演算を行う。すなわち、遅延部１２１３には、それぞれの無線通信方式のオーバーサンプリングされたデジタル信号が入力される。そして、第１の無線システム用同期検出部１２１１は、重み係数１２１１１として、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号を２４倍オーバーサンプリングした信号を用いる。また、第２の無線システム用同期検出部１２１２は、重み係数１２１２１として、Ｗ−ＣＤＭＡ方式の拡散符号を１２５倍オーバーサンプリングした信号を用いる。
このとき、重み係数１２１１１は、オーバーサンプリング数に相当する２４回連続で同じ値となるので、ｂ０〜ｂ２３、ｂ２４〜ｂ４７、・・・、ｂ２４×Ｋ〜ｂ２４×（Ｋ＋１）−１（Ｋは正の整数）は、それぞれ同じ値であり、重み係数１２１２１は、オーバーサンプリング数に相当する１２５回連続で同じ値となるので、ａ０〜ａ１２４、ａ１２５〜ａ２４９、・・・、ａ１２５×Ｌ〜ａ１２５×（Ｌ＋１）−１（Ｌは正の整数）もそれぞれ同じ値となる。例えば、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号が３２０［サンプル］で、Ｗ−ＣＤＭＡ方式用の拡散符号が２５６［チップ］の場合には、重み係数１２１１１および乗算部１２１１２は７６８０（＝３２０×２４）個、重み係数１２１２１および乗算部１２１２２は３２０００（＝２５６×１２５）個必要となる。また、遅延部１２１３は、２つの方式のうち、重み係数と乗算部の必要数が大きい方の個数分の３２０００個の遅延素子が必要となる。
第１の無線システム用同期検出部１２１１と、第２の無線システム用同期検出部１２１２は、図３のように構成することも可能である。図３は、本実施の形態１におけるマルチモード無線通信装置１００の相互相関型の演算により同期タイミング検出を行う同期検出部１２１の他の構成を示すブロック図である。
次に、図３の第１の無線システム用同期検出部１２１１および第２の無線システム用同期検出部１２１２が図２と異なる点について述べる。
図２では、第２の無線システム用同期検出部１２１２には、加算部１２１４の出力からの遅延なしの信号と、遅延部１２１３の全ての遅延素子の出力からの信号とが、並列に入力されている。また、第１の無線システム用同期検出部１２１１には、加算部１２１４の出力からの遅延なしの信号と、遅延部１２１３の複数の遅延素子の全てではなく縦続に連続する必要な段数までの遅延素子の出力からの信号のそれぞれとが、並列に入力されている。
それに対して、図３では、第２の無線システム用同期検出部１２１２へは、遅延部１２１３への加算部１２１４の出力からの信号が遅延なしで、そのまま入力されることは変わらない。しかし、全ての遅延素子の出力からの信号が入力されるのではなく、ある所定の遅延素子の個数をとばして、すなわち遅延素子の段数においては不連続な遅延素子の出力から、並列に信号が入力されている。
また、第１の無線システム用同期検出部１２１１には、遅延部１２１３への加算部１２１４の出力からの信号を遅延なしで、そのまま入力されることは変わらない。しかし、遅延部１２１３の複数の遅延素子の全てではなく縦続に連続する必要な段数までの遅延素子の出力から第２の無線システム用同期検出部１２１２での所定の個数とは一般的に異なる所定の遅延素子の個数をとばして、信号が並列に入力されている。このため重み係数１２１１１および１２１２１は、図中にはそれぞれ、ｂ0、ｂ１’、・・・、ｂＭ’−１、ａ０、ａ１’、・・・、ａＮ’−１（Ｍ’、Ｎ’は正の整数）と表記している。
図３のように、それぞれの無線システムの同期検出部１２１１および１２１２を構成する場合、同期検出部１２１は、すべてのサンプルに対しては相関演算を行わず、同期のタイミング検出に必要なサンプル分のみ行う。これにより、図２に示した構成に比べて、重み係数１２１１１、重み係数１２１２１、乗算部１２１１２および乗算部１２１２２の数を削減することが可能である。例えば、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号が３２０［サンプル］で、Ｗ−ＣＤＭＡ方式用の拡散符号が２５６［チップ］の場合には、遅延部１２１３は図２の場合と同様に３２０００個必要となる。しかし、重み係数１２１１１および乗算部１２１１２は、遅延部１２１３の遅延素子の２４個おきに３２０個を配置すればよい。同様にして、重み係数１２１２１および乗算部１２１２２は、遅延部１２１３の遅延素子の１２５個おきに２５６個を配置すればよい。
また、図２および図３は、同期のタイミング検出に相互相関型の演算を行う構成について示しているが、図４に示すように自己相関型の演算を行う構成も可能である。図４は、本実施の形態１におけるマルチモード無線通信装置１００の自己相関型の演算により同期タイミング検出を行う同期検出部１２１の構成を示すブロック図である。図４に示す構成は、乗算部１２１１４、１２１２４がそれぞれ第１の定遅延部１２１９、第２の定遅延部１２２０により一定期間遅延されたデジタル信号と加算部１２１４により合成されたデジタル信号とを乗算し相関（内積）演算する点が図２および図３の構成と異なる。なお、一定期間とは、それぞれの同期検出部で、相関検出に用いるそれぞれの無線システム用の既知信号の繰り返し周期に対応する時間に相当し、一般的にはそれぞれの一定期間は互いに異なるものである。また、相関（内積）演算したのち所定の期間にわたって平均化処理を行う第１の平均化部１２２１および第２の平均化部１２２２を備える点も、図２および図３の構成と異なる。なお、平均化処理を行う所定の期間は、相関検出に用いるそれぞれの無線システム用の既知信号の繰り返し周期に相当する時間に対応しており、一般的にはそれぞれの所定の期間は互いに異なるものである。
図４において、第１の定遅延部１２１９は、第１のレート変換部１２１５から出力されたデジタル信号をあらかじめ決められた一定期間遅延させて出力する。第２の定遅延部１２２０は、第２のレート変換部１２１６から出力されたデジタル信号を一定期間遅延させて出力する。第１の無線システムがＩＥＥＥ８０２．１１ａ方式により、第２の無線システムがＷ−ＣＤＭＡ方式によることから、第１の定遅延部１２１９および第２の定遅延部１２２０により遅延させる期間はあらかじめ決定されている。例えば、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号が３２０［サンプル］で、Ｗ−ＣＤＭＡ方式用の拡散符号が２５６［チップ］の場合には、第１の定遅延部１２１９は７６８０サンプル分遅延させ、第２の定遅延部１２２０は３２０００チップ分遅延させる。
乗算部１２１１４が第１の定遅延部１２１９により一定期間遅延されたデジタル信号と加算部１２１４から出力されるデジタル信号を掛け合わせたのち、第１の平均化部１２２１において、ある期間にわたって平均化処理することにより、第１の無線システム用同期検出部１２１１は第１の無線システムに対する同期のタイミングを検出する自己相関演算を行う。また、乗算部１２１２４が第２の定遅延部１２２０により一定期間遅延されたデジタル信号と加算部１２１４から出力されるデジタル信号を掛け合わせたのち、第２の平均化部１２２２において、ある期間にわたって平均化処理することにより、第２の無線システム用同期検出部１２１２は第２の無線システムに対する同期のタイミングを検出する自己相関演算を行う。図４のように構成することにより、図２および図３の構成に比べて同期のタイミング検出の精度は落ちるが、乗算部の数を減らすことができるので、同期検出部１２１は回路規模を小さくすることが可能である。なお、図４において乗算部１２１１４および乗算部１２１２４の出力は、上記のように、ある所定の区間にわたって平均化処理をする必要があるが、それぞれの出力は図１における第１のベースバンド信号処理部１３０および第２のベースバンド信号処理部１３１へ入力されたあと内部で平均化処理演算を行う構成も可能であり、この場合は２つの平均化部１２２１および１２２２が不要な構成としても実現可能である。
図５は、本実施の形態１におけるマルチモード無線通信装置１００のビットシフト型レート変換部を有する同期検出部１２１の構成を示すブロック図である。図５は、図２に示した構成に、さらに第１のビットシフト部１２１７と第２のビットシフト部１２１８とを有するものである。第１のビットシフト部１２１７および第２のビットシフト部１２１８は、入力されるデジタル信号のビットをシフトして出力する。例えば、第１の無線システムのデジタル信号が３２ビット演算用にビット幅が用意されており、第２の無線システムのデジタル信号が１６ビット演算用にビット幅が用意されている場合、第２のビットシフト部１２１８がデジタル信号を１６ビットシフトすることによって、加算部１２１４、乗算部１２１１２、乗算部１２１２２が３２ビットで演算することが可能になる。このように、同期検出部１２１は、第１同期検出部としての第１の無線システム用同期検出部１２１１および第２同期検出部としての第２の無線システム用同期検出部１２１２で演算するビット数を合わせるビットシフト部としての第１のビットシフト部１２１７と第２のビットシフト部１２１８とをさらに有するものである。これによって、第１の無線システムのデジタル信号と第２の無線システムのデジタル信号とのビット幅が異なる場合においても、同期検出部１２１は正しく同期タイミングを検出することができる。ただし、重み係数１２１１１および重み係数１２１２１をあらかじめ同じビット幅で用意する必要がある。
上記したように本実施の形態１におけるマルチモード無線通信装置１００の同期検出部１２１は、図２から図５に示した加算部１２１４において第１の無線システムのデジタル信号と第２の無線システムのデジタル信号とを合成し、２つの無線システムに対する同期のタイミング検出を同時に行う構成を有している。このようにデジタル信号を合成する場合、各無線システムのデジタル信号は相互にノイズ成分となるが、各無線システムの例えば同期検出用のプリアンブル信号、拡散符号などの既知信号と他の無線システムの受信信号とは相関が一般に低いため、同期のタイミング検出を行うことは可能である。このことから、マルチモード無線通信装置１００は、さらに、第１、第２の無線システムとは異なる無線システムのＲＦ受信部と、Ａ／Ｄ部と、ベースバンド信号処理部とを有することにより、３つ以上の無線通信方式のデジタル信号を合成することに対応してそれぞれの無線通信システムの同期検出を実現することも可能である。また別の方法として、待ち受け時など、ある無線システムで通信を行っていない等のように、通信が休止状態で、時間的に余裕がある場合は、時分割で第１の無線システムと第２の無線システムに対する同期のタイミング検出を行っても構わない。
図６は、本実施の形態１におけるマルチモード無線通信装置１００の時分割型レート変換部を有する同期検出部１２１の構成を示すブロック図である。図６が図２と異なるのは、同期タイミング検出を同時に行うか否かを制御する制御部１２０を有し、第１変換部としての第１のレート変換部１２１５および第２変換部としての第２のレート変換部１２１６から加算部１２１４への入力を切り替えるスイッチとしてのスイッチ１５０１とスイッチ１５０２をさらに有している点である。そして、通信を行っている第１の無線通信方式あるいは第２の無線通信方式が休止状態である場合に、スイッチ１５０１とスイッチ１５０２とを制御することにより、休止状態である第１の無線通信方式あるいは第２の無線通信方式の同期のタイミング検出を時分割で行うことが可能である。また、制御部１２０により制御されるスイッチ１５０１とスイッチ１５０２とにより、第１のレート変換部１２１５と第２のレート変換部１２１６からの出力を合成し同時に出力したり、時分割で別々に遅延部１２１３へ出力したりすることも可能である。このように時分割で出力することにより、一方の無線システムが通信を行っていない場合には、他方の無線システムに対してのノイズ成分がないことから、さらに精度の高い同期のタイミング検出が可能である。
さらに、図７に示すように、Ａ／Ｄ部から出力されるデジタル信号のサンプリング周波数を制御する制御部１４０を有する構成も可能である。図７は、本実施の形態１におけるマルチモード無線通信装置１００のＡ／Ｄ部直接制御型レート変換部を有する同期検出部１２１の構成を示すブロック図である。図７が図２と異なるのは、それぞれのＡ／Ｄ部の出力であるデジタル信号を、それぞれのレート変換部でサンプリング周波数を制御するかわりに、制御部１４０が第１のＡ／Ｄ部１１２と第２のＡ／Ｄ部１１３を直接制御しサンプリング周波数を変換するので、図２に示した同期検出部１２１の構成では必要であった第１のレート変換部１２１５と第２のレート変換部１２１６とが不要になる点である。
なお、本実施の形態１では、第１の無線システムおよび第２の無線システムは、ＩＥＥＥ８０２．１１ａ方式およびＷ−ＣＤＭＡ方式によるとしたが、これに限るものではない。また、２つの無線通信方式のサンプルレートあるいはチップレートも特に限定されるものではない。また、レート変換部は零挿入を行うものや、インターポレーションフィルタ、線形補間、ゼロ次ホールドなどで構成することが可能である。さらに、図５、図６、図７は、図２と同様にすべてのサンプルに対して相関演算を行う構成であるが、図３と同様に同期のタイミング検出に必要なサンプル分だけ相関演算を行う構成、あるいは図４と同様に自己相関を行う構成も可能である。
なお、上記したように、本実施の形態１におけるマルチモード無線通信装置１００は、第１同期検出部としての第１の無線システム用同期検出部１２１１と第２同期検出部としての第２の無線システム用同期検出部１２１２が行う同期のタイミング検出は、サンプリング周波数に基づき、第１の無線通信方式あるいは第２の無線通信方式毎にあらかじめ規定された固有のコード、つまり、重み係数と、遅延部１２１３に格納されたデジタル信号の合成信号との相関演算結果に基づくことを特徴としている。したがって、両方の無線通信方式の合成信号であっても、同期のタイミング検出を行うことができる。
以上のように本発明によれば、複数の無線通信システムに対して同期のタイミング検出用の遅延部を共用することができるので、本実施の形態１に係るマルチモード無線通信装置１００の回路規模を削減するとともに、消費電力の低減を図ることが可能になる。
（実施の形態２）
実施の形態１では、サンプリング周波数を、相異なる無線通信方式のサンプルレートあるいはチップレートの各々整数倍でかつ最小となる同じサンプリング周波数にしたが、本実施の形態２では、第１の無線システムと第２の無線システムそれぞれのサンプルレートあるいはチップレートのうちで、大きい方の整数倍をサンプリング周波数とする。なお、本実施の形態２も、実施の形態１と同様に、第１の無線システムがＩＥＥＥ８０２．１１ａ方式により、第２の無線システムがＷ−ＣＤＭＡ方式によるものとする。そこで、例えばサンプリング周波数はサンプルレートが大きい方に相当する第１の無線システムであるＩＥＥＥ８０２．１１ａ方式のサンプルレートの２０［Ｍサンプル／秒］を４倍した８０［ＭＨｚ］とする。
図８は、本発明の実施の形態２におけるマルチモード無線通信装置１００の同期検出部１２１の構成を示すブロック図である。図８において、同期検出部１２１に重み係数調整部１２３０を有している点が実施の形態１と異なる。
重み係数調整部１２３０は、サンプリング周波数が自己のサンプルレートの整数倍にならない場合に、その端数を調整するために重み係数の繰り返し回数を調整するものである。具体的には、重み係数１２１１１には、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号を４倍オーバーサンプリングした信号を用い、重み係数１２１２１はＷ−ＣＤＭＡ方式の拡散符号を約２１（≒８０／３．８４）倍オーバーサンプリングした信号を用いる。
すなわち、重み係数１２１１１の各要素は、要素番号が増加する向きに４回連続で同じ値となるので、ｂ０〜ｂ３、ｂ４〜ｂ７、・・・、ｂ４×Ｋ〜ｂ４×（ｋ＋１）−１（Ｋは正の整数）は、それぞれ同じ値となる。一方、重み係数１２１２１の各要素は、オーバーサンプリングのレート８０／３．８４が整数ではないので、要素番号が増加する向きに２０回あるいは２１回連続で同じ値となる。すなわち、ａ０〜ａ１９、ａ２０〜ａ４０、ａ４１〜ａ６１、・・・、ａＸ〜ａＸ＋１９、ａＸ＋２０〜ａＸ＋４０、・・・、ａＹ〜ａＹ＋２０（Ｘ、Ｙは正の整数）は、それぞれ同じ値となる。重み係数調整部１２３０はこの繰り返し回数を管理し、第２のシステムの重み係数が平均して８０／３．８４回連続となるように調整する。例えば、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号が３２０［サンプル］で、Ｗ−ＣＤＭＡ方式用の拡散符号が２５６［チップ］の場合には、重み係数１２１１１および乗算部１２１１２は１２８０（＝３２０×４）個、重み係数１２１２１および乗算部１２１２２は５３３３（≒２５６×８０／３．８４）個必要となる。また、遅延部１２１３は、数が大きいほうに合わせて５３３３個必要となる。
図９は、この場合の重み係数１２１２１の繰り返しの様子を示す図である。ここで、きりの良い数字を探すために、例えば６チップ分に必要な重み係数の個数を計算すると、６×８０／３．８４＝１２５となる。また２５６＝６×４２＋４であるので、６チップに相当する１２５と残り４チップ分に相当する８３とから、５３３３＝１２５×４２＋８３と計算できる。さらに１２５＝（２０＋２１＋２１＋２１＋２１＋２１）とできる。また８３＝（２０＋２１＋２１＋２１）とできる。すなわち重み係数全部のうち５２５０（＝１２５×４２）個で拡散符号２５２（＝６×４２）［チップ］を表現し、さらに重み係数の残り８３個で拡散符号４［チップ］を表現することで、拡散符号２５６［チップ］を表現するように構成されている。
なお、上記のように１チップあたりの係数のサンプル数に相当する個数が２０または２１で構成されている場合に、２０［サンプル／チップ］あるいは２１［サンプル／チップ］をどのように配置するかは特に問わない。あくまでも上記は一構成例でありこれに限定されるものではない。
また、第１の無線システム用同期検出部１２１１と、第２の無線システム用同期検出部１２１２は、実施の形態１の図３と同様に構成することも可能である。この場合、実施の形態１と同様に、すべてのサンプルに対しては、相関演算を行わず、同期のタイミング検出に必要なサンプル分のみ行う。これにより、重み係数１２１１１、重み係数１２１２１、乗算部１２１１２および乗算部１２１２２の数を削減することが可能である。例えば、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号が３２０［サンプル］で、Ｗ−ＣＤＭＡ方式用の拡散符号が２５６［チップ］の場合、遅延部１２１３は図８の場合と同様に５３３３個必要となる。しかし、重み係数１２１１１および乗算部１２１１２は遅延部１２１３の４個おきに３２０個配置すればよい。同様に、重み係数１２１２１および乗算部１２１２２は遅延部１２１３の２０あるいは２１個おきに２５６個配置すればよい。
さらに、本実施の形態２において、第２のＡ／Ｄ部１１３（図８には、図示せず）のサンプリング周波数と第２のレート変換部１２１６のサンプリング周波数とが整数倍の関係ではないので、第２のレート変換部１２１６の出力に不要な周波数成分が生じる。このため、図１０に示すように、第２のレート変換部１２１６と加算部１２１４の間に、第２のレート変換部１２１６の出力に対して不要な周波数成分を除去するフィルタ２２１７を挿入してもよい。図１０は、本実施の形態２におけるマルチモード無線通信装置１００の同期検出部１２１の他の構成を示すブロック図である。この構成によれば、不要な周波数成分の影響を軽減した相関演算が可能になる。また、不要な周波数成分を除去するために、第１および第２のレート変換部をインターポレーションフィルタとデシメーションフィルタとの組み合わせで構成することも可能である。
なお、本実施の形態２では、第１の無線システムおよび第２の無線システムは、ＩＥＥＥ８０２．１１ａ方式およびＷ−ＣＤＭＡ方式によるとしたが、これに限らず、また、レート変換部の構成も特に問わない。図５のようにデジタル信号のビットシフト機能を有するビットシフト型、図６のように加算部への入力を切り替える機能を有する時分割型、図７のようにデジタル信号のサンプリング周波数を制御する機能を有するＡ／Ｄ部直接制御型でレート変換部が構成されてもよい。
さらに、複数の無線システムのサンプルレートのうち、最も大きいサンプルレートあるいはチップレートの整数倍にサンプリング周波数を設定するのではなく、最も大きいもの以外のサンプルレートあるいはチップレートの整数倍、かつ、最も大きいサンプルレートあるいはチップレートよりも大きくなるようにサンプリング周波数を設定してもよい。また、最も大きいサンプルレートあるいはチップレートをそのままサンプリング周波数とすることも可能である。この場合、図１１に示すように、第１のレート変換部１２１５を省くことができる。例えば、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号が３２０［サンプル］で、Ｗ−ＣＤＭＡ方式用の拡散符号が２５６［チップ］の場合、重み係数１２１１１および乗算部１２１１２は３２０個、重み係数１２１２１および乗算部１２１２２は１３３３（＝２５６×２０／３．８４）個必要となる。また、遅延部１２１３は、数が大きいほうに合わせて１３３３個必要となる。この場合の重み係数１２１２１は図９で説明を行った方法と同じ考え方により、重み係数全部のうち１２５０（＝１２５×１０）個で拡散符号２４０（＝２４×１０）［チップ］を表現し、さらに重み係数の残り８３個で拡散符号１６［チップ］を表現することで、拡散符号２５６［チップ］を表現するように構成される。ここで例えば、１２５＝１９×５＋５×６、また８３＝１３×５＋３×６のようにそれぞれの係数のひとかたまりを、５［サンプル／チップ］、あるいは６［サンプル／チップ］で表現できる。
なお、上記のように１チップあたりの係数のサンプル数の相当する個数が５または６で構成されている場合に、５［サンプル／チップ］あるいは６［サンプル／チップ］をどのように配置するかは特に問わない。あくまでも上記は一構成例でありこれに限定されるものではない。
以上のように本実施の形態２におけるマルチモード無線通信装置１００によれば、複数の無線通信システムに対して同期のタイミング検出用の遅延部を共用することができるので、マルチモード無線通信装置１００の回路規模をさらに削減するとともに、さらなる消費電力の低減を図ることが可能になる。
（実施の形態３）
図１２は、本発明の実施の形態３におけるマルチモード無線通信装置１００の同期検出部３２１の構成を示すブロック図である。
図１２における同期検出部３２１が、図２に示す同期検出部１２１と異なるのは、図２の第１変換部としての第１のレート変換部１２１５および第２変換部としての第２のレート変換部１２１６の代わりに、第１変換部としての第１のバッファ部３２１５と第２変換部としての第２のバッファ部３２１６とを有している点と、第１のバッファ部と第２のバッファ部とへ出力を指示する制御部３２０をさらに有する点である。
制御部３２０は、同期のタイミング検出を行う必要が発生した場合、第１のバッファ部３２１５および第２のバッファ部３２１６に格納されているデジタル信号を出力するように、第１のバッファ部３２１５および第２のバッファ部３２１６に対して制御信号を出力する。
第１のバッファ部３２１５は、制御部３２０から入力される制御信号に基づき、同期のタイミング検出が完了するまで格納されていたデジタル信号を出力するとともに、第１のＡ／Ｄ部１１２（図１２には、図示せず）から入力されるデジタル信号を格納する。第２のバッファ部３２１６は、制御部３２０から入力される制御信号に基づき、同期のタイミング検出が完了するまで格納されていたデジタル信号を出力するとともに、第２のＡ／Ｄ部１１３（図１２には、図示せず）から入力されるデジタル信号を格納する。
なお、本実施の形態３においては、第１のバッファ部３２１５および第２のバッファ部３２１６は、クロックが共通であり、同じタイミングで動作するものとする。また、実施の形態１と同様に、第１の無線システムがＩＥＥＥ８０２．１１ａ方式により、第２の無線システムがＷ−ＣＤＭＡ方式によるとする。この場合、ＩＥＥＥ８０２．１１ａ方式のプリアンブル信号は、図１３に示すように、１０個のショートシンボル（ＳＳ０、・・・、ＳＳ９＝１６×１０［サンプル］）と、ロングシンボル用のガードインターバルと、２個のロングシンボル（ＬＳ０、ＬＳ１＝６４×２［サンプル］）とから構成される。同期のタイミング検出に必要な遅延部１２１３の個数は、同期検出用のプリアンブル信号の中のどのシンボルを使うかによって決まる。実施の形態１あるいは実施の形態２で行ったように、すべてのプリアンブル信号（３２０サンプル）を使うこともできるが、例えば、プリアンブル信号の中の、１つのロングシンボルのみを使うことも可能であり、その場合には、６４個である。
また、Ｗ−ＣＤＭＡ方式の拡散符号の符号長（時間方向の符号の繰り返しの長さ）は２５６であるので、同期のタイミング検出に必要な遅延部１２１３の個数は２５６個である。本実施の形態３においては、同期のタイミング検出に必要な遅延部１２１３の遅延素子の数は、第１の無線システムと第２の無線システムで必要とする遅延部の遅延素子の個数のうち、多い方に等しいので、同期検出部３２１は２５６個の遅延素子からなる遅延部１２１３と、６４個の要素からなる重み係数１２１１１および６４個の乗算器からなる乗算部１２１１２と、２５６個の要素からなる重み係数１２１２１および２５６個の乗算器からなる乗算部１２１２２とで構成することになる。
すなわち、本実施の形態３のおけるマルチモード無線通信装置１００は、第１変換部としての第１のバッファ部３２１５と第２変換部としての第２のバッファ部３２１６は、デジタル信号を蓄積するバッファであって、蓄積したデジタル信号を遅延部１２１３の数に応じてタイミングを調整し、出力するように構成されている。
ＩＥＥＥ８０２．１１ａ方式のサンプルレートは２０［Ｍサンプル／秒］であり、Ｗ−ＣＤＭＡ方式のチップレートは３．８４［Ｍチップ／秒］である。このため、第１のバッファ部３２１５と第２のバッファ部３２１６とが同じタイミングでそれぞれの格納しているデジタル信号を出力する場合、第２のバッファ部３２１６から出力されるデジタル信号は、第１のバッファ部３２１５から出力されるデジタル信号よりも（オーバーサンプリングしない）サンプル数（チップ数）が少なくなる。したがって、制御部３２０は、第２のバッファ部３２１６から出力されるデジタル信号がバースト状になるように第２のバッファ部３２１６を制御する。
例えば、遅延部１２１３の遅延素子の数と同じ２５６［チップ］のデジタル信号を連続で出力したあと、２５６［チップ］のデジタル信号が第２のバッファ部３２１６に格納されるまで出力を一定期間止めるといった制御が可能である。この場合、Ｗ−ＣＤＭＡ方式の２５６［チップ］が０．００００６６７（≒２５６／３．８４Ｍ）［秒］で第２のバッファ部３２１６に蓄積される間に、ＩＥＥＥ８０２．１１ａ方式の１３３３（≒２０Ｍ×２５６／３．８４Ｍ）［サンプル］が第１のバッファ部３２１５に入力される。
上記した内容について、図を用いて説明する。図１４は、本発明の実施の形態３におけるマルチモード無線通信装置の遅延部への出力信号を示す図である。図１４において、横軸は右向きに経過時間を示している。また、図１４の上段には第１のバッファ部３２１５から出力される信号ｘｓを示し、下段には第２のバッファ部３２１６から出力される信号ｙｓを示している。図に示すように、第１のバッファ部３２１５からｘ０、ｘ１３３３、ｘ２６６６、ｘ４０００、・・・が出力される１３３３、１３３３、１３３４［サンプル］おきのタイミングで、第２のバッファ部３２１６から連続する２５６［チップ］信号ｙｓがバースト状に出力されるという制御がなされる。すなわち、第１のバッファ部３２１５の出力のバースト出力ｔＳ１毎に、第２のバッファ部３２１６の出力のバースト出力ｔＳ２が繰り返される。
なお、上記の例では、（２０Ｍ×２５６／３．８４Ｍ）×３＝４０００となるので、２５６チップに相当する時間を３周期分で１サイクルとして考えた上で、４０００＝１３３３＋１３３３＋１３３４と配分したが、配分のやり方はこれに限るものではない。
ところで、第２の無線システム用同期検出部１２１２が、バースト状に出力されるデジタル信号に対して相関演算を行うとき、バースト状に出力された２５６チップの両端付近、すなわちバースト状出力の始まり付近、あるいはバースト状出力の終わり付近に同期のタイミングがある場合は、正しい同期のタイミング検出が難しい。その理由は、相関をとるためにある区間にわたって平均化処理を行っているので、バースト状出力両端付近で平均化処理がとぎれてしまう可能性が高いためである。したがって、図１５に示すように、第２のバッファ部３２１６から出力されるデジタル信号のレプリカを保存するために、レプリカ蓄積部としての第３のバッファ部３２１７および、第２のバッファ部３２１６と第３のバッファ部３２１７とから加算部１２１４への出力を切り替えるスイッチ３２１８を設け、第２のバッファ部３２１６から現時点でバースト状に２５６チップ出力されたあとの、次の２５６チップのデジタル信号の出力に先立って、第３のバッファ部３２１７から蓄積されたレプリカが出力される。このように構成することで、正しい同期のタイミング検出が可能となる。
図１６はこのときの制御部３２０によりスイッチ３２１８を操作することで、加算部１２１４を通じて遅延部１２１３への出力の切り替えタイミングを示す図であり、制御部３２０がスイッチ３２１８を制御して、加算部１２１４への出力を切り替える様子を模式的に表したものである。
図１６において、横軸は右向きに経過時間を表している。また上段は第２のバッファ部３２１６の出力信号２０の様子を、そして中段および下段は第３のバッファ部３２１７からの出力信号３１、３２の様子をそれぞれ表している。
まず、制御部３２０は、時間（ｔ０〜ｔ１）において第２のバッファ部３２１６からデジタル信号２２を出力させ、加算部１２１４に出力されるようにスイッチ３２１８を制御する。また、制御部３２０はそれとともに、デジタル信号２２が第３のバッファ部３２１７にも格納されるように第３のバッファ部３２１７を制御する。
次に、制御部３２０は、第２のバッファ部３２１６からデジタル信号が出力されていない時間（ｔ１〜ｔ２）においては、特に具体的な制御は行わない。
次に、制御部３２０は、第２のバッファ部３２１６からデジタル信号３３が出力される時刻（ｔ３）が近づくと、時刻ｔ３以前の、時刻ｔ２のタイミングで第３のバッファ部３２１７からデジタル信号２２のレプリカを出力させる。そして、第３のバッファ部３２１７からデジタル信号２２のレプリカが出力されている時間（ｔ２〜ｔ３）において、制御部３２０は、第３のバッファ部３２１７からのデジタル信号２２のレプリカが加算部１２１４に出力されるようにスイッチ３２１８を制御する。
次に、第２のバッファ部３２１６からデジタル信号３３が出力される時間（ｔ３〜ｔ４）において、制御部３２０は、第２のバッファ部３２１６からデジタル信号３３を出力させ、加算部１２１４に出力されるようにスイッチ３２１８を制御する。また、制御部３２０はそれとともに、デジタル信号３３が第３のバッファ部３２１７にも格納されるように第３のバッファ部３２１７を制御する。この一連の動作を繰り返すことにより、ある時間にバースト状に出力されたデジタル信号は、一つ前のバースト状に出力されたデジタル信号と連続して、加算部１２１４を通じて遅延部１２１３へと出力されることになる。
なお、第３のバッファ部３２１７で蓄積されるレプリカは、上記したように２５６チップすべてである必要はなく、第２のバッファ部３２１６から出力されるデジタル信号の両端付近にある同期のタイミング信号が検出可能なデータ量のみレプリカを蓄積すればよい。たとえば、図１６の下段に示すように第３のバッファ部の出力信号３２が、時刻ｔ３以前でかつ時刻ｔ２以降の時刻であるｔ２１のタイミングで、第３のバッファ部３２１７からデジタル信号２２の一部を加算部１２１４へ出力するように、制御部３２０は動作させてもよい。このように動作させることで、２５６チップ分すべてをレプリカとして蓄積し出力することなく、正しい同期タイミングが得られる。
なお、上記で説明した２つの場合において、加算部１２１４への信号出力が連続する時間は、図１６の中段に示した第３のバッファ部の出力信号３１の場合は、時刻ｔ２〜時刻ｔ４、に相当し、下段に示した第３のバッファ部の出力信号３２の場合は、時刻ｔ２１〜時刻ｔ４、に相当する。
さらに、第３のバッファ部３２１７の機能を第２のバッファ部３２１６に内蔵し、デジタル信号２２のレプリカとデジタル信号３３を連続して出力するように構成することも可能である。
上記したように、本実施の形態３のおけるマルチモード無線通信装置１００は、第２変換部としての第２のバッファ部３２１６で蓄積したデジタル信号の全部と、あるいは終端からの一部と、同一のデジタル信号を蓄積するレプリカ蓄積部としての第３のバッファ部３２１７をさらに有し、第２変換部からデジタル信号の出力が開始される前に、レプリカ蓄積部が前回蓄積したデジタル信号の出力を終了することを特徴としている。このようにして、複数の無線通信システムに対して遅延部１２１３を共用することができ、マルチモード無線通信装置１００の小型・低消費電力化が可能になる。また、本実施の形態３におけるマルチモード無線通信装置１００は必要性のあるときのみ低いサンプリング周波数で同期のタイミング検出を行うことができ、サンプリングした受信信号の両端も補正して同期のタイミング検出を行うことができるので、精度の高いタイミング検出が可能になる。
また、本実施の形態３においては、第１の無線システムおよび第２の無線システムは、ＩＥＥＥ８０２．１１ａ方式およびＷ−ＣＤＭＡ方式によるとしたが、これに限るものではない。
以上のように本発明によれば、複数の無線通信システムに対して同期のタイミング検出用の遅延部を共用することができるので、マルチモード無線通信装置１００の回路規模を削減することが可能である。
また、本実施の形態３におけるマルチモード無線通信装置１００は、第１変換部と第２変換部は受信信号を蓄積するバッファであって、蓄積したデジタル信号を遅延部１２１３の数に応じてタイミングを調整し、出力することを特徴としている。このようにして、複数の無線通信システムに対して遅延部１２１３を共用することができ、必要性のあるときのみ低いサンプリング周波数で同期のタイミング検出を行うことができる。したがって、本実施の形態３におけるマルチモード無線通信装置１００は、実施の形態１と比較して低いサンプリング周波数で同期のタイミング検出を行えるので、より低消費電力化を図ることが可能である。
（実施の形態４）
図１７は、本発明の実施の形態４におけるマルチモード無線通信装置４００の構成を示すブロック図である。図１７に示すように、本実施の形態４におけるマルチモード無線通信装置４００は、実施の形態１のマルチモード無線通信装置１００の構成に加えて、エリア判断部４２２をさらに有する。
エリア判断部４２２は、同期検出部１２１から入力される相関演算結果のピークが所定のしきい値を越える場合通信可能エリア内であると判定し、越えない場合は通信可能エリア外であると判定する。また、エリア判断部４２２は、第１の無線システムと第２の無線システムに対する判定結果に基づき第１のベースバンド信号処理部１３０と第２のベースバンド信号処理部１３１へ電源のオン／オフ（ＯＮ／ＯＦＦ）信号を出力する。
図１８は、本実施の形態４におけるマルチモード無線通信装置４００の通信エリア判定処理の動作を示すフローチャートである。図１７に示すマルチモード無線通信装置４００の動作を、図１８のフローチャートを用いて以下に説明する。
まず、エリア判断部４２２は、第１の無線システム用同期検出部１２１１で計算された相関演算の結果に基づいて、第１の無線システムで通信可能なエリア内にいるかどうかを判定する（ステップＳ４０１）。エリア内ではないと判定した場合（Ｓ４０１のＮＯ）、第１の無線システムで通信が行えない状態であるので、エリア判断部４２２は、第１のベースバンド信号処理部１３０の電源をＯＦＦにし（ステップＳ４０７）、ステップＳ４０３に進む。
一方、通信可能なエリア内にいると判定した場合（Ｓ４０１のＹＥＳ）、第１の無線システムで通信が可能な状態であるので、エリア判断部４２２は第１のベースバンド信号処理部１３０の電源の状態を確認する（ステップＳ４０２）。そして、第１のベースバンド信号処理部１３０の電源がＯＮであれば（Ｓ４０２のＹＥＳ）、ステップＳ４０３に進む。しかし、ＯＦＦであれば（Ｓ４０２のＮＯ）、エリア判断部４２２は、第１のベースバンド信号処理部１３０の電源をＯＮにし（ステップＳ４０５）、ステップＳ４０３に進む。
次に、エリア判断部４２２は、第２の無線システム用同期検出部１２１２で計算された相関演算の結果に基づいて、第２の無線システムで通信可能なエリア内にいるかどうかを判定する（ステップＳ４０３）。エリア内ではないと判定した場合（Ｓ４０３のＮＯ）、第２の無線システムで通信が行えない状態であるので、エリア判断部４２２は、第２のベースバンド信号処理部１３１の電源をＯＦＦにし（ステップＳ４０８）、通信エリア判定処理を終了する。
一方、通信可能なエリア内にいると判定した場合（Ｓ４０３のＹＥＳ）、第２の無線システムで通信が可能な状態であるので、エリア判断部４２２は、第２のベースバンド信号処理部１３１の電源の状態を確認する（ステップＳ４０４）。そして、第２のベースバンド信号処理部１３１の電源がＯＮであれば（Ｓ４０４のＹＥＳ）、通信エリア判定処理を終了する。しかし、ＯＦＦであれば（Ｓ４０４のＮＯ）、エリア判断部４２２は、第２のベースバンド信号処理部１３１の電源をＯＮにし（ステップＳ４０６）、通信エリア判定処理を終了する。
なお、通信エリア判定処理は、第１の無線システムのエリア判定から実施する必要はなく、第２の無線システムのエリア内かどうかの判定処理から開始することも可能である。また、エリア判定は、相関演算結果のピークのしきい値判定に限らず、相関演算結果のピークとノイズレベルの差など、相関演算結果を使うものであれば特に問わない。
以上のように本実施の形態４におけるマルチモード無線通信装置４００は、第１のＡ／Ｄ部１１２からのデジタル信号を第１同期検出部としての第１の無線システム用同期検出部１２１１からの同期タイミングに合わせて復調する第１信号処理部としての第１のベースバンド信号処理部１３０と、第２のＡ／Ｄ部１１３からのデジタル信号を第２同期検出部としての第２の無線システム用同期検出部１２１２からの同期タイミングに合わせて復調する第２信号処理部としての第２のベースバンド信号処理部１３１と、エリア判断部４２２とを有し、エリア判断部４２２が同期検出部１２１から出力される相関演算結果を用いて無線システムに対する通信の可否を判定する。そして、エリア判断部４２２が、無線通信不可と判定した場合に、無線通信不可と判定された無線通信方式のデジタル信号を復調する第１信号処理部あるいは第２信号処理部の電源を切断する。このようにして、通信が可能な無線システムに対応したベースバンド信号処理部のみ動作させられるので、本実施の形態４におけるマルチモード無線通信装置４００は、消費電力のさらなる低減が可能になる。
（実施の形態５）
図１９は、本発明の実施の形態５におけるマルチモード無線通信装置５００の構成を示すブロック図である。図１９におけるマルチモード無線通信装置５００が、図１７に示す実施の形態４におけるマルチモード無線通信装置４００と異なるのは、第１のベースバンド信号処理部１３０と第２のベースバンド信号処理部１３１の代わりにソフトウェア信号処理部としてのベースバンド信号処理部５３０を有し、さらにスイッチ５２３と制御部５２０とを有していることである。また、エリア判断部４２２からの判定結果が制御部５２０へ出力されていることも、実施の形態４と異なる。
ベースバンド信号処理部５３０は、ハードウェアによる汎用的な信号処理とソフトウェアによる各通信方式固有の機能処理を実現するものである。本実施の形態５においては、ベースバンド信号処理部５３０は、ＩＥＥＥ８０２．１１ａ方式およびＷ−ＣＤＭＡ方式に対応可能であり、制御部５２０によって、図１に示す実施の形態１におけるマルチモード無線通信装置１００の第１のベースバンド信号処理部１３０の機能と第２のベースバンド信号処理部１３１の機能とに切り替えを行うようになっている。
スイッチ５２３は、第１のＡ／Ｄ部１１２と第２のＡ／Ｄ部１１３からのデジタル信号の入力を切り替えるものであり、制御部５２０によって制御される。すなわち、制御部５２０はベースバンド信号処理部５３０が第１のベースバンド信号処理部１３０の機能を有しているとき、第１のＡ／Ｄ部１１２の出力信号をベースバンド信号処理部５３０に入力するようにスイッチ５２３を設定し、ベースバンド信号処理部５３０が第２のベースバンド信号処理部１３１の機能を有しているときは、第２のＡ／Ｄ部１１３の出力信号をベースバンド信号処理部５３０に入力するように切り替える。
制御部５２０は、エリア判断部４２２の判定結果に基づき、スイッチ５２３とベースバンド信号処理部５３０を制御し、判定結果が第１の無線システムでのみ通信が可能な状態であれば、ベースバンド信号処理部５３０を第１の無線システム対応となるようにベースバンド信号処理部５３０に指示を行う。
また、判定結果が第２の無線システムでのみ通信が可能な状態であれば、制御部５２０はベースバンド信号処理部５３０を第２の無線システム対応となるようにベースバンド信号処理部５３０に指示を行う。判定結果が両方の無線システムで通信が可能な場合、あるいは両方の無線システムで通信ができない場合は、制御部５２０はあらかじめ決定された優先度に応じて、第１の無線システム対応にするか、第２の無線システム対応にするかを決定する。
また、両方の無線システムで通信が可能な場合、あるいは両方の無線システムで通信ができない場合には、第１の無線システム用同期検出部１２１１で計算された相関演算の結果と第２の無線システム用同期検出部１２１２で計算された相関演算の結果とを比較することで判断することが可能である。例えば、各相関演算結果のピークの値を比較する方法、あるいは各相関演算結果のピークとノイズレベルの差を比較する方法などが可能である。
また、両方の無線システムで通信ができない場合には、第１の無線システムと第２の無線システムのうち、カバーエリアが広い、あるいは受信感度が良いなどを条件に決定することも可能である。また、両方の無線システムで通信が可能な場合には、通信料金が安い、あるいは消費電力が少ないなどを条件にすることも可能である。さらに、マルチモード無線通信装置を使用するユーザが選択するという方法も可能である。
図２０は、本実施の形態５におけるマルチモード無線通信装置の通信エリア判定処理の動作を示すフローチャートである。図１９に示すマルチモード無線通信装置５００の動作を、図２０のフローチャートを用いて以下に説明する。
まず、エリア判断部４２２は、第１の無線システム用同期検出部１２１１で計算された相関演算の結果に基づいて、第１の無線システムで通信可能なエリア内にいるかどうかを判定する（ステップＳ５０１）。
エリア内ではないと判定した場合（Ｓ５０１のＮＯ）、第２の無線システム用同期検出部１２１２で計算された相関演算の結果に基づいて、第２の無線システムで通信可能なエリア内にいるかどうかを判定する（ステップＳ５０５）。エリア内ではないと判定した場合（Ｓ５０５のＮＯ）、ステップＳ５０３に進む。一方、通信可能なエリア内にいると判定した場合（Ｓ５０５のＹＥＳ）、第２の無線システムのみ通信可能なエリアにいるので、ベースバンド信号処理部５３０は、第２の無線システム対応となり（ステップＳ５０６）、通信エリア判定処理を終了する。
一方、ステップＳ５０１において、第１の無線システムで通信可能なエリア内にいると判定した場合も（Ｓ５０１のＹＥＳ）、第２の無線システム用同期検出部１２１２で計算された相関演算の結果に基づいて、第２の無線システムで通信可能なエリア内にいるかどうかを判定する（ステップＳ５０２）。エリア内にいると判定した場合（Ｓ５０２のＹＥＳ）、ステップＳ５０３に進む。一方、通信可能なエリア内ではないと判定した場合（Ｓ５０２のＮＯ）、第１の無線システムのみ通信可能なエリアにいるので、ベースバンド信号処理部５３０は、第１の無線システム対応となり（ステップＳ５０４）、通信エリア判定処理を終了する。
第１の無線システムおよび第２の無線システムで通信可能であるか、どちらのシステムでも通信できない状態であるので、制御部５２０は、所定の優先度に応じて、第１の無線システム対応にするかどうかを決定する（ステップＳ５０３）。第１の無線システムに対応すると決定された場合（Ｓ５０３のＹＥＳ）、ベースバンド信号処理部５３０は、第１の無線システム対応となり（ステップＳ５０４）、通信エリア判定処理を終了する。一方、第１の無線システムに対応しないと決定された場合（Ｓ５０３のＮＯ）、ベースバンド信号処理部５３０は、第２の無線システム対応となり（ステップＳ５０６）、通信エリア判定処理を終了する。
なお、通信エリア判定処理は、第１の無線システムのエリア判定から実施する必要はなく、第２の無線システムのエリア内かどうかの判定処理から開始することも可能である。
また、実施の形態５におけるエリア判定処理を、実施の形態４における図１７のマルチモード無線通信装置４００に適用した場合、Ｓ５０６において図１９のベースバンド信号処理部５３０を第２の無線システム対応とする代わりに、図１７の第１のベースバンド信号処理部１３０の電源をＯＦＦにし、Ｓ５０４において、同様にベースバンド信号処理部５３０を第１の無線システム対応とする代わりに、第２のベースバンド信号処理部１３１の電源をＯＦＦにするという制御も可能である。
また、同期検出部１２１は３以上の無線システムに対する同期のタイミング検出をすることが可能なので、同期検出部１２１が、第１の無線システムおよび第２の無線システム以外の無線システムに対する同期のタイミング検出に用いる重み係数を用いて相関演算を行うことにより、エリア判断部４２２は複数の無線システムの通信エリア判定を行うことが可能になる。そして、ベースバンド信号処理部５３０を３以上の無線システムに対応可能にすることにより、本発明に係るマルチモード無線通信装置５００は３以上の無線システムに対応することが可能になる。
以上のように本実施の形態５におけるマルチモード無線通信装置５００は、第１のＡ／Ｄ部１１２からのデジタル信号を第１同期検出部としての第１の無線システム用同期検出部１２１１からの同期タイミングに合わせて復調する第１信号処理と、第２のＡ／Ｄ部１１３からのデジタル信号を第２同期検出部としての第２の無線システム用同期検出部１２１２からの同期タイミングに合わせて復調する第２信号処理とのいずれか一方を含む処理を所定の条件で切り替えて行うソフトウェア信号処理部としてのベースバンド信号処理部５３０を有し、そのソフトウェア信号処理部は、エリア判断部４２２が無線通信可能と判定した無線通信システムに対応する第１信号処理と第２信号処理のいずれか一方の信号処理を行うことを特徴としている。また、第１同期検出部と第２同期検出部の相関演算結果を比較することによって、ソフトウェア信号処理部の信号処理が第１信号処理と第２信号処理のいずれか一方に決定されることも特徴としている。
このようにして、複数の無線通信システムに対して同期のタイミング検出のための遅延部を共用するとともに、ベースバンド信号処理部５３０を複数持たないので、本実施の形態５におけるマルチモード無線通信装置５００は回路規模を削減できるとともに、消費電力を低減することが可能になる。
以上のように、本発明は装置の小型化と省電力化を図ることができるので、同期検出回路およびマルチモード無線通信装置に有用である。
本発明の実施の形態１におけるマルチモード無線通信装置の構成を示すブロック図 本発明の実施の形態１におけるマルチモード無線通信装置の相互相関型の演算により同期タイミング検出を行う同期検出部の構成を示すブロック図 本発明の実施の形態１におけるマルチモード無線通信装置の相互相関型の演算により同期タイミング検出を行う同期検出部の他の構成を示すブロック図 本発明の実施の形態１におけるマルチモード無線通信装置の自己相関型の演算により同期タイミング検出を行う同期検出部の構成を示すブロック図 本発明の実施の形態１におけるマルチモード無線通信装置のビットシフト型レート変換部を有する同期検出部の構成を示すブロック図 本発明の実施の形態１におけるマルチモード無線通信装置の時分割型レート変換部を有する同期検出部の構成を示すブロック図 本発明の実施の形態１におけるマルチモード無線通信装置のＡ／Ｄ部直接制御型レート変換部を有する同期検出部の構成を示すブロック図 本発明の実施の形態２におけるマルチモード無線通信装置の同期検出部の構成を示すブロック図 本発明の実施の形態２におけるマルチモード無線通信装置の重み係数の構成を示す図 本発明の実施の形態２におけるマルチモード無線通信装置の同期検出部の他の構成を示すブロック図 本発明の実施の形態２におけるマルチモード無線通信装置の同期検出部のさらに他の構成を示す図 本発明の実施の形態３におけるマルチモード無線通信装置の同期検出部の構成を示すブロック図 本発明の実施の形態３におけるマルチモード無線通信装置のプリアンブル信号の構成を示す図 本発明の実施の形態３におけるマルチモード無線通信装置の遅延部への出力信号を示す図 本発明の実施の形態３におけるマルチモード無線通信装置の同期検出部の他の構成を示すブロック図 本発明の実施の形態３におけるマルチモード無線通信装置の遅延部への出力の切り替えを示す図 本発明の実施の形態４におけるマルチモード無線通信装置の構成を示すブロック図 本発明の実施の形態４におけるマルチモード無線通信装置の通信エリア判定処理の動作を示すフローチャート 本発明の実施の形態５におけるマルチモード無線通信装置の構成を示すブロック図 本発明の実施の形態５におけるマルチモード無線通信装置の通信エリア判定処理の動作を示すフローチャート 従来のマルチモード無線通信装置の構成を示すブロック図
符号の説明
１００，４００，５００ マルチモード無線通信装置
１１０ 第１のＲＦ受信部
１１１ 第２のＲＦ受信部
１１２ 第１のＡ／Ｄ部
１１３ 第２のＡ／Ｄ部
１２１，３２１ 同期検出部
１３０ 第１のベースバンド信号処理部
１３１ 第２のベースバンド信号処理部
１２０，１４０，３２０，５２０ 制御部
４２２ エリア判断部
５２３ スイッチ
５３０ ベースバンド信号処理部（ソフトウエア信号処理部）
１２１１ 第１の無線システム用同期検出部（第１同期検出部）
１２１２ 第２の無線システム用同期検出部（第２同期検出部）
１２１３ 遅延部
１２１４ 加算部
１２１５ 第１のレート変換部（第１変換部）
１２１６ 第２のレート変換部（第２変換部）
１２１７ 第１のビットシフト部
１２１８ 第２のビットシフト部
１２１９ 第１の定遅延部
１２２０ 第２の定遅延部
１２２１ 第１の平均化部
１２２２ 第２の平均化部
１２３０ 重み係数調整部
１２１１１，１２１２１ 重み係数
１２１１２，１２１２２，１２１１４，１２１２４ 乗算部
１２１１３，１２１２３ 加算部
１５０１，１５０２ スイッチ
１７０１，１７０２ セルラー無線機
１７０３ 制御部
２２１７ フィルタ
３２１５ 第１のバッファ部（第１変換部）
３２１６ 第２のバッファ部（第２変換部）
３２１７ 第３のバッファ部（レプリカ蓄積部）
３２１８ スイッチ

Claims (11)

  1. 第１の無線通信方式により受信した受信信号のサンプリング周波数を変換し第１のデジタル信号を出力する第１変換部と、
    第２の無線通信方式により受信した受信信号のサンプリング周波数を変換し第２のデジタル信号を出力する第２変換部と、
    前記第１のデジタル信号と前記第２のデジタル信号とを合成する加算部と、
    前記加算部から出力される合成信号を遅延する遅延部と、
    前記遅延された合成信号から、前記第１の無線通信方式による受信信号に対する同期のタイミング検出を行う第１同期検出部と、
    前記遅延された合成信号から、前記第２の無線通信方式による受信信号に対する同期のタイミング検出を行う第２同期検出部と
    を有する同期検出回路。
  2. 前記第１変換部および前記第２変換部から前記加算部への入力を切り替えるスイッチをさらに有し、
    前記第１の無線通信方式あるいは前記第２の無線通信方式で通信を行っていない場合は、前記スイッチを制御することにより同期のタイミング検出を時分割で行う請求項１に記載の同期検出回路。
  3. 前記第１変換部および前記第２変換部は、第１および第２の無線通信方式により受信信号をそれぞれ蓄積し、変換された第１および第２のデジタル信号を前記遅延部の数に応じて、それぞれタイミングを調整し、出力する請求項１に記載の同期検出回路。
  4. 前記第２変換部で蓄積した第２のデジタル信号の全部と、あるいは終端からの一部と、同一のデジタル信号を蓄積するレプリカ蓄積部をさらに有し、
    前記第２変換部から前記加算部へ第２のデジタル信号の出力が開始される直前に、前記レプリカ蓄積部が前回蓄積した第２のデジタル信号の前記加算部への出力を終了する請求項３に記載の同期検出回路。
  5. 前記第１同期検出部と前記第２同期検出部とが行う同期のタイミング検出は、前記サンプリング周波数に基づき、前記第１の無線通信方式あるいは前記第２の無線通信方式毎にあらかじめ規定された固有の係数と前記遅延されたデジタル信号の前記合成信号との相関演算結果に基づく請求項１に記載の同期検出回路。
  6. 前記第１同期検出部および前記第２同期検出部で演算するビット数を合わせるビットシフト部をさらに有する請求項１に記載の同期検出回路。
  7. 請求項１ないし６のいずれか記載の同期検出回路を用いたマルチモード無線通信装置。
  8. 前記相関演算結果に基づき無線通信の可否を判定するエリア判断部をさらに有する請求項５に記載の同期検出回路を用いた、マルチモード無線通信装置。
  9. 前記第１のデジタル信号を前記第１同期検出部からの同期タイミングに合わせて復調する第１信号処理部と、
    前記第２のデジタル信号を前記第２同期検出部からの同期タイミングに合わせて復調する第２信号処理部と
    を有し、
    前記エリア判断部が、無線通信不可と判定した場合に、無線通信不可と判定された無線通信方式のデジタル信号を復調する前記第１信号処理部あるいは前記第２信号処理部の電源を切断する請求項８に記載のマルチモード無線通信装置。
  10. 前記第１のデジタル信号を前記第１同期検出部からの同期タイミングに合わせて復調する第１信号処理と
    前記第２のデジタル信号を前記第２同期検出部からの同期タイミングに合わせて復調する第２信号処理とのいずれか一方を含む処理を所定の条件で切り替えて行うソフトウェア信号処理部を有し、
    前記ソフトウェア信号処理部は、前記エリア判断部が無線通信可能と判定した無線通信システムに対応する前記第１信号処理と前記第２信号処理のいずれか一方の信号処理を行う請求項８に記載のマルチモード無線通信装置。
  11. 前記第１同期検出部と前記第２同期検出部の相関演算結果を比較することによって、前記ソフトウェア信号処理部の信号処理が前記第１信号処理と前記第２信号処理のいずれか一方に決定される請求項１０に記載のマルチモード無線通信装置。
JP2006192449A 2005-07-19 2006-07-13 同期検出回路およびマルチモード無線通信装置 Expired - Fee Related JP4720658B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006192449A JP4720658B2 (ja) 2005-07-19 2006-07-13 同期検出回路およびマルチモード無線通信装置
PCT/JP2006/314236 WO2007010923A1 (ja) 2005-07-19 2006-07-19 同期検出回路およびマルチモード無線通信装置
CN2006800256172A CN101223702B (zh) 2005-07-19 2006-07-19 同步检测电路和多模式无线通信装置
US11/995,841 US7907591B2 (en) 2005-07-19 2006-07-19 Synchronization detecting circuit and multimode wireless communication apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005208106 2005-07-19
JP2005208106 2005-07-19
JP2006192449A JP4720658B2 (ja) 2005-07-19 2006-07-13 同期検出回路およびマルチモード無線通信装置

Publications (2)

Publication Number Publication Date
JP2007053741A JP2007053741A (ja) 2007-03-01
JP4720658B2 true JP4720658B2 (ja) 2011-07-13

Family

ID=37668800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006192449A Expired - Fee Related JP4720658B2 (ja) 2005-07-19 2006-07-13 同期検出回路およびマルチモード無線通信装置

Country Status (4)

Country Link
US (1) US7907591B2 (ja)
JP (1) JP4720658B2 (ja)
CN (1) CN101223702B (ja)
WO (1) WO2007010923A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4433001B2 (ja) 2007-06-15 2010-03-17 株式会社カシオ日立モバイルコミュニケーションズ 通信端末装置、及び、プログラム
JP5176706B2 (ja) * 2007-09-12 2013-04-03 株式会社リコー 携帯端末装置、情報通信方法、および携帯端末装置で実行されるプログラム。
US8738074B2 (en) * 2011-05-13 2014-05-27 Intel Mobile Communications GmbH Mobile communications radio receiver for multiple network operation
US9319177B2 (en) 2011-05-11 2016-04-19 Intel Deutschland Gmbh Radio communication devices and methods for controlling a radio communication device
US8611952B2 (en) * 2011-05-11 2013-12-17 Intel Mobile Communications GmbH Mobile communications radio receiver for multiple network operation
TW201310953A (zh) * 2011-08-19 2013-03-01 Realtek Semiconductor Corp 無線接收裝置及其處理方法
JP5591270B2 (ja) 2012-03-22 2014-09-17 株式会社Ｎｔｔドコモ 通信の可否を判定する判定装置及び判定方法
CN104335674B (zh) * 2013-03-07 2019-03-29 松下知识产权经营株式会社 通信装置及通信方式的判定方法
GB2601494A (en) * 2020-12-01 2022-06-08 Nordic Semiconductor Asa Determining distance between two radio transceivers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396653A (en) 1992-06-05 1995-03-07 Nokia Mobile Phones Ltd. Cellular telephone signalling circuit operable with different cellular telephone systems
US5903618A (en) * 1995-07-18 1999-05-11 Casio Computer Co., Ltd. Multimode radio communication system
JPH09200569A (ja) * 1996-01-17 1997-07-31 Sony Corp フレームシンクロナイザー
US6289064B1 (en) * 1996-03-07 2001-09-11 Matsushita Communication Industrial Co., Ltd. Synchronization equipment
JPH10215289A (ja) * 1996-06-04 1998-08-11 Matsushita Electric Ind Co Ltd 同期装置
JP3576913B2 (ja) * 2000-02-10 2004-10-13 三菱電機株式会社 スペクトル拡散復調器
JP2003134569A (ja) 2001-10-29 2003-05-09 Yozan Inc デュアルモード端末装置およびセルサーチ方法
GB2386504B (en) 2002-03-12 2005-03-02 Toshiba Res Europ Ltd Alternative radio system monitoring
GB2393611B8 (en) * 2002-09-26 2006-05-11 Qualcomm Inc Method of and apparatus for reducing frequency errors associated with an inter-system scan
KR100546318B1 (ko) 2003-02-22 2006-01-26 삼성전자주식회사 서로 다른 통신모드를 지원하는 듀얼 모드 모뎀의 통합 셀탐색기
EP1592245A1 (en) * 2004-04-27 2005-11-02 Matsushita Electric Industrial Co., Ltd. Adaptive generation of synchronization signals
JP4031003B2 (ja) * 2005-03-03 2008-01-09 日本電波工業株式会社 微弱電力によるスペクトル拡散通信方法及びシステム、高周波無線機
JP4261578B2 (ja) * 2006-12-27 2009-04-30 株式会社東芝 無線通信装置及び受信方法

Also Published As

Publication number Publication date
US20090103516A1 (en) 2009-04-23
JP2007053741A (ja) 2007-03-01
US7907591B2 (en) 2011-03-15
CN101223702A (zh) 2008-07-16
CN101223702B (zh) 2011-12-28
WO2007010923A1 (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
JP4720658B2 (ja) 同期検出回路およびマルチモード無線通信装置
US5872808A (en) Apparatus and method for synchronization of direct sequence CDMA signals
US5894494A (en) Parallel correlator architecture for synchronizing direct sequence spread-spectrum signals
JP2000516421A (ja) シリコンと電力の必要が少ない記号整合フィルタ
JP4626530B2 (ja) インパルス無線通信装置
US6301294B1 (en) Spread spectrum communication device
US6707844B1 (en) Synchronous circuit and receiver
US5822364A (en) Receiving apparatus for spectrum spread system
US7003022B2 (en) Matched filter and receiver for mobile radio communication system
KR100269341B1 (ko) 이동통신시스템의기저대역신호복조장치및방법
KR100294313B1 (ko) 씨디엠에이수신기
JP2002101019A (ja) 受信機の同期方法および同期装置
US6959035B2 (en) Post-correlation interpolation for delay locked loops
CN114839641A (zh) 测距方法、装置、接收设备及存储介质
US20170288923A1 (en) Carrier-sensing method
KR20030044067A (ko) 수신기 및 수신 방법
EP1547266B1 (en) Rake receiver
JP3992459B2 (ja) 受信装置、受信方法、および、半導体装置
KR20010028099A (ko) 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법
JP2914312B2 (ja) 同期捕捉回路
JP2001094471A (ja) 受信機
JP2004023361A (ja) データ受信装置及びデータ復号方法
JP4022732B2 (ja) 遅延プロファイル決定方法および装置
JP3314809B2 (ja) 周波数オフセット補償回路
JP3869760B2 (ja) マッチトフィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090406

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4720658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees