JP2000516421A - シリコンと電力の必要が少ない記号整合フィルタ - Google Patents

Abstract

(57)【要約】 第１の複数のシフト・レジスタ(１３１)、第２の複数のシフト・レジスタ(１３２)、制御プロセッサ(１３８)、マルチプレクサ(１３３)、複数のデータ・シフト・レジスタ(１３４)、複数のエクスクルーシブ・オア（ＸＯＲ）ゲート(１３５)、加算器ツリー(１３６)、メモリ(１３７)、および加算器(１３９)を含むスペクトル拡散受信器に使用されるスペクトル拡散整合フィルタ。第１の複数のシフト・レジスタ（１３１）は基準チップ・シーケンス信号の第１の期間をストアし、第２の複数のシフト・レジスタ（１３２）は基準チップ・シーケンス信号の第２の期間をストアする。マルチプレクサ（１３３）は、制御プロセッサ（１３８）に応答して、第１のクロック周期の間に第１の期間を、第２のクロック周期に間に第２の期間を出力する。複数のＸＯＲゲート（１３５）は、第１のクロック周期の間に第１の期間とデータ・シフト・レジスタ（１３４）を介してシフトされた複数の入力データ・サンプルを乗じて第１の複数の出力積信号を発生させる。複数のＸＯＲゲート（１３５）は、第２の期間とデータ・シフト・レジスタ（１３４）を介してシフトされた複数の力カデータ・サンプルを乗じて第２の複数の出力積信号を発生させる。加算器ツリー（１３６）は、当該第１の複数の出力積信号を、メモリ（１３７）にストアされている第１の総和として加算する。加算器ツリー（１３６）は、当該第２の複数の出力積信号を第２の総和として加算する。加算器（１３９）は、当該第１および第２の総和を加算する。

Description

【発明の詳細な説明】 シリコンと電力の必要が少ない記号整合フィルタ 発明の背景 本発明はスペクトル拡散通信に関し、より詳細には既存の設計と比較して少し のシリコンと電力消費しか必要としないビット整合フィルタを実現するためのア ーキテクチァに関する。 関連技術の説明 ビット整合フィルタは普通入力信号を基準信号と相関させるのに使用される。 ここで使用される用語「ビット整合フィルタ」は、特定のチップ・シーケンス信 号に整合する整合フィルタである。ここで、ビット整合フィルタで整合されるチ ップの数は情報ビットに等しい。このチップ・シーケンスはスペクトル拡散送信 器で情報ビットを拡散するのに使用されている。 ビット整合フィルタとの相関は、入力信号Ｎサンプルの一組を基準信号で乗じ 、それからその積の項を下記のように合計することによって達成される。 ただし、Ｎはビット整合フィルタのタップ数、Ｓ（Ｎ）は積の項の和、ｄ｛ｙ， ...，０｝は（ｙ＋１）のビット分解能を持ったデータ・サンプル、Ｒｉは基準 信号サンプルである。Ｎとｙは正の整数である。 従来の技術では、ビット整合フィルタを実現するために多くの異なるアーキテ クチァが開示されている。本発明のビット整合フィルタと比較するために、その ような一つの方法を表１に示す。 この例では、従来技術のビット整合フィルタは、サンプル当たり４ビットで、 Ｎ＝５１２サンプルを有すると考えられる。従来技術のビット整合フィルタは、 バンク当たり５１２レジスタのシフト・レジスタ・バンク４個、合計２０４８レ ジスタを必要とする。また、２０４８個のイクスクルーシブ・オア（ＸＯＲ）ゲ ートが、１ビット乗算器機能を実行するために必要である。 加算器機能の必要条件は、４ビット加算器１０２４個、５ビット加算器５１２ 個、６ビット加算器２５６個、７ビット加算器１２８個、８ビット加算器６４個 、９ビット加算器３２個、１０ビット加算器１６個、１１ビット加算器８個、１ ２ビット加算器４個、１３ビット加算器２個、および１４ビット加算器１個であ る。 ある種の方法では、１１段の加算器ブロックを介してデータを伝播することが できず、次の機能ブロックでセット・アップ時間に合わせることになり、パイプ ライン・レジスタ・バンクが通常必要である。 発明の要旨 本発明の一般的な目的は、シリコンと電力の必要が少ない整合フィルタである 。 本発明のもう一つの目的は、従来技術のビット整合フィルタと比較してイクス クルーシブ・オア・ゲートの必要が少ないビット整合フィルタである。 本明細書で実施し、広く記載する本発明によれば、受信スペクトル拡散信号上 でスペクトル拡散受信器の一部として使用されるスペクトル拡散整合フィルタが 提供される。受信スペクトル拡散信号は、複数の情報ビットを有し、スペクトル 拡散送信器においてチップ・シーケンス信号で各情報ビットをスペクトル拡散処 理することによって生成される。スペクトル拡散整合フィルタに関する本発明は 、一例として、フィルタ長をそれぞれ長さがＮ／２という１／２ずつに分割する ことによって教示される。ただし、Ｎは整合フィルタ上のタップ数である。スペ クトル拡散整合フィルタは、本明細書で教示する概念を２つのセクションに拡張 することによってより多くのセクション、例えば、長さがＮ／４の４セクション 、長さがＮ／８の８セクションなどに分割されたフィルタ長を有することができ る。 スペクトル拡散整合フィルタは、スペクトル拡散信号を受信するためのスペク トル拡散受信器の一部として使うことができる。受信スペクトル拡散信号は、こ こでは、スペクトル拡散受信器の入力に到来するスペクトル拡散信号である。本 発明のタイミングは、パケットの一部としてヘッダからまたはパイロット・スペ クトル拡散チャンネルからトリガすることができる。ヘッダの場合、受信スペク トル拡散信号は複数のパケットを含んでいると考えられる。各パケットは、遅れ ずにデータが後に続くヘッダを有する。ヘッダとデータは一つのパケットとして 送られ、パケット中のデータのタイミングはヘッダからキー入力される。データ はデジタル化された音声、信号、適応電力制御（ＡＰＣ）、巡回冗長検査（ＣＲ Ｃ）符号等の情報を含んでいる可能性がある。 ヘッダすなわちプレアンブルは、ヘッダ記号シーケンス信号をチップ・シーケ ンス信号でスペクトル拡散処理することによって発生する。パケットのデータ・ パートは、データ記号シーケンス信号をチップ・シーケンス信号でスペクトル拡 散処理することから発生する。ヘッダ記号シーケンス信号をスペクトル拡散処理 するためのチップ・シーケンス信号とデータ記号シーケンス信号をスペクトル拡 散処理するためのチップ・シーケンス信号は同じであることが好ましいが、同じ でなくとも良い。 スペクトル拡散整合フィルタは、１／２ずつのフィルタ長を持ち、第１の複数 のシフト・レジスタ、第２の複数のシフト・レジスタ、制御プロセッサ、マルチ プレクサ、複数のデータ・シフト・レジスタ、複数のエクスクルーシブ・オア（ ＸＯＲ）ゲート、加算器ツリー、メモリおよび加算器を含む。第１の複数のシフ ト・レジスタは基準チップ・シーケンス信号の第１の期間をストアし、第２の複 数のシフト・レジスタは基準チップ・シーケンス信号の第２の期間をストアする 。プロセッサはクロック信号を発生する。クロック信号に応答してマルチプレク サは、クロック周期の第１の期間中はチップ・シーケンス信号の第１の期間を、 次いでクロック周期の第２の期間中はチップ・シーケンス信号の第２の期間を、 シーケンシャルに出力する。 複数のデータ・シフト・レジスタは、受信スペクトル拡散信号の入力データ・ サンプルをそのクロック・レートでシフトさせる。各クロック周期の間、ＸＯＲ ゲートにより、チップ・シーケンス信号の第１の期間を複数の入力データ・サン プルでシーケンシャルに乗じる。この乗算で、第１の複数の出力積信号が発生す る。次いで、ＸＯＲゲートによりチップ・シーケンス信号の第２の期間を複数の 入力データ・サンプルで乗じる。この乗算により、第２の複数の出力積信号が発 生する。 クロック周期の第１の期間中に、加算器ツリーは第１の複数の出力積信号を合 計して第１の和を生成する。第１の和はメモリにストアされる。クロック周期の 第２の期間中に、加算器ツリーは第２の複数の出力積信号を合計して第２の和を 生成する。加算器は、メモリからの第１の和を加算器ツリーからの第２の和に加 える。 本発明のその他の目的および利点は、一部は以下の記載に述べられ、一部はそ の記載から自明であり、あるいは本発明の実施によって知ることができる。本発 明の目的および利点はまた、添付の請求の範囲に特に指摘されている手段および 組合せによって実現し、達成することができる。 図面の簡単な説明 本明細書の一部に組み込まれ、その一部を構成する添付図は、本発明の好まし い実施例を例示し、記述と共に本発明の原理を説明するのに役立つ。 図１は信号タイム・シェアリング整合フィルタ・ベースの復調器のブロック図 である。 図２は乗算器アレイと加算器ツリーのタイム・シェアリングを使用する整合フ ィルタを示す図である。 図３は記号整合フィルタからの出力信号例を示す図である。 図４はフレーム整合フィルタからの出力信号例を示す図である。 図５は信号タイム・シェアリング整合フィルタ・ベースの復調器の可能なタイ ミングを示す図である。 図６は本発明の整合フィルタの実施例のブロック図である。 図７はパワー・マネージメント機能を持たないシフト・レジスタのブロック図 である。 図８はデータ入力にパワー・マネージメント機能を備えるシフト・レジスタの ブロック図である。 図９はクロック入力にパワー・マネージメント機能を備えるシフト・レジスタ のブロック図である。 図１０は整合フィルタのブロック図である。 図１１はタイミングを示す図である。 図１２は２５６チップ整合フィルタの実施方法に対するゲート数を示す。 図１３はその２５６チップ整合フィルタの実施方法に対する電力消費を示す。 図１４は５１２チップ整合フィルタの実施方法に対するゲート数を示す。 図１５は５１２チップ整合フィルタの実施方法に対する電力消費を示す。 図１６は、加算器ツリーと加算器のタイム・シェアリングを使用する、図１０ の等価整合フィルタのブロック図である。 好ましい実施例の詳細な説明 本発明の好ましい実施例をここで詳しく参照すると、その例は添付図に示され ている。図中、同一参照符号はそのいくつかの図を通じて同一構成要素を表して いる。 本発明は、受信スペクトル拡散信号上にスペクトル拡散受信器の一部として使 用する、図１〜図６に図示されている新しく斬新なスペクトル拡散整合フィルタ を提供する。各情報ビットをチップ・シーケンス信号でスペクトル拡散処理する ことによって、スペクトル拡散送信器で受信スペクトル拡散信号が発生する。同 一チップ・シーケンス信号が各情報ビットに使用され、当該ビットが１ビットで あるが０ビットであるかに応じて適宜反転されることが好ましい。 受信スペクトル拡散信号は、好ましい実施例では、複数のパケットを含むと考 えられる。各パケットは、遅れずにデータが後に続くヘッダを有する。ヘッダは 、当該分野で周知の技術を用いてヘッダ記号シーケンス信号をチップ・シーケン ス信号でスペクトル拡散処理することにより発生される。ヘッダ記号シーケンス 信号は、予め定義された記号のシーケンスである。ヘッダ記号シーケンス信号は 定数値、例えば一連の１ビットまたは記号でありさえすればよく、すなわち、一 連の０ビットまたは記号、あるいは交互に１ビットと０ビットまたは別の記号、 疑似乱数記号シーケンス、あるいは望ましい他の定義済みシーケンスでよい。チ ップ・シーケンス信号はユーザが定義し、通常の実施では、ヘッダ記号シーケン ス信号と一緒に使用される。 ヘッダに用いられるような当該分野で周知の技術から、同様に、データ記号シ ーケンス信号をチップ・シーケンス信号でスペクトル拡散処理することによって 、スペクトル拡散パケットのデータ・パートを発生させる。データ記号シーケン ス信号は、データ、あるいはデータに変換されたアナログ信号、信号情報、ある いはデータ記号またはビットの他のソースから得ることができる。チップ・シー ケンス信号はユーザが定義することができ、当該分野では周知のように、チップ ・シーケンス信号を用いて他のスペクトル拡散チャンネルに対してほぼ直交する ことが好ましい。 本発明はこれとは別に受信スペクトル拡散信号上で動作することもでき、当該 信号はデータ・スペクトル拡散チャンネルおよびパイロット・スペクトル拡散チ ャンネルを有すると考えられる。パイロット・スペクトル拡散チャンネルが、当 該分野で周知の技術を用いてパイロット・ビット・シーケンス信号をパイロット ・チップ・シーケンス信号でスペクトル拡散処理することにより発生される。パ イロット・ビット・シーケンス信号は一定のレベル、例えば一連の１ビット、ま たは一連の０ビット、または交互に１ビットと０ビット、または望ましい他のシ ーケンスでありさえすればよい。一般的には、データをパイロット・ビット・シ ーケンス信号と一緒に送ることはない。ある方式では、データは、好ましくは遅 いデータ・レートでパイロット・ビット・シーケンス信号上に印加することがで きる。パイロット・チップ・シーケンス信号はユーザが定義し、通常の実施では 、パイロット・ビット・シーケンス信号と一緒に使用される。 当該分野で周知の技術から、同様に、データ・ビット・シーケンス信号をデー タ・チップ・シーケンス信号でスペクトル拡散処理することによって、データ・ スペクトル拡散チャンネルを発生させる。データ・ビット・シーケンス信号は、 データ、あるいはデータに変換されたアナログ信号、あるいはデータ・ビットの 他のソースから得ることができる。データ・チップ・シーケンス信号はユーザが 定義することができ、当該分野では周知のように、ユーザの他のチップ・シーケ ンス信号に対して直交することが好ましい。ヘッダを使用するプログラマブル整合フィルタ パケットおよび同期用のヘッダを使用する実施例では、リファレンス手段によ りそのチップ・シーケンス信号の複製を発生する。チップ・シーケンス信号の複 製は、スペクトル拡散整合フィルタ装置の入力に到来する受信スペクトル拡散信 号をスペクトル拡散送信器で発生させるのに使われるのと同一シーケンスである 。経時的に、リファレンス手段は特定のチッピング・シーケンスを変化させ、当 該シーケンスからチップ・シーケンス信号の複製が生成される。したがって、ス ペクトル拡散整合フィルタ装置を、受信器がある地理的地域から別の地理的地域 に移動できるセルラ・スペクトル拡散アーキテクチァに使用されるような、リフ ァレンス手段によって発生される様々なチップ・シーケンス信号に使うことがで きる。スペクトル拡散整合フィルタ装置が一つの地理的地域から別の地理的地域 に移動するとき、例えば、異なる各地理的地域においてチップ・シーケンス信号 を変化させるためにある必要条件が課されることがあり得る。同様に、基地局の 地理的地域の中にある各送信器は異なるチップ・シーケンスを持つことができる 。 同期用にヘッダを使う実施例では、記号整合手段は記号インパルス応答を有す る。記号インパルス応答を、リファレンス手段によって発生されたチップ・シー ケンス信号の複製から設定することができる。したがって、記号インパルス応答 を、ヘッダおよびデータ記号シーケンス信号を受信スペクトル拡散信号からフィ ルタリングするように設定することもできる。記号インパルス応答がチップ・シ ーケンス信号の複製に設定され、かつ受信スペクトル拡散信号のヘッダ期間（he ader portion）が受信器に存在する場合、記号整合手段は逆拡散ヘッダ記号シー ケンス信号を出力する。逆拡散ヘッダ記号シーケンスを検出すると、フレーム整 合手段は、スタート・データ信号として使用できる高レベルの信号を出力する。 他の方式としては、送信、切り替えおよび受信サイクルのシーケンスを同期させ 、または遅れずにヘッダに関係する、ある他の事象のタイミング信号を発生させ ることがある。 記号整合手段は、チップ・シーケンス信号の複製から設定された記号インパル ス応答を持ち続ける。受信スペクトル拡散信号のデータ期間（data portion）が 受信器に存在する時、記号整合手段は受信スペクトル拡散信号をフィルタリング する。受信スペクトル拡散信号のデータ期間をサンプリングするタイミングは、 スタート・データ信号からトリガされる。したがって、記号整合手段が逆拡散デ ータ記号シーケンス信号を出力する。したがって、記号整合手段により、受信ス ペクトル拡散信号のヘッダおよびデータ期間を逆拡散することができる。 同期用にヘッダを使用する実施例では、フレーム整合手段は、ヘッダ記号シー ケンス信号に整合したフレーム・インパルス応答を有する。したがってフレーム 整合手段は、逆拡散ヘッダ記号シーケンス信号がフレーム・インパルス応答に整 合する時、記号整合手段から逆拡散ヘッダ記号シーケンス信号をフィルタし、そ の結果としてスタート・データ信号を発生する。フレーム整合手段はプログラマ ブルであり、すなわち異なる地理的地域間で変化できるプログラマブルなフレー ム・インパルス応答を有することができる。 制御手段により、記号整合手段の記号インパルス応答の設定を制御する。制御 手段は、リファレンス手段によって発生されたチップ・シーケンス信号の複製を 用いて記号整合手段をダイナミックに設定し、受信スペクトル拡散信号に埋め込 まれたチップ・シーケンス信号を整合させることができる。 記号整合手段は、同相記号整合手段と直交記号整合手段（quadrature-phase-s ymbol-matched means）を含むことができる。同相記号整合手段は、リファレン ス手段によって発生されたチップ・シーケンス信号の複製から設定できる同相記 号インパルス応答を有する。同相記号整合手段がどんな設定を有するかに基づい て、同相記号整合手段は、受信スペクトル拡散信号から、そのパケットのヘッダ 期間の同相成分をヘッダ記号シーケンス信号の逆拡散同相成分として、またはそ のパケットのデータ期間の同相成分をデータ記号シーケンス信号の逆拡散同相成 分として逆拡散する。 直交記号整合手段は、リファレンス手段によって発生されたチップ・シーケン ス信号の複製から設定できる直交インパルス応答を有する。直交記号整合手段が チップ・シーケンス信号に整合した直交インパルス応答を有する場合、直交記号 整合手段は、受信スペクトル拡散信号から、そのパケットのヘッダ期間の直交成 分（quadrature-phase component）をヘッダ記号シーケンス信号の逆拡散直交成 分として逆拡散する。同様に、直交記号整合手段がチップ・シーケンス信号の複 製から設定された直交記号インパルス応答（quadrature-symbol-impulse respon ce）を有する場合、直交記号整合手段は、受信スペクトル拡散信号をそのパケッ トのデータ期間の直交成分または逆拡散データ記号シーケンスの逆拡散直交成分 として逆拡散する。 使用に際して、制御手段は、同相記号整合手段および直交記号整合手段をチッ プ・シーケンス信号を検出するために整合された状態に設定する。同相記号整合 手段および直交記号整合手段は同時に整合され、好ましくは同一チップ・シーケ ンス信号に整合される。 フレーム整合手段は同相フレーム整合手段および直交フレーム整合手段（quad rature-phase-frame-matched means）を含むことができる。同相フレーム整合手 段は、ヘッダ記号シーケンス信号の同相成分に整合した同相フレーム・インパル ス応答を有する。同相記号整合手段からの逆拡散ヘッダ記号シーケンス信号の位 相成分が同相フレーム・インパルス応答に整合すると、同相スタート・データ信 号が発生する。 直交フレーム整合手段は、ヘッダ記号シーケンス信号の直交成分に整合した直 交フレーム・インパルス応答（quadrature-phase-frame-impulse responce）を 有する。逆拡散へッダ記号シーケンス信号の直交成分が直交フレーム整合手段の 直交フレーム・インパルス応答に整合すると、直交スタート・データ信号（quad rature-phase-start-data signal）が発生する。実際には、同相スタート・デー タ信号と直交スタート・データ信号は同時に発生するが、異なる時間に発生して もよい。 同相スタート・データ信号と直交スタート・データ信号はスタート・データ信 号として結合される。データ記号シーケンス信号を検出するために同相記号整合 手段および直交記号整合手段の出力をサンプリングするタイミングは、スタート ・データ信号から少し遅れてトリガされる。遅延時間はゼロでもよい。 図１に示す例示的な配置では、リファレンス手段は一例として符号発生器４３ として実施され、記号整合手段は同相記号整合フィルタ３５および直交記号整合 フイルタ（quadrature-phase-symbol-matched filter）３７として実施され、フ レーム整合手段は同相フレーム整合フィルタ３８および直交フレーム整合フィル タ（quadrature-phase-frame-matched filter）３９として実施され、制御手段 はコントローラ４６として実施され、そして復調装置は復調器４１として実施さ れる。同相記号整合フィルタ３５と直交記号整合フィルタ３７はディジタル整合 フィルタ、表面弾性波デバイスとして、あるいはプロセッサに埋め込まれたソフ トウェアとして、または特定用途向け集積回路（ＡＳＩＣ）として組み立てるこ ともできる。電圧制御発振器４５、タイミング生成器４４、ダイバーシティ結合 器４２、フレーム・プロセッサ４０、コスタス・ループ３６または他の一般的な トラッキング・ループ、同相アナログ-ディジタル変換器３３、直交アナログ-デ イジタル変換器(quadrature-phase analog-to-digital converter)３４、同相混 合器３１、および直交混合器(quadrature-phase mixer)３２も示されている。 同相アナログ-ディジタル変換器３３は、同相混合器３１と同相記号整合フィ ルタ３５の間に結合されている。直交アナログ-ディジタル変換器３４は、直交 混合器３２と直交記号整合フィルタ３７の間に結合されている。コスタス・ルー プ３６は、同相記号整合フィルタ３５の出力、直交記号整合フィルタ３７の出力 、同相混合器３１、および直交混合器３２に結合されている。同相フレーム整合 フィルタ３８は、同相記号整合フィルタ３５とフレーム・プロセッサ４０と復調 器４１の間に結合されている。直交フレーム整合フィルタ３９は、直交記号整合 フィルタ３７とフレーム・プロセッサ４０と復調器４１の間に結合されている。 符号発生器４３は、タイミング生成器４４と同相記号整合フィルタ３５と直交記 号整合フィルタ３７の間に結合されている。タイミング制御回路は、アナログ- ディジタル変換器タイミング生成器４４の同相記号整合フィルタ３５および直交 記号整合フィルタ３７に対するサンプリングの瞬間を制御する。電圧制御発振器 ４５は、タイミング生成器４４と整合フィルタ・コントローラ４６に結合されて いる。ダイバーシティ結合器４２は、フレーム・プロセッサ４０と復調器４１に 結合されている。コントローラ４６は、フレーム・プロセッサ４０に結合されて いる。接頭語「同相」および「直交(quadrature-phase)」は受信スペクトル拡散 信号のその成分、すなわち、当該要素がそれで動作する同相または直交成分であ ることを意味する。 同相アナログ-ディジタル変換器３３と直交アナログ-ディジタル変換器３４は 、１ビットのアナログ-ディジタル変換を行うハード的リミッタとして、または Ｎ−ビットのアナログ-ディジタル変換器として実施することもできる。アナロ グ-ディジタル変換器は当技術分野では周知である。 制御のためには、破線で示すように、コントローラ４６を、ダイバーシティ結 合器４２、フレーム整合フィルタ３８、フレーム整合フィルタ３９、復調器４１ 、タイミング生成器４４、符号発生器４３、同相アナログ-ディジタル変換器３ ３、直交アナログ-ディジタル変換器３４に結合する。 ＲＡＫＥ方式では、フレーム整合フィルタの追加セクションが必要となる。し たがって、追加の同相混合器４８および直交混合器４７と、同相フレーム整合フ ィルタ４９および直交フレーム整合フイルタ（quadrature-phase-frame-matched filter）５０が、第２のフレーム整合フィルタ・プロセッサ５１およびコスタ ス・ループ５２と一緒に使用される。ＲＡＫＥ方式は当技術分野では周知であり 、したがって追加のフレーム整合フィルタ部を追加することは当業者には容易に 理解できるものである。 図１を参照すると、信号入力での受信スペクトル拡散信号は、同相混合器３１ および直交混合器３２によって、中間周波数またはベースバンド周波数に変換さ れる。この議論では、受信スペクトル拡散信号はベースバンド周波数に変換され るものとする。雑音の少ない増幅器、自動利得制御（ＡＧＣ）回路、フィルタな どを含むスペクトル拡散受信器の部分は、当技術分野では周知なので図示しない 。ベースバンド受信スペクトル拡散信号は、同相アナログ-ディジタル変換器３ ３および直交アナログ-ディジタル変換器３４によってディジタル信号に変換さ れる。したがって、受信スペクトル拡散信号のベースバンド・バージョンは、同 相記号整合フィルタ３５および直交記号整合フィルタ３７の入力にある。 同相記号整合フィルタ３５は、符号発生器４３からのチップ・シーケンス信号 の複製によって設定されている同相記号インパルス応答を有する。当該設定に基 づいて、同相記号整合フィルタ３５は受信スペクトル拡散信号をヘッダ記号シー ケンス信号の逆拡散同相成分として、またはスペクトル拡散処理データ記号シー ケンス信号の逆拡散同相成分として逆拡散できる。したがって、同相記号整合フ ィルタ３５は、ヘッダ記号シーケンス信号の逆拡散同相成分またはスペクトル拡 散処理データ記号シーケンス信号の逆拡散同相成分のどちらをも、逆拡散同相デ ータ記号シーケンス信号として出力する。 同様に、直交記号整合フィルタ３７は、符号発生器４３によって発生されたチ ップ・シーケンス信号の複製によって設定できる記号インパルス応答を有してい る。当該設定に基づいて、直交記号整合フィルタ３７は、受信スペクトル拡散信 号を、ヘッダ記号シーケンス信号の直交成分として、またはスペクトル拡散処理 データ記号シーケンス信号の直交成分として逆拡散する。したがって、直交記号 整合フィルタ３７の出力は、逆拡散直角位相データ記号シーケンス信号としての 、ヘッダ記号シーケンス信号の逆拡散直交成分、またはスペクトル拡散処理デー タ記号シーケンス信号の逆拡散直交成分のいずれかである。 同相記号整合フィルタ３５および直交記号整合フィルタ３７は結局、コントロ ーラ４６によって制御される。コントローラ４６はタイミングを制御して望まし いタイミングに決定するが、当該タイミングで符号発生器４３は、同相記号整合 フィルタ３５および直交記号整合フィルタ３７の記号インパルス応答を、特定の 地理的地域で使われているそれぞれのチップ・シーケンス信号に設定する。 図２に示されているように、コントローラ４６は、同相記号整合フィルタ３５ および直交記号整合フィルタ３７にそれぞれ対応する同相信号レジスタ５１およ び直交信号レジスタ（quadrature-phase signal regiser）５２を制御する。 図１で、コスタス・ループ３６は、同相記号整合フィルタ３５からの出力およ び直交記号整合フィルタ３７からの出力を使用して、同相混合器３１および直交 混合器３２にそれぞれコサイン信号およびサイン信号を発生する。 スペクトル拡散受信器はヘッダおよびデータのパケットを受信するが、当該パ ケットは周波数分割デュプレックス（ＦＤＤ）方式におけるインタラプトされな いパケットのストリームとして、または時分割デュプレックス（ＴＤＤ）方式に おける分離したパケットとして到来できる。逆拡散されて検出されたヘッダは、 それぞれのパケット内のデータにタイミングと同期を与える。 同相記号整合フィルタ３５および直交記号整合フィルタ３７がチップ・シーケ ンス信号に整合したそれぞれの記号インパルス応答を有し、受信スペクトル拡散 信号のパケットのヘッダ期間が受信器の入力に存在する場合は、当該出力が逆拡 散ヘッダ記号シーケンス信号である。逆拡散ヘッダ記号シーケンス信号として出 力された信号の例は図３に示されている。逆拡散ヘッダ記号シーケンス信号は、 同相フレーム整合フィルタ３８および直交フレーム整合フィルタ３９に通される 。同相フレーム整合フィルタ３８は、ヘッダ記号シーケンス信号の同相成分に整 合した同相フレーム・インパルス応答を有し、したがって、逆拡散ヘッダ記号シ ーケンス信号の同相成分が同相フレーム・インパルス応答に整合する場合は、同 相スタート・データ信号を発生する。同様に、直交フレーム整合フィルタ３９は 、ヘッダ記号シーケンス信号の直交成分に整合した直交フレーム・インパルス応 答を有する。直交記号整合フィルタ３７からの逆拡散ヘッダ記号シーケンス信号 は、直交記号整合フィルタ３７の直交フレーム・インパルス応答に整合する場合 、直交フレーム整合フィルタは直交スタート・データ信号を出力する。フレーム 整合フィルタから出力された信号の一例を図４に示す。大スパイクの、すなわち 大きな信号レベルは、ここで言及されるスタート・データ信号である。これらの スパイク、すなわちスタート・データ信号は、ここで開示されたようにタイミン グを同期させるためのタイミングの基準としての役割を果たす。同相スタート・ データ信号および直交スタート・データ信号は復調器４１によって復調され、ダ イバーシティ結合器４２が同相記号整合フィルタ３５および直交記号整合フィル タ３７からのそれぞれの信号のために復調器４１からの出力を結合するときに、 制御用のイニシャル・タイミング信号として使うことができる。 さらに、同相スタート・データ信号と直交スタート・データ信号は、フレーム ・プロセッサ４０で処理されてコントローラ４６に対するタイミング信号、すな わちスタート・データ信号をトリガすることができ、当該コントローラにより、 同相記号整合フィルタ３５および直交記号整合フィルタ３７の出力をサンプリン グすべきタイミングを作動させ、データ記号シーケンス信号を検出する。 本発明の特別な実施において、同相記号整合フィルタ３５および直交記号整合 フィルタ３７は、コントローラ４６の制御の下で、６．４マイクロ秒（１０Mchi ps/secで６４チップ）以内のチップ・シーケンス信号に整合するように決 められたそれぞれの同相記号インパルス応答および直交記号インパルス応答（qu adrature-phase-symbol-impulse responce）を有する。一般的には、現行設計は これらのそれぞれの記号に整合したフィルタを有し、当該フィルタは、１００Ｍ Ｈｚで動作するシステムについて、２５６段のシフト・レジスタ（２０Mchips/s ecで２５６チップ）を有する同相記号整合フィルタ３５および直交記号整合フィ ルタ３７のそれぞれと共に１２．８マイクロ秒以内で負荷をかけられる。 復調器４１は、コヒーレント復調を用いて、または、これとは別にノン・コヒ ーレント復調を用いて実現できる。 ダイバーシティ結合器４２は様々な方法で結合し、最もありそうなのは、直線 的結合、追加、または復調器４１を介して復調したような同相記号整合フィルタ ３５および直交記号整合フィルタ３７からの復調出力などである。 図２は、乗算器アレイと加算器ツリーのタイム・シェアリングを使う整合フィ ルタを示す。図２に示されているのは、同相信号レジスタ５１、直交信号レジス タ５２、基準信号レジスタ５３、乗算器アレイ５４、加算器ツリー５５、データ ・レジスタ５６、およびコントローラ４６である。図示のように、破線は、コン トローラ４６が同相信号レジスタ５１、直交信号レジスタ５２、基準信号レジス タ５３、およびデータ・レジスタ５６の必要な制御を提供することを表している 。実線は、同相信号レジスタ５１、直交信号レジスタ５２、基準信号レジスタ５ ３からマルチプレクサ５７を通じての信号の流れを表している。同相信号レジス タ５１と直交信号レジスタ５２は、マルチプレクサ５７を通じて乗算器アレイ５ ４へ、加算器ツリー５５へデータ・レジスタ５６へと結合される。データ・レジ スタ５６は同相出力および直交出力（quadrature-phase output）を有する。 本発明はまた、記号整合フィルタおよびフレーム整合フィルタを受信スペクト ル拡散信号上のスペクトル拡散受信器と共に使用する方法を含んでいる。既に開 示された装置のように、受信スペクトル拡散信号は、各パケットがヘッダおよび データ期間を備えた複数のパケットを持つと考えられる。ヘッダは、ヘッダ記号 シーケンス信号をチップ・シーケンス信号でスペクトル拡散処理することによっ て生じる。パケットのデータ期間は、データ記号シーケンス信号をチップ・シー ケンス信号でスペクトル拡散処理することによって生じる。 本発明方法は、チップ・シーケンス信号の複製を発生させるステップを含んで いる。当該方法では、チップ・シーケンス信号の複製を持つ記号整合フィルタを プログラムして、記号整合フィルタがチップ・シーケンス信号に整合した記号イ ンパルス応答を有するように設定する。チップ・シーケンス信号に整合した記号 整合フィルタを用いて、当該方法は、受信スペクトル拡散信号からのパケットの ヘッダ期間を逆拡散ヘッダ記号シーケンス信号として逆拡散させる。 フレーム整合フィルタはヘッダ記号シーケンス信号に整合したフレーム・イン パルス応答を有する。したがって、当該方法ではフレーム整合フィルタを使用し て、逆拡散ヘッダ記号シーケンス信号をフィルタリングする。当該方法ではその 後、フィルタリングされた逆拡散ヘッダ記号シーケンス信号から、フレーム整合 フィルタのフレーム・インパルス応答に整合している逆拡散ヘッダ記号シーケン ス信号に応答してスタート・データ信号を発生させる。 当該方法はまた、スタート・データ信号からある時間遅れをもってデータ制御 信号を発生させる。この時間遅れはゼロであってもよい。データ制御信号に応答 して、当該方法は、データ・チップ・シーケンス信号の複製を持つフレーム整合 フィルタをプログラムして、フレーム整合フィルタがデータ記号シーケンス信号 に整合したフレーム・インパルス応答を有するようにする。当該方法はこれによ って、フレーム整合フィルタがデータ記号シーケンス信号に整合している間に、 受信スペクトル拡散信号からのデータ・スペクトル拡散チャンネルを逆拡散デー タ記号シーケンス信号として逆拡散する。 ここに記載した方法は、受信スペクトル拡散信号の同相成分および直交成分に 拡張することもできる。このように当該方法は、受信スペクトル拡散信号からの パケットのヘッダ期間を逆拡散するステップを有するものである。当該ステップ は、受信スペクトル拡散信号からヘッダの同相成分をヘッダ記号シーケンス信号 の逆拡散同相成分として逆拡散するステップ、および受信スペクトル拡散信号か らヘッダの直交成分をヘッダ記号シーケンス信号の逆拡散直交成分として逆拡散 するステップを含んでいる。 同様に、受信スペクトル拡散信号の同相成分および直交成分を、データ記号シ ーケンス信号の同相成分および直交成分として逆拡散することができる。したが って、当該方法は、受信スペクトル拡散信号から、パケットのデータ期間の同相 成分をデータ記号シーケンス信号の逆拡散同相成分として逆拡散することを含む ものである。当該方法はまた、パケットのデータ期間の直交成分をデータ記号シ ーケンス信号の逆拡散直交成分として逆拡散することも含むものである。 逆拡散されて逆拡散データ・ビット・シーケンス信号の同相成分および直交成 分とされたヘッダ記号シーケンス信号をフィルタリングする場合、当該方法は、 同相フレーム・インパルス応答および直交フレーム・インパルス応答にそれぞれ 整合する逆拡散されたヘッダ記号シーケンス信号の同相成分および直交成分（qu adrature-phase component）に応答して、同相スタート・データ信号および直交 スタート・データ信号を発生させることを含むこともできる。パイロット・チャンネルを使用するプログラマブルな整合フィルタ 同期用にパイロット・スペクトル拡散チャンネルを使用する実施例では、リフ ァレンス手段によりパイロット・チップ・シーケンス信号およびデータ・チップ ・シーケンス信号の複製を発生する。パイロット・チップ・シーケンス信号およ びデータ・チップ・シーケンス信号のこれら複製は、スペクトル拡散整合フィル タ装置の入力に到来する受信スペクトル拡散信号を発生させるのに使用されるの と同一シーケンスである。経時的に、リファレンス手段は特定のチッピング・シ ーケンスを変化させ、当該シーケンスからチップ・シーケンス信号の複製が生成 される。したがって、スペクトル拡散整合フィルタ装置を、受信器がある地理的 地域から別の地理的地域に移動できるセルラ・スペクトル拡散アーキテクチァに 使用されるような、リファレンス手段によって発生される様々なデータ・チップ ・シーケンス信号に使うことができる。スペクトル拡散整合フィルタ装置が一つ の地理的地域から別の地理的地域に移動するとき、例えば、異なる各地理的地域 においてパイロット・チップ・シーケンス信号とデータ・チップ・シーケンス信 号を変化させなければならないというある必要条件が課されることがあり得る。 同期用にパイロット・スペクトル拡散チャンネルを使用する実施例では、プロ グラマブルなインパルス応答を有する記号整合手段は、本明細書中では記号イン パルス応答と称される。記号インパルス応答は、リファレンス手段が発生させた データ・チップ・シーケンス信号の複製から設定できる。このように、記号イン パルス応答を、受信スペクトル拡散信号からヘッダとデータをフィルタリングす るように設定してもよい。パイロット・チップ・シーケンス信号の複製に設定さ れた記号インパルス応答を使用して、および受信器にパイロット・スペクトル拡 散チャンネルを使用して、記号整合手段は逆拡散パイロット・ビット・シーケン ス信号を出力する。 記号整合手段がデータ・チップ・シーケンス信号の複製から設定された記号イ ンパルス応答を有するときは、記号整合手段は、受信スペクトル拡散信号からデ ータ・スペクトル拡散チャンネルをフィルタリングする。このように、記号整合 手段により逆拡散データ・ビット・シーケンス信号を出力することができ、当該 シーケンス信号は、ヘッダ、信号(signalling)、ＡＰＣデータなどを含んでいる 。したがって、記号整合手段は、データ・スペクトル拡散チャンネルを逆拡散で きる。以下で明らかになるように、記号整合手段は受信スペクトル拡散信号受信 中にダイナミックに変化して、同相チップ・シーケンス信号および直交チップ・ シーケンス信号（quadrature-phase chip-sequence signal）受信中に記号整合 手段にタイム・シェアさせる。 同期用にパイロット・スペクトル拡散チャンネルを使用する実施例では、フレ ーム整合手段は、記号整合フィルタの出力に整合したフレーム・インパルス応答 を有する。このように、フレーム整合手段は、逆拡散パイロット・ビット・シー ケンス信号を記号整合手段からフィルタし、その結果として、逆拡散パイロット ・ビット・シーケンス信号がフレーム・インパルス応答に整合する場合にはピー ク相関信号（peak-header-correlation signal）を発生する。フレーム整合手段 はプログラマブルなフレーム・インパルス応答を有していることがあり、これは 、地理的地域が異なると、すなわちユーザによって変わるかもしれない。 制御手段により、記号整合手段の記号インパルス応答の設定を制御する。制御 手段は、リファレンス手段によって発生されたパイロット・チップ・シーケンス 信号の複製を使用して記号整合手段をダイナミックに設定し、受信スペクトル拡 散信号に埋め込まれたパイロット・チップ・シーケンス信号に整合させることが できる。制御手段により、リファレンス手段によって発生されたデータ・チップ ・シーケンス信号の複製を使用して記号整合手段をダイナミックに設定し、デー タ・チップ・シーケンス信号に整合させることができる。制御手段は、これとは 別に種々の時間遅れで記号インパルス応答を設定して、記号整合手段は、これと は別に受信スペクトル拡散信号に埋め込まれた同相シーケンス信号および直交シ ーケンス信号（quadrature-phase sequence signal）を検出するようにすること ができる。 記号整合手段は、同相記号整合手段と直交記号整合手段を含んでもよい。同相 記号整合手段は、リファレンス手段が発生させたデータ・チップ・シーケンス信 号の複製から設定できる同相記号インパルス応答を有している。同相記号整合手 段が有する設定により、同相記号整合手段は、受信スペクトル拡散信号から、パ イロット・スペクトル拡散信号チャンネルの同相成分をパイロット・ビット・シ ーケンス信号の逆拡散同相成分として、あるいはデータ・スペクトル拡散チャン ネルの同相成分をデータ・ビット・シーケンス信号の逆拡散同相成分として逆拡 散する。 直交記号整合手段は、リファレンス手段が発生させたデータ・チップ・シーケ ンス信号の複製から設定できる直交インパルス応答を有している。直交記号整合 手段がパイロット・チップ・シーケンス信号に整合した直交インパルス応答を有 している場合は、直交記号整合手段により、受信スペクトル拡散信号から、パイ ロット・スペクトル拡散チャンネルの直交成分をパイロット・ビット・シーケン ス信号の逆拡散直交成分として逆拡散する。同様に、直交記号整合手段がデータ ・チップ・シーケンス信号の複製から設定された直交記号インパルス応答を有す る場合、直交記号整合手段は、受信スペクトル拡散信号をデータ・スペクトル拡 散チャンネルの直交成分または逆拡散データ・ビット・シーケンスの逆拡散直交 成分として逆拡散する。 使用に際して、制御手段は、整合されてデータ・チップ・シーケンス信号を検 出するように時間同期された同相記号整合手段および直交記号整合手段を有する 。同相記号整合手段と直交記号整合手段のこのダイナミックな変化はスペクトル 拡散信号受信中に交互になされ、受信スペクトル拡散信号に埋め込まれたデータ ・チップ・シーケンス信号を検出するためにこれらの要素をタイム・シェアする 。フレーム整合手段は、同相フレーム整合手段および直交フレーム整合手段を含 むこともできる。同相フレーム整合手段はヘッダ・ビット・シーケンス信号の同 相成分に整合した同相フレーム・インパルス応答を有する。同相記号整合手段か らの逆拡散パイロット・ビット・シーケンス信号の同相成分が同相フレーム・イ ンパルス応答に整合するときに、同相ピーク・ヘッダ相関信号（in-phase peak- header-correlation signal）が発生する。 直交フレーム整合手段はヘッダ・ビット・シーケンス信号の直交成分に整合し た直交フレーム・インパルス応答を有する。逆拡散ヘッダ・ビット・シーケンス 信号の直交成分が直交フレーム整合手段の直交フレーム・インパルス応答に整合 すると、そのとき直交ピーク・ヘッダ相関信号（quadrature-phase-peak-header -correlation signal）が発生する。 図１に示す例示的な配置では、リファレンス手段は符号発生器４３として実施 され、記号整合手段は同相記号整合フィルタ３５および直交記号整合フィルタ３ ７として実施され、フレーム整合手段は同相フレーム整合フィルタ３８および直 交フレーム整合フ位相フレーム整合フィルタ３９として実施され、制御手段はコ ントローラ４６として実施され、そして復調装置は復調器４１として実施される 。同相記号整合フィルタ３５および直交記号整合フィルタ３７はディジタル整合 フィルタ、表面弾性波デバイスとして、あるいはプロセッサに埋め込まれたソフ トウェアとして、または特定用途向け集積回路（ＡＳＩＣ）として組み立てるこ ともできる。電圧制御発振器４５、タイミング生成器４４、ダイバーシティ結合 器４２、フレーム・プロセッサ４０、コスタス・ループ３６(または他の一般的 なトラッキング・ループ)、同相アナログ-ディジタル変換器３３、直交アナログ -ディジタル変換器３４、同相混合器３１、および直交混合器３２も示されてい る。 同相アナログ-ディジタル変換器３３は、同相混合器３１と同相記号整合フィ ルタ３５の間に結合されている。直交アナログ-ディジタル変換器３４は、直交 混合器３２と直交記号整合フィルタ３７の間に結合されている。コスタス・ルー プ３６は、同相記号整合フィルタ３５の出力、復調器４１、同相混合器３１、お よび直交混合器３２に結合されている。同相フレーム整合フィルタ３８は、同相 記号整合フィルタ３５とフレーム・プロセッサ４０と復調器４１の間に結合され ている。直交フレーム整合フィルタ３９は、直交記号整合フィルタ３７とフレー ム・プロセッサ４０と復調器４１の間に結合されている。符号発生器４３は、タ イミング生成器４４と同相記号整合フィルタ３５と直交記号整合フィルタ３７の 間に結合されている。電圧制御発振器４５は、タイミング生成器４４と整合フィ ルタ・コントローラ４６に結合されている。ダイバーシティ結合器４２は、フレ ーム・プロセッサ４０と復調器４１に結合されている。コントローラ４６は、フ レーム・プロセッサ４０に結合されている。接頭語「同相」および「直交(quadr ature-phase)」は受信スペクトル拡散信号のその成分、すなわち、当該要素がそ れで動作する同相または直交成分であることを意味する。 同相アナログ-ディジタル変換器３３および直交アナログ-ディジタル変換器３ ４は、１ビットのアナログ-ディジタル変換を行うハード的リミッタとして、ま たはＮ−ビットのアナログ-ディジタル変換器として実施することもできる。ア ナログ-ディジタル変換器は当技術分野では周知である。 制御のためには、破線で示すように、コントローラ４６を、ダイバーシティ結 合器４２、同相フレーム整合フィルタ３８、直交フレーム整合フィルタ３９、復 調器４１、タイミング生成器４４、符号発生器４３、同相アナログ-ディジタル 変換器３３、直交アナログ-ディジタル変換器３４に結合する。 図１を参照すると、信号入力での受信スペクトル拡散信号は、同相混合器３１ および直交混合器３２によって、中間周波数またはベースバンド周波数に変換さ れる。この議論では、受信スペクトル拡散信号はベースバンド周波数に変換され るものとする。このように、ベースバンド受信スペクトル拡散信号は、同相アナ ログ-ディジタル変換器３３および直交アナログ-ディジタル変換器３４によって ディジタル信号に変換される。したがって、受信スペクトル拡散信号のベースバ ンド・バージョンは、同相記号整合フィルタ３５および直交記号整合フィルタ３ ７の入力にある。 同相記号整合フィルタ３５は、符号発生器４３からのデータ・チップ・シーケ ンス信号の複製によって設定されている同相記号インパルス応答を有している。 当該設定に基づいて、同相記号整合フィルタ３５は、受信スペクトル拡散信号を 、データ・スペクトル拡散チャンネルの逆拡散同相成分として逆拡散できる。し たがって、同相記号整合フィルタ３５は、データ・ビット・シーケンス信号の逆 拡散同相成分を逆拡散データ・ビット・シーケンス信号として出力する。 同様に、直交記号整合フィルタ３７は、符号発生器４３によって発生されたデ ータ・チップ・シーケンス信号の複製によって設定できる記号インパルス応答を 有している。当該設定に基づいて、直交記号整合フィルタ３７は、受信スペクト ル拡散信号を、データ・スペクトル拡散チャンネルの直交成分として逆拡散する 。これらは、逆拡散直交パイロット・ビット・シーケンス信号（despread-quadr ature-phase-pilot-bit-sequence signal）または直交データ・ビット・シーケ ンス信号（quadrature-phase-data-bit-sequence signal）のいずれでもあり得 る。 同相記号整合フィルタ３５および直交記号整合フィルタ３７は結局、コントロ ーラ４６によって制御される。コントローラ４６はタイミングを制御して望まし いタイミングに決定するが、当該タイミングで符号発生器４３は、同相記号整合 フィルタ３５および直交記号整合フィルタ３７の記号インパルス応答をデータ・ チップ・シーケンス信号に設定する。 図２に示されているように、コントローラ４６は、同相記号整合フィルタ３５ および直交記号整合フィルタ３７にそれぞれ対応する同相信号レジスタ５１およ び直交信号レジスタ５２を制御する。 図１で、コスタス・ループ３６は、同相記号整合フィルタ３５からの出力およ び直交記号整合フィルタ３７の出力を使用して、同相混合器３１および直交混合 器３２にそれぞれコサイン信号およびサイン信号を発生する。 同相記号整合フィルタ３５と直交記号整合フィルタ３７がチップ・シーケンス 信号に整合したそれぞれの記号インパルス応答を有すると、当該出力が逆拡散ヘ ッダ記号シーケンス信号である。逆拡散ヘッダ・ビット・シーケンス信号は、そ れぞれ同相フレーム整合フィルタ３８および直交フレーム整合フィルタ３９に通 される。同相フレーム整合フィルタ３８は、パイロット・ビット・シーケンス信 号の同相成分に整合した同相フレーム・インパルス応答を有し、したがって、逆 拡散パイロット・ビット・シーケンス信号の同相成分が同相フレーム・インパル ス応答に整合する時に、同相ピーク・パイロット相関信号を発生する。同様に、 直交フレーム整合フィルタ３９は、パイロット・ビット・シーケンス信号の直交 成分に整合した直交フレーム・インパルス応答を有している。直交記号整合フィ ルタ３７からの逆拡散パイロット・ビット・シーケンス信号が直交整合フィルタ （quadrature-phase-matched filter）３７の直交フレーム・インパルス応答に 整合する場合、直交フレーム整合フィルタは直交ピーク・パイロット相関信号（ quadrature-phase-peak-pilot-correlation signal）を出力する。同相ピーク・ パイロット相関信号および直交ピーク・パイロット相関信号は復調器４１によっ て復調され、ダイバーシティ結合器４２が同相記号整合フィルタ３５および直交 記号整合フィルタ３７からのそれぞれの信号のために復調器４１からの出力を結 合する時に、制御用のイニシャル・タイミング信号として使うことができる。 さらに、同相ピーク・パイロット相関信号および直交ピーク・パイロット相関 信号はフレーム・プロセッサ４０で処理されてコントローラ４６に対するタイミ ング信号をトリガすることができ、当該コントローラにより、同相記号整合フィ ルタ３５および直交記号整合フィルタ３７のそれぞれの同相記号インパルス応答 および直交記号インパルス応答が、それぞれデータ・チップ・シーケンス信号に 整合する時のタイミングを作動させる。 本発明の特定の実施態様では、同相記号整合フィルタ３５および直交記号整合 フィルタ３７は、コントローラ４６の制御の下で、５マイクロ秒毎にデータ・チ ップ・シーケンス信号のＩおよびＱに整合するように交互配置されたそれぞれの 同相記号インパルス応答および直交記号インパルス応答を有する。したがって、 同相記号整合フィルタ３５および直交記号整合フィルタ３７は、それぞれ５マイ クロ秒以内で負荷をかけられた同相記号インパルス応答および直交記号インパル ス応答を有する。一般的には、現行設計はこれらのそれぞれの記号に整合したフ ィルタを有し、当該フィルタは、１００ＭＨｚで動作するシステムについて、チ ップにつき２５６または６４段のシフト・レジスタを有する同相記号整合フィル タ３５および直交記号整合フィルタ３７のそれぞれと共に２．５マイクロ秒以内 で負荷をかけられる。 復調器４１は、コヒーレント復調を用いて、または、これとは別にノン・コヒ ーレント復調を用いて実現できる。 ダイバーシティ結合器４２は様々な方法で結合し、最もありそうなのは、直線 的結合、追加、または復調器４１を介して復調したような同相記号整合フィルタ ３５および直交記号整合フィルタ３７からの復調出力などである。 図２は、乗算器アレイと加算器ツリーのタイム・シェアリングを使う整合フィ ルタを示す。図２に示されているのは、同相信号レジスタ５１、直交信号レジス タ５２、マルチプレクサ５７、基準信号レジスタ５３、乗算器アレイ５４、加算 器ツリー５５、データ・レジスタ５６、およびコントローラ４６である。図示さ れているように、破線は、コントローラ４６が同相信号レジスタ５１、直交信号 レジスタ５２、基準信号レジスタ５３、およびデータ・レジスタ５６の必要な制 御を提供することを表している。実線は、同相信号レジスタ５１、直交信号レジ スタ５２、基準信号レジスタ５３からマルチプレクサ５７を通じての信号の流れ を表している。同相信号レジスタ５１および直交信号レジスタ５２は、マルチプ レクサ５７を通じて乗算器アレイ５４へ、加算器ツリー５５へデータ・レジスタ ５６へと結合される。データ・レジスタ５６は同相出力および直交出力を有する 。 ヘッダまたはパイロット・チャンネルのどちらの実施についても、図５は信号 をシェアする、整合フィルタ・ベースの相関器のブロック・タイミングを表して いる。図示のとおり、フレームは８１９２チップ毎に始まることができ、そのヘ ッダ・ビット・シーケンス信号などの第１の信号を、符号発生器４３から２５６ または６４チップ毎に出力することができる。同様に、データ・チップ・シーケ ンス信号などの第２の信号を２５６チップ毎に出力できるが、第１の信号、すな わちパイロット信号とは交互配置されている。こうして、同相記号整合フィルタ ３５および直交記号整合フィルタ３７は、第１の信号、ヘッダまたはパイロット ・チップ・シーケンス信号を負荷され、それから第２の信号、データ・チップ・ シーケンス信号を交互配置されて負荷される。第１の信号は、それぞれの整合フ ィルタにヘッダまたはパイロット・チップ・シーケンス信号を負荷させることを 表すものである。そして第２の信号は、それぞれの整合フィルタにデータ・チッ プ・シーケンス信号を負荷させるタイミングとなるものである。 本発明はまた、スペクトル拡散受信器で受信スペクトル拡散信号に記号整合フ ィルタおよびフレーム整合フィルタを用いる方法を含んでいる。既に開示された 装置の様に、受信スペクトル拡散信号はデータ・スペクトル拡散チャンネルを持 つと考えられる。そのパイロット・スペクトル拡散チャンネルは、パイロット・ ビット・シーケンス信号をパイロット・チップ・シーケンス信号でスペクトル拡 散処理することにより発生する。データ・スペクトル拡散チャンネルは、データ ・ビット・シーケンス信号をデータ・チップ・シーケンス信号でスペクトル拡散 処理することにより発生する。 上記本発明方法は、データ・チップ・シーケンス信号の複製を発生させるステ ップを含んでいる。ピーク・ヘッダ相関信号の流れに応答して、適当な遅れで、 当該方法はパイロット制御信号を発生する。パイロット制御信号に応答して当該 方法は、記号整合フィルタをパイロット・ビット・シーケンス信号の複製でプロ グラムして、当該記号整合フィルタがパイロット・ビット・シーケンス信号に整 合した記号インパルス応答を有するように設定する。パイロット・チップ・シー ケンス信号に整合した記号整合フィルタで、当該方法は、受信スペクトル拡散信 号からのデータ・スペクトル拡散チャンネルを逆拡散パイロット・ビット・シー ケンス信号として逆拡散させる。 フレーム整合フィルタはパイロット・ビット・シーケンス信号に整合したフレ ーム・インパルス応答を有する。したがって当該方法は、フレーム整合フィルタ を使用して逆拡散パイロット・ビット・シーケンス信号をフィルタリングする。 その後、当該方法は、フィルタリングされた当該逆拡散データ・ビット・シーケ ンス信号から、フレーム整合フィルタのフレーム・インパルス応答に整合してい る逆拡散パイロット・ビット・シーケンス信号に応答して、ピーク・パイロット 相関信号を発生させる。 当該方法はまた、パイロット制御信号から少し時間を遅らせて、そしてピーク ・パイロット相関信号に応答してデータ制御信号を発生させる。当該データ制御 信号に応答して当該方法は、記号整合フィルタをデータ・チップ・シーケンス信 号でプログラムして、当該記号整合フィルタがデータ・チップ・シーケンス信号 に整合した記号インパルス応答を有するようにする。これによって、当該方法は 、記号整合フィルタがデータ・チップ・シーケンス信号に整合している間に、受 信スペクトル拡散信号からのデータ・スペクトル拡散チャンネルを逆拡散データ ・ビット・シーケンス信号として逆拡散する。 ここに記載した方法を、受信スペクトル拡散信号の同相成分および直交成分に 拡張することもできる。このように当該方法は、受信スペクトル拡散信号からの パイロット・スペクトル拡散チャンネルを逆拡散するステップを備え、受信スペ クトル拡散信号から、受信スペクトル拡散信号からのパイロット・スペクトル拡 散チャンネルの同相成分を逆拡散するステップを含み、受信スペクトル拡散信号 から、パイロット・スペクトル拡散チャンネルの同相成分をパイロット・ビット ・シーケンス信号の逆拡散同相成分として逆拡散し、かつ受信スペクトル拡散信 号から、パイロット・スペクトル拡散チャンネルの直交成分をパイロット・ビッ ト・シーケンス信号の逆拡散直交成分として逆拡散するステップを含むものであ る。 同様に、受信スペクトル拡散信号の同相成分および直交成分を、データ・スペ クトル拡散チャンネルの同相成分および直交成分として逆拡散することができる 。したがって当該方法は、受信スペクトル拡散信号から、データ・スペクトル拡 散チャンネルの同相成分を逆拡散データ・ビット・シーケンス信号の逆拡散同相 成分として逆拡散することを含むものである。当該方法はまた、データ・スペク トル拡散チャンネルの直交成分を逆拡散データ・ビット・シーケンス信号の逆拡 散直交成分として逆拡散することも含むものである。 逆拡散データ・ビット・シーケンス信号の同相成分および直交成分に逆拡散さ れたデータ・ビット・シーケンス信号をフィルタリングする場合、当該方法は、 同相フレーム・インパルス応答および直交フレーム・インパルス応答にそれぞれ 整合している逆拡散ヘッダ・ビット・シーケンス信号の同相成分および直交成分 に応答して、同相ピーク・データ相関信号および直交ピーク・データ相関信号（ quadrature-phase-peak-datar-correlation signal）を発生させることを含むこ ともできる。整合フィルタの動作 動作に際して、両実施例の場合、ヘッダおよびパイロット・チャンネル、同相 記号整合フィルタ３５および直交記号整合フィルタ３７には、図５に示されてい るコントローラからのタイミング信号によって、Ｍローカル・シーケンス記号、 すなわちチップ・シーケンス信号の複製が負荷される。同相アナログ-ディジタ ル変換器３３および直交アナログ-ディジタル変換器３４が発生させた着信受信 スペクトル拡散信号サンプルは、ローカル複製が整列するまでそれぞれローカル 複製の傍に横滑りし(slide by)、すなわち、それらが整列するまで相互に関係付 けられて、この時点で大きな情報を持った出力が発生する。この大きな出力の発 生は、同期プロセスが演繹的に（a priori）うまく完了すること、またはその獲 得プロセスに提供された追加回路の使用を必要とせず、可能な最短時間で符号同 期を達成させて着信拡散チップ・シーケンス信号を獲得することができる。こ れにより、安価な実施コスト、より小さな物理的容積、消費電力の低減、符号同 期を達成するのに必要な時間で測定したときの実施の速く性能が非常によい、と いう利点が得られる。 ＊９３＊強い信号レベルの出力の存在は、その特定の時間的な瞬間に、Ｍ着信信 号記号とローカル拡散符号のＭ記号が、すなわち同相記号整合フィルタ３５と直 交記号整合フィルタ３７に負荷されたチップ・シーケンス信号がアライメントさ れていることを示す。同相記号整合フィルタ３５および直交記号整合フィルタ３ ７が、同相記号整合フィルタ３５および直交記号整合フィルタ３７への次のＭ着 信信号記号の到来に先立つどの時間においても、ローカル拡散符号の次のＭ記号 で、すなわちチップ・シーケンス信号で完全に負荷されている、ということが必 要である。数値Ｍの値は信号サンプルの数で測られるそれぞれの記号整合フィル タの大きさを意味するが、およそ１のどの値よりもはるかに大きい。例えばある 実施例では、Ｍは約２５６である。Ｍは符号を提供するのに必要な回路のうちの 一つよりもはるかに大きいので、位相同期機能は設計と実行が非常に容易である 。これにより、安価な実施コスト、より小さな物理的容積、消費電力の低減、実 施の速さ、および本質的性能のよさ、という利点が得られる。 同相記号整合フィルタ３５と直交プログラマブル・フィルタ（quadrature-pha se-programmable filter）３７は、すべての利用可能なチャンネル、すなわち経 路を通って届く情報を、追加のおよびパラレルな信号処理経路なしで確認し、特 徴付けそして抽出する。同相記号整合フィルタ３５と直交記号整合フィルタ３７ にローカル基準として負荷されている拡散符号は、すべての伝搬チャンネルがそ の情報信号を同相記号整合フィルタ３５および直交記号整合フィルタ３７に送り 出す機会を持つまでは、適当なところに残っている。当該整合フィルタにより、 受信できるすべてのＬ＝ＴＭ（Ｗ＋１）個の信号を容易に復元することができる 。入力信号は伝搬経路長の相違のために時間オフセットがあるので、かつ同相記 号整合フィルタ３５および直交記号整合フィルタ３７は線形デバイスなので、異 なるチャンネルを通る信号伝搬による出力は、同相記号整合フィルタ３５および 直交記号整合フィルタ３７により時間オフセットされて出力される。したが って、異なるチャンネルを通って伝搬する信号の受信および分離には追加の回路 を何ら必要とせず、現時点で時間的に分離している個々の信号は単独に容易に扱 うことができ、最適な方法で結合して当該整合フィルタ受信器がＬ−ダイバーシ ティ・システムの性能を達成することができる。 異なるチャンネルを通って伝搬する信号複製の多数（Ｌ）を確認し、分離し、 結合できる受信器は時間ダイバーシティ受信器であり、一般にＲＡＫＥレシーバ と呼ばれている。ＲＡＫＥレシーバの構造は、別のシステムを実施することによ る極端な複雑さを受けることなしに、整合フィルタを使用して実現できる。ダイ バーシティ処理システムの心臓部の同相記号整合フィルタ３５および直交記号整 合フィルタ３７の実施は、安価な実施コスト、より小さな物理的容積、消費電力 の低減、実施が速やか、制御の簡便さ、および、よりよい性能、といった利点を 有する。 対照的に、ここに記載されているようなプログラマブル整合フィルタ・ベース の復調器は、このような回路を一組だけ利用しそして、本来的に発生される情報 を用いて、別の伝搬経路を経て届く信号複製をいくつでもコヒーレントに復調す ることができる。これを達成できるメカニズムは、一時的に安定な位相基準を確 立し、当該位相基準に関して各個々の信号の位相オフセットを取り出すために、 一つの従来の位相トラッキング回路、例えば、フェーズ・ロックド・ループ（Ｐ ＬＬｓ）と、コスタス・ループ、またはｎ乗ループを採用すべきである。着信信 号はまずノン・コヒーレントに、ＯＨｚの周波数（ＤＣ）を含んだある周波数に ダウン・コンバートされる。それから、同相および直交チャンネル（quadrature -phase channel）の出力が、同相記号整合フイルタ３５および直交記号整合フィ ルタ３７からそれぞれ読み取られる。キャリア信号の位相オフセットは同相出力 および直交出力の相対的振幅に含まれ、当該出力はその後、受信データ信号を復 調するために直接使用される。これとは別に、個々の伝搬経路についての位相推 定を、さらに整合したフィルタリングによって改善し、通常のコヒーレント復調 器を使用して得られる性能と同等以上の性能で、しかし通常のコヒーレント復調 器によって持ち込まれがちな複雑さが増えることなしにその信号を 復調することができる。したがって、記号整合フィルタ・ベースの実施は、複雑 さが非常に少なく、実施コストが安く、物理的容積が小さく、電力消費が少なく 、実施が速やかでしかも性能が良いという利点がある。 複数の乗算器とそれに付随する加算器ツリーからなる１組は除くこともできる 。複数の乗算器とそれに付随する加算器ツリーからなる残りの組の入力に２つの マルチプレクサから信号を入力することによって、各マルチプレクサは、乗算器 ／加算器ツリー構造を同相信号レジスタまたは直交信号レジスタに接続する働き をすることができる。この実施態様は、２つのマルチプレクサの複雑さを増し、 複数の乗算器と加算器ツリーからなる１組に付随する複雑さを減少させ、複雑さ を実質的にはかなり低減させる。 記号整合フィルタはディジタル・シグナル・プロセッサであり、その出力が重 要なのは、着信信号の重要期間（portion of interest）が完全に負荷されてい る時のその瞬間においてであり、他のどんな時にも重要ではない。本実施では、 記号整合フィルタのサイズはおおよそ６４段か２５６段であり、受信スペクトル 拡散信号の入力サンプルを負荷するためには、それぞれ６４または２５６クロッ ク周期を必要とする。記号整合フィルタの出力は１つか２つのクロック周期につ いてのみ重要であり、約２４８クロック周期の残りについては重要ではない。し たがって、これら２４８クロック周期中に、回路を再使用することができる。２ つ以上の信号、Ｎ個の信号とすると、その信号が位相で整列されておらずに、そ の出力が時間的に交互配置されているという条件で、同一の整合フィルタを利用 できる。もしもＮ＝５の信号が同一整合フィルタを共有していると、その時にほ ぼ４５クロック周期でその信号を交互配置することができ、当該整合フィルタは 次のような多くの方法で動作することができる。 １．クロック周期５で始まり、当該記号整合フィルタは第１の信号に対応する 基準で負荷される。当該第１の信号による出力は５０番目と５１番目のクロック 周期の間で発生する。 ２．クロック周期５５で始まり、当該記号整合フィルタは第２の信号に対応す る基準で負荷される。当該第２の信号による出力は１００番目と１０１番目のク ロック周期の間で発生する。 ３．クロック周期１０５で始まり、当該記号整合フィルタは第３の信号に対応 する基準で負荷される。当該第３の信号による出力は１５０番目と１５１番目の クロック周期の間で発生する。 ４．クロック周期１５５で始まり、当該記号整合フィルタは第４の信号に対応 する基準で負荷される。当該第４の信号による出力は２００番目と２０１番目の クロック周期の間で発生する。 ５．クロック周期２０５で始まり、当該記号整合フィルタは第５の信号に対応 する基準で負荷される。当該第５の信号による出力は２５０番目と２５１番目の クロック周期の間で発生する。 さらに、第１、第２、第３、第４および第５の信号による次の出力のために、 ただ一つの整合フィルタだけを用いて、そのサイクルが繰り返される。信号処理 の利益は一定であるのに、実施の複雑さとサイズは８０％削減される。シリコンの必要が少ない整合フィルタ 記号整合フィルタに使用することができ、シリコンと電力の必要が少ないスペ クトル拡散整合フィルタは、リファレンス手段、制御手段、マルチプレクサ手段 、データ手段、乗算手段、総和手段、メモリ手段、および加算手段を含む。マル チプレクサ手段はリファレンス手段と制御手段に結合される。データ手段はスペ クトル拡散受信器シーバに結合される。乗算手段はデータ手段に結合され、マル チプレクサ手段を介してリファレンス手段にも結合される。総和手段は乗算手段 とメモリ手段の間に結合される。加算手段は総和手段とメモリ手段に結合される 。 リファレンス手段は基準チップ・シーケンス信号の複数の期間（portion）を ストアしている。数Ｎはここではビット当たりのチップ数を表すのに使われ、Ｐ はここではその基準チップ・シーケンス信号の複数の期間における期間数を表す のに使用される。Ｐ＝２の場合、例えば、２つの期間があり、リファレンス手段 は基準チップ・シーケンス信号の１／２を２つストアしている。ビット当たりＮ ＝５１２チップで、Ｐ＝２期間の場合、基準チップ・シーケンス信号の各１／２ につき２５６のチップがある。Ｐは２または４以上でもよいゲート、メモリおよ びクロック速度間のトレード・オフでＰが選択される。 制御手段により、タイミング基準用のクロック信号を用いて制御信号を生成す る。当該クロック信号は、チップ・レートで、対応するクロック周期のクロック ・レートを持つ。当該制御信号は、リファレンス手段、マルチプレクサ手段、デ ータ手段、乗算手段、総和手段および加算手段にタイミングを与える。 マルチプレクサ手段により、クロック周期の各期間中に、基準チップ・シーケ ンス信号の複数期間の各期間をリファレンス手段からシーケンシャルに出力する 。２つの基準チップ・シーケンス信号について、Ｐ＝２の場合、マルチプレクサ 手段により、クロック周期の第１の期間中に基準チップ・シーケンス信号の第１ の期間を出力し、次いでクロック周期の第２の期間中に、基準チップ・シーケン ス信号の第２の期間を出力する。 データ手段により、スペクトル拡散受信器からの、受信スペクトル拡散信号の 複数の入力データ・サンプルをクロック・レートでシフトさせる。一般的には、 当該入力データ・サンプルはスペクトル拡散信号のチップに対応し、したがって データ手段は、当該複数の入力データ・サンプルをクロック・レートのチップ期 間（chip portion）においてシフトさせる。当該入力データ・サンプルは、好ま しい実施例では、それぞれＬ個の量子化レベルの一つに量子化され、当該量子化 レベルは、Ｌ＝１６の場合、４ビットの量子化に対応すると定義される。チップ 当たり４ビットの量子化は、ＸＯＲゲート等を用いて処理される。Ｌ個の量子化 レベルは、通信チャンネルに採用されているＮビット／サンプルのアナログ-デ ィジタル変換（Ｌ＝２^N）と、チップに加えられた雑音から生成する。 クロック周期の各期間中に基準チップ・シーケンス信号のそれぞれの期間を選 択するマルチプレクサ手段に応答して、乗算手段により、基準チップ・シーケン ス信号のそれぞれの期間を複数の入力データ・サンプルで乗ずる。各チップは複 数の入力データ・サンプルの一つに対応し、４ビットの量子化によって表現され る。所定クロック周期のデータ手段内の複数の入力データ・サンプルの場合、複 数の出力積信号は乗算手段の出力にある。数Ｍはここでは、当該複数の出力積信 号中の出力積信号の数を表すのに使用される。 総和手段により、各複数の出力積信号の場合、クロック周期のそれぞれの期間 中に、当該複数の出力積信号内の各出力積信号を合計し、それにより総和を出す 。こうして、多くのクロック周期、すなわち複数のクロック周期の場合は、総和 手段の出力が複数の総和となる。総和手段は、各複数の出力積信号を複数の基準 チップ・シーケンス信号の対応する期間を用いて合計する。 メモリ手段は、総和手段からの複数のＭ総和の少なくともＭ個の総和をストア する。メモリ手段には、Ｍ個の総和をすべてストアすることができる。加算手段 により当該複数の総和を加算し、整合フィルタからの出力信号を出力する。 図６に示す典型的な配置はＰ＝２の基準チップ・シーケンス信号の場合であり 、基準チップ・シーケンス信号の２つの期間、すなわち２つの１／２について使 用される。図６に示す実施例の場合、リファレンス手段は第１の複数のシフト・ レジスタ１３１と第２の複数のシフト・レジスタ１３２を含んでいる。制御手段 は制御プロセッサ１３８として実施されており、マルチプレクサ手段はマルチプ レクサ１３３として、そしてデータ手段は複数のデータ・シフト・レジスタ１３ ４として実施されている。好ましい実施例においては、データ・シフト・レジス タ１３４は各チップを一つのサンプルとしてストアし、各チップは１６のレベル の一つに量子化される。したがって、データ・シフト・レジスタ１３４はチップ 当たり４ビットの量子化ビットをストアする。１６の量子化レベルは、入力アナ ログ-デジタル変換器が各サンプルを表すために４ビットの量子化、すなわちチ ップ当たり４ビットの量子化ビットを採用している結果である。量子化ビットを 情報ビットと区別されたい。情報ビットはチップ・シーケンス全体、例えば、情 報ビット当たり２５６チップによって表現される。４ビット量子化が各チップの 振幅を量子化するために使用される。 乗算手段は複数のエクスクルーシブ・オア（ＸＯＲ）ゲート１３５として示さ れ、総和手段は加算ツリー１３６として実施されている。当該加算器ツリーは複 数のＸＯＲゲートに結合した複数の加算器ゲートを含むこともできる。メモリ手 段はメモリ１３７として示され、加算手段は加算器１３９として示されている。 マルチプレクサ１３３は、第１の複数のシフト・レジスタ１３１と、第２の複 数のシフト・レジスタ１３２とに結合されている。制御プロセッサ１３８は、第 １の複数のシフト・レジスタ１３１、第２の複数のシフト・レジスタ１３２、マ ルチプレクサ１３３、複数のデータ・シフト・レジスタ１３４、加算器ツリー１ ３６、メモリ１３７、および出力レジスタ１３７に結合されている。制御手段に より、クロック信号を用いて、タイミング基準用に制御信号を生成する。当該ク ロック信号は、チップ・レートで、対応するクロック周期のクロック・レートを 持つ。当該制御信号は、リファレンス手段、マルチプレクサ手段、データ手段、 乗算手段、総和手段、および加算手段にタイミングを与える。 複数のデータ・シフト・レジスタ１３４が、スペクトル拡散受信器に結合され ている。複数のＸＯＲゲート１３５は複数のデータ・シフト・レジスタ１３４に 結合され、マルチプレクサ１３３を介して第１の複数のシフト・レジスタ１３１ に、かつマルチプレクサ１３３を介して第２の複数のシフト・レジスタ１３２に 結合されている。加算器ツリー１３６は複数のＸＯＲゲート１３５に結合されて おり、メモリ１３７は加算器ツリー１３６に結合され、そして加算器１３９は加 算器ツリー１３６とメモリ１３７の出力に結合されている。出力レジスタ１４７ は加算器１３９に結合されている。 第１の複数のシフト・レジスタ１３１は基準チップ・シーケンス信号の第１の 期間をストアしており、第２の複数のシフト・レジスタ１３２は基準チップ・シ ーケンス信号の第２の期間をストアしている。クロック信号に応答してそしてク ロック周期の第１の期間中に、マルチプレクサ１３３は、マルチプレクサ１３３ を介して第１の複数のシフト・レジスタ１３１から、クロック周期の第１の期間 中に、基準チップ・シーケンス信号の第１の期間を出力する。クロック周期の第 ２の期間中にクロック周期に応答して、マルチプレクサ１３３は、第２の複数の シフト・レジスタ１３２から、クロック周期の第２の期間中に基準チップ・シー ケンス信号の第２の期間を出力する。 複数のデータ・シフト・レジスタ１３４は、受信スペクトル拡散信号の複数の 入力データ・サンプルをクロック・レートでシフトさせる。代表的には、複数の データ・シフト・レジスタ１３４は、チップ・レートで入力データ・サンプルを ストアし、ここでは一例として、１チップについて４つのストレージ・データ・ シフト・レジスタがある。データ・シフト・レジスタ１３４というものは、サン プル当たり多数のシフト・レジスタを備えることを含んでもよく、したがって一 例として、受信スペクトル拡散信号の入力データ・サンプルをストアするために 、４つのシフト・レジスタを設けてもよい。当該４つのストレージ・データ・シ フト・レジスタは、アナログ-デジタル変換器から発生された４つの量子化ビッ トをストアする。当該アナログ-デジタル変換器はチップ・レートでサンプリン グし、各チップについて入力データ・サンプルを生成する。当該入力データ・サ ンプルは、１６の量子化レベルの一つを持つことが好ましい。アナログ-デジタ ル変換器は、当該１６の量予化レベルをそれぞれ４つの量子化ビットに変換する 。当技術分野では周知のように、４つの２進値で、すなわち４ビットの量子化で １６の量子化レベルを表すことができる。 マルチプレクサ１３３がクロック周期の第１の期間中に第１の複数のシフト・ レジスタ１３１を選択する場合、複数のＸＯＲゲート１３５は、クロック周期の 第１の期間中にデータ・シフト・レジスタ１３４にストアされている複数の入力 データ・サンプルで、基準チップ・シーケンス信号の第１の期間を乗じる。この 乗算の終わりに、複数のＸＯＲゲート１３５は第１の複数の出力積信号を出力す る。 マルチプレクサ１３３がクロック周期の第２の期間中に第２の複数のシフト・ レジスタ１３２を選択する場合、複数のＸＯＲゲート１３５は、クロック周期の 第２の期間中にデータ・シフト・レジスタ１３４にストアされている複数の入力 データ・サンプルで、基準チップ・シーケンス信号の第２の期間を乗じる。この 乗算中には複数のＸＯＲゲート１３５の出力に、第２の複数の出力積信号が存在 する。 加算器ツリー１３６は一般に、複数のＸＯＲゲート１３５に結合した複数の加 算器ゲートを含む。当該複数の加算器ゲートは、複数のＸＯＲゲート１３５から の出力を合計する役割をする。したがって、クロック周期の第１の期間中、加算 器ツリー１３６は第１の複数の出力積信号を合計し、これにより第１の総和を生 成する。続いて、クロック周期の第２の期間中に加算器ツリー１３６は第２の複 数の出力積信号を合計して第２の総和を生成する。 メモリ１３７は、クロック周期の第１の期間中に加算器ツリー１３６から出力 された第１の総和をストアする。第２のクロック周期の終わりに、第１の総和は メモリ１３７にストアされ、第２の総和は加算器ツリー１３６の出力端子に存在 する。加算器１３９は、メモリ１３７にストアされている第１の総和を加算器ツ リー１３６からの第２の総和に加える。加算器１３９からの出力信号は、当該出 力信号をクロック信号を用いてアライメントするために、出力レジスタ１４７に ストアされる。 本発明は、制御プロセッサに結合したＡＮＤゲートを備えることをさらに含ん でもよく，リファレンス手段へのクロック信号をインヒビットすることもできる 。これとは別に本発明は、リファレンス手段へのデータ入力の動作をインヒビッ トするために、リファレンス手段に結合したＡＮＤゲートを含むこともできる。 リファレンス手段をインヒビットするためのＡＮＤゲートを使用して、本発明は ダウン・タイム中にシフト・レジスタを動作させないことにより必要電力を少な くできる。 図７に示すように、複数のデータ・シフト・レジスタ１３４を連続的にイネー ブルとしておく代わりに、電力節減を最大とする設計のために、複数のデータ・ シフト・レジスタ１３４の前段に図８に示すようにゲートを追加することができ る。当該ゲートは処理利得機能の出力によって制御される。これらのゲートは、 処理利得（ＰＧ）入力にしたがって使用されない記号整合フィルタのあるセクシ ョンを完全にターン・オフさせる手段を提供する。 追加のＡＮＤゲートはまた、図９に示すように、各複数のデータ・シフト・レ ジスタ１３４の入力に利用してもよい。ＡＮＤゲートの一つの入力は、記号整合 フィルタ全体をディスエイブルとするかまたはイネーブルとするのに使用される 。この制御信号を論理「０」に設定することにより、複数のデータ・シフト・レ ジスタ１３４はディスエイブルされる。したがって、複数のデータ・シフト・レ ジスタ１３４の出力において、および図９の記号整合フィルタ全体にわたって出 力切り替えは発生しない。前述と同じ論理機能を遂行できる限り、各種論理ゲー トまたは各種ゲートの組合せを使用することができる。 この考え方を記号整合フィルタ内部の別の場所に適用して、同一結果を与える こともできる。複数のデータ・シフト・レジスタ１３４への入力をディスエイブ ルとする代わりに、図９に示すように、複数のデータ・シフト・レジスタ１３４ と記号整合フィルタ中の全レジスタの各シフト・レジスタに供給するクロック・ イネーブル・ラインとして当該制御信号を使用できる。当該制御信号を論理「０ 」に設定することにより、記号整合フィルタを供給するクロック・ラインはディ スエイブルされ、それ故、ビット整合フィルタ内部の論理レベルがゲートによっ て切り替えられないようになる。したがって、電力利用を低減できる。この考え 方により、実施が必要なハードウェアは最小で、多大な電力節減を達成できる。 一例として、通信時分割デュプレックス（ＴＤＤ）方式では、送信中とＲＦ切 り替え期間には記号整合フィルタ全体を使用しない。記号整合フィルタが必要な のは受信時間中だけであり、これは、使用時間の５０％未満を意味する。したが って、これらのゲートは各シフト・レジスタ・バンクの始点で、受信期間中だけ 、以下のような簡単な手順にしたがって記号整合フィルタをターン・オンする。 IF Rx cycle＝TRUE then ANDゲートの一つにおいて制御ビットを１に設定 ELSE 制御ビットを「０」に設定 END IF 図１０〜図１５は記号整合フィルタの一実行例を示す。この例では、図１０の 記号整合フィルタは、サンプル当たり４ビットの量子化で、Ｎ＝５１２のサンプ ルを有すると考えられる。 当該記号整合フィルタの上記実施には、データ・シフト・レジスタをＰ／２段 備える必要がある。この場合、サンプル当たりの量子化ビット数が４なので、そ れぞれ２５６段のシフト・レジスタ・バンクを４個使用する。同相入力データ・ サンプルＩ₁、Ｉ₂、Ｉ₃、Ｉ₄および直交入力データ・サンプル（quadrature-pha se input-data sample）Ｑ₁、Ｑ₂、Ｑ₃、Ｑ₄は、複数の同相データ・シフト・レ ジスタ２６５および複数の直交データ・シフト・レジスタ（quadrature-phase d ata-shift register）２６６をそれぞれ通じてクロック・レートでシフトされ、 そして、それぞれ同相ＸＯＲゲート２３５および直交ＸＯＲゲート（quadrature -phase XOR gate）２３６を用いて基準チップ・シーケンス信号の第１の期間お よび基準チップ信号の第２の期間で乗じられる。図１０では、同相入力データ・ サンプルＩ₁、Ｉ₂、Ｉ₃、Ｉ₄のそれぞれおよび直交入力データ・サンプルＱ₁、 Ｑ₂、Ｑ₃、Ｑ₄のそれぞれについて、４つのデータ・シフト・レジスタが示して ある。図１１に示されているクロック信号は、この例に対するタイミングの基本 である。 基準チップ・シーケンス信号は２つの１／２に分割されて、シフト・レジスタ の２つのバンク、すなわち、それぞれ２５６（Ｎ／２）のレジスタからなる第１ の複数のシフト・レジスタ１３１と第２の複数のシフト・レジスタ１３２にスト アされる。マルチプレクサ１３３からの第１の複数のシフト・レジスタ１３１と 第２の複数のシフト・レジスタ１３２の出力は、クロック信号によって選択して もよいが、クロック信号で選択する必要がある訳ではない。基準チップ・シーケ ンス信号の１／２のどちらも、クロック周期期間の１／２の間に有効である。 一組のＸＯＲゲート１３５は同相ＸＯＲゲート２３５と直交ＸＯＲゲート２３ ６を含む・チツプ増倍機能（chip multiplication function）は、同相データ・ シフト・レジスタ２６５または同相データ・シフト・レジスタ２６５の出力と、 第１の複数のシフト・レジスタ１３１および第２の複数のシフト・レジスタ１３ ２それぞれのマルチプレクサ１３３出力間の同相ＸＯＲゲート２３５（図１０参 照）によって達成される。同相ＸＯＲゲート２３５は、同相成分について加算器 ツ リー１３６に出力する。直交ＸＯＲゲート２３６は、直交成分（quadrature-pha se component）について、同相成分用について同相グループの要素１５７に使用 されるのと同様の直交グループ（quadrature phase groupe）の要素（図示され ていない）１５８に出力する。したがって、直交期間（quadrature phase porti on）は同相期間（in-phase portion）と同じ方法で処理されるものである。これ とは別に、同相ＸＯＲゲート２３５、同相グループの要素１５７を含む要素、お よび出力レジスタ１４７が、図１６に示すように時間多重することができる。マ ルチプレクサ２３３は、同相データ・シフト・レジスタ２５５、直交データ・シ フト・レジスタ２５６、同相ＸＯＲゲート２３５の間に挿入されている。マルチ プレクサ２３３は、同相入力データ・サンプルＩ₁、Ｉ₂、Ｉ₃、Ｉ₄および直交入 力データ・サンプルＱ₁、Ｑ₂、Ｑ₃、Ｑ₄の処理を、ＸＯＲゲート１３５、要素１ ５７のグループ、および出力レジスタ１４７とタイム・シェアする。 この例では、加算器ツリー１３６は、４ビット加算器１２８個、５ビット加算 器６４個、６ビット加算器３２個、７ビット加算器１６個、８ビット加算器８個 、９ビット加算器４個、１０ビット加算器２個、１１ビット加算器１個を備える 。加算器ツリー１３６は、ＸＯＲゲート１３５の乗算器バンクから出力する２５ ６のデータすべてを合計するのに使用される。多数のパイプライン・レジスタ・ レベルを、タイミングの要求に合わせるためにクロック・レートで確定する必要 があるかもしれない。 クロック期間の第１の１／２では、２５６個の入力サンプルと相関付けるため に第１の複数のシフト・レジスタ１３１を選択する。その結果得られる加算器ツ リー１３６の出力を先入れ先出し（ＦＩＦＯ）メモリ１３７または通常のメモリ に、ＦＩＦＯ読み出しコントローラの制御の下でストアさせる。ＦＩＦＯメモリ １３７は、ワード当たり１１ビットの量子化について、少なくともＭ／２メモリ ・セルの深さがなければならない。ワード長は加算器ツリー１３６の出力で、ま たは設計者で決まる。図１１は、２つの同相入力データ・サンプルＩＡ、ＩＢの タイミング、データ・シフト・レジスタ１３４の出力タイミング、およびＸＯＲ ゲート１３５の出力をクロック信号について示している。 同一クロック期間の第２の１／２では、図１１参照、第２の複数のシフト・レ ジスタ１３２を選択して同一組の２５６個の入力サンプルと相関付ける。その結 果得られる加算器ツリー１３６の出力を、Ｎ／２クロック期間早くＦＩＦＯメモ リ１３７にストアされている値に加える。ＦＩＦＯメモリ１３７および加算器ツ リー１３６の出力タイミングは図１１に示されており、ＦＩＦＯ読み出しコント ローラに制御される。 この最終結果は、出力レジスタ１４７にストアされている、記号整合フィルタ のＮ／２のストレージ・データ・シフト・レジスタだけを使用することによって 、実時間における完全なＮサンプルの相関結果を与える。 この構成は記号整合フィルタのどのサイズＮにも使うことができ、しかもその 構成はスケーラブルである。 前述のように、記号整合フィルタの長さはそれぞれＮ／２の長さの２つの１／ ２に分割できる。また、その記号整合フィルタを、表１および２の第３のインプ リメンテーション（ＩＭＰＬ３）および第６のインプリメンテーション（ＩＭＰ Ｌ６）に示されている、長さがそれぞれＮ／４ずつの４セクションに分割でき、 または長さがそれぞれＮ／８の８セクションに、または長さがＮ／ＭのＭセクシ ョンに分割できる。しかし、異なるＭの値の間でのトレード・オフを考慮しなけ ればならない。 この方法は、２５６チップ整合フィルタについての表１および図１２〜図１３ 、５１２チップ整合フィルタについての表２および図１４〜図１５に示されてい るように、大量の電力を節減できる。表１に示されている例はパイプラインに３ 値のレジスタを用いている。 表１ ２５６チップ整合フィルタの場合 表２ ５１２チップ整合フィルタの場合 前述の設計を実施するためのゲート総数を計算して、表１に第１から第６のイ ンプリメンテーション（ＩＭＰＬ１−ＩＭＰＬ６）として記入してある。表１お よび図１２〜図１３から、第１のインプリメンテーションＩＭＰＬ１は、本明細 書の発明の背景の項に記載してあるように記号整合フィルタを実施する通常の方 法に関する。第２のインプリメンテーション（ＩＭＰＬ２）と第３のインプリメ ンテーション（ＩＭＰＬ３）は、ここに開示された、Ｎが２５６、およびＰがそ れぞれ２および４の構成を使用して得られた結果である。インプリメンテーショ ン１（ＩＭＰＬ１）は、レジスタ、すなわちゲートにスタティックなフリップ・ フロップ回路を使用する。インプリメンテーション２（ＩＭＰＬ２）はインプリ メンテーション１（ＩＭＰＬ１）に類似しており、レジスタとゲートの１／２を ランダム・アクセス・メモリ（ＲＡＭ）で置き換えたものである。図１２〜図１ ５は、スタティック・フリップ・フロップ回路、すなわちゲート数の減少に伴い 、電力消費が減少していることを示している。インプリメンテーション３（ＩＭ ＰＬ３）は、インプリメンテーション１（ＩＭＰＬ１）のようにレジスタの１／ ４にフリップ・フロップ回路を採用し、３／４のフリップ・フロップ回路をＲＡ Ｍで置き換えている。インプリメンテーション３（ＩＭＰＬ３）は、第２のイン プリメンテーション（ＩＭＰＬ２）と比較して電力消費が増加しているが、ゲー ト数が少ない。 インプリメンテーション４(ＩＭＰＬ４)、インプリメンテーション５（ＩＭ ＰＬ５）およびインプリメンテーション６（ＩＭＰＬ６）は、インプリメンテー ション１(ＩＭＰＬ１)、２(ＩＭＰＬ２)、および３（ＩＭＰＬ３）に類似してい るが、スタティック・フリップ・フロップ回路に代わってダイナミック・フリッ プ・フロップ回路を使用している。 節減される理由には種々あるが、次のように要約することができる。 本発明はシフト・レジスタ総数の１／２だけ使用し、サイズが従来の１／２の 加算器ツリーを１つ使用する。各レジスタには約７つのゲートが数えられる(Ａ ＳＩＣ販売業者による)。したがって、節減されたゲート数はほぼ、 ７ゲート×（Ｎ／２）×（サンプル当たりビット数）＝７×（５１２／２）×４ ＝７１６８ゲート である。 加算器ツリー１３６を共有するために、既存の構成は２つの入力データを多重 送信する必要がある。したがって、大規模なマルチプレクサ回路が必要である。 本発明に関しては、Ｎ／２の２：１マルチプレクサ１３３が必要であり、サイズ がＮ／２ワード×幅Ｘビットのスタティック・ランダム・アクセス・メモリ（Ｒ ＡＭ）も必要である。Ｎはフィルタ長を表し、Ｘは加算器ツリー１３６の出力の ダイナミック・レンジである。これらの長所に加えて、メモリ１３７はスタンバ イ・モード中は電力を消費しない。 チップの記号整合フィルタをＨＤＬ ＶＨＤＬで実施し、Model Technology S ystemシミュレーション・ツールでシミュレートした。LSI Logic lcbg10p技術ラ イブラリと共にSynopsys Design Compiler Version 3.4aを使用して、その設計 を首尾よく合成することができた。 本発明の精神および範囲から逸脱することなく、本発明の整合フィルタに様々 な修正を加えることができることは当業者には明らかであろう。本発明は添付の 請求の範囲およびその均等物の範囲内に含まれるならば、整合フィルタの修正と 変形を包含するものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ， ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ， ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ダヴィッドヴィッチ，ソリン. アメリカ合衆国 11372 ニューヨーク州 ジャクソン ハイツ 75ティーエイチ ストリート 35―38 アパートメント ６ エー 【要約の続き】 を介してシフトされた複数の力カデータ・サンプルを乗 じて第２の複数の出力積信号を発生させる。加算器ツリ ー（１３６）は、当該第１の複数の出力積信号を、メモ リ（１３７）にストアされている第１の総和として加算 する。加算器ツリー（１３６）は、当該第２の複数の出 力積信号を第２の総和として加算する。加算器（１３ ９）は、当該第１および第２の総和を加算する。

Claims (1)

1. 【特許請求の範囲】 １．各情報ビットをチップ・シーケンス信号でスペクトル拡散処理することによ り発生した受信スペクトル拡散信号と共に、複数の情報ビットを有する受信スペ クトル拡散信号についてスペクトル拡散受信器の一部として使用されるスペクト ル拡散整合フィルタであって、 基準チップ・シーケンス信号の第１の期間をストアする第１の複数のシフト・ レジスタと、 基準チップ・シーケンス信号の第２の期間をストアする第２の複数のシフト・ レジスタと、 所定クロック・レートを有するクロック信号を所定クロック周期で発生させる 制御プロセッサと、 前記第１の複数のシフト・レジスタと前記第２の複数のシフト・レジスタに結 合されたマルチプレクサであって、クロック信号に応答して、前記マルチプレク サを介して前記第１の複数のシフト・レジスタからクロック周期の第１の期間中 に基準チップ・シーケンス信号の第１の期間を出力し、かつ、前記マルチプレク サを介して前記第２の複数のシフト・レジスタからクロック周期の第２の期間中 に基準チップ・シーケンス信号の第２の期間を出力するものと、 前記スペクトル拡散受信器に結合され、受信スペクトル拡散信号の複数の入力 データ・サンプルをクロック・レートでシフトさせる複数のデータ・シフト・レ ジスタと、 前記複数のデータ・シフト・レジスタに、かつ前記マルチプレクサを介して前 記第１の複数のシフト・レジスタに、かつ前記マルチプレクサを介して前記第２ の複数のシフト・レジスタに結合され、クロック周期の第１の期間中に前記マル チプレクサが第１の複数のシフト・レジスタを選択するのに応答して、基準チッ プ・シーケンス信号の第１の期間をクロック周期の第１の期間中に複数の入力デ ータ・サンプルで乗じて第１の複数の出力積信号を出力し、かつ、クロック周期 の第２の期間中に前記マルチプレクサが第２の複数のシフト・レジスタを選択す るのに応答して、基準チップ・シーケンス信号の第２の期間をクロック周期の第 ２の期間中に複数の入力データ・サンプルで乗じて第２の複数の出力積信号を出 力する複数のエクスクルーシブＯＲ（ＸＯＲ）ゲートと、 前記複数のＸＯＲゲートに結合された複数の加算器ゲートを含み、クロック周 期の第１の期間中に第１の複数の出力積信号を合計して第１の総和を生成し、か つ、クロック周期の第２の期間中に第２の複数の出力積信号を合計して第２の総 和を生成する加算器ツリーと、 前記加算器ツリーに結合され、クロック周期の第１の期間中に前記加算器ツリ ーから出力された第１の総和をストアするメモリと、 前記加算器ツリーと前記メモリに結合され、前記メモリにストアされた第１の 総和を前記加算器ツリーからの第２の総和に加える加算器と を備えることを特徴とするスペクトル拡散整合フィルタ。 ２．前記制御プロセッサに結合され、前記第１の複数のシフト・レジスタと前記 第２の複数のシフト・レジスタへのクロック信号をインヒビットするＡＮＤゲー トをさらに備えることを特徴とする請求項１に記載のスペクトル拡散整合フィル タ。 ３．前記第１の複数のシフト・レジスタの各シフト・レジスタの入力に結合され 、前記第１の複数のシフト・レジスタの動作をインヒビットするＡＮＤゲートを さらに備えることを特徴とする請求項１に記載のスペクトル拡散整合フィルタ。 ４．前記第２の複数のシフト・レジスタの各シフト・レジスタの入力に結合され 、前記第２の複数のシフト・レジスタの動作をインヒビットするＡＮＤゲートを さらに備えることを特徴とする請求項１に記載のスペクトル拡散整合フィルタ。 ５．各情報ビットをチップ・シーケンス信号でスペクトル拡散処理することによ り発生した受信スペクトル拡散信号と共に、複数の情報ビットを有する受信スペ クトル拡散信号についてスペクトル拡散受信器の一部として使用されるスペクト ル拡散整合フィルタであって、 基準チップ・シーケンス信号の複数の期間をストアするリファレンス手段と、 所定クロック・レートを有するクロック信号を所定クロック周期で発生させる 制御手段と、 前記リファレンス手段に結合されたマルチプレクサ手段であって、クロック信 号に応答し、前記リファレンス手段から前記マルチプレクサ手段を介してクロッ ク周期のそれぞれの期間中に基準チップ・シーケンス信号の複数の期間の各期間 をシーケンシャルに出力するものと、 前記スペクトル拡散受信器に結合され、受信スペクトル拡散信号の複数の入力 データ・サンプルをクロック・レートでシフトさせるデータ手段と、 前記データ手段に、かつ前記マルチプレクサ手段を介して前記リファレンス手 段に結合され、クロック周期の各期間中に前記マルチプレクサ手段が選択するの に応答して、クロック周期のそれぞれの期間中に基準チップ・シーケンス信号の それぞれの期間と前記データ手段内に位置した複数の入力データ・サンプルを乗 じて、それぞれ複数の出力積信号を出力する乗算手段と、 前記乗算手段に結合され、クロック周期のそれぞれの期間中に各複数の出力積 信号を合計して基準チップ・シーケンス信号の複数の期間に対応する複数の総計 を出力する総計手段と、 前記総計手段に結合され、複数のＮ個の総計の少なくともＮ−１個の総計をス トアするメモリ手段と、 前記総計手段と前記メモリ手段に結合され、複数の総計を加える加算器手段と を備えることを特徴とするスペクトル拡散整合フィルタ。 ６．前記制御手段に結合され、前記リファレンス手段へのクロック信号をインヒ ビットするＡＮＤゲートをさらに備えることを特徴とする請求項５に記載のスペ クトル拡散整合フィルタ。 ７．前記リファレンス手段に結合され、前記第１の複数のシフト・レジスタの動 作をインヒビットするＡＮＤゲートをさらに備えることを特徴とする請求項５に 記載のスペクトル拡散整合フィルタ。 ８．前記リファレンス手段が、 基準チップ・シーケンス信号の第１の期間をストアする第１の複数のシフト・ レジスタと 基準チップ・シーケンス信号の第２の期間をストアする第２の複数のシフト・ レジスタと を備えることを特徴とする請求項５に記載のスペクトル拡散整合フィルタ。 ９．前記マルチプレクサ手段が、前記第１の複数のシフト・レジスタと前記第２ の複数のシフト・レジスタに結合されたマルチプレクサであって、クロック信号 に応答して、前記第１の複数のシフト・レジスタから前記マルチプレクサを介し てクロック周期の第１の期間中に基準チップ・シーケンス信号の第１の期間を出 力し、かつ前記第２の複数のシフト・レジスタから前記マルチプレクサを介して クロック周期の第２の期間中に基準チップ・シーケンス信号の第２の期間を出力 するものを備えることを特徴とする請求項８に記載のスペクトル拡散整合フィル タ。 １０．前記乗算手段が、前記データ手段に、かつ前記マルチプレクサを介して前 記第１の複数のシフト・レジスタに、かつ前記マルチプレクサを介して前記第２ の複数のシフト・レジスタに結合され、クロック周期の第１の期間中に前記マル チプレクサが前記第１の複数のシフト・レジスタを選択するのに応答して、クロ ック周期の第１の期間中に基準チップ・シーケンス信号の第１の期間と複数の入 力データ・サンプルを乗じて第１の複数の出力積信号を出力し、かつクロック周 期の第２の期間中に前記マルチプレクサが第２の複数のシフト・レジスタを選択 するのに応答して、クロック周期の第２の期間中に基準チップ・シーケンス信号 の第２の期間と複数の入力データ・サンプルを乗じて第２の複数の出力積信号を 出力する複数のエクスクルーシブ・オア（ＸＯＲ）ゲートを備えることを特徴と する請求項９に記載のスペクトル拡散整合フィルタ。 １１．各情報ビットをチップ・シーケンス信号でスペクトル拡散処理することに より発生した受信スペクトル拡散信号と共に、複数の情報ビットを有する受信ス ペクトル拡散信号についてスペクトル拡散受信器の一部として使用されるスペク トル拡散整合フィルタであって、 基準チップ・シーケンス信号の第１の期間をストアする第１のリファレンス手 段と、 基準チップ・シーケンス信号の第２の期間をストアする第２のリファレンス手 段と、 所定クロック・レートを有するクロック信号を所定クロック周期で発生させる 制御手段と、 前記第１のリファレンス手段と前記第２のリファレンス手段に結合され、クロ ック信号に応答して、前記第１のリファレンス手段から前記マルチプレクサ手段 を介して基準チップ・シーケンス信号の第１の期間をクロック周期の第１の期間 中に出力し、かつ前記第２のリファレンス手段から基準チップ・シーケンス信号 の第２の期間をクロック周期の第２の期間中に出力するマルチプレクサ手段と、 前記スペクトル拡散受信器に結合され、受信スペクトル拡散信号の複数の入力 データ・サンプルをクロック・レートでシフトさせるデータ手段と、 前記データ手段に、かつ前記マルチプレクサ手段を介して前記第１のリファレ ンス手段に、かつ前記マルチプレクサ手段を介して前記第２のリファレンス手段 に結合され、クロック周期の第１の期間中に前記マルチプレクサ手段が第１のリ ファレンス手段を選択するのに応答して、クロック周期の第１の期間中に基準チ ップ・シーケンス信号の第１の期間と前記データ手段内に位置した複数の入力デ ータ・サンプルを乗じて第１の複数の出力積信号を出力させ、かつクロック周期 の第２の期間中に前記マルチプレクサ手段が、第２のリファレンス手段を選択す るのに応答して、クロック周期の第２の期間中に基準チップ・シーケンス信号の 第２の期間と前記データ手段内に位置した複数の入力データ・サンプルを乗じて 第２の複数の出力積信号を出力させる乗算手段と、 前記乗算手段に結合され、クロック周期の第１の期間中に第１の複数の出力積 信号を合計して第１の総和を生成し、クロック周期の第２の期間中に第２の複数 の出力積信号を合計して第２の総和を生成する加算器ツリー手段と、 前記加算器ツリー手段に結合され、第１の総和をストアするメモリ手段と、 前記加算器ツリー手段と前記メモリ手段に結合され、前記メモリ手段にストア されている第１の総和を前記加算器ツリーからの第２の総和に加える加算器手段 と を備えることを特徴とするスペクトル拡散整合フィルタ。 １２．前記制御手段に結合され、前記第１のリファレンス手段と前記第２のリフ ァレンス手段へのクロック信号をインヒビットするＡＮＤゲートをさらに備える ことを特徴とする請求項１１に記載のスペクトル拡散整合フィルタ。 １３．前記第１の複数のシフト・レジスタの各シフト・レジスタの入力に結合さ れ、前記第１の複数のシフト・レジスタの動作をインヒビットするＡＮＤゲート をさらに備えることを特徴とする請求項８に記載のスペクトル拡散整合フィルタ 。 １４．前記第２の複数のシフト・レジスタの各シフト・レジスタの入力に結合さ れ、前記第２の複数のシフト・レジスタの動作をインヒビットするＡＮＤゲート をさらに備えることを特徴とする請求項８に記載のスペクトル拡散整合フィルタ 。 １５．前記リファレンス手段が、 基準チップ・シーケンス信号の第１の期間をストアする第１の複数のシフト・ レジスタと、 基準チップ・シーケンス信号の第２の期間をストアする第２の複数のシフト・ レジスタと を備えることを特徴とする請求項１１に記載のスペクトル拡散整合フィルタ。 １６．前記マルチプレクサ手段が、前記第１の複数のシフト・レジスタと前記第 ２の複数のシフト・レジスタに結合され、クロック信号に応答して、前記第１の 複数のシフト・レジスタから前記マルチプレクサを介してクロック周期の第１の 期間中に基準チップ・シーケンス信号の第１の期間を出力し、かつ前記第２の複 数のシフト・レジスタから前記マルチプレクサを介してクロック周期の第２の期 間中に基準チップ・シーケンス信号の第２の期間を出力するマルチプレクサを備 えることを特徴とする請求項１５に記載のスペクトル拡散整合フィルタ。 １７．前記乗算手段が、前記データ手段に、かつ前記マルチプレクサを介して前 記第１の複数のシフト・レジスタに、かつ前記マルチプレクサを介して前記第２ の複数のシフト・レジスタに結合され、クロック周期の第１の期間中に前記マル チプレクサが前記第１の複数のシフト・レジスタを選択するのに応答して、クロ ック周期の第１の期間中に基準チップ・シーケンス信号の第１の期間と複数の入 力データ・サンプルを乗じて第１の複数の出力積信号を出力し、かつクロック周 期の第２の期間中に前記マルチプレクサが第２の複数のシフト・レジスタを選択 するのに応答して、クロック周期の第２の期間中に基準チップ・シーケンス信号 の第２の期間と複数の入力データ・サンプルを乗じて第２の複数の出力積信号を 出力する複数のエクスクルーシブ・オア（ＸＯＲ）ゲートを備えることを特徴と する請求項１６に記載のスペクトル拡散整合フィルタ。