JP2001251220A - デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末 - Google Patents

デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末

Info

Publication number
JP2001251220A
JP2001251220A JP2000369832A JP2000369832A JP2001251220A JP 2001251220 A JP2001251220 A JP 2001251220A JP 2000369832 A JP2000369832 A JP 2000369832A JP 2000369832 A JP2000369832 A JP 2000369832A JP 2001251220 A JP2001251220 A JP 2001251220A
Authority
JP
Japan
Prior art keywords
predetermined number
correlation value
samples
input
matched filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000369832A
Other languages
English (en)
Inventor
Shoji Goto
章二 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000369832A priority Critical patent/JP2001251220A/ja
Priority to EP00128278A priority patent/EP1113576A3/en
Priority to US09/745,996 priority patent/US7016400B2/en
Publication of JP2001251220A publication Critical patent/JP2001251220A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0254—Matched filters

Abstract

(57)【要約】 【課題】 受信信号と拡散符号との相関値のピーク検出
の精度を維持しつつ、消費電力の低減を図ったデジタル
マッチトフィルタ、およびそのようなデジタルマッチト
フィルタを用いた携帯無線端末を提供する。 【解決手段】 デジタルマッチトフィルタ１１は、受信
信号サンプルを保持する受信信号保持部１２と、既知の
拡散符号を生成する拡散符号生成部１３と、受信号サン
プルと拡散符号との相関値を算出する相関値演算部１４
とを含む。受信信号保持部１２は、並列配置された複数
のレジスタからなり、各レジスタの前段には、信号書き
込み時以外の信号入力をマスクするゲート回路が設けら
れる。相関値演算部１４は、並列配置された複数系統の
低速動作の演算回路１４ａ、１４ｂからなる。各演算回
路は、前段と後段の積和演算部１６、１９に分割され、
ピーク値検出時以外は、電力節減のため後段の積和演算
部１９を停止させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、デジタルマッチ
トフィルタおよびデジタルマッチトフィルタを用いた携
帯無線端末に関し、より特定的には、スペクトル直接拡
散通信システムにおいて、受信側で逆拡散処理を行なう
ためのデジタルマッチトフィルタ、およびそのようなデ
ジタルマッチトフィルタを含む携帯無線端末に関する。
【０００２】
【従来の技術】従来、たとえばＣＤＭＡ（Code Divisio
n Multiple Access）方式のようなデジタル無線通信に
おいては、ユーザごとに固有の拡散符号系列で送信デジ
タルデータをスクランブルして送出し、受信側では逆拡
散符号系列で受信デジタルデータをデスクランブルする
スペクトル直接拡散通信方式が採用されている。
【０００３】このようなスペクトル直接拡散通信方式を
用いたデジタル無線通信の送信側には、拡散符号系列を
生成して送信デジタルデータをスクランブルするための
拡散部が設けられる。一方、受信側には、拡散符号系列
のレプリカ信号を生成して受信デジタルデータをデスク
ランブルするための逆拡散部が設けられる。
【０００４】このスペクトル直接拡散通信システムにお
いては、送信側における拡散符号生成のタイミングに、
受信側における拡散符号生成のタイミングを同期させる
必要がある。
【０００５】図１４は、上述のようなスペクトル直接拡
散通信システムにおける送信機および受信機の基本構成
を示す概略ブロック図である。
【０００６】図１４を参照して、スペクトル直接拡散通
信システムは、基本的に、送信機６０と、受信機６５と
で構成される。
【０００７】送信機６０において、送信されるべき原信
号は、一次変調器６１に与えられ、電波の有効利用の観
点から、信号の狭帯域化が図られている。
【０００８】一次変調器６１の出力は、拡散部６２に与
えられ、その内部に設けられた図示しない拡散符号生成
部から与えられる拡散符号系列によって拡散すなわちス
クランブル（２次変調）される。
【０００９】拡散部６２の出力は、図示しない送信回路
によって無線送信に必要な処理が施された後、アンテナ
６３を介して送信される。
【００１０】アンテナ６３から送信された信号は、受信
機６５のアンテナ６４によって受信され、図示しない受
信回路によって無線受信に必要な処理が施された後、逆
拡散部６６に与えられる。
【００１１】逆拡散部６６は、その内部に設けられた図
示しない拡散符号生成部から与えられる、受信側の拡散
符号系列に同期したレプリカ信号によって受信信号を逆
拡散すなわちデスクランブルする。
【００１２】これによって、逆拡散部６６から原信号が
取り出され、復調部６７によって原信号が復調されるこ
とになる。
【００１３】このように、送信機側と同期した逆拡散処
理を受信機側で行なうためには、受信機側の逆拡散部６
６において、受信機側の拡散符号系列の送信機側とのず
れをなくすように、受信機側の拡散符号系列をシフトす
ることにより送信機側の拡散符号系列との初期同期を取
る必要がある。
【００１４】図１５は、このような初期同期を行なう従
来の初期同期回路およびその制御回路を示す概略ブロッ
ク図である。
【００１５】図１５に示した初期同期回路７０および制
御回路８０は、図１４の逆拡散部６６内に含まれてい
る。初期同期回路７０は、デジタルマッチトフィルタ７
１と、巡回積分部７２と、同期捕捉判定部７３とを備え
ている。
【００１６】デジタルマッチトフィルタ７１は、受信信
号と拡散符号との相関値ピークの検出速度が優れている
ため採用されるものであり、デジタルマッチトフィルタ
については、たとえば、田近による信学技報ＳＳＴ６２
−２１の「スペクトル拡散通信におけるデジタルマッチ
トフィルタ技術とその問題点」に詳細に説明されてい
る。
【００１７】デジタルマッチトフィルタ７１は、入力さ
れた受信信号と、内部で生成される拡散符号系列のレプ
リカ信号との相関値を演算して逆拡散信号として出力す
る。出力された逆拡散信号は図１４の復調部６７に与え
られるとともに、巡回積分部７２に与えられる。従来の
デジタルマッチトフィルタ７１の詳細な構成および動作
については後述する。
【００１８】なお、拡散符号系列は、一定の繰返し周期
で繰返される拡散符号で構成され、この拡散符号の繰返
し周期のことを以下に「フレーム」と称することとす
る。
【００１９】巡回積分部７２は、ノイズの除去、相関値
のピーク値の検出精度の向上を図るために、デジタルマ
ッチトフィルタ７１から出力される相関値を、拡散符号
系列の数フレーム期間にわたって積分することにより、
相関値の平均化を実行する。
【００２０】ここで、情報１ビット当たりの受信信号の
エネルギをＥbとし、１Ｈｚ当たりのノイズおよび干渉
信号の密度をＮoとすると、Ｅb／Ｎoが高ければ、受信
信号のエネルギが相対的に大きいため、各フレームにお
ける相関値のピーク値を検出することは容易である。し
かしながら、Ｅb／Ｎoが低ければ、受信信号のエネルギ
が相対的に小さいため、そのままでは各フレームにおけ
る相関値のピーク値を検出することは困難である。
【００２１】そこで、複数フレームの相関値の平均化を
行なうことにより、たとえＥb／Ｎoが低くても、相関値
のピークの検出の精度を向上させることができる。この
ような巡回積分を用いたデジタルマッチトフィルタにつ
いては、たとえば、田近他による信学技報ＳＳＴ９６−
２６の「４相相関器を用いたＤＳ／ＧＭＳＫ／ＰＳＫ方
式とスペクトル拡散復調用ＬＳＩ」に詳細に説明されて
いる。
【００２２】図１５に戻って、巡回積分部７２で得られ
た相関値の積分値は、同期捕捉判定部７３に与えられ
る。同期捕捉判定部７３は、与えられた相関値の積分値
が、予め内部に設定されている閾値を超えているか否か
を判定する。
【００２３】すなわち、平均によって得られた相関値ピ
ークが閾値を越えている場合には、越えていることを示
す信号（たとえば「１」）を制御部８０に与え、閾値を
超える相関値ピークが存在しない場合には、そのことを
示す信号（たとえば「０」）を制御部８０に与える。
【００２４】制御部８０は、同期捕捉判定部７３から与
えられる信号が「１」であれば、送信側と受信側との拡
散符号系列の位相差が、デジタルマッチトフィルタ７１
の動作周波数分の１の誤差以内に引き込まれたものとし
て、すなわち粗同期が達成されたとして、逆拡散用の拡
散符号系列生成のタイミングを維持するようにデジタル
マッチトフィルタ７１の拡散符号系列の生成タイミング
を制御する。
【００２５】一方、制御部８０は、同期捕捉判定部７３
から与えられる信号が「０」であれば、送信側と受信側
との拡散符号系列の位相差が、デジタルマッチトフィル
タ７１の動作周波数分の１の誤差以内に引き込まれてい
ないものとして、すなわち粗同期が達成されていないも
のとして、粗同期を達成するよう逆拡散用の拡散符号系
列生成のタイミングをシフトさせるようにデジタルマッ
チトフィルタ７１の拡散符号系列の生成タイミングを制
御する。拡散符号生成タイミングの制御は、より具体的
には、拡散符号レジスタ値（タップ係数）を書き換えた
り、受信信号蓄積レジスタ値を更新することにより行な
われる。
【００２６】制御部８０は、粗同期の達成後も同期捕捉
判定回路７３の出力を監視し、粗同期を維持するように
デジタルマッチトフィルタ７１の拡散符号系列の生成タ
イミングを制御する。これにより、初期同期が達成され
ることになる。
【００２７】以下に、図１５に示したデジタルマッチト
フィルタ７１の構成および動作について詳細に説明す
る。
【００２８】図１６は、デジタルマッチトフィルタ７１
の一例としてのトランスバーサル型フィルタの構成を示
すブロック図である。図１６を参照して、拡散符号レプ
リカ発生器７１ａでは、システムに固有のある初期値
が、所定の生成多項式に基づいて構成されたシフトレジ
スタ（図示せず）に設定され、初期値を基に所定回数シ
フト動作させた後の符号から順次連続して、送信側およ
び受信側で既知の拡散符号系列として出力していくよう
に構成されている。
【００２９】そして、拡散符号レプリカ発生器７１ａで
生成された拡散符号の１フレーム分のチップを、入力用
拡散符号レジスタ７１ｂに拡散符号のチップ速度で入力
し、そこに格納する。この入力用拡散符号レジスタ７１
ｂに格納された拡散符号の１フレーム分のチップは、演
算用拡散符号レジスタ７１ｃに転送され、そこに格納さ
れる。
【００３０】一方、各々ｎビット（ｎはｎ≧１の整数）
に量子化されたサンプルからなる受信信号が、拡散符号
のチップ速度のＭ（Ｍは≧１の整数）倍のオーバサンプ
リング速度でオーバサンプリングされて受信信号蓄積レ
ジスタ７１ｄに時系列的に入力され、拡散符号の１フレ
ーム分のチップ数（以下、拡散符号長）のＭ倍に相当す
る符号長の受信信号サンプルが順次格納される。図１６
に示した例では、説明の簡略化のため、Ｍ＝２の場合に
ついて説明するものとする。
【００３１】あるタイミングで、シフトレジスタである
受信信号蓄積レジスタ７１ｄに蓄積された拡散符号長の
２倍のサンプル数の受信信号系列のうち、初段のレジス
タから一段おきの（奇数段の）各レジスタに保持されて
いるサンプルが並列に出力され（タップ出力）、乗算部
７１ｅを構成する対応する乗算器の一方入力に与えられ
る。
【００３２】一方、演算用拡散符号レジスタ７１ｃに格
納されている拡散符号の１フレーム分のチップが並列に
出力され（タップ係数）、乗算部７１ｅを構成する対応
する乗算器の他方入力に与えられる。
【００３３】乗算部７１ｅを構成するすべての乗算器の
出力は、加算部７１ｆで加算され、その時点での相関値
として出力される。
【００３４】次のタイミングで受信信号系列の次のサン
プルが受信信号蓄積レジスタ７１ｄに入力され、各段に
保持されていたサンプルは次段にシフトされる。このタ
イミングで、シフトレジスタ７１ｄの奇数段のレジスタ
に保持されているサンプル（タップ出力）と、シフトレ
ジスタ７１ｃに固定されている拡散符号の１フレーム分
のチップ（タップ係数）とが乗算部７１ｅにおいて乗算
され、その結果の総和が加算部７１ｆにより算出され、
相関値出力として出力される。
【００３５】このように図１６のデジタルマッチトフィ
ルタ７１では、拡散符号のチップ速度の２倍のサンプル
速度で受信信号蓄積レジスタ７１ｄに入力された受信信
号サンプルは、一段おきにタップ出力として相関値算出
の対象とされるが、後続のサンプルが入力されて各段の
サンプルがシフトされるごとに相関値算出演算は行なわ
れるため、オーバサンプリングされた入力受信信号のす
べてのサンプルが相関値算出演算の対象となる。
【００３６】なお、演算用拡散符号レジスタ７１ｃに格
納される拡散符号のチップ数は、必ずしも１フレーム分
の拡散符号長でなくともよい。すなわち、１フレームの
一部分の拡散符号であっても、そのチップ数に対応する
受信信号サンプルとの相関値を算出すれば、同期位置で
ピークを示すため、部分同士の積和演算により同期位置
の捕捉が可能となる。
【００３７】その場合、演算用拡散符号レジスタ７１ｃ
に１フレームの一部分の拡散符号を固定して相関値演算
を続行し、その間に１フレームの他の部分の拡散符号を
入力用拡散符号レジスタ７１ｂに格納しておき、必要に
応じて、レジスタ７１ｃの拡散符号をレジスタ７１ｂの
拡散符号で置換えることもできる。
【００３８】
【発明が解決しようとする課題】図１６に示した従来の
デジタルマッチトフィルタでは、受信信号蓄積レジスタ
７１ｄにオーバサンプリング速度で受信信号系列の各サ
ンプルが入力されるごとに、すなわちレジスタ７１ｄに
一旦格納されるすべての受信信号サンプルに対して、乗
算部７１ｅおよび加算部７１ｆによって受信信号と拡散
符号との積和演算が実行されるため、毎回の積和演算に
多くの論理回路が動作することとなり、デジタルマッチ
トフィルタ全体の消費電力が著しく増大するという問題
があった。
【００３９】また、図１６の従来のデジタルマッチトフ
ィルタでは、受信信号蓄積レジスタ７１ｄは、拡散符号
長のＭ倍のサンプル数の受信信号を保持するため、非常
に段数の多いシフトレジスタで構成されることになり、
データサンプルの連続的なシフト動作により消費電力が
増大することになる。
【００４０】このため、受信信号蓄積用のレジスタを、
シフトレジスタではなく、入力受信信号に対して並列に
設けられた複数のレジスタで構成し、時系列的に入力さ
れる受信信号系列のサンプルを上記複数のレジスタに所
定のタイミングで巡回的に書込むように構成されたデジ
タルマッチトフィルタが提案されており、たとえば、特
開平１０−２８５０７９号公報に開示されている。
【００４１】しかしながら、このような構成のデジタル
マッチトフィルタでは、入力された受信信号サンプル
が、入力受信信号に対して並列に設けられた複数のレジ
スタに共通に与えられることになるため、本来の書込み
タイミングにないレジスタにもサンプルデータが入力さ
れることになる。書込みタイミングになく、能動化され
ていないレジスタであっても、入力信号があれば当該レ
ジスタには消費電力が発生することになる。したがっ
て、シフトレジスタを使用しないこのようなデジタルマ
ッチトフィルタであっても、全体として消費電力が増大
することとなる。
【００４２】さらに、図１６に示す従来のデジタルマッ
チトフィルタでは、オーバサンプリング速度で入力され
る受信信号と拡散符号との積和演算を行なうための回路
７１ｅおよび７１ｆは、非常に高速の動作周波数で動作
することとなり、これらの回路における消費電力が増大
し、デジタルマッチトフィルタ全体の消費電力が増大す
るという問題があった。
【００４３】それゆえに、この発明の目的は、受信信号
と拡散符号との相関値のピーク検出の精度を維持しつ
つ、消費電力の低減を図ったデジタルマッチトフィルタ
およびそのようなデジタルマッチトフィルタを用いた携
帯無線端末を提供することである。
【００４４】この発明の他の目的は、受信信号と拡散符
号との相関値がピーク値となる可能性のある場合にのみ
積和演算をすべて行なうことにより、相関値算出のため
の回路の消費電力の低減を図ったデジタルマッチトフィ
ルタおよびそのようなデジタルマッチトフィルタを用い
た携帯無線端末を提供することである。
【００４５】この発明のさらに他の目的は、受信信号蓄
積レジスタを構成する並列レジスタのうち、本来の書込
みタイミングにあるレジスタ以外のレジスタの入力をマ
スクすることにより、並列レジスタにおける消費電力の
低減を図ったデジタルマッチトフィルタおよびそのよう
なデジタルマッチトフィルタを用いた携帯無線端末を提
供することである。
【００４６】この発明のさらに他の目的は、相関値演算
のための回路を、並列に複数系列設けることにより、各
相関値演算回路の動作周波数を下げて消費電力の低減を
図ったデジタルマッチトフィルタおよびそのようなデジ
タルマッチトフィルタを用いた携帯無線端末を提供する
ことである。
【００４７】
【課題を解決するための手段】この発明は、送信側で拡
散処理が施されている受信信号系列に対して受信側で逆
拡散処理を行なうためのデジタルマッチトフィルタであ
って、受信信号保持手段と、拡散符号生成手段と、相関
値演算手段とを備える。受信信号保持手段は、時系列的
に入力される受信信号系列を構成するサンプルを所定数
のサンプルだけ順次保持する。拡散符号生成手段は、逆
拡散処理のための拡散符号系列を生成する。相関値演算
手段は、受信信号保持手段に保持されている所定数のサ
ンプルと、生成された拡散符号系列との相関値を算出す
る。相関値演算手段は、受信信号保持手段に保持されて
いる所定数のサンプルの一部と、生成された拡散符号系
列のうちサンプルの一部に対応する拡散符号との相関値
を算出する第１の積和演算手段と、受信信号保持手段に
保持されている所定数のサンプルの残りのサンプルと、
生成された拡散符号系列のうち残りのサンプルに対応す
る拡散符号との相関値を算出する第２の積和演算手段
と、第１の積和演算手段の出力相関値が所定の閾値を超
えたか否かを判定し、第１の積和演算手段の出力相関値
が前記所定の閾値を超えないと判定されれば、第２の積
和演算手段の演算動作を停止する判定手段とを含む。
【００４８】この発明の他の局面によれば、送信側で拡
散処理が施されている受信信号系列に対して受信側で逆
拡散処理を行なうためのデジタルマッチトフィルタは、
時系列的に入力される受信信号系列を構成するサンプル
を順次保持するための受信信号保持手段を備える。受信
信号保持手段は、時系列的に入力される受信信号系列を
所定数のサンプルだけ並列に保持するための所定数の記
憶回路と、所定数の記憶回路のそれぞれの前段に設けら
れ、各々が能動化されたときに対応する記憶回路への入
力信号を通過させ、それ以外のときには入力信号をマス
クする、所定数の論理回路と、時系列的に入力される受
信信号系列のサンプルが所定数の記憶回路に所定のタイ
ミングで巡回的に書込まれるように、所定数の記憶回路
を所定のタイミングで巡回的に書込み可能状態にする第
１の制御手段と、時系列的に入力される受信信号系列の
サンプルが所定数の記憶回路に所定のタイミングで巡回
的に入力されるように、所定数の論理回路を所定のタイ
ミングで巡回的に能動化する第２の制御手段とを含む。
デジタルマッチトフィルタは、逆拡散処理のための拡散
符号系列を生成する拡散符号生成手段と、所定数の記憶
回路に並列に保持されている受信信号系列のサンプル
と、拡散符号系列との相関値を算出する相関値演算手段
とをさらに備える。
【００４９】好ましくは、所定数の論理回路の各々の負
荷容量が、所定数の記憶回路の各々の負荷容量よりも小
さい。
【００５０】この発明のさらに他の局面によれば、送信
側で拡散処理が施されている受信信号系列に対して受信
側で逆拡散処理を行なうためのデジタルマッチトフィル
タは、受信信号保持手段と、拡散符号生成手段と、第２
の所定数の相関値演算手段と、出力制御手段とを備え
る。受信信号保持手段は、時系列的に入力される受信信
号系列を構成するサンプルを第１の所定数のサンプルだ
け順次保持し、保持される第１の所定数のサンプルは、
第２の所定数のグループに分割される。拡散符号生成手
段は、逆拡散処理のための拡散符号系列を生成する。第
２の所定数の相関値演算手段は、第２の所定数のグルー
プごとに対応して設けられ、各々が、対応するグループ
のサンプルと、拡散符号系列との相関値を算出する。出
力制御手段は、第２の所定数の相関値演算手段のそれぞ
れの出力相関値を１系統の出力相関値として時系列的に
順次出力する。
【００５１】この発明のさらに他の局面によれば、送信
側で拡散処理が施されている受信信号系列に対して受信
側で逆拡散処理を行なうためのデジタルマッチトフィル
タは、時系列的に入力される受信信号系列を構成するサ
ンプルを順次保持するための受信信号保持手段を備え
る。受信信号保持手段は、時系列的に入力される受信信
号系列を所定数のサンプルだけ並列に保持するための所
定数の記憶回路と、所定数の記憶回路のそれぞれの前段
に設けられ、各々が能動化されたときに対応する記憶回
路への入力信号を通過させ、それ以外のときには入力信
号をマスクする、所定数の論理回路と、時系列的に入力
される受信信号系列のサンプルが所定数の記憶回路に所
定のタイミングで巡回的に書込まれるように、所定数の
記憶回路を所定のタイミングで巡回的に書込み可能状態
にする第１の制御手段と、時系列的に入力される受信信
号系列のサンプルが所定数の記憶回路に所定のタイミン
グで巡回的に入力されるように、所定数の論理回路を所
定のタイミングで巡回的に能動化する第２の制御手段と
を含む。デジタルマッチトフィルタは、逆拡散処理のた
めの拡散符号系列を生成する拡散符号生成手段と、所定
数の記憶回路に並列に保持されている受信信号系列のサ
ンプルと、拡散符号系列との相関値を算出する相関値演
算手段とをさらに備る。相関値演算手段は、所定数の記
憶回路に保持されているサンプルの一部と、生成された
拡散符号系列のうちサンプルの一部に対応する拡散符号
との相関値を算出する第１の積和演算手段と、所定数の
記憶回路に保持されているサンプルの残りのサンプル
と、生成された拡散符号系列のうち残りのサンプルに対
応する拡散符号との相関値を算出する第２の積和演算手
段と、第１の積和演算手段の出力相関値が所定の閾値を
超えたか否かを判定し、第１の積和演算手段の出力相関
値が所定の閾値を超えないと判定されれば、第２の積和
演算手段の演算動作を停止する判定手段とを含む。
【００５２】好ましくは、所定数の論理回路の各々の負
荷容量が、所定数の記憶回路の各々の負荷容量よりも小
さい。
【００５３】この発明のさらに他の局面によれば、送信
側で拡散処理が施されている受信信号系列に対して受信
側で逆拡散処理を行なうためのデジタルマッチトフィル
タは、時系列的に入力される受信信号系列を構成するサ
ンプルを順次保持するための受信信号保持手段を備え
る。受信信号保持手段は、時系列的に入力される受信信
号系列を第１の所定数のサンプルだけ並列に保持するた
めの第１の所定数の記憶回路を含み、第１の所定数の記
憶回路は、第２の所定数のグループに分割される。受信
信号保持手段は、第１の所定数の記憶回路のそれぞれの
前段に設けられ、各々が能動化されたときに対応する記
憶回路への入力信号を通過させ、それ以外のときには入
力信号をマスクする、第１の所定数の論理回路と、時系
列的に入力される受信信号系列のサンプルが第１の所定
数の記憶回路に所定のタイミングで巡回的に書込まれる
ように、第１の所定数の記憶回路を所定のタイミングで
巡回的に書込み可能状態にする第１の制御手段と、時系
列的に入力される受信信号系列のサンプルが前記第１の
所定数の記憶回路に所定のタイミングで巡回的に入力さ
れるように、第１の所定数の論理回路を所定のタイミン
グで巡回的に能動化する第２の制御手段とをさらに含
む。デジタルマッチトフィルタは、逆拡散処理のための
拡散符号系列を生成する拡散符号生成手段と、第２の所
定数のグループごとに対応して設けられ、各々が、対応
するグループの記憶回路に並列に保持されているサンプ
ルと、拡散符号系列との相関値を算出する、第２の所定
数の相関値演算手段とをさらに備える。第２の所定数の
相関値演算手段の各々は、対応するグループの記憶回路
に保持されているサンプルの一部と、生成された拡散符
号系列のうちサンプルの一部に対応する拡散符号との相
関値を算出する第１の積和演算手段と、対応する記憶回
路に保持されているサンプルの残りのサンプルと、生成
された拡散符号系列のうち残りのサンプルに対応する拡
散符号との相関値を算出する第２の積和演算手段と、第
１の積和演算手段の出力相関値が所定の閾値を超えたか
否かを判定し、第１の積和演算手段の出力相関値が所定
の閾値を超えないと判定されれば、第２の積和演算手段
の演算動作を停止する判定手段とを含む。デジタルマッ
チトフィルタは、第２の所定数の相関値演算手段のそれ
ぞれの出力相関値を１系統の出力相関値として時系列的
に順次出力する出力制御手段をさらに備える。
【００５４】好ましくは、所定数の論理回路の各々の負
荷容量が、所定数の記憶回路の各々の負荷容量よりも小
さい。
【００５５】この発明のさらに他の局面によれば、デジ
タル無線通信の携帯無線端末は、受信デジタルデータを
復調する受信系モデム手段と、受信系モデム手段の受信
信号を処理して出力する信号処理手段とを備える。受信
系モデム手段は、送信側で拡散処理が施されている受信
信号系列に対して受信側で逆拡散処理を行なうためのデ
ジタルマッチトフィルタを含み、デジタルマッチトフィ
ルタは、受信信号保持手段と、拡散符号生成手段と、相
関値演算手段とを含む。受信信号保持手段は、時系列的
に入力される受信信号系列を構成するサンプルを所定数
のサンプルだけ順次保持する。拡散符号生成手段は、逆
拡散処理のための拡散符号系列を生成する。相関値演算
手段は、受信信号保持手段に保持されている所定数のサ
ンプルと、生成された拡散符号系列との相関値を算出す
る。相関値演算手段は、受信信号保持手段に保持されて
いる所定数のサンプルの一部と、生成された拡散符号系
列のうちサンプルの一部に対応する拡散符号との相関値
を算出する第１の積和演算手段と、受信信号保持手段に
保持されている所定数のサンプルの残りのサンプルと、
生成された拡散符号系列のうち残りのサンプルに対応す
る拡散符号との相関値を算出する第２の積和演算手段
と、第１の積和演算手段の出力相関値が所定の閾値を超
えたか否かを判定し、第１の積和演算手段の出力相関値
が所定の閾値を超えないと判定されれば、第２の積和演
算手段の演算動作を停止する判定手段とを有する。
【００５６】この発明の他の局面によれば、デジタル無
線通信の携帯無線端末は、受信デジタルデータを復調す
る受信系モデム手段と、受信系モデム手段の受信信号を
処理して出力する信号処理手段とを備える。受信系モデ
ム手段は、送信側で拡散処理が施されている受信信号系
列に対して受信側で逆拡散処理を行なうためのデジタル
マッチトフィルタを含み、デジタルマッチトフィルタ
は、時系列的に入力される受信信号系列を構成するサン
プルを順次保持するための受信信号保持手段を含む。受
信信号保持手段は、時系列的に入力される受信信号系列
を所定数のサンプルだけ並列に保持するための所定数の
記憶回路と、所定数の記憶回路のそれぞれの前段に設け
られ、各々が能動化されたときに対応する記憶回路への
入力信号を通過させ、それ以外のときには入力信号をマ
スクする、所定数の論理回路と、時系列的に入力される
受信信号系列のサンプルが所定数の記憶回路に所定のタ
イミングで巡回的に書込まれるように、所定数の記憶回
路を所定のタイミングで巡回的に書込み可能状態にする
第１の制御手段と、時系列的に入力される受信信号系列
のサンプルが所定数の記憶回路に所定のタイミングで巡
回的に入力されるように、所定数の論理回路を所定のタ
イミングで巡回的に能動化する第２の制御手段とを有す
る。デジタルマッチトフィルタは、逆拡散処理のための
拡散符号系列を生成する拡散符号生成手段と、所定数の
記憶回路に並列に保持されている受信信号系列のサンプ
ルと、拡散符号系列との相関値を算出する相関値演算手
段とをさらに含む。
【００５７】好ましくは、所定数の論理回路の各々の負
荷容量が、所定数の記憶回路の各々の負荷容量よりも小
さい。
【００５８】この発明のさらに他の局面によれば、デジ
タル無線通信の携帯無線端末は、受信デジタルデータを
復調する受信系モデム手段と、受信系モデム手段の受信
信号を処理して出力する信号処理手段とを備える。受信
系モデム手段は、送信側で拡散処理が施されている受信
信号系列に対して受信側で逆拡散処理を行なうためのデ
ジタルマッチトフィルタを含み、デジタルマッチトフィ
ルタは、受信信号保持手段と、拡散符号生成手段と、第
２の所定数の相関値演算手段と、出力制御手段とを含
む。受信信号保持手段は、時系列的に入力される受信信
号系列を構成するサンプルを第１の所定数のサンプルだ
け順次保持し、保持される第１の所定数のサンプルは、
第２の所定数のグループに分割される。拡散符号生成手
段は、逆拡散処理のための拡散符号系列を生成する。第
２の所定数の相関値演算手段は、第２の所定数のグルー
プごとに対応して設けられ、各々が、対応するグループ
のサンプルと、拡散符号系列との相関値を算出する。出
力制御手段は、第２の所定数の相関値演算手段のそれぞ
れの出力相関値を１系統の出力相関値として時系列的に
順次出力する。
【００５９】この発明のさらに他の局面によれば、デジ
タル無線通信の携帯無線端末は、受信デジタルデータを
復調する受信系モデム手段と、受信系モデム手段の受信
信号を処理して出力する信号処理手段とを備える。受信
系モデム手段は、送信側で拡散処理が施されている受信
信号系列に対して受信側で逆拡散処理を行なうためのデ
ジタルマッチトフィルタを含み、デジタルマッチトフィ
ルタは、時系列的に入力される受信信号系列を構成する
サンプルを順次保持するための受信信号保持手段を含
む。受信信号保持手段は、時系列的に入力される受信信
号系列を所定数のサンプルだけ並列に保持するための所
定数の記憶回路と、所定数の記憶回路のそれぞれの前段
に設けられ、各々が能動化されたときに対応する記憶回
路への入力信号を通過させ、それ以外のときには入力信
号をマスクする、所定数の論理回路と、時系列的に入力
される受信信号系列のサンプルが所定数の記憶回路に所
定のタイミングで巡回的に書込まれるように、所定数の
記憶回路を所定のタイミングで巡回的に書込み可能状態
にする第１の制御手段と、時系列的に入力される受信信
号系列のサンプルが所定数の記憶回路に所定のタイミン
グで巡回的に入力されるように、所定数の論理回路を所
定のタイミングで巡回的に能動化する第２の制御手段と
を有する。デジタルマッチトフィルタは、逆拡散処理の
ための拡散符号系列を生成する拡散符号生成手段と、所
定数の記憶回路に並列に保持されている受信信号系列の
サンプルと、拡散符号系列との相関値を算出する相関値
演算手段とをさらに含む。相関値演算手段は、所定数の
記憶回路に保持されているサンプルの一部と、生成され
た拡散符号系列のうちサンプルの一部に対応する拡散符
号との相関値を算出する第１の積和演算手段と、所定数
の記憶回路に保持されているサンプルの残りのサンプル
と、生成された拡散符号系列のうち残りのサンプルに対
応する拡散符号との相関値を算出する第２の積和演算手
段と、第１の積和演算手段の出力相関値が所定の閾値を
超えたか否かを判定し、第１の積和演算手段の出力相関
値が所定の閾値を超えないと判定されれば、第２の積和
演算手段の演算動作を停止する判定手段とを有する。
【００６０】好ましくは、所定数の論理回路の各々の負
荷容量が、所定数の記憶回路の各々の負荷容量よりも小
さい。
【００６１】この発明のさらに他の局面によれば、デジ
タル無線通信の携帯無線端末は、受信デジタルデータを
復調する受信系モデム手段と、受信系モデム手段の受信
信号を処理して出力する信号処理手段とを備える。受信
系モデム手段は、送信側で拡散処理が施されている受信
信号系列に対して受信側で逆拡散処理を行なうためのデ
ジタルマッチトフィルタを含み、デジタルマッチトフィ
ルタは、時系列的に入力される受信信号系列を構成する
サンプルを順次保持するための受信信号保持手段を含
む。受信信号保持手段は、時系列的に入力される受信信
号系列を第１の所定数のサンプルだけ並列に保持するた
めの第１の所定数の記憶回路を有し、第１の所定数の記
憶回路は、第２の所定数のグループに分割される。受信
信号保持手段は、第１の所定数の記憶回路のそれぞれの
前段に設けられ、各々が能動化されたときに対応する記
憶回路への入力信号を通過させ、それ以外のときには入
力信号をマスクする、第１の所定数の論理回路と、時系
列的に入力される受信信号系列のサンプルが第１の所定
数の記憶回路に所定のタイミングで巡回的に書込まれる
ように、第１の所定数の記憶回路を所定のタイミングで
巡回的に書込み可能状態にする第１の制御手段と、時系
列的に入力される受信信号系列のサンプルが第１の所定
数の記憶回路に所定のタイミングで巡回的に入力される
ように、第１の所定数の論理回路を所定のタイミングで
巡回的に能動化する第２の制御手段とをさらに有する。
デジタルマッチトフィルタは、逆拡散処理のための拡散
符号系列を生成する拡散符号生成手段と、第２の所定数
のグループごとに対応して設けられ、各々が、対応する
グループの記憶回路に並列に保持されているサンプル
と、拡散符号系列との相関値を算出する、第２の所定数
の相関値演算手段とをさらに含む。第２の所定数の相関
値演算手段の各々は、対応するグループの記憶回路に保
持されているサンプルの一部と、生成された拡散符号系
列のうちサンプルの一部に対応する拡散符号との相関値
を算出する第１の積和演算手段と、対応する記憶回路に
保持されているサンプルの残りのサンプルと、生成され
た拡散符号系列のうち残りのサンプルに対応する拡散符
号との相関値を算出する第２の積和演算手段と、第１の
積和演算手段の出力相関値が所定の閾値を超えたか否か
を判定し、第１の積和演算手段の出力相関値が所定の閾
値を超えないと判定されれば、第２の積和演算手段の演
算動作を停止する判定手段とを有する。デジタルマッチ
トフィルタは、第２の所定数の相関値演算手段のそれぞ
れの出力相関値を１系統の出力相関値として時系列的に
順次出力する出力制御手段をさらに含む。
【００６２】好ましくは、所定数の論理回路の各々の負
荷容量が、所定数の記憶回路の各々の負荷容量よりも小
さい。
【００６３】以上のように、この発明によれば、受信信
号と拡散符号との相関値がピーク値となる可能性のある
場合にのみ、相関値算出のための積和演算をすべて行な
い、それ以外の場合には、積和演算を部分的にしか行な
わないことにより、相関値算出のための積和演算回路の
消費電力を著しく低減することができる。
【００６４】さらにこの発明によれば、受信信号蓄積レ
ジスタを並列レジスタで構成し、そのうち、本来の書込
みタイミングにあるレジスタ以外のレジスタの入力をマ
スクすることにより、書込みタイミングにない並列レジ
スタにおける不要な信号入力による消費電力の発生を防
止することができる。
【００６５】さらにこの発明によれば、相関値算出のた
めの積和演算回路を、受信信号サンプルの複数のグルー
プに対応して並列に複数系列設けることにより、各積和
演算回路の動作周波数を下げることができ、相関値算出
のための消費電力の低減を図ることができる。
【００６６】
【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して詳しく説明する。なお、図中同一または相
当部分には同一符号を付してその説明は繰返さない。
【００６７】図１は、この発明によるデジタルマッチト
フィルタが適用される、デジタル無線通信の携帯無線端
末の全体構成を示す概略ブロック図である。
【００６８】図１に示す携帯無線端末は、大きくは、ア
ンテナ１と、無線処理部２と、ベースバンド処理部３
と、マイクおよびスピーカからなる音声入出力装置４
と、外部メモリ５と、ＬＣＤおよびキーからなる表示／
入力装置６とから構成される。
【００６９】特に、ベースバンド処理部３は、モデム３
ａと、チャネルコーデック３ｂと、ＤＳＰ３ｃと、ＣＰ
Ｕ３ｄと、内部メモリ３ｅと、外部インターフェイス３
ｆと、内部バス３ｇとを含んでいる。
【００７０】アンテナ１で受信した、図示しない基地局
からの電波信号は、無線処理部２によってベースバンド
の信号に変換され、ベースバンド処理部３に与えられ
る。
【００７１】ベースバンド処理部３において、受信信号
はモデム３ａによって復調され、さらにチャネルコーデ
ック３ｂによって復号化されてＤＳＰ３ｃに与えられ
る。ＤＳＰ３ｃは、受信信号をデータ処理して音声入出
力装置４のスピーカを駆動し、受信信号を音声に変換す
る。
【００７２】一方、音声入出力装置４のマイクで入力さ
れた音声は、ＤＳＰ３ｃでデータ処理され、チャネルコ
ーデック３ｂに与えられる。チャネルコーデック３ｂは
与えられた音声信号を符号化してモデム３ａに与え、モ
デム３ａは与えられた送信信号を変調して無線処理部２
に与える。無線処理部２は、送信信号に無線処理を施し
てアンテナ１を介して図示しない基地局に向かって送出
する。
【００７３】なお、モデム３ａ、チャネルコーデック３
ｂ、およびＤＳＰ３ｃには、内部バス３ｇを介して、Ｃ
ＰＵ３ｄ、内部メモリ３ｅ、外部インタフェース３ｆと
が接続されている。ＣＰＵ３ｄは、内部メモリ３ｅに格
納されているプログラムに従って図１の携帯無線端末全
体の動作を制御する。また外部インタフェース３ｆは、
外部メモリ５および表示／入力装置６とのインタフェー
スとして機能する。
【００７４】［実施の形態１］図２は、図１に示した携
帯無線端末に適用される、この発明の実施の形態１によ
るデジタルマッチトフィルタを示す概略ブロック図であ
る。なお、図１４に示した受信機６５の逆拡散部６６
（およびそこに含まれる図１５の初期同期回路同期回路
７０）および復調部６７は、一般的には、図１の携帯無
線端末のベースバンド処理部３のモデム３ａ内の受信系
モデム部（図示せず）を構成するものであり、図２に示
す実施形態のデジタルマッチトフィルタ（図１５の初期
同期回路７０に含まれる）も、この受信系モデム部に含
まれているものとする。
【００７５】図２を参照して、この発明の実施の形態１
によるデジタルマッチトフィルタ１１は、受信信号保持
部１２と、拡散符号生成部１３と、相関値演算部１４と
を備えている。
【００７６】以下に説明するこの実施の形態１では、受
信信号の量子化ビット数を３とし（受信信号の各サンプ
ルは３ビットで構成される）、拡散符号長（拡散符号の
１フレームのチップ数）を４とし、受信信号のオーバサ
ンプリング数を２として、スペクトル直接拡散通信が行
なわれているものとする。
【００７７】受信信号保持部１２は、時系列的に入力さ
れる受信信号系列を構成するサンプルを、拡散符号長４
×オーバサンプリング数２＝８個のサンプルだけ順次保
持して、サンプルＲ０〜Ｒ７（タップ出力）として並列
に出力し、相関値演算部１４に与える。
【００７８】拡散符号生成部１３は、既知の拡散符号系
列を生成し、所定の拡散符号長である４個の拡散符号Ｃ
０〜Ｃ３（タップ係数）として並列に出力し、相関値演
算部１４に与える。
【００７９】相関値演算部１４は、受信信号サンプルＲ
０〜Ｒ７と、拡散符号Ｃ０〜Ｃ３との積和演算を行な
い、相関値を算出して出力する。
【００８０】図３は、受信信号保持部１２の構成を詳細
に示すブロック図である。図３を参照して、受信信号保
持部１２は、レジスタ制御部７と、拡散符号長４×オー
バサンプリング数２＝８個のサンプルを保持するための
８個の受信信号蓄積レジスタ８−０〜８−７と、論理ゲ
ート回路９−０〜９−７とを備えている。
【００８１】受信信号蓄積レジスタ８−０〜８−７の各
々は、各サンプルを構成する３ビットのデータ（最上位
ビットＭＳＢ、第２位ビット２、最下位ビットＬＳＢ）
をそれぞれ保持するための３個の記憶素子から構成され
る。
【００８２】受信信号蓄積レジスタ８−０〜８−７のそ
れぞれの前段には、論理ゲート回路９−０〜９−７が対
応して設けられている。論理ゲート回路９−０〜９−７
の各々は、各サンプルを構成する３ビットのデータに対
応して３個のゲート論理素子から構成される。３個のゲ
ート論理素子のそれぞれの一方入力には、時系列的に入
力される受信信号の各サンプルを構成する３ビットデー
タが対応して入力される。
【００８３】ここで、レジスタ制御部７は、入力受信信
号サンプルのサンプル速度に対応する速度のクロックパ
ルスを外部から受けて、後述するマスク信号ＭＳＫ０〜
ＭＳＫ７を発生し、論理ゲート回路９−０〜９−７の各
々を構成する３個のゲート論理素子のそれぞれの他方入
力には、対応するマスク信号が共通に入力される。
【００８４】論理ゲート回路９−０〜９−７の各々の３
個のゲート論理素子からの出力は、対応する受信信号蓄
積レジスタを構成する３個の記憶素子のそれぞれの入力
に与えられる。
【００８５】ここで、レジスタ制御部７は、上述のサン
プル速度のクロックパルスを受けて、後述する制御クロ
ック信号ＣＬＫ０〜ＣＬＫ７を発生し、受信信号蓄積レ
ジスタ８−０〜８−７の各々を構成する３個の記憶素子
のそれぞれの制御入力に与える。
【００８６】受信信号蓄積レジスタ８−０〜８−７のそ
れぞれから出力される、各３ビットの受信信号サンプル
Ｒ０〜Ｒ７は、タップ出力として並列に取り出される。
【００８７】８個の受信信号蓄積レジスタ８−０〜８−
７には、時系列的に入力される受信信号サンプルが所定
のタイミングで巡回的に書込まれる。このような受信信
号蓄積レジスタの書込み動作について、以下に詳細に説
明する。
【００８８】図４は、受信信号蓄積レジスタ８−０〜８
−７の書込み動作を制御するレジスタ制御部７の構成を
示すブロック図である。図４を参照して、レジスタ制御
部７は、制御クロック生成部７ａと、マスク信号生成部
７ｂとを備えている。
【００８９】制御クロック生成部７ａは、８進カウンタ
７ｃと、従属接続された７個の遅延素子１１−１〜１１
−７とを含んでいる。８進カウンタ７ｃは、上述の入力
受信信号のサンプル速度のクロックパルスを８分周した
制御クロックパルスＣＬＫ０を生成する。この制御クロ
ックパルスＣＬＫ０は、直接出力されるとともに、遅延
素子１１−１〜１１−７でそれぞれ１サンプル周期ずつ
遅延され、制御クロックパルスＣＬＫ１〜ＣＬＫ７とし
て出力される。
【００９０】このように生成された制御クロックパルス
ＣＬＫ０〜ＣＬＫ７は、図３の受信信号蓄積レジスタ８
−０〜８−７にそれぞれ与えられ、各制御クロックパル
スは、対応する受信信号蓄積レジスタを構成する３個の
記憶素子のそれぞれの制御入力に共通に与えられる。
【００９１】なお、制御クロックパルスＣＬＫ４〜ＣＬ
Ｋ７は、ＣＬＫ０〜ＣＬＫ３を反転した信号で代用する
ことができるため、その場合には図４において破線の結
線で示すように遅延素子１１−４〜１１−７を省略する
ことができる。
【００９２】マスク信号生成部７ｂは、制御クロック生
成部７ａで生成された制御クロックパルスＣＬＫ０〜Ｃ
ＬＫ３に応じて、所定の真理値表に基づいてマスク信号
ＭＳＫ０〜ＭＳＫ７を発生する。
【００９３】図５は、このようなマスク信号生成部７ｂ
の真理値表の一例を示している。また、図６は、図５に
示した真理値表を実現したマスク信号生成部７ｂの論理
回路構成の一例を示すブロック図である。この例では、
上述のように遅延素子１１−４〜１１−７は省略されて
いるものとする。
【００９４】図５において、入力信号である制御クロッ
クパルスＣＬＫ０〜ＣＬＫ３の論理状態は、「Ｈ」（ハ
イレベル）および「Ｌ」（ローレベル）によって示され
る。一方、出力信号であるマスク信号ＭＳＫ０〜ＭＳＫ
７の論理状態は、論理値「１」および「０」によって示
される。
【００９５】たとえば、マスク信号ＭＳＫ５は、図５の
真理値表の（５）、（７）、（１３）、および（１５）
の場合、すなわち制御クロックパルスＣＬＫ０が
「Ｌ」、ＣＬＫ２が「Ｈ」の場合に、論理値「１」を取
り、それ以外の場合、すなわち制御クロックパルスＣＬ
Ｋ０が「Ｈ」、ＣＬＫ２が「Ｌ」の場合に、論理値
「０」を取る。
【００９６】このようにして発生したマスク信号ＭＳＫ
０〜ＭＳＫ７は、図３の論理ゲート回路９−０〜９−７
にそれぞれ与えられ、各マスク信号は、対応する論理ゲ
ート回路を構成する３個のゲート論理素子のそれぞれの
他方入力に共通に与えられる。
【００９７】図７は、図４のレジスタ制御部７によって
発生する制御クロックパルスＣＬＫ０〜ＣＬＫ３および
マスク信号ＭＳＫ０〜ＭＳＫ７のタイミングを示すタイ
ミング図である。
【００９８】図７を参照して、最上段に示したサンプル
速度のクロックパルスに応じて、８進カウンタ７ｃのカ
ウント値は、繰返しカウントアップされ、３ビット目で
ハイレベルに立ち上がり４サンプルクロック周期にわっ
たてハイレベルを維持する分周クロックパルスが生成さ
れ、制御クロックパルスＣＬＫ０となる。
【００９９】このハイレベルのクロックパルスＣＬＫ０
は、遅延素子１１−１〜１１−３によりそれぞれ１サン
プルクロック周期ずつ遅延され、制御クロックパルスＣ
ＬＫ１〜ＣＬＫ３となる。
【０１００】このようなハイレベルの制御クロックパル
スを３個の記憶素子のそれぞれの制御入力に受取った各
受信信号蓄積レジスタは、その立ち上がりエッジのタイ
ミングで能動化され、そのタイミングで入力された３ビ
ットの受信信号サンプルを保持する。
【０１０１】図７に戻って、制御クロックパルスＣＬＫ
０〜ＣＬＫ３に基づいて、１サンプルクロック周期ずつ
ずれてハイレベルに立ち上がり２サンプルクロック周期
にわたってハイレベルを維持するマスク信号ＭＳＫ０〜
ＭＳＫ７が生成される。
【０１０２】このようなハイレベルのマスク信号を３個
のゲート論理素子のそれぞれの他方入力に受取った各論
理ゲート回路は、ハイレベルの期間中能動化され、その
期間中に３個のゲート論理素子のそれぞれの一方入力に
受取った３ビット入力受信信号サンプルを後段の対応す
る受信信号蓄積レジスタの３個の記憶素子の入力に通過
させる。それ以外のときには、対応するマスク信号はロ
ーレベルに固定されて各論理ゲート回路は不能化され、
後段の受信信号蓄積レジスタへの３ビット受信信号サン
プルの入力はマスクされることになる。
【０１０３】図８は、図７に示した全体のタイミング図
のうち、論理ゲート回路９−５を介して受信信号蓄積レ
ジスタ８−５に受信信号サンプルを書込む動作を抽出し
て示す部分タイミング図である。
【０１０４】図８を参照して、受信信号蓄積レジスタ８
−５に与えられる制御クロックパルスＣＬＫ５は、前述
のように、制御クロックパルスＣＬＫ１を図示しないイ
ンバータで反転することによって得られる。
【０１０５】論理ゲート回路９−５は、ＡＮＤゲート、
セレクタ回路などである３個のゲート論理素子で構成さ
れ、対応するマスク信号ＭＳＫ５が論理値「１」を維持
する期間中だけ開いて、３ビットの受信信号サンプルを
後段の受信信号蓄積レジスタに伝達する。
【０１０６】受信信号蓄積レジスタ８−５は、対応する
制御クロックパルスＣＫＬ５の立ち上がりエッジのタイ
ミングで、３ビットの入力受信信号サンプルを取込み格
納する。すなわち、このタイミングでレジスタ内容が更
新される。
【０１０７】図８の例では、受信信号蓄積レジスタ８−
５に保持される受信信号サンプルの書換え（更新）のタ
イミング（対応する制御クロックパルスＣＬＫ５の立ち
上がりエッジのタイミング）の前後２サンプルクロック
周期にわたって、対応する前段の論理ゲート回路９−５
が開き、入力される受信信号サンプルＤ７〜Ｄ９、Ｄ１
５〜Ｄ１７、Ｄ２３〜Ｄ２５を通過させる。
【０１０８】制御クロックパルスＣＬＫ５の立ち上がり
エッジごとに、受信信号サンプルＤ８、Ｄ１６、Ｄ２４
が順次受信信号蓄積レジスタ８−５に蓄積され、レジス
タ内容が更新される。そして、任意のタイミングにおい
て、そのとき受信信号蓄積レジスタ８−５に格納されて
いる受信信号サンプル（Ｄ８、Ｄ１６、またはＤ２４）
がタップ出力Ｒ５として、図２の相関値演算部１４に出
力されることになる。
【０１０９】その他の受信信号蓄積レジスタ８−０〜８
−４および８−６〜８−７についても、上述の受信信号
蓄積レジスタ８−５と同様の処理が行なわれることにな
る。
【０１１０】以上のように、レジスタ制御部７の制御に
より、時系列的に入力されている受信信号系列のサンプ
ルが、所定のタイミングで、８個の受信信号蓄積レジス
タ８−０〜８−７に、８個の論理ゲート回路の対応する
ものを介して巡回的に書き込まれることとなり、それ以
外のタイミングでは、各受信信号蓄積レジスタへの受信
信号サンプルの書込みはマスクされることになる。
【０１１１】これにより、本来の書込みタイミングにな
い受信信号蓄積レジスタに入力受信信号サンプルが不必
要に入力されることはなくなり、当該受信信号蓄積レジ
スタにおいて電力消費が発生することが防止される。
【０１１２】なお、各論理ゲート回路の負荷容量は、各
受信信号蓄積レジスタの負荷容量より小さいことがのぞ
ましい。各論理ゲート回路は、対応する受信信号蓄積レ
ジスタに代わって不要な入力信号を受けるものであり、
論理ゲート回路の方が蓄積レジスタよりも負荷容量が小
さければ、不要な入力信号によって生じる論理ゲート回
路の消費電力が受信信号蓄積レジスタのそれよりも小さ
くなり、全体として消費電力の低減が図られる。
【０１１３】次に、図９は、図２に示す拡散符号生成部
１３の構成を詳細に示すブロック図である。図９を参照
して、拡散符号生成部１３は、拡散符号生成器１３ａ
と、制御部１３ｂと、第１の係数レジスタ１３ｃと、第
２の係数レジスタ１３ｄとを備えている。
【０１１４】拡散符号生成器１３ａは、所定の生成多項
式に基づいて既知の拡散符号系列を発生し、第１の係数
レジスタ１３ｃに与える。第１の係数レジスタ１３ｃ
は、右シフトレジスタであり、生成された拡散符号系列
を順次格納する。また、第２の係数レジスタ１３ｄは、
巡回型の左シフトレジスタである。
【０１１５】制御部１３ｂは、拡散符号生成器１３ａが
生成する拡散符号のチップ数をカウントし、拡散符号長
（１フレーム分のチップ数）に達したことを判定する
と、制御信号を発生して、係数レジスタ１３ｃ、１３ｄ
に与える。
【０１１６】たとえば、制御部１３ｂは、拡散符号生成
器１３ａが生成する拡散符号のチップ数が拡散符号長に
達していない間は、制御信号「０」を出力し、第１の係
数レジスタ１３ｃを起動状態に置くとともに第２の係数
レジスタ１３ｄを不能化しておく。
【０１１７】一方、制御部１３ｂは、拡散符号生成器１
３ａが生成する拡散符号のチップ数が拡散符号長に達し
た場合には、制御信号「１」を出力し、第１の係数レジ
スタ１３ｃを不能化するとともに第２の係数レジスタ１
３ｄを起動する。これにより、係数レジスタ１３ｃの内
容は、係数レジスタ１３ｄに書込まれ、係数レジスタ１
３ｄの内容は、逆拡散用のタップ係数Ｃ０〜Ｃ３とし
て、図２の相関値演算部１４に与えられる。
【０１１８】次に、図１０は、図２に示した相関値演算
部１４の構成を詳細に示すブロック図である。図１０を
参照して、相関値演算部１４は、第１の相関値演算回路
１４ａと、第２の相関値演算回路１４ｂと、出力制御部
２０とを備えている。
【０１１９】第１の相関値演算回路１４ａは、受信信号
保持部１２から並列に供給される偶数番目の受信信号サ
ンプル（タップ出力）Ｒ０、Ｒ２、Ｒ４、Ｒ６と、拡散
符号生成部１３から並列に供給される１フレームの拡散
符号（タップ係数）Ｃ０、Ｃ１、Ｃ２、Ｃ３との相関値
を算出する。第２の相関値演算回路１４ｂは、受信信号
保持部１２から並列に供給される奇数番目の受信信号サ
ンプル（タップ出力）Ｒ１、Ｒ３、Ｒ５、Ｒ７と、拡散
符号生成部１３から並列に供給される１フレームの拡散
符号（タップ係数）Ｃ０、Ｃ１、Ｃ２、Ｃ３との相関値
を算出する。
【０１２０】ここで、タップ係数Ｃ０〜Ｃ３の各々は、
本来「０」または「１」の１ビットの信号であるが、以
下に説明する相関値算出演算においては、「０」を＋
１、「１」を−１と置換えて相関値演算回路１４ａ、１
４ｂに与えるものとする。
【０１２１】第１の相関値演算回路１４ａは、第１の積
和演算部１６ａと、閾値判定部１７ａと、スイッチ１８
ａと、第２の積和演算部１９ａと、加算器２５ａとを備
える。
【０１２２】まず、第１の積和演算部１６ａにおいて、
タップ出力Ｒ０、Ｒ２と、タップ係数Ｃ０、Ｃ１とが、
乗算器２１ａ−１、２１ａ−２によってそれぞれ乗算さ
れ、その結果が加算器２２ａによって加算される。すな
わち、第１の積和演算部１６ａからは、タップ出力Ｒ
０、Ｒ２と、タップ係数Ｃ０、Ｃ１との相関値が出力さ
れることになる。
【０１２３】この相関値は、閾値判定部１７ａにおい
て、所定の閾値Ｔｈと比較され、相関値が閾値Ｔｈ以上
の場合には、閾値判定部１７ａは、スイッチ１８ａの可
動接点が固定接点ｂ側に切換わるようにスイッチ１８ａ
を制御する。
【０１２４】これにより、タップ係数Ｃ２、Ｃ３がスイ
ッチ１８ａを介して第２の積和演算部１９ａに与えら
れ、乗算器２３ａ−１、２３ａ−２により、それぞれタ
ップ出力Ｒ４、Ｒ６と乗算される。そして、その乗算結
果が加算器２４ａによって加算される。すなわち、第２
の積和演算部１９ａからは、タップ出力Ｒ４、Ｒ６と、
タップ係数Ｃ２、Ｃ３との相関値が出力されることにな
る。
【０１２５】第１の積和演算部１６ａで算出された相関
値と、第２の積和演算部１９ａで算出された相関値と
は、加算器２５ａで加算され、第１の相関値演算回路１
４ａの相関値出力として出力制御部２０に与えられる。
【０１２６】一方、閾値判定部１７ａは、第１の積和演
算部１６ａの相関値出力が所定の閾値Ｔｈよりも小さい
場合には、スイッチ１８ａの可動接点が固定接点ａ側に
切換わるようにスイッチ１８ａを制御する。
【０１２７】これにより、値０がタップ係数Ｃ２、Ｃ３
としてスイッチ１８ａを介して第２の積和演算部１９ａ
に与えられ、乗算器２３ａ−１、２３ａ−２により、そ
れぞれタップ出力Ｒ４、Ｒ６と乗算される。したがっ
て、その乗算結果はともに０となり、加算器２４ａに入
力される。これにより、加算器２４ａは、その加算動作
を停止する。
【０１２８】一方、第２の相関値演算回路１４ｂは、第
１の積和演算部１６ｂと、閾値判定部１７ｂと、スイッ
チ１８ｂと、第２の積和演算部１９ｂと、加算器２５ｂ
とを備える。
【０１２９】まず、第１の積和演算部１６ｂにおいて、
タップ出力Ｒ１、Ｒ３と、タップ係数Ｃ０、Ｃ１とが、
乗算器２１ｂ−１、２１ｂ−２によってそれぞれ乗算さ
れ、その結果が加算器２２ｂによって加算される。すな
わち、第１の積和演算部１６ｂからは、タップ出力Ｒ
１、Ｒ３と、タップ係数Ｃ０、Ｃ１との相関値が出力さ
れることになる。
【０１３０】この相関値は、閾値判定部１７ｂにおい
て、所定の閾値Ｔｈと比較され、相関値が閾値Ｔｈ以上
の場合には、閾値判定部１７ｂは、スイッチ１８ｂの可
動接点が固定接点ｄ側に切換わるようにスイッチ１８ｂ
を制御する。
【０１３１】これにより、タップ係数Ｃ２、Ｃ３がスイ
ッチ１８ｂを介して第２の積和演算部１９ｂに与えら
れ、乗算器２３ｂ−１、２３ｂ−２により、それぞれタ
ップ出力Ｒ５、Ｒ７と乗算される。そして、その乗算結
果が加算器２４ｂによって加算される。すなわち、第２
の積和演算部１９ｂからは、タップ出力Ｒ５、Ｒ７と、
タップ係数Ｃ２、Ｃ３との相関値が出力されることにな
る。
【０１３２】第１の積和演算部１６ｂで算出された相関
値と、第２の積和演算部１９ｂで算出された相関値と
は、加算器２５ｂで加算され、第２の相関値演算回路１
４ｂの相関値出力として出力制御部２０に与えられる。
【０１３３】一方、閾値判定部１７ｂは、第１の積和演
算部１６ｂの相関値出力が所定の閾値Ｔｈよりも小さい
場合には、スイッチ１８ｂの可動接点が固定接点ｃ側に
切換わるようにスイッチ１８ｂを制御する。
【０１３４】これにより、値０がタップ係数Ｃ２、Ｃ３
としてスイッチ１８ｂを介して第２の積和演算部１９ｂ
に与えられ、乗算器２３ｂ−１、２３ｂ−２により、そ
れぞれタップ出力Ｒ５、Ｒ７と乗算される。したがっ
て、その乗算結果はともに０となり、加算器２４ｂに入
力される。これにより、加算器２４ｂは、その加算動作
を停止する。
【０１３５】出力制御部２０は、第１の相関値演算回路
１４ａの相関値出力と、第２の相関値演算回路１４ｂの
相関値出力とをサンプル速度で交互に選択し、順次出力
する。
【０１３６】図１０に示したこの発明の実施形態による
相関値演算部１４では、第１および第２の相関値演算回
路１４ａ、１４ｂのそれぞれを、前段の第１の積和演算
部１６ａ、１６ｂと、後段の第２の積和演算部１９ａ、
１９ｂとに分けて構成している。そして前段の第１の積
和演算部で算出されたタップ出力とタップ係数との部分
的な相関値が所定の閾値以上の大きさを示し、全体とし
ての相関値がピーク値を示す可能性が高いときにのみ、
後段の第２の積和演算部をも動作させ、全体的な相関値
を算出するように構成している。
【０１３７】受信信号サンプルと１フレームの拡散符号
との相関値がピーク値となるのは、各フレーム期間にお
いて一瞬であり、それ以外のほとんどのタイミングでは
相関値の計算を最後まで実行する必要はない。そこでこ
の発明では、相関値がピーク値を取りそうにない期間に
おいては後段の積和演算部の動作を停止させ、不要な電
力消費の発生を防止している。
【０１３８】また、図１０に示したこの発明の実施の形
態による相関値演算部１４では、８個のタップ出力Ｒ０
〜Ｒ７を、偶数番号のＲ０、Ｒ２、Ｒ４、Ｒ６からなる
第１のグループと、奇数番号のＲ１、Ｒ３、Ｒ５、Ｒ７
からなる第２のグループとに分割し、それぞれのグルー
プに対応して第１の相関値演算回路１４ａと、第２の相
関値演算回路１４ｂとの２系統の相関値演算回路を設け
ている。
【０１３９】たとえば、図２に示すデジタルマッチトフ
ィルタ１１において、単一の相関値演算回路によって、
受信信号保持部１２から並列に出力されるタップ出力Ｒ
０〜Ｒ７と、拡散符号生成部１３から並列に出力される
タップ係数Ｃ０〜Ｃ３との積和演算を高速に（オーバサ
ンプリング速度で）行なって相関値を求めるためには、
８個のタップ出力と４個のタップ係数とを組合せるため
に複雑な切換回路が必要となる。このため相関値演算部
１４の回路構成が複雑化することになる。また、サンプ
ル速度の高速動作により相関値演算部１４自体の消費電
力も増大することとなる。
【０１４０】図１０の実施形態では、タップ出力のそれ
ぞれのグループに対応して相関値演算回路を複数系統設
け、それぞれの相関値演算回路の相関値出力をサンプル
速度で交互に選択し、順次出力することにより相関値演
算部１４の相関値出力を形成している。したがって、相
関値演算部の前段に複雑な切換回路を設ける必要もな
く、また各相関値演算回路は、低い動作周波数で（図１
０の例ではサンプル速度の２分の１で）動作するため、
各相関値演算回路の消費電力の低減を図ることができ
る。
【０１４１】ところで、次世代の移動体通信システムで
ある広帯域ＣＤＭＡ（Wide-Band Code Division Multip
le Access）方式の標準化が、3rd Generation Partners
hipProject(3GPP)というプロジェクトにおいて進められ
ている。
【０１４２】図１１は、この３ＧＰＰに規定された方式
に準拠した下りリンク同期チャネル(P-SCH:Primary Syn
chronization Channel)用のデジタルマッチトフィルタ
３１の構成を示すブロック図である。
【０１４３】図２に示した実施の形態によるデジタルマ
ッチトフィルタ１１では、図１５の初期同期回路７０に
用いられることを前提に、説明の簡単化のために１系統
の入力受信信号の相関値出力を算出している。
【０１４４】これに対し、図１１の例では、受信機の逆
拡散部（図１４の６６）においては、Ｐ−ＳＣＨの受信
信号は、Ｉ相（同相成分）と、Ｑ相（直交成分）との２
系統に分かれ、それぞれに対して図２に示すこの発明に
よるデジタルマッチトフィルタが用いられている。
【０１４５】すなわち、Ｐ−ＳＣＨの受信信号のＩ相成
分と拡散符号との相関値を算出するためにデジタルマッ
チトフィルタ（Ｉ−ＤＭＦ）３１ａが設けられており、
Ｐ−ＳＣＨの受信信号のＱ相成分と拡散符号との相関値
を算出するためにデジタルマッチトフィルタ（Ｑ−ＤＭ
Ｆ）３１ｂが設けられている。
【０１４６】デジタルマッチトフィルタ３１ａおよび３
１ｂの各々は、図２から図１０に示したこの発明の実施
形態によるデジタルマッチトフィルタ１１で構成されて
いる。デジタルマッチトフィルタ３１ａで算出された受
信信号のＩ相成分と拡散符号との相関値は、電力加算器
３１ｃの一方入力に与えられ、デジタルマッチトフィル
タ３１ｂで算出された受信信号のＱ相成分と拡散符号と
の相関値は、電力加算器３１ｃの他方入力に与えられ
る。電力加算器３１ｃは、Ｉ相成分およびＱ相成分の相
関値を統合し、出力する。
【０１４７】図１２は、図１１のＰ−ＳＣＨ用のデジタ
ルマッチトフィルタ３１の後段に接続された巡回積分部
７２（図１５）から出力される相関値出力のピーク値を
示す、受信信号の１シンボル周期当たりの波形図であ
る。
【０１４８】図１２において、（ａ）は、信号対雑音比
（ＳＮＲ）が高い場合の波形図であり、（ｂ）は、ＳＮ
Ｒが低い場合の波形図である。（ａ）に示すように、Ｓ
ＮＲが高い場合には、良好な相関値ピーク特性が得られ
ている。一方、（ｂ）に示すように、ＳＮＲが低い場合
には、デジタルマッチトフィルタ３１ａ、３１ｂのそれ
ぞれの出力に雑音の影響が出るが、巡回積分部７２（図
１５）による加算（平均化）により、雑音成分の影響が
低減され、デジタルマッチトフィルタ３１の出力として
は、比較的良好な相関値ピーク特性が得られている。
【０１４９】次に、図１３は、この発明による消費電力
の低減効果を視覚的に示したグラフである。図１３の左
端の棒グラフは、図１６に示す信号蓄積用にシフトレジ
スタを用いた従来のデジタルマッチトフィルタの消費電
力であり、これを１００％とする。
【０１５０】これに対し、図３の実施形態に示すよう
に、受信信号の蓄積用に、シフトレジスタではなく、並
列レジスタを使用し、各レジスタの入力を論理ゲート回
路でマスクすることによってレジスタ部での消費電力が
著しく低減され、さらに相関値演算部の前段部分の相関
値が閾値Ｔｈ＝αを超えない限り、後段部分を常時動作
させないことにより相関値演算部の消費電力が低減され
た様子を、図１３の中央の棒グラフが示している。
【０１５１】さらに、図１３の右端の棒グラフは、閾値
Ｔｈを２倍の２αに設定した場合の消費電力を示してお
り、この場合はより厳密に後段の相関値演算部の不要な
動作が排除されるため、相関値演算部における消費電力
の低減は著しいものとなる。
【０１５２】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【０１５３】
【発明の効果】以上のように、この発明によれば、受信
信号と拡散符号との部分的な積和演算により相関値がピ
ーク値となる可能性を判断し、その可能性ある場合にの
み、相関値算出のための積和演算をすべて行ない、それ
以外の場合には、積和演算を部分的にしか行なわないよ
うに構成している。このため、相関値算出のための積和
演算回路の消費電力を著しく低減することができる。
【０１５４】さらにこの発明によれば、入力受信信号に
対して、受信信号蓄積レジスタを並列に設け、そのう
ち、本来の書込みタイミングにあるレジスタ以外のレジ
スタの入力をマスクするように構成している。このた
め、書込みタイミングにない受信信号蓄積レジスタにお
ける不要な信号入力による消費電力の発生を防止するこ
とができる。
【０１５５】さらにこの発明によれば、相関値算出のた
めの積和演算回路を、受信信号サンプルの複数のグルー
プに対応して並列に複数系列設けるように構成してい
る。このため、各積和演算回路の動作周波数を下げるこ
とができ、相関値算出のための消費電力の低減を図るこ
とができる。
【図面の簡単な説明】
【図１】 この発明によるデジタルマッチトフィルタが
適用される、デジタル無線通信の携帯無線端末の全体構
成を示す概略ブロック図である。
【図２】 図１に示した携帯無線端末に適用される、こ
の発明の実施の形態１によるデジタルマッチトフィルタ
を示す概略ブロック図である。
【図３】 受信信号保持部１２の構成を詳細に示すブロ
ック図である。
【図４】 レジスタ制御部７の構成を示すブロック図で
ある。
【図５】 マスク信号生成部７ｂの真理値表の一例を示
す図である。
【図６】 図５に示した真理値表を実現したマスク信号
生成部７ｂの論理回路構成の一例を示すブロック図であ
る。
【図７】 図４のレジスタ制御部７によって発生する制
御クロックパルスおよびマスク信号のタイミングを示す
タイミング図である。
【図８】 論理ゲート回路９−５を介して受信信号蓄積
レジスタ８−５に受信信号サンプルを書込む動作を抽出
して示す部分タイミング図である。
【図９】 図２に示す拡散符号生成部１３の構成を詳細
に示すブロック図である。
【図１０】 図２に示した相関値演算部１４の構成を詳
細に示すブロック図である。
【図１１】 ３ＧＰＰに規定された方式に準拠したＰ−
ＳＣＨ用のデジタルマッチトフィルタ３１の構成を示す
ブロック図である。
【図１２】 図１１のＰ−ＳＣＨ用のデジタルマッチト
フィルタ３１の相関値出力のピーク値特性を示す波形図
である。
【図１３】 この発明による消費電力の低減効果を視覚
的に示した模式図である。
【図１４】 スペクトル直接拡散通信システムにおける
送信機および受信機の基本構成を示す概略ブロック図で
ある。
【図１５】 初期同期を行なう従来の初期同期回路およ
びその制御回路を示す概略ブロック図である。
【図１６】 デジタルマッチトフィルタ７１の一例とし
てのトランスバーサル型フィルタの構成を示すブロック
図である。
【符号の説明】
１ アンテナ、２ 無線処理部、３ ベースバンド処理
部、３ａ モデム、３ｂ チャネルコーデック、３ｃ
ＤＳＰ、３ｄ ＣＰＵ、３ｅ 内部メモリ、３ｆ 外部
インタフェース、３ｇ 内部バス、４ 音声入出力装
置、５ 外部メモリ、６ 表示／入力装置、７ レジス
タ制御部、８−０〜８−７ 受信信号蓄積レジスタ、９
−０〜０−７ 論理ゲート回路、１１，３１，７１ デ
ジタルマッチトフィルタ、１２ 受信信号保持部、１３
拡散符号生成部、１４ 相関値演算部、６０ 送信
機、６１ 一次変調器、６２ 拡散部、６３，６４ ア
ンテナ、６５ 受信機、６６ 逆拡散部、６７ 復調
部、７０ 初期同期回路、７２巡回積分部、７３ 同期
捕捉判定部、８０ 制御部。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 送信側で拡散処理が施されている受信信
    号系列に対して受信側で逆拡散処理を行なうためのデジ
    タルマッチトフィルタであって、 時系列的に入力される前記受信信号系列を構成するサン
    プルを所定数のサンプルだけ順次保持する受信信号保持
    手段と、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記受信信号保持手段に保持されている前記所定数のサ
    ンプルと、前記生成された拡散符号系列との相関値を算
    出する相関値演算手段とを備え、 前記相関値演算手段は、 前記受信信号保持手段に保持されている所定数のサンプ
    ルの一部と、前記生成された拡散符号系列のうち前記サ
    ンプルの一部に対応する拡散符号との相関値を算出する
    第１の積和演算手段と、 前記受信信号保持手段に保持されている所定数のサンプ
    ルの残りのサンプルと、前記生成された拡散符号系列の
    うち前記残りのサンプルに対応する拡散符号との相関値
    を算出する第２の積和演算手段と、 前記第１の積和演算手段の出力相関値が所定の閾値を超
    えたか否かを判定し、前記第１の積和演算手段の出力相
    関値が前記所定の閾値を超えないと判定されれば、前記
    第２の積和演算手段の演算動作を停止する判定手段とを
    含む、デジタルマッチトフィルタ。
  2. 【請求項２】 送信側で拡散処理が施されている受信信
    号系列に対して受信側で逆拡散処理を行なうためのデジ
    タルマッチトフィルタであって、 時系列的に入力される前記受信信号系列を構成するサン
    プルを順次保持するための受信信号保持手段を備え、 前記受信信号保持手段は、 前記時系列的に入力される受信信号系列を所定数のサン
    プルだけ並列に保持するための前記所定数の記憶回路
    と、 前記所定数の記憶回路のそれぞれの前段に設けられ、各
    々が能動化されたときに対応する前記記憶回路への入力
    信号を通過させ、それ以外のときには入力信号をマスク
    する、前記所定数の論理回路と、 前記時系列的に入力される受信信号系列のサンプルが前
    記所定数の記憶回路に所定のタイミングで巡回的に書込
    まれるように、前記所定数の記憶回路を前記所定のタイ
    ミングで巡回的に書込み可能状態にする第１の制御手段
    と、 前記時系列的に入力される受信信号系列のサンプルが前
    記所定数の記憶回路に前記所定のタイミングで巡回的に
    入力されるように、前記所定数の論理回路を前記所定の
    タイミングで巡回的に能動化する第２の制御手段とを含
    み、 前記デジタルマッチトフィルタは、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記所定数の記憶回路に並列に保持されている前記受信
    信号系列のサンプルと、前記拡散符号系列との相関値を
    算出する相関値演算手段とをさらに備える、デジタルマ
    ッチトフィルタ。
  3. 【請求項３】 前記所定数の論理回路の各々の負荷容量
    が、前記所定数の記憶回路の各々の負荷容量よりも小さ
    い、請求項２に記載のデジタルマッチトフィルタ。
  4. 【請求項４】 送信側で拡散処理が施されている受信信
    号系列に対して受信側で逆拡散処理を行なうためのデジ
    タルマッチトフィルタであって、 時系列的に入力される前記受信信号系列を構成するサン
    プルを第１の所定数のサンプルだけ順次保持する受信信
    号保持手段を備え、前記保持される第１の所定数のサン
    プルは、第２の所定数のグループに分割され、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記第２の所定数のグループごとに対応して設けられ、
    各々が、対応するグループのサンプルと、前記拡散符号
    系列との相関値を算出する、前記第２の所定数の相関値
    演算手段と、 前記第２の所定数の相関値演算手段のそれぞれの出力相
    関値を１系統の出力相関値として時系列的に順次出力す
    る出力制御手段とをさらに備えた、デジタルマッチトフ
    ィルタ。
  5. 【請求項５】 送信側で拡散処理が施されている受信信
    号系列に対して受信側で逆拡散処理を行なうためのデジ
    タルマッチトフィルタであって、 時系列的に入力される前記受信信号系列を構成するサン
    プルを順次保持するための受信信号保持手段を備え、 前記受信信号保持手段は、 前記時系列的に入力される受信信号系列を所定数のサン
    プルだけ並列に保持するための前記所定数の記憶回路
    と、 前記所定数の記憶回路のそれぞれの前段に設けられ、各
    々が能動化されたときに対応する前記記憶回路への入力
    信号を通過させ、それ以外のときには入力信号をマスク
    する、前記所定数の論理回路と、 前記時系列的に入力される受信信号系列のサンプルが前
    記所定数の記憶回路に所定のタイミングで巡回的に書込
    まれるように、前記所定数の記憶回路を前記所定のタイ
    ミングで巡回的に書込み可能状態にする第１の制御手段
    と、 前記時系列的に入力される受信信号系列のサンプルが前
    記所定数の記憶回路に前記所定のタイミングで巡回的に
    入力されるように、前記所定数の論理回路を前記所定の
    タイミングで巡回的に能動化する第２の制御手段とを含
    み、 前記デジタルマッチトフィルタは、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記所定数の記憶回路に並列に保持されている前記受信
    信号系列のサンプルと、前記拡散符号系列との相関値を
    算出する相関値演算手段とをさらに備え、 前記相関値演算手段は、 前記所定数の記憶回路に保持されているサンプルの一部
    と、前記生成された拡散符号系列のうち前記サンプルの
    一部に対応する拡散符号との相関値を算出する第１の積
    和演算手段と、 前記所定数の記憶回路に保持されているサンプルの残り
    のサンプルと、前記生成された拡散符号系列のうち前記
    残りのサンプルに対応する拡散符号との相関値を算出す
    る第２の積和演算手段と、 前記第１の積和演算手段の出力相関値が所定の閾値を超
    えたか否かを判定し、前記第１の積和演算手段の出力相
    関値が前記所定の閾値を超えないと判定されれば、前記
    第２の積和演算手段の演算動作を停止する判定手段とを
    含む、デジタルマッチトフィルタ。
  6. 【請求項６】 前記所定数の論理回路の各々の負荷容量
    が、前記所定数の記憶回路の各々の負荷容量よりも小さ
    い、請求項５に記載のデジタルマッチトフィルタ。
  7. 【請求項７】 送信側で拡散処理が施されている受信信
    号系列に対して受信側で逆拡散処理を行なうためのデジ
    タルマッチトフィルタであって、 時系列的に入力される前記受信信号系列を構成するサン
    プルを順次保持するための受信信号保持手段を備え、 前記受信信号保持手段は、 前記時系列的に入力される受信信号系列を第１の所定数
    のサンプルだけ並列に保持するための前記第１の所定数
    の記憶回路を含み、前記第１の所定数の記憶回路は、第
    ２の所定数のグループに分割され、 前記第１の所定数の記憶回路のそれぞれの前段に設けら
    れ、各々が能動化されたときに対応する前記記憶回路へ
    の入力信号を通過させ、それ以外のときには入力信号を
    マスクする、前記第１の所定数の論理回路と、 前記時系列的に入力される受信信号系列のサンプルが前
    記第１の所定数の記憶回路に所定のタイミングで巡回的
    に書込まれるように、前記第１の所定数の記憶回路を前
    記所定のタイミングで巡回的に書込み可能状態にする第
    １の制御手段と、 前記時系列的に入力される受信信号系列のサンプルが前
    記第１の所定数の記憶回路に前記所定のタイミングで巡
    回的に入力されるように、前記第１の所定数の論理回路
    を前記所定のタイミングで巡回的に能動化する第２の制
    御手段とをさらに含み、 前記デジタルマッチトフィルタは、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記第２の所定数のグループごとに対応して設けられ、
    各々が、対応するグループの記憶回路に並列に保持され
    ているサンプルと、前記拡散符号系列との相関値を算出
    する、前記第２の所定数の相関値演算手段とをさらに備
    え、 前記第２の所定数の相関値演算手段の各々は、 対応するグループの記憶回路に保持されているサンプル
    の一部と、前記生成された拡散符号系列のうち前記サン
    プルの一部に対応する拡散符号との相関値を算出する第
    １の積和演算手段と、 前記対応する記憶回路に保持されているサンプルの残り
    のサンプルと、前記生成された拡散符号系列のうち前記
    残りのサンプルに対応する拡散符号との相関値を算出す
    る第２の積和演算手段と、 前記第１の積和演算手段の出力相関値が所定の閾値を超
    えたか否かを判定し、前記第１の積和演算手段の出力相
    関値が前記所定の閾値を超えないと判定されれば、前記
    第２の積和演算手段の演算動作を停止する判定手段とを
    含み、 前記デジタルマッチトフィルタは、 前記第２の所定数の相関値演算手段のそれぞれの出力相
    関値を１系統の出力相関値として時系列的に順次出力す
    る出力制御手段をさらに備えた、デジタルマッチトフィ
    ルタ。
  8. 【請求項８】 前記所定数の論理回路の各々の負荷容量
    が、前記所定数の記憶回路の各々の負荷容量よりも小さ
    い、請求項７に記載のデジタルマッチトフィルタ。
  9. 【請求項９】 デジタル無線通信の携帯無線端末であっ
    て、 受信デジタルデータを復調する受信系モデム手段と、 前記受信系モデム手段の受信信号を処理して出力する信
    号処理手段とを備え、 前記受信系モデム手段は、送信側で拡散処理が施されて
    いる受信信号系列に対して受信側で逆拡散処理を行なう
    ためのデジタルマッチトフィルタを含み、 前記デジタルマッチトフィルタは、 時系列的に入力される前記受信信号系列を構成するサン
    プルを所定数のサンプルだけ順次保持する受信信号保持
    手段と、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記受信信号保持手段に保持されている前記所定数のサ
    ンプルと、前記生成された拡散符号系列との相関値を算
    出する相関値演算手段とを含み、 前記相関値演算手段は、 前記受信信号保持手段に保持されている所定数のサンプ
    ルの一部と、前記生成された拡散符号系列のうち前記サ
    ンプルの一部に対応する拡散符号との相関値を算出する
    第１の積和演算手段と、 前記受信信号保持手段に保持されている所定数のサンプ
    ルの残りのサンプルと、前記生成された拡散符号系列の
    うち前記残りのサンプルに対応する拡散符号との相関値
    を算出する第２の積和演算手段と、 前記第１の積和演算手段の出力相関値が所定の閾値を超
    えたか否かを判定し、前記第１の積和演算手段の出力相
    関値が前記所定の閾値を超えないと判定されれば、前記
    第２の積和演算手段の演算動作を停止する判定手段とを
    有する、携帯無線端末。
  10. 【請求項１０】 デジタル無線通信の携帯無線端末であ
    って、 受信デジタルデータを復調する受信系モデム手段と、 前記受信系モデム手段の受信信号を処理して出力する信
    号処理手段とを備え、 前記受信系モデム手段は、送信側で拡散処理が施されて
    いる受信信号系列に対して受信側で逆拡散処理を行なう
    ためのデジタルマッチトフィルタを含み、 前記デジタルマッチトフィルタは、 時系列的に入力される前記受信信号系列を構成するサン
    プルを順次保持するための受信信号保持手段を含み、 前記受信信号保持手段は、 前記時系列的に入力される受信信号系列を所定数のサン
    プルだけ並列に保持するための前記所定数の記憶回路
    と、 前記所定数の記憶回路のそれぞれの前段に設けられ、各
    々が能動化されたときに対応する前記記憶回路への入力
    信号を通過させ、それ以外のときには入力信号をマスク
    する、前記所定数の論理回路と、 前記時系列的に入力される受信信号系列のサンプルが前
    記所定数の記憶回路に所定のタイミングで巡回的に書込
    まれるように、前記所定数の記憶回路を前記所定のタイ
    ミングで巡回的に書込み可能状態にする第１の制御手段
    と、 前記時系列的に入力される受信信号系列のサンプルが前
    記所定数の記憶回路に前記所定のタイミングで巡回的に
    入力されるように、前記所定数の論理回路を前記所定の
    タイミングで巡回的に能動化する第２の制御手段とを有
    し、 前記デジタルマッチトフィルタは、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記所定数の記憶回路に並列に保持されている前記受信
    信号系列のサンプルと、前記拡散符号系列との相関値を
    算出する相関値演算手段とをさらに含む、携帯無線端
    末。
  11. 【請求項１１】 前記所定数の論理回路の各々の負荷容
    量が、前記所定数の記憶回路の各々の負荷容量よりも小
    さい、請求項１０に記載の携帯無線端末。
  12. 【請求項１２】 デジタル無線通信の携帯無線端末であ
    って、 受信デジタルデータを復調する受信系モデム手段と、 前記受信系モデム手段の受信信号を処理して出力する信
    号処理手段とを備え、 前記受信系モデム手段は、送信側で拡散処理が施されて
    いる受信信号系列に対して受信側で逆拡散処理を行なう
    ためのデジタルマッチトフィルタを含み、 前記デジタルマッチトフィルタは、 時系列的に入力される前記受信信号系列を構成するサン
    プルを第１の所定数のサンプルだけ順次保持する受信信
    号保持手段を含み、前記保持される第１の所定数のサン
    プルは、第２の所定数のグループに分割され、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記第２の所定数のグループごとに対応して設けられ、
    各々が、対応するグループのサンプルと、前記拡散符号
    系列との相関値を算出する、前記第２の所定数の相関値
    演算手段と、 前記第２の所定数の相関値演算手段のそれぞれの出力相
    関値を１系統の出力相関値として時系列的に順次出力す
    る出力制御手段とをさらに含む、携帯無線端末。
  13. 【請求項１３】 デジタル無線通信の携帯無線端末であ
    って、 受信デジタルデータを復調する受信系モデム手段と、 前記受信系モデム手段の受信信号を処理して出力する信
    号処理手段とを備え、 前記受信系モデム手段は、送信側で拡散処理が施されて
    いる受信信号系列に対して受信側で逆拡散処理を行なう
    ためのデジタルマッチトフィルタを含み、 前記デジタルマッチトフィルタは、 時系列的に入力される前記受信信号系列を構成するサン
    プルを順次保持するための受信信号保持手段を含み、 前記受信信号保持手段は、 前記時系列的に入力される受信信号系列を所定数のサン
    プルだけ並列に保持するための前記所定数の記憶回路
    と、 前記所定数の記憶回路のそれぞれの前段に設けられ、各
    々が能動化されたときに対応する前記記憶回路への入力
    信号を通過させ、それ以外のときには入力信号をマスク
    する、前記所定数の論理回路と、 前記時系列的に入力される受信信号系列のサンプルが前
    記所定数の記憶回路に所定のタイミングで巡回的に書込
    まれるように、前記所定数の記憶回路を前記所定のタイ
    ミングで巡回的に書込み可能状態にする第１の制御手段
    と、 前記時系列的に入力される受信信号系列のサンプルが前
    記所定数の記憶回路に前記所定のタイミングで巡回的に
    入力されるように、前記所定数の論理回路を前記所定の
    タイミングで巡回的に能動化する第２の制御手段とを有
    し、 前記デジタルマッチトフィルタは、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記所定数の記憶回路に並列に保持されている前記受信
    信号系列のサンプルと、前記拡散符号系列との相関値を
    算出する相関値演算手段とをさらに含み、 前記相関値演算手段は、 前記所定数の記憶回路に保持されているサンプルの一部
    と、前記生成された拡散符号系列のうち前記サンプルの
    一部に対応する拡散符号との相関値を算出する第１の積
    和演算手段と、 前記所定数の記憶回路に保持されているサンプルの残り
    のサンプルと、前記生成された拡散符号系列のうち前記
    残りのサンプルに対応する拡散符号との相関値を算出す
    る第２の積和演算手段と、 前記第１の積和演算手段の出力相関値が所定の閾値を超
    えたか否かを判定し、前記第１の積和演算手段の出力相
    関値が前記所定の閾値を超えないと判定されれば、前記
    第２の積和演算手段の演算動作を停止する判定手段とを
    有する、携帯無線端末。
  14. 【請求項１４】 前記所定数の論理回路の各々の負荷容
    量が、前記所定数の記憶回路の各々の負荷容量よりも小
    さい、請求項１３に記載の携帯無線端末。
  15. 【請求項１５】 デジタル無線通信の携帯無線端末であ
    って、 受信デジタルデータを復調する受信系モデム手段と、 前記受信系モデム手段の受信信号を処理して出力する信
    号処理手段とを備え、 前記受信系モデム手段は、送信側で拡散処理が施されて
    いる受信信号系列に対して受信側で逆拡散処理を行なう
    ためのデジタルマッチトフィルタを含み、 前記デジタルマッチトフィルタは、 時系列的に入力される前記受信信号系列を構成するサン
    プルを順次保持するための受信信号保持手段を含み、 前記受信信号保持手段は、 前記時系列的に入力される受信信号系列を第１の所定数
    のサンプルだけ並列に保持するための前記第１の所定数
    の記憶回路を有し、前記第１の所定数の記憶回路は、第
    ２の所定数のグループに分割され、 前記第１の所定数の記憶回路のそれぞれの前段に設けら
    れ、各々が能動化されたときに対応する前記記憶回路へ
    の入力信号を通過させ、それ以外のときには入力信号を
    マスクする、前記第１の所定数の論理回路と、 前記時系列的に入力される受信信号系列のサンプルが前
    記第１の所定数の記憶回路に所定のタイミングで巡回的
    に書込まれるように、前記第１の所定数の記憶回路を前
    記所定のタイミングで巡回的に書込み可能状態にする第
    １の制御手段と、 前記時系列的に入力される受信信号系列のサンプルが前
    記第１の所定数の記憶回路に前記所定のタイミングで巡
    回的に入力されるように、前記第１の所定数の論理回路
    を前記所定のタイミングで巡回的に能動化する第２の制
    御手段とをさらに有し、 前記デジタルマッチトフィルタは、 前記逆拡散処理のための拡散符号系列を生成する拡散符
    号生成手段と、 前記第２の所定数のグループごとに対応して設けられ、
    各々が、対応するグループの記憶回路に並列に保持され
    ているサンプルと、前記拡散符号系列との相関値を算出
    する、前記第２の所定数の相関値演算手段とをさらに含
    み、 前記第２の所定数の相関値演算手段の各々は、 対応するグループの記憶回路に保持されているサンプル
    の一部と、前記生成された拡散符号系列のうち前記サン
    プルの一部に対応する拡散符号との相関値を算出する第
    １の積和演算手段と、 前記対応する記憶回路に保持されているサンプルの残り
    のサンプルと、前記生成された拡散符号系列のうち前記
    残りのサンプルに対応する拡散符号との相関値を算出す
    る第２の積和演算手段と、 前記第１の積和演算手段の出力相関値が所定の閾値を超
    えたか否かを判定し、前記第１の積和演算手段の出力相
    関値が前記所定の閾値を超えないと判定されれば、前記
    第２の積和演算手段の演算動作を停止する判定手段とを
    有し、 前記デジタルマッチトフィルタは、 前記第２の所定数の相関値演算手段のそれぞれの出力相
    関値を１系統の出力相関値として時系列的に順次出力す
    る出力制御手段をさらに含む、携帯無線端末。
  16. 【請求項１６】 前記所定数の論理回路の各々の負荷容
    量が、前記所定数の記憶回路の各々の負荷容量よりも小
    さい、請求項１５に記載の携帯無線端末。
JP2000369832A 1999-12-27 2000-12-05 デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末 Withdrawn JP2001251220A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000369832A JP2001251220A (ja) 1999-12-27 2000-12-05 デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末
EP00128278A EP1113576A3 (en) 1999-12-27 2000-12-22 Digital matched filter despreading received signal and mobile wireless terminal using digital matched filter
US09/745,996 US7016400B2 (en) 1999-12-27 2000-12-26 Digital matched filter despreading received signal and mobile wireless terminal using digital matched filter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-371634 1999-12-27
JP37163499 1999-12-27
JP2000369832A JP2001251220A (ja) 1999-12-27 2000-12-05 デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末

Publications (1)

Publication Number Publication Date
JP2001251220A true JP2001251220A (ja) 2001-09-14

Family

ID=26582341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000369832A Withdrawn JP2001251220A (ja) 1999-12-27 2000-12-05 デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末

Country Status (3)

Country Link
US (1) US7016400B2 (ja)
EP (1) EP1113576A3 (ja)
JP (1) JP2001251220A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140111461A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 코드 분할 다중 접속 시스템에서의 동기획득 방법 및 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010024483A1 (en) * 2000-02-21 2001-09-27 Matsushita Electric Industrial Co., Ltd. Radio reception apparatus
JP3415579B2 (ja) * 2000-11-09 2003-06-09 松下電器産業株式会社 マッチドフィルタおよび相関検出演算方法
US7801260B2 (en) * 2001-06-18 2010-09-21 St-Ericsson Sa Peak detection accuracy
CN100531018C (zh) 2001-08-02 2009-08-19 英芬能技术公司 可配置的终端引擎
JP2003188767A (ja) * 2001-12-13 2003-07-04 Oki Electric Ind Co Ltd 同期捕捉回路
JP3884309B2 (ja) * 2002-03-14 2007-02-21 三菱電機株式会社 スペクトラム拡散用受信装置
CN1806407B (zh) * 2003-06-30 2011-05-18 日本电气株式会社 使用多个发送接收天线的编码扩展无线通信中的扩展编码分配方法及使用了该方法的编码扩展无线通信系统
JP4297780B2 (ja) * 2003-12-22 2009-07-15 株式会社ルネサステクノロジ 受信装置
US8040989B2 (en) * 2008-01-29 2011-10-18 Ibiquity Digital Corporation System and method for sampling rate adjustment of digital radio receiver
KR101428562B1 (ko) * 2012-04-20 2014-08-12 조선대학교산학협력단 확산 코드 발생 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660164A (en) * 1983-12-05 1987-04-21 The United States Of America As Represented By The Secretary Of The Navy Multiplexed digital correlator
DE3735374A1 (de) * 1987-10-19 1989-05-03 Siemens Ag Digitale korrelatorschaltung
US5627855A (en) * 1995-05-25 1997-05-06 Golden Bridge Technology, Inc. Programmable two-part matched filter for spread spectrum
US5715276A (en) * 1996-08-22 1998-02-03 Golden Bridge Technology, Inc. Symbol-matched filter having a low silicon and power requirement
US6075807A (en) * 1997-03-25 2000-06-13 Intermec Ip Corp. Windowed digital matched filter circuit for power reduction in battery-powered CDMA radios
JP3503409B2 (ja) 1997-04-10 2004-03-08 株式会社日立製作所 スペクトル拡散受信機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140111461A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 코드 분할 다중 접속 시스템에서의 동기획득 방법 및 장치
KR102028011B1 (ko) * 2013-03-11 2019-10-02 삼성전자주식회사 코드 분할 다중 접속 시스템에서의 동기획득 방법 및 장치

Also Published As

Publication number Publication date
US20020037030A1 (en) 2002-03-28
EP1113576A2 (en) 2001-07-04
US7016400B2 (en) 2006-03-21
EP1113576A3 (en) 2005-12-07

Similar Documents

Publication Publication Date Title
KR100513710B1 (ko) Ｃｄｍａ 통신시스템의 코드동기 취득방법 및 그 장치
US20020018518A1 (en) Generic finger architecture for spread spectrum applications
US6731706B1 (en) Square root raised cosine symmetric filter for mobile telecommunications
JPH07508393A (ja) 量子化コヒーレントｒａｋｅ（収集）受信機
JP2001069122A (ja) 基地局システムおよびキャンセレーションプロセッサ
KR100421531B1 (ko) 스팩트럼확산통신방식
JPH0799487A (ja) スペクトラム拡散通信装置および無線通信装置
JP2001251220A (ja) デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末
JPH11205194A (ja) 拡散帯域通信システムの受信装置
KR20010102190A (ko) 멀티비트 확산 스펙트럼 신호 처리
JPH082032B2 (ja) スペクトラム拡散通信用相関器
JP3992436B2 (ja) １ビット相関レイク受信機
JP3397695B2 (ja) 相関検出装置及びｃｄｍａ受信装置
WO2001022608A1 (fr) Correlateur
KR19990006788A (ko) 고주파확산 통신시스템
EP0911990A2 (en) Receiver apparatus for CDMA communication system
US6539048B2 (en) Ring matched filter for synchronizing to a spreading code
US7099376B2 (en) Method for parallel type interference cancellation in code division multiple access receiver
US6647056B1 (en) Correlation circuit for spread spectrum communication, demodulation circuit and reception apparatus
US6959035B2 (en) Post-correlation interpolation for delay locked loops
US6928105B2 (en) Vector tree correlator for variable spreading rates
JP2999368B2 (ja) 同期装置
JP2000209124A (ja) スペクトラム拡散通信用相関回路
JP3465015B2 (ja) スペクトル拡散通信方式及びスペクトル拡散受信装置
JP2000269855A (ja) マッチドフィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081204