CN100531018C - 可配置的终端引擎 - Google Patents
可配置的终端引擎 Download PDFInfo
- Publication number
- CN100531018C CN100531018C CNB028171993A CN02817199A CN100531018C CN 100531018 C CN100531018 C CN 100531018C CN B028171993 A CNB028171993 A CN B028171993A CN 02817199 A CN02817199 A CN 02817199A CN 100531018 C CN100531018 C CN 100531018C
- Authority
- CN
- China
- Prior art keywords
- multiplier
- input
- output
- integrator
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 claims abstract description 59
- 230000008878 coupling Effects 0.000 claims abstract description 7
- 238000010168 coupling process Methods 0.000 claims abstract description 7
- 238000005859 coupling reaction Methods 0.000 claims abstract description 7
- 239000000872 buffer Substances 0.000 claims description 33
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000001228 spectrum Methods 0.000 abstract description 11
- 230000001413 cellular effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 31
- 230000008569 process Effects 0.000 description 24
- 238000012937 correction Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012384 transportation and delivery Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 2
- 239000012536 storage buffer Substances 0.000 description 2
- 108010003272 Hyaluronate lyase Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
- H04B2201/7071—Efficiency-related aspects with dynamic control of receiver resources
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Transceivers (AREA)
Abstract
一种可配置的蜂窝式终端引擎(CTE)可由外部代理(例如，微控制器、DSP或状态机)来配置以适应不同扩频系统的特定需求。该CTE在芯片组上包括调制解调器单元和信道编解码器单元。所述调制解调器单元具有前端单元(102)，其用于连接到天线；匹配的滤波器搜索器单元(104)，其至少被连接至所述前端单元；搜索器单元(106)，其至少被连接至所述前端单元；分路处理单元(108)，其被连接至所述前端单元；参数估算处理器单元(110)，其至少被连接至所述分路处理单元和所述搜索器单元；以及发射机单元(112)。所述信道编解码器单元具有信道解码器单元(118)，其至少被连接至所述分路处理单元；以及信道编码器(120)，其至少被连接至所述发射机单元。
Description
优先权数据
本申请要求下述临时申请的优先权：
2001年8月2日提交的具有美国专利申请序号60/310,193的“Configurable Terminal Engine”。
相关申请的交叉引用
相关申请为：
2001年7月31日提交的序号为09/919,700的“Apparatus and Methodfor Configurable Multi-dwell Search Engine for Spread SpectrumApplications”；
2001年7月31日提交的序号为09/920,093的“Method and Apparatusfor Time-sliced and Multi-threaded Data Processing in a CommunicationSystem”；
2001年7月31日提交的序号为09/920,095的“Apparatus and Methodsfor Sample Selection and Reuse of Rake Fingers in Spread SpectrumSystems”；
2001年7月24日提交的序号为09/912,721的“Distributed MicroInstruction Set Processor Architecture for High-efficiency SignalProcessing”；以及
2001年4月5日提交的序号为09/828,381的“Virtual MachineInterface for Hardware Reconfigurable and Software ProgrammableProcessors”。
上述这些申请的每一个在此引入作为参考。
技术领域
本发明一般涉及无线通信系统。本发明还涉及用于基站和用于手机和终端产品的半导体知识产权(SIP)核心的集成电路(IC)。此外，本发明涉及用于下一代无线应用的通信理论、数字信号处理、计算机体系结构、以及有效提供信号处理性能及灵活性和可扩缩性的最高水平的硅工艺技术。
背景技术
无线通信在消费市场和商业市场具有广泛的应用。在这许多通信应用/系统中的是：移动无线、固定无线、免联邦通讯委员会(FCC)许可的无线、局域网(LAN)、无绳电话、个人基站、遥测技术、加密技术等。一般地，这些应用中的每一个利用唯一的和不兼容的调制技术及协议。从而，每一个应用可能需要唯一的硬件、软件和方法用于处理数字信号，诸如产生编码和解码信号所需的代码、调制、解调等处理。这种实践在设计、测试、制造、以及基础资源方面可能是成本比较高的。结果，出现了克服这种相关于在每一个变化的应用中处理数字信号的变化的硬件、软件、及方法的局限性的需要。
实际上，相同信号的多个副本通常在一个通信装置被接收。这些有时被称为多路成分的副本由于信号采取从发射机天线到接收机天线的不同长度的不同路径而产生。在码分多址(CDMA)系统的情况下，对这些多路成分的一些进行解扩频和解码，重新对准它们以使它们也是同相的并组合它们以产生一个更强的信号是可行的且有好处的。为了这样做，CDMA系统中的基带处理器通常采取分集接收机的形式，所述分集接收机具有一些分路(finger)，每一个分路是对多路成分中的一个进行解扩频和解码的接收机。关于CDMA系统的一般信息可以在J.S.Lee和L.E.Miller的“CDMASystems Engineering Handbook”(Artech House 1998)；J.B.Groe和L.E.Larson的“CDMA Mobile Radio Design”(Artech House 2000)；以及V.K.Gorg的“IS-95 CDMA and cdma 2000”(Prentice Hall 2000)中找到，所有这些在此引入作为参考。
一般地，无线通信装置被组织成两部分，一个调制解调器和一个编解码器。这些实现于一个与数字信号处理器(DSP)结合的专用集成电路(ASIC)中。ASIC提供消耗低功率的优点但却是不灵活的。另一方面，DSP由于其是可编程的所以提供更大的灵活性但它却不能提供ASIC的低功率优点。希望在获得对通信装置编程能力的同时还获得在整个通信装置内的低功率的好处。
服务提供商和网络运营商经常需要支持多个标准。因此，希望以最小的开发成本提供一个适合于不同扩频系统的灵活和可编程的通信装置。
发明内容
本发明请求保护一种包括调制解调器单元和信道编解码器单元的装置，所述调制解调器单元具有：前端单元，其用于连接到诸如天线的信号源；匹配的滤波器搜索器单元，其至少被连接至所述前端单元；搜索器单元，其至少被连接至所述前端单元；分路处理单元，其被连接至所述前端单元；参数估算处理器单元，其至少被连接至所述分路处理单元和所述搜索器单元；以及发射机单元；所述信道编解码器单元具有：信道解码器单元，其至少被连接至所述分路处理单元；以及信道编码器，其至少被连接至所述发射机单元。我们称该装置为可配置的终端引擎(CTE)。
在本发明的一个优选实施例中，所述匹配的滤波器搜索器单元被配置成提供时隙同步；以及所述搜索器单元被配置成提供帧同步和码组的识别以及码的识别。
在本发明的另一个优选实施例中，所述分路处理单元包括导频分路单元和数据分路单元。
优选地，所述匹配的滤波器搜索器单元包括：第一乘法器，其具有第一和第二输入以及一输出；第二和第三乘法器，其每一个具有第一和第二输入以及一输出，所述第二和第三乘法器的所述第一输入被连接至所述第一乘法器的所述输出；第四和第五乘法器，其每一个具有第一和第二输入以及一输出，所述第四和第五乘法器的所述第一输入被连接至所述第二乘法器的所述输出；复用器，其具有两个输入和一个输出，所述一个输入被连接至所述第五乘法器的所述输出且所述另一输入被连接至所述第三乘法器的所述输出；第一和第二积分器，其每一个具有一个输入和一个输出，所述第一积分器的所述输入被连接至所述第四乘法器的所述输出且所述第二积分器的所述输入被连接至所述复用器的所述输出。
优选地，该装置还包括第六乘法器，其具有第一和第二输入以及一输出，所述输出被连接至所述第一乘法器的所述第一输入。此外，如果首选地，缓冲器被连接至所述第一和第二积分器的所述输出，第七和第八乘法器其每一个具有第一和第二输入以及一输出，所述这两个乘法器的所述第一输入被连接至所述缓冲器的输出；以及第三和第四积分器，其每一个具有一个输入和一个输出，所述第三和第四积分器的所述输入被连接至所述第七和第八乘法器的所述输出。
在该优选实施例中，对所述第一乘法器的第二输入是在对被加到对所述第一乘法器的第一输入的序列进行解扰中有用的码。在一个实施例中所述码是伪随机噪声码。对所述第二和第三乘法器的所述第二输入优选地是在对信号进行解信道化中有用的码，所述信号被加到对所述第二和第三乘法器的第一输入。在一个典型实施例中，该码是沃尔什码。在一个优选实施例中，该装置被实现于芯片组上。
附图说明
本发明的优选特征被公开于附图中，其中在所有这些视图中相同参考符号表示相同的部件，其中：
图1(a)示出根据本发明一个实施例的示例性蜂窝式终端引擎(CTE)；
图1(b)示出根据本发明一个实施例的示例性CTE数据流；
图2示出根据本发明一个实施例的示例性CTE程序设计模型；
图3(a)示出根据本发明一个实施例的示例性匹配的滤波器(MF)搜索器；
图3(b)示出根据本发明的一个3GPP TS同步实施例的示例性匹配的滤波器(MF)搜索器；
图3(c)示出根据本发明一个3GPP MP搜索实施例的示例性匹配的滤波器(MF)搜索器；
图3(d)示出根据本发明一个IS2000小区同步/MP搜索实施例的示例性匹配的滤波器(MF)搜索器；
图4(a)示出根据本发明一个实施例的搜索器处理单元的示例性搜索器数据流；
图4(b)示出根据本发明一个3GPP导频帮助的搜索实施例的搜索器处理单元的示例性搜索器数据流；
图4(c)示出根据本发明一个3GPP非导频帮助的搜索实施例的搜索器处理单元的示例性搜索器数据流；
图4(d)示出根据本发明一个IS2000导频搜索实施例的搜索器处理单元的示例性搜索器数据流；
图5(a)示出根据本发明一个实施例的示例性导频分路；
图5(b)示出根据本发明一个实施例的示例性数据分路；
图5(c)示出根据本发明一个实施例的示例性3GPP导频分路；
图5(d)示出根据本发明一个实施例的示例性3GPP数据分路；
图5(e)示出根据本发明一个实施例的示例性IS2000导频分路；
图5(f)示出根据本发明一个实施例的示例性IS2000数据分路(IS95B配置)；
图6示出根据本发明一个实施例的示例性参数估算处理器；
图7示出根据本发明一个实施例的示例性信道编解码器块体系结构；
图8是根据本发明一个实施例的3态DSM；
图9是根据本发明一个实施例的因果关系信道估算；
图10是根据本发明一个实施例的非因果关系信道估算：码片级缓冲；
图11是根据本发明一个实施例的非因果关系信道估算：码元级缓冲；
图12示出根据本发明一个实施例的示例性RX前端单元的处理；
图13示出根据本发明一个实施例的示例性微DSP体系结构；
图14示出根据本发明一个实施例的可在3GPP和IS2000配置中被配置的示例性可重配置的解码器-下行链路；
图15示出根据本发明一个实施例的可在3GPP和IS2000配置中被重配置的示例性可重配置的编码器-上行链路。
具体实施方式
可配置的终端引擎(CTE)100以方框图的形式被显示在图1(a)中。该CTE是一个可编程的直接序列扩频(DS-SS)波形处理引擎。该DS-SS信号处理器支持用于多个标准的完全数字基带收发信机功能。这些多个标准包括：3GPP-FDD、IS-2000-1X(包括IS-95A和IS-95B)、ARIBW-CDMA、GPS、802.11b、以及各种专有系统。
如图1(a)所示，CTE 100包括RX前端102、匹配的滤波器(MF)搜索器104、搜索器106、分路处理单元108、参数估算处理器110、以及发射机112。CTE 100还具有定时和控制单元114和信道编解码器116，该信道编解码器116包括信道解码器118和信道编码器120。发射机112具有码调制器122、数据映射124和TX帧构造器126。在图1中除了信道编解码器116之外的所有组成单元组成了CTE 100的调制解调器。
CTE 100被提供为用于集成到用于手机和终端的基带处理器片上系统(SoC)的硅知识产权(SIP)核心。该核心包括从数字化基带I-Q数据流到信道编解码器的所有正向和反向链路数字基带处理。该CTE SIP核心使用标准的CMOS技术被实现并作为硬宏被提供。
CTE 100是一类新的可编程的、可扩缩的信号处理引擎，且不象目前的大多数调制解调器和信道编解码器(码片率和码元率)实现方案那样，它不是一个硬连接的ASIC。通过应用新的计算机体系结构技术，该DS-SS信号处理器将灵活的可编程性与参数化的ASIC的低功率和高集成组合在一起。
CTE 100提供可编程的计算资源与灵活的数据和控制流的连接以实现DS-SS标准的接收路径、发射路径、发射/接收环路、以及纠错和检错。所述核心提供一组特定于波形和信道编解码器的信号处理资源，其可被用户编程以实现各种各样的检测和估算算法以及用户专有收发信机体系结构。有利地，这种编程可以使用虚拟计算机接口(VMI)软件被实现，该软件被描述于上述引用的2001年4月5日提交的共同未决的申请序号09/828,381，标题为“Virtual Machine Interface for HardwareReconfigurable and Software Programmable Processors”中。该VMI软件是一个独立于体系结构的程序设计模型，该程序设计模型运行于由装置或芯片组制造者所选择的单独主处理器，一般为微控制器上。
CTE 100启用一个通用的平台方案并支持广泛的终端产品，从低端、只有语音的产品到高速数据应用。CTE 100核心进一步通过将各种存储缓冲器置于该核心之外来允许可扩缩性。这些外部存储缓冲器包括RX缓冲器、参数估算处理器指令和数据存储器、以及信道编解码器存储器。RX缓冲器的大小依赖于接收天线数量(1或2)、以及用户所使用的信道估算算法和延时扩展。参数估算处理器指令和数据存储器的存储器需求依赖于用户所使用的算法。信道编解码器存储器依赖于被特定产品所支持的数据速率和传输时间间隔(TTI)。
利用在开发的所有阶段支持用户的整套开发工具可获得CTE 100。这些开发工具包括数据流模拟器(DFS)、μDSP工具、基于CTE FPGA的评估板和CTE评估板。所述DFS为CTE提供软件模拟环境。DFS通过允许用户在一个基于灵活软件的环境中编写主处理器软件来便于市场推广。至于μDSP工具，参数估算处理器使用μDSP来实现定制的算法。CTE100可被提供允许用户编写定制软件的一整套工具(汇编程序、连接程序、模拟程序)。CTE评估板是用于使用CTE测试芯片的软件模拟的评估板。
在CTE 100中的可用资源可优选地适应在广泛的DS-SS应用中的各种各样的需要。CTE 100向用户提供特定的可编程的信号处理资源。这些资源通过提供先进的功能允许用户最佳化无线链路性能。可用资源的数量还可随着输入时钟频率被扩缩。
在下面表1中列出了一部分关键CTE系统规范：
表1：关键规范
| 特征 | 描述 |
| 同时的代码信道 | 支持8个代码信道●3个在DPCH/PDSCH、P/S-CPICH、P/SCCPCH(3GPP)上的多码●1个基本信道7个辅助信道(IS-95B) |
| 同时的无线链路 | 最高达6 |
| 接收天线的数量 | 1或2 |
| 增强的搜索器性能 | 利用发射分集以增强多路搜索 |
| 延时扩展 | 任何用户定义的值 |
| 估算算法 | 用户编程的●非因果关系和因果关系信道●FLL、DLL、分路锁、功率控制和发射分集 |
| 涡轮码解码器 | ●用户选择的Log-MAP或Max-Log-MAP算法●专有的量化方案提供在浮点实现的0.1dB之内的结果●适应性解码算法以最小数量的所需迭代得到所需的SNR●将迭代的数量减少多达60％ |
用户可用的特定资源数量可通过改变输入时钟频率而被扩缩。例如，下面表2和3显示时钟频率怎样对于可能的系统实现被改变以获得某一数量的资源。
表2：调制解调器资源
| 系统 | 时钟速率(MHz) | 分路的最大数量 | 搜索器的最大数量 |
| IS2000-1X | 19.6608 | 16 | 16 |
| 3GPP | 61.44 | 16 | 16 |
表3：编解码器资源
维特比解码的信道数量基于利用通过4次试验搜索的盲(blind)速率检测的假设。
这些表作为例子以说明用户怎样能改变输入时钟频率以改变可用资源的数量。这说明可扩缩性随输入时钟频率一起获得。CTE 100对于除了在上述表中被提供的那些DS-SS调制解调器实现之外的其他DS-SS调制解调器实现可被配置为广泛范围的时钟速率。可以考虑其他确定输入时钟速率选择的因素，例如：所支持的数据速率、工作电压、工艺技术等。
如图2所示，可通过两种程序，即外部程序和内部程序130对CTE 100进行编程。
外部程序是在CTE 100核心的外部，一般是在微控制器128或另一个主处理器上被执行的程序。这些程序使用VMI软件库对CTE对象中的数据处理进行控制。如图1(a)所示，所有CTE资源在外部程序中被编程和管理。
CTE 100提供一个基于虚拟计算机接口(VMI)模型的直观的程序设计模型。可对CTE 100提供被用于将CTE作为软件对象编程和控制的VMI软件库。通过对这些软件对象进行编程可以动态地改变数据和控制流。该机制允许用户优选地以ANSI C在一个主处理器上对该CTE编程。用户无需了解任何硬件细节或编写特定于CTE的任何硬件驱动程序。
内部程序130是存在于CTE核心内部的软件程序或其他用户可编程参数。
该CTE内部程序可分为两类，即内部处理器软件和对象参数。至于内部处理器软件，对于需要低处理等待时间的对时间要求严格的任务，CTE具有数据路径嵌入的、用户可编程的处理器(如此处所描述和例示的μDSP和DStP)。对象参数包括滤波器系数和其他特定于对象的参数。
本文中所说明的大部分CTE对象或内核具有与它们相关的输入、输出、参数、和配置参数。这些被如下定义。所述输入是来自存储器或另一个CTE块的输入数据或其他信息。所述输出是在处理所述输入数据之后产生的输出。该输出对于下述接口的一个或多个可获得，所述接口为：通过主处理器接口的VMI软件；用户定义的存储器空间；对参数估算处理器的输入；以及来自另一个CTE块的输入。
程序参数包括外部程序参数和内部程序，所述外部程序参数通过执行于一个主处理器上的外部程序被控制，所述内部程序是被执行于一个数据路径嵌入的处理器上的CTE核心内部的特定于对象的参数或程序。配置参数是通过扫描链被下载的。
另外，码产生单元(CGU)与一些块结合以产生用户定义的加扰和扩频码。因此CGU作为一些块中的参数出现。
在CTE 100中的接收路径处理可以适应广泛范围的DS-SS应用。此处描述和例示CTE接收对象的功能细节。
如图1(b)所示，前端处理单元102以用户可选择的速率(2fc、4fc、8fc，其中fc是等于系统码片速率的采样速率)接收输入。前端处理单元102支持来自2个天线的分集接收，且具有可编程的抽选过滤器，及具有8位用于I和8位用于Q的输入位宽。对前端处理单元102的输入是显示于图1(b)中的输入基带接收信号136。显示于图12中的抽选过滤器132将输入抽选到2fc并将其存储在RX缓冲器134中，该RX缓冲器134如前所述存在于核心的外部。抽选过滤器132的输出还有一个AGC输出138和一个DC偏移校正信号140，如图12所示。
CTE 100提供对RX存储器的通用接口。外部RX缓冲器134的大小依赖于所支持的延时扩展、系统、以及所选择的信道估算算法的类型。由于RX缓冲器在核心的外部，所以用户对它的大小具有完全的控制以考虑产品和性能差别。用户可以设计并集成满足其系统要求的适当RX-存储器子系统。
内部程序参数130包括如下：过取样速率(2fc、4fc、8fc)；接收天线数(1，2)；抽选过滤器系数；接收缓冲器大小；RSSI输入启用/禁用；AGC启用/禁用；以及DC偏移校正启用/禁用。
参考图3(a)，匹配的过滤器搜索器104(MF-搜索器)包括8个通用乘法器301-308，6个积分器321-326，复用器341，缓冲器351以及第一和第二矩形脉冲成形电路361，362。如图3(a)所示，乘法器301的输出被作为输入连接至乘法器302且乘法器302的输出被作为输入连接至乘法器303和304。乘法器303的输出被作为输入连接至乘法器305和306。乘法器305的输出被作为输入连接至积分器321以及乘法器304和306的输出是对复用器341的输入。复用器341的输出是对积分器322的输入。积分器321和322的输出被提供给缓冲器351。该缓冲器具有两个输出信道。在一个信道中缓冲器输出作为输入被连接至乘法器307，乘法器307的输出被作为输入连接至积分器323，积分器323的输出被作为输入连接至矩形脉冲成形电路361且该矩形脉冲成形电路的输出被作为输入连接至积分器325。第二输出信道是同样的且包括以相同顺序连接的乘法器308、积分器324、矩形脉冲成形电路362和积分器326。CGU被配置成产生在各乘法器被输入序列乘的参考序列。
搜索器104被用于各种各样的DS-SS系统中的一些任务。MF-搜索器的一些典型的使用情况包括小区同步-对于小区搜索过程和多路搜索的最优化。
图3(a)显示MF-搜索器104的数据流。下面给出对于MF-搜索器104的输入、输出和外部程序参数的描述。
MF-搜索器104作为输入接收来自接收缓冲器的抽选的输出和估算的频率误差。来自MF-搜索器104的输出包括能量、定时信息和频率误差。如被参数所确定的最高能量被报告。至于定时信息，这是与每个能量相关的定时信息。
用于MF-搜索器104的外部程序参数包括下述：天线数(接收天线的数量，从其数据需要被处理)；时隙格式(用于特定信道的时隙格式类型)；起始偏移量(当被用于多路搜索时的起始偏移量)；阈值，在其之上的能量被报告；窗口数(时隙(2560个码片)可被分段在1，2，4，5，8或10个窗口中用于处理)；能量数(每时隙能量的总数(1-20)以及每个窗口存储的能量数被规定)。这些能量可以用户希望的任何方式被分配于不同窗口上，只要能量的最大数低于每时隙20)；积累时隙(用于能量计算的积累的时隙数量)；连续积分长度(这在图中由N表示)；非连续积分长度(这在图中由M表示)；发射分集模式(利用TX分集导频)；搜索期间(搜索持续时间)；输入频率误差(这是一组五个估算的输入频率误差。每次被报告的能量具有这些与它相关的频率中的一个)；FLL启用/禁用(对输入启用或禁用频率误差校正)；以及CGU。
MF-搜索器104为CTE 100完成时隙同步。此外，MF-搜索器104使用一个输入频率误差，其是频率偏移量。通过包括消除频率偏移的能力，通过降低错误警报的概率以及增加检测的概率从而性能被改进。这可以通过允许接收机对一个当与存在频率偏移量的情况相比较时为更长的时间期间进行求积分而实现。
MF-搜索器104可以在各优选实施例配置中对于不同标准而配置。通过选择性地绕过或移除图3(a)中搜索器电路104的某些部件来获得配置。例如，图3(b)以一个3GPP TS同步例示MF-搜索器，图3(c)以一个3GPPMP搜索实施例，图3(d)以一个IS2000小区同步/MP搜索实施例例示MF-搜索器。在这些图中，穿过部件的实心黑色数据线或部件处于灰色阴影而无部件号的表示指示该部件已被绕过或除去。在图3(b)中，乘法器303、304、305、306、308，复用器341，积分器322、324、326以及矩形脉冲成形电路362被绕过或除去。在图3(c)中，乘法器304、307、308和积分器321、322被绕过或除去；以及在图3(d)中，乘法器301、305、306、307、308被绕过或除去。在每种情况下，N为连续积分长度且M为非连续积分长度。N和M的特定值可以根据系统性能需求被选择。在图3(b)所示的实施例中，N和M被优选地选出以使16*N*M＝256。在图3(c)和3(d)所示的实施例中，N*M优选是总积分长度。
如图1(a)和1(b)所示，CTE 100还包括显示于图4(a)中的搜索器处理单元106。搜索器处理单元包括6个通用乘法器401-406、4个积分器423-426、复用器441以及矩形脉冲成形电路461和462。很明显地，该处理单元106的方框图相似于处理单元104的方框图，除了没有缓冲器、在对缓冲器的输入端没有积分器以及在缓冲器的输出端没有乘法器之外。因此，图4(a)中类似部件的标号是图3(a)中相应部件的标号增加100。这些部件的连接与图3(a)中的连接相同，以乘法器405的输出作为输入被连接至积分器423及复用器441的输出作为输入被连接至积分器424。
搜索器处理单元106被用于下述目的：搜索用于跟踪的新多路以增加到当前组；测量当前的和邻近的小区的信号强度；帧同步；3GPP帧同步；基本下行链路加扰码组识别；基本下行链路加扰码识别；IS2000初始伪随机噪声(PN)捕获；以及3GPP监控的小区同步。该搜索器数据流被显示于图4(a)中。
搜索器处理单元106接收来自接收缓冲器抽选的输出作为输入。搜索器处理单元106的输出包括具有相应的偏移和定时信息的能量水平。
该搜索器的关键特征包括如下：用户可配置的搜索器数；用户可编程的搜索器算法；低功率体系结构；以及适用于各种物理信道。
用户可配置的搜索器数通过提供并行性、可用搜索器的巨大池，例如16个在3GPP的61.44MHz输入时钟的搜索器、以及较低的掉话率和增强的性能。
用户可编程的搜索器算法包括用户编程的阈值、连续和非连续的积分长度；用户编程的搜索停止(dwell)数(达3)；分集接收；导频和非导频帮助的；允许更长积分长度的频率误差校正操作；以及辅助的发射分集。
低功率体系结构允许空闲的搜索器被编程以不消耗功率。
搜索器的广泛适用性包括在通用或专用信道以及在粗略/精确码信道上工作的能力。
用于搜索器处理单元106的外部程序参数包括如下：天线数(搜索器使用-RX天线数(1或2))；导频帮助的/非导频帮助的；导频启用/禁用(搜索器使用-启用或禁用导频选通以允许导频帮助的和非导频帮助的)；停止算法选择(搜索器使用-识别搜索器的停止状态机器配置)；时隙格式(搜索器使用-用于特定信道的时隙格式类型)；起始偏移量(搜索器使用-用于搜索器的起始偏移量)；连续积分长度(这在图4(a)中由N代表)；非连续积分长度(这在图4(a)中由M代表)；阈值(DSM使用-只有在该阈值之上的能量被报告)；发射分集模式(搜索器使用-利用TX分集导频)；搜索期间；用于主要码组识别的检测时隙；用于主要码组识别的码组；码组拒收绝(由该参数指定的码组不被搜索)；码组授权(只有由该参数指定的码组被搜索)；以及CGU。
如同MP-搜索器104，搜索器处理单元106可以在各优选实施例配置中对于不同标准而配置。再次，通过选择性地绕过或移除图4(a)中搜索器单元106的某些部件可得到配置。例如，图4(b)以一个3GPP导频帮助实施例例示一个搜索，图4(c)以一个3GPP非导频帮助实施例，图4(d)以一个IS2000频导搜索实施例例示一个搜索。在图4(b)中，乘法器404被移除，从而除去对复用器441的两个输入中的一个并除去对复用器工作的任何需求。在图4(c)中，乘法器404、405和406被绕过或除去，复用器441被除去以及积分器424、426和矩形脉冲成形电路462的第二输出信道被除去。在图4(d)中，乘法器405被绕过且乘法器406被除去。结果，对复用器441的唯一输入是来自乘法器404，从而除去了对复用器工作的任何需求。N和M参数与关于MF搜索器104的描述相同，即N*M是总积分长度。
如图1(a)所示，CTE 100还包括分路处理单元108。该分路是可以根据特定码/数据调制格式被配置并在适合于一个特定系统的配置中被参数化的一般资源。每个分路可支持可变的扩频因子和码片速率。
分路检测路径完成对于物理和逻辑信道的数据检测，以及用于DLL操作的提前的和迟后的信号的产生。分路处理单元108提供数据组合和解调；用于测量的能量和定时信息；TPC位组合；用于参数估算的按时、提前和迟后的解扩频码元；寻呼指示字信道检测和解码；以及获得指示信道检测和解码。
一个CTE 100分路的示例性实施例包括数据分路和导频分路。导频分路142和数据分路144的方框图显示在图5(a)和5(b)中。导频分路142包括乘法器501-515、积分器521-530、内插滤波器和样本选择540、导频选通550、以及码元选通555。对导频分路的输入被加在乘法器501，乘法器501的输出被作为输入提供给内插滤波器和样本选择540。内插滤波器和样本选择的输出被提供给乘法器502-505以及码元选通块555的输入。乘法器502和503的输出被提供给导频选通块550。乘法器504和505的输出被提供给导频选通块550和码元选通块555。导频选通块的输出被作为输入提供给乘法器506-513且码元选通块的输出被作为输入提供给乘法器514、515。乘法器506-515的输出被作为输入提供给积分器521-530。
数据分路144包括乘法器561-568、积分器571-574、内插滤波器和样本选择580、复用器585、信道校正块590、以及发射分集解码块595。对数据分路的输入被提供给乘法器561，乘法器561的输出被作为输入提供给内插滤波器和样本选择580。内插滤波器和样本选择的输出被作为输入提供给乘法器562-564。乘法器562-564的输出被作为输入提供给复用器585。复用器585的输出被提供给乘法器565-568；且乘法器565-568的输出被作为输入提供给积分器571-574。这些积分器的输出被提供给信道校正块590，且然后被提供给发射分集解码块595。
显示于这些图中的对这些乘法器的第二输入是由灵活的CGU产生的。
用于内插滤波器的外部程序参数包括如下：天线数(搜索器使用-RX天线数量(1或2))；起始搜索器使用一对于搜索器的起始偏移量；导频启用/禁用(搜索器使用-启用或禁用导频选通以允许导频帮助的和非导频帮助的)；停止算法选择(搜索器使用-为一个搜索器识别停止状态机器配置)；时隙格式(搜索器使用-用于特定信道的时隙格式类型)；发射分集(搜索器使用-利用TX分集导频)；连续积分长度(这在图4(a)中由N代表)；非连续积分长度(这在图4(a)中由M代表)；阈值(DSM使用-只有在该阈值之上的能量被报告)。
分路处理单元108以码片级缓冲或码元级缓冲支持非因果关系信道估算。它还支持因果关系信道估算。
分路处理单元108的一些关键特征是：每个分路支持多达8个同时的扩频码信道；每个分路支持3个同时的扰码；每个分路具有发射分集处理路径；在软判定中支持多达6个同时的无线链路；以及低等待时间TPC位组合。上述特征是相关于用户可配置的分路数的(例如，16个在3GPP的61.44MHz时钟的分路)，所述分路还包括每个无线链路的大量多路以实现更低掉话率和增强的信号质量。
分路处理单元108的其他特征包括用户可编程的分路算法；以及低功率体系结构。
分路检测路径包括以8fc提供数据的内插滤波器；解扰器；解信道化器；码产生单元；以及求积分和转储单元。
对于分路处理单元108的输入包括：来自接收缓冲器的抽选的输出；和来自参数估算处理器要为每个分路补偿定时、频率、幅值、和相位误差的信息。
分路处理单元108的输出包括：到信道编解码器存储器空间的信道补偿的软判定输出码元(6位/码元)；从每个分路到参数估算处理器的解扩频码元；用于参数估算处理器中DLL操作的提前的和迟后的信号。对显示于这几个图5中的那些乘法器的第二输入是由灵活的CGU产生的。
用于分路处理单元108的外部程序参数包括如下：天线数；用于每个要跟踪的多路的定时信息；发射分集模式；信道估算类型；和CGU。
用于分路处理单元108的内部程序参数包括内插滤波器系数。
导频和数据分路的另外实施例显示于图5(c)到5(f)。图5(c)和5(d)分别例示了3GPP导频分路和数据分路实施例。这些部件基本上分别与图5(a)和5(b)的那些部件相同，且具有相同的标号。图5(e)显示一个IS2000导频分路且图5(f)例示一个IS2000(IS95B配置)数据分路。这些图中的部件是图5(a)和5(b)中部件的一个子集。特别地，乘法器505、512-515，积分器527-530和码元选通555未被用于图5(e)中；且乘法器562和564未被用于图5(f)中。
如图6所示，CTE 100包括参数估算处理器110，其可以适应广泛范围的DS-SS应用。参数估算处理器110具有被用于实现基于软件的算法的用户可编程的μDSP 146。给CTE 100提供一整套用于软件和硬件开发的工具。
CTE 100参数估算处理器110被用于实现下述功能：延时锁定环路(DLL)；频率锁定环路(FLL)；上行链路功率控制；下行链路功率控制；信道估算；分路加锁管理；以及发射分集检测和解码。
该参数估算处理器具有可被用在广泛范围的DS-SS应用中的输入和输出接口。可编程的μDSP 146可被用于实现任何用户指定的算法。显示于这部分的例子是许多DS-SS系统可能例子中的一个。
该参数估算处理器通过为数据路径嵌入的μDSP的指令和数据存储器提供通用外部存储器接口来提供附加的可扩缩性和灵活性。因此，指令和数据存储器存在于CTE核心的外部。这允许用户根据本系统和所需估算算法的算法复杂性设计合适的存储器子系统。
CTE 100参数估算处理器包括下述特征：用于指令和数据存储器的通用外部存储器接口；运行于一组高于用于其他计算功率的核心的其他部分的时钟频率的能力；专有μDSP；33位指令集体系结构；40位累加；以及多达3个并行操作的执行。
在3GPP和IS2000-1X应用的实施例情况下，参数估算处理器110可被用于实现下述功能：延时锁定环路(DLL)；频率锁定环路(FLL)；上行链路功率控制；下行链路功率控制；信道估算；分路加锁管理；闭环发射分集模式1和2；位置选择分集发射(SSDT)；以及发射分集检测和解码。
该参数估算处理器的关键特征是：用于每个分路的可编程数字信号处理器的灵活性；完全支持用户定义的算法的能力；以及允许模块化结构的可扩展和可扩缩的体系结构。
用于每个分路的可编程数字信号处理器的灵活性提供数据路径嵌入的用户可编程16位μDSP146；以及导致更低功耗的在调制解调器外部的小得多的业务量。用户编程的参数估算算法的使用允许不同。
完全支持用户定义的算法的能力允许：支持因果关系和非因果关系信道估算；来自专用的和/或通用信道的信道估算；及支持用户定义的对接收流中数据的选择以执行估算。
可扩展和可扩缩的体系结构允许模块化结构，其包括：在CTE核心外部的指令和数据存储器允许为了成本最优化的特定于应用和用户的存储器使用；以及为了增加的性能运行于高于CTE系统的其他部分的时钟速率上的能力。
参数估算处理单元110的显示于图6中的延时锁定环路(DLL)148确保分路准确地跟踪多路。DLL的输入考虑到来自每个分路的提前的和迟后的解扩频码元。DLL的输出考虑到到每个分路的定时调整信号。
DLL具有外部程序参数，所述参数包括：导频帮助的/非导频帮助的；信道类型；时隙格式；积分长度；后检测积分长度；以及发射分集开启/关闭。
DLL具有内部程序参数，即环路滤波器算法软件。
参数估算处理单元110具有频率锁定环路(FLL)，频率锁定环路测量且校正在输入信号上的任何频率误差。FLL具有解扩频导频码元的输入。FLL具有监控每个小区频率误差的输出；以及用于外部AFC环路的频率误差。至于内部程序参数，FLL具有环路滤波器算法软件。
CTE 100具有上行链路功率控制，在该上行链路功率控制中TPC位被从下行链路信道提取出并根据所支持的标准被组合以产生适当的功率控制命令。该功率控制命令被提供在CTE核心的外部以便用户能够将它作为发射功率控制环路的一部分来使用。
CTE 100上行链路功率控制的输入是来自在组合器输出端的每个信元的TPC位。
CTE 100上行链路功率控制的输出是特定于标准的功率上升或功率下降命令。
上行链路功率控制的外部程序参数包括发射分集模式。
上行链路功率控制的内部程序参数包括上行链路功率控制算法软件。
CTE 100还包括下行链路功率控制，该下行链路功率控制具有作为它的输入的解扩频码元和因果关系信道估算。
CTE 100为上行链路信道输出一个TPC字段。
用于CTE 100的内部程序参数包括：下行链路功率控制算法软件；和滤波器系数。
CTE 100提供信道估算，所述信道估算允许用户为每个多路计算信道估算且然后将其应用于每个分路。用户具有完全的灵活性来以软件实现定制的信道估算算法。
如果使用的是非因果关系信道估算，则被存储于RX缓冲器中的额外码片数是：码片数＝RX天线数*2560个码片/时隙。
对信道估算的输入包括解扩频码元。信道估算的输出包括用于每个分路的相位和幅度校正。
CTE 100信道估算参数包括：信道类型；因果关系/非因果关系估算；用于非因果关系估算的时隙数；以及TX分集。
CTE 100信道估算内部程序参数包括信道估算算法软件。
CTE 100包括分路加锁，分路加锁产生当前分配的分路的加锁掩码给组合器。
对CTE 100分路加锁的输入包括分路能量。分路加锁的输出包括加锁掩码；加锁并组合；加锁不组合；以及无加锁。
用于CTE 100分路加锁的内部程序参数包括分路加锁算法软件；和滤波器系数。
闭环发射分集功能支持闭环发射分集模式1和2。
闭环发射分集的输入包括用于当前组中所有小区的信道估算。
闭环发射分集的输出包括用于上行链路发射机的FBI字段的TX分集位。
用于闭环发射分集的外部程序参数提供信道类型。
其内部程序参数包括：闭环发射分集算法；和天线验证算法。
对位置选择分集发射(SSDT)的输入包括当前组中所有小区的通用导频信道的接收到的信号码功率(RSCP)。
SSDT的输出包括用于上行链路发射机的FBI字段的SSDT位。
其内部程序参数包括基本小区识别算法。
CTE 100可包括信道编解码器116，信道编解码器116包括显示于图7中的专有数据流处理器(DStPTM)150和相关的累加器和协处理器。信道编解码器116可被用于实现各种各样的DS-SS应用。信道编解码器116包括下述：RX内核152(解间插、解收缩(de-puncturing)、速率匹配、CRC、分段等)和TX内核154(间插、收缩(puncturing)、速率匹配、分段、卷积编码、涡轮码编码、CRC、IL地址产生、以及DMA控制)。
该信道编解码器的关键特征如下：DStP 150允许灵活的且有效力的数据管理和控制；用于到和从信道编解码器存储器的数据传递的DMA接口156；以及硬件加速器允许高达12Mbps数据速率。
DStP 150可被用于构建数据流以处理一个由用户在软件中描述的完整的处理链。例如，单个数据流可以被解间插、涡轮码解码、以及CRC检测。DStP 150具有与它们相关的下述一组硬件内核：涡轮码解码器158；维特比解码器160；卷积编码器；涡轮码编码器；块/CRC编码器；速率匹配；间插器/解间插器；以及位分离/串接。
信道编解码器116还包括涡轮码解码器，该涡轮码解码器包括下述关键特征：用户可选择的Log-MAP或Max-MAP算法；专有量化方案提供在浮点实现的0.1dB之内的结果；适应性解码算法以最小次数的所需迭代得到希望的SNR。将迭代次数降到60％；以及无缝界面支持用户定义的停止判决标准算法。
信道编解码器116涡轮码解码器158的输入端包括信道编解码器存储器。
信道编解码器116涡轮码解码器158的输出端包括信道编解码器存储器。
信道编解码器116涡轮码解码器158的外部程序参数包括：码速率(3/4、1/2、1/3、1/4)；生成多项式；最大迭代数(1-16)；Log-MAP或Max-Log-MAP；滑动窗口大小(24到64)；用于适应性解码算法的停止判决标准；以及涡轮码间插模式。
信道编解码器116的内部程序参数包括DStP软件。
CTE 100信道编解码器116还包括维特比解码器160。
CTE 100信道编解码器116维特比解码器160的输入端和输出端包括信道编解码器存储器。
维特比解码器160的外部程序参数包括：码速率(1/6-1/2)；生成多项式；路径度量初始值；路径度量最大/最小差值中断的限制值；解收缩模式；解收缩算法；回溯(trace back)方法；回溯块长度；网格端状态数；用于起始状态估算的跟踪开始(trace-open)块长；以及用于解码的数据产生的跟踪结束(trace-final)块长。
维特比解码器160的内部程序参数包括DStP 150软件。
信道编解码器116中还包括输入端和输出端包括信道编解码器存储器的卷积编码器。
该卷积编码器的外部程序参数包括码速率(1/6-1/2)；生成多项式；以及起始状态。
该卷积编码器的内部程序参数包括DStP 150软件。
信道编解码器116还包括涡轮码编码器。该涡轮码编码器的输入端和输出端包括信道编解码器存储器。
信道编解码器116涡轮码编码器的外部程序参数包括：码速率；生成多项式；起始状态；涡轮码间插器方法；以及间插器表。
信道编解码器116涡轮码编码器的内部程序参数包括DStP 150软件。
包括在信道编解码器116中的块/CRC编码器具有包括信道编解码器存储器的输入端和输出端。
块/CRC编码器的外部程序参数包括下述：块长度；多项式；以及起始状态。
块/CRC编码器的内部程序参数包括DStP 150软件。
包括在信道编解码器116中的速率匹配单元具有包括信道编解码器存储器的输入端和输出端。
该速率匹配单元的外部程序参数包括：块长度；速率匹配方法；初始值；增加值；以及减少值。
该速率匹配单元的内部程序参数包括DStP 150软件。
CTE 100具有能够适应于广泛范围的DS-SS应用的发射机单元112。
发射机单元112被配置成实现各种下行链路信道。该发射机完成下述功能：帧构造器；时隙和帧构造；数据映射；将位映射到用于所需的调制(BPSK、QPSK)的码元；码调制；以及包括IS2000的O-QPSK调制的信道化和加扰操作。
CTE发射机112支持下述：不连续发射；和压缩模式。
对CTE发射机112的输入包括以下：信道编码器输出；参数估算处理器输出(上行链路TPC位)；来自定时和控制块的定时信息；来自编解码器的TFCI位；以及来自调制解调器的FBI位。
CTE发射机112的输出包括用于TX脉冲整形滤波器的码片速率数据。
外部程序参数包括信道类型；时隙格式；用于组合多物理信道的权值；以及CGU。
CTE 100具有可以适应于广泛范围的DS-SS应用的定时和控制单元114。以下描述提供用于例如3GPP和IS2000的功能和接口。
该定时和控制单元被设计用于控制整个CTE操作。定时和控制单元工作于由接收参考多路决定的时钟上。该单元直接接口于并控制解调分路/CGU、搜索器分路/CGU、小区搜索器、发射机单元、功率控制单元和信道编解码器的工作定时。该单元的主要特征在于以下：帧计数器和帧边界指示器；类型A；3GPP FDD的无线帧；IS2000-1X的无线帧；类型B；3GPP FDD的时隙；IS2000-1X的功率控制组；全局码片计数器；TX和RX的参考定时调整；动作时间事件发生；用于数据码元提取的码元位置指示符(例如下行链路中的TPC位)；以及包括ADC和DAC的模拟前端的时钟控制。
可以配置不同的CTE处理模块以提供测量值。CTE为示例性DS-SS应用所提供的主要测量值是：
| 测量值 | CTE模块 | 定义 |
| RSCP | 搜索器 | 搜索器接收的信号码功率，所接收的功率在一个码信道上 |
| SIR | 参数估算处理器 | 信号干扰比 |
| 发射时间 | 发射机 | 对于：Tm、SFN-CFN遵守的时间差、UE RX-TX时间差所需的UL信道的发射定时 |
| 偏移量 | 搜索器分路处理单元 | 所有检测到的路径的偏移量(搜索器)以及用在被解调的数据中的路径的偏移量(分路)对于UE RX-TX时间差类型1和2、SFN-SFN遵守的时间差类型1和2所需 |
| 小区帧发起 | MF-搜索器搜索器 | SFN-SFN遵守的时间差所需 |
| CRC指示 | 解码器 | 传输信道BLER所需 |
| 帧数(SFN) | 解码器 | 可被用于计算相邻小区之间的帧数偏移量(OFF) |
| E<sup>b</sup>/I<sub>0</sub>分路 | 分路处理单元 | 每位SNR |
CTE 100通过某些硬件接口与该系统的其他部分通信。这些硬件接口可被用在广泛范围的DS-SS应用中。这些硬件接口包括接收机输入端。该接收机输入端接口包括16位宽输入端，对每个I和Q各8位。如果使用两个天线，则来自这两个天线的数据在该总线上被多路复用。此输入被馈送给抽选过滤器。该抽选过滤器将数据抽选到2fc，并将其存储到接收机输入端缓冲器。该
接收机输入端缓冲存储器接口提供到不是CTE核心一部分的主接收缓冲器的连接。该接收缓冲器被用于存储抽选的基带数据。
发射机输出被馈送给发射机脉冲整形滤波器和DAC。
信道编解码器存储器接口被用于信道编解码器存储缓冲器。
该存储缓冲器被用于输入、输出、间插、以及解间插数据。
参数估算处理器存储器接口允许用户按照针对特定产品的特定参数估算算法的需要扩缩指令和数据存储器。该存储器接口包括μDSP的数据总线和指令总线。
通过微处理器接口利用CTE VMI软件来分配和编程微处理器接口处理资源。
扫描链也被用于配置该CTE。被用于通过该接口设置CTE的参数称为配置参数。
模拟前端控制信号152被显示于图1(b)中。这些模拟前端控制信号包括发射机功率控制(参数估算处理器输出)；接收机AGC输出(前端处理输出)；AFC输出(参数估算处理器输出)；DC偏移校正控制(前端处理输出)；以及RSSI输入(前端处理输入)。
其他接口包括输入时钟；驱动RX ADC的输出时钟；以及驱动TX DAC的输出时钟。
图8例示一个表示搜索机的操作的示例性实施例的三态停止状态机(DSM)。如果在状态0阈值A被满足，则操作转到状态1。如果在状态1阈值B被满足，则操作转到状态2。如果在状态2阈值C被满足，则搜索结果被送到一个典型的搜索管理单元。万一任何阈值，无论A、B还是C都没被达到，则操作被重置到状态0。
图9例示分路处理单元108在因果关系信道估算模式中的操作。图10显示了分路处理单元108在非因果关系信道估算：码片级缓冲模式中的操作。图11例示了分路处理单元108的操作的非因果关系信道估算码元级缓冲模式。
图13显示了一个μDSP 146体系结构的示例性实施例。
在图14中，例示了一个可重配置的解码器(下行链路)。在图15中，例示了一个可重配置的编码器(上行链路)。利用图14和15中配置参数的适当选择，用户可以为诸如3GPP和IS2000的各种标准而修改解码器和编码器。
虽然此处关于优选实施例而对本发明进行了描述和例示，但显而易见地，可以利用本公开的讲授做出各种修改、调整和变形，而不脱离本发明的范围并旨在本发明的范围之内。
Claims (14)
1.一种装置，包括：
第一乘法器(302)，其具有第一和第二输入以及一输出，其中，所述第一乘法器(302)的所述第一输入连接到第六乘法器(301)的输出，所述第一乘法器(302)的所述第二输入是在对被加到所述第一乘法器(302)的所述第一输入的序列进行解扰中有用的码；
第二和第三乘法器(303，304)，其每一个具有第一和第二输入以及一输出，其中，所述第二和第三乘法器(303，304)的所述第一输入被连接至所述第一乘法器(302)的所述输出，所述第二和第三乘法器(303，304)的所述第二输入是在对被加到所述第二和第三乘法器(303，304)的所述第一输入的信号进行解信道化中有用的码；
第四和第五乘法器(305，306)，其每一个具有第一和第二输入以及一输出，其中，所述第四和第五乘法器(305，306)的所述第一输入被连接至所述第二乘法器(303)的所述输出，所述第四和第五乘法器(305，306)的所述第二输入是导频信号；
第六乘法器(301)，其具有第一和第二输入以及一输出，其中，所述第六乘法器(301)的所述第一和第二输入从外部接收信号；
复用器(341)，其具有两个输入和一个输出，其中，一个输入被连接至所述第五乘法器(306)的所述输出且另一个输入被连接至所述第三乘法器(304)的所述输出；
第一和第二积分器(321，322)，其每一个具有一个输入和一个输出，其中，所述第一积分器(321)的所述输入被连接至所述第四乘法器(305)的所述输出且所述第二积分器(322)的所述输入被连接至所述复用器(341)的所述输出；
缓冲器(351)，其被连接至所述第一和第二积分器(321，322)的所述输出；
第七和第八乘法器(307，308)，其每一个具有第一和第二输入以及一输出，其中，所述第七和第八乘法器(307，308)的所述第一输入被连接至所述缓冲器(351)的输出，所述第七和第八乘法器(307，308)的所述第二输入是用于同步的码；
第三和第四积分器(323，324)，其每一个具有一个输入和一个输出，其中，所述第三和第四积分器(323，324)的所述输入被连接至所述第七和第八乘法器(307，308)的所述输出；
第一和第二成形电路(361，362)，其每一个具有输入和输出，其中，所述第一和第二成形电路(361，362)的所述输入被连接至所述第三和第四积分器(323，324)的所述输出；以及
第五和第六积分器(325，326)，其每一个具有输入和输出，其中，所述第五和第六积分器(325，326)的所述输入被连接至所述第一和第二成形电路(361，362)的所述输出，所述第五和第六积分器(325，326)的所述输出向外部提供信号。
2.根据权利要求1的装置，其中作为所述第一乘法器(302)的所述第二输入的码是伪噪声码。
3.根据权利要求1的装置，其中作为所述第二和第三乘法器(303，304)的所述第二输入的码是沃尔什码。
4.根据权利要求1的装置，其中，所述装置为匹配的滤波器搜索器。
5.根据权利要求4的装置，其中，所述装置被配置为执行3GPPTS同步，并且所述第二、第三、第四、第五和第八乘法器(303，304，305，306，308)、所述复用器(341)、所述第二、第四和第六积分器(322，324，326)以及所述第二成形电路(362)的每一个在功能上被绕过或移除。
6.根据权利要求4的装置，其中，所述装置被配置为执行3GPPMP搜索，并且所述第三、第七和第八乘法器(304，307，308)以及所述第一和第二积分器(321，322)的每一个在功能上被绕过或移除。
7.根据权利要求4的装置，其中，所述装置被配置为执行IS2000小区同步/MP搜索，并且所述第四、第五、第六、第七和第八乘法器(305，306，301，307，308)的每一个在功能上被绕过或移除。
8.根据权利要求1的装置，其中，所述装置为搜索器处理单元，并且所述第一和第二积分器(321，322)、所述缓冲器(351)以及所述第七和第八乘法器(307，308)的每一个在功能上被移除，所述第三和第四积分器(323，324)的所述输入被分别连接至所述第四乘法器(305)和所述复用器(341)的所述输出。
9.根据权利要求8的装置，其中，所述装置被配置为执行3GPP导频帮助的搜索，并且所述第三乘法器(304)在功能上被绕过或移除。
10.根据权利要求8的装置，其中，所述装置被配置为执行3GPP非导频帮助的搜索，并且所述第三、第四和第五乘法器(304，305，306)、所述复用器(341)、所述第四和第六积分器(324，326)以及所述第二成形电路(362)的每一个在功能上被绕过或移除。
11.根据权利要求8的装置，其中，所述装置被配置为执行IS2000导频搜索，并且所述第四和第五乘法器(305，306)的每一个在功能上被绕过或移除。
12.一种包括权利要求1的装置的调制解调器。
13.一种可配置的终端引擎，包括：
信道编解码器；以及
包括权利要求1的装置的调制解调器。
14.一种可再配置的装置，包括：
第一乘法器(302)，其具有第一和第二输入以及一输出，其中，所述第一乘法器(302)的所述第一输入连接到第六乘法器(301)的输出，所述第一乘法器(302)的所述第二输入是在对被加到所述第一乘法器(302)的所述第一输入的序列进行解扰中有用的码；
第二和第三乘法器(303，304)，其每一个具有第一和第二输入以及一输出，其中所述第二和第三乘法器(303，304)的所述第一输入被连接至所述第一乘法器(302)的所述输出，所述第二和第三乘法器(303，304)的所述第二输入是在对被加到所述第二和第三乘法器(303，304)的所述第一输入的信号进行解信道化中有用的码；
第四和第五乘法器(305，306)，其每一个具有第一和第二输入以及一输出，其中，所述第四和第五乘法器(305，306)的所述第一输入被连接至所述第二乘法器(303)的所述输出，所述第四和第五乘法器(305，306)的所述第二输入是导频信号；
第六乘法器(301)，其具有第一和第二输入以及一输出，其中，所述第六乘法器(301)的所述第一和第二输入从外部接收信号；
复用器(341)，其具有两个输入和一个输出，其中，一个输入被连接至所述第五乘法器(306)的所述输出且另一个输入被连接至所述第三乘法器(304)的所述输出；
第一和第二积分器(321，322)，其每一个具有一个输入和一个输出，其中，所述第一积分器(321)的所述输入被连接至所述第四乘法器(305)的所述输出且所述第二积分器(322)的所述输入被连接至所述复用器(341)的所述输出。
缓冲器(351)，其被连接至所述第一和第二积分器(321，322)的所述输出；
第七和第八乘法器(307，308)，其每一个具有第一和第二输入以及一输出，其中所述第七和第八乘法器(307，308)的所述第一输入被连接至所述缓冲器(351)的输出，所述第七和第八乘法器(307，308)的所述第二输入是用于同步的码；
第三和第四积分器(323，324)，其每一个具有一个输入和一个输出，其中所述第三和第四积分器(323，324)的所述输入被连接至所述第七和第八乘法器(307，308)的所述输出；
第一和第二成形电路(361，362)，其每一个具有输入和输出，其中所述第一和第二成形电路(361，362)的所述输入被连接至所述第三和第四积分器(323，324)的所述输出；以及
第五和第六积分器(325，326)，其每一个具有输入和输出，其中所述第五和第六积分器(325，326)的所述输入被连接至所述第一和第二成形电路(361，362)的所述输出，所述第五和第六积分器(325，326)的所述输出向外部提供信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US31019301P | 2001-08-02 | 2001-08-02 | |
| US60/310,193 | 2001-08-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1552135A CN1552135A (zh) | 2004-12-01 |
| CN100531018C true CN100531018C (zh) | 2009-08-19 |
Family
ID=23201383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028171993A Expired - Fee Related CN100531018C (zh) | 2001-08-02 | 2002-08-02 | 可配置的终端引擎 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7139305B2 (zh) |
| EP (1) | EP1436930B1 (zh) |
| JP (1) | JP4092291B2 (zh) |
| CN (1) | CN100531018C (zh) |
| DE (1) | DE60225823T2 (zh) |
| WO (1) | WO2003013040A1 (zh) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050111529A1 (en) * | 2001-02-22 | 2005-05-26 | Prairiecomm, Inc. | Tone detection using a cdma receiver |
| US7787518B2 (en) * | 2002-09-23 | 2010-08-31 | Rambus Inc. | Method and apparatus for selectively applying interference cancellation in spread spectrum systems |
| US7738533B2 (en) * | 2002-01-07 | 2010-06-15 | Qualcomm Incorporated | Multiplexed CDMA and GPS searching |
| US6922560B1 (en) * | 2002-08-20 | 2005-07-26 | National Semiconductor Corporation | Method and system for antenna verification for closed loop transmit diversity |
| KR100551133B1 (ko) * | 2003-02-07 | 2006-02-13 | 엘지전자 주식회사 | 레이크 수신기 및 이를 위한 신호를 수신하는 방법 |
| JP3641268B2 (ja) * | 2003-02-13 | 2005-04-20 | 株式会社東芝 | 移動通信端末装置とその制御ユニット及び制御プログラム |
| DE10310812B4 (de) * | 2003-03-12 | 2007-11-22 | Infineon Technologies Ag | Dekodiervorrichtung, Trellis-Prozessor und Verfahren |
| US7305608B2 (en) * | 2003-09-25 | 2007-12-04 | Broadcom Corporation | DSL trellis encoding |
| US20050094551A1 (en) * | 2003-09-25 | 2005-05-05 | Broadcom Corporation | Processor instruction for DMT encoding |
| US7734041B2 (en) * | 2003-09-26 | 2010-06-08 | Broadcom Corporation | System and method for de-scrambling and bit-order-reversing payload bytes in an Asynchronous Transfer Mode cell |
| US7751557B2 (en) * | 2003-09-26 | 2010-07-06 | Broadcom Corporation | Data de-scrambler |
| US7580412B2 (en) * | 2003-09-26 | 2009-08-25 | Broadcom Corporation | System and method for generating header error control byte for Asynchronous Transfer Mode cell |
| US7903810B2 (en) | 2003-09-26 | 2011-03-08 | Broadcom Corporation | Single instruction for data scrambling |
| US7756273B2 (en) * | 2003-09-26 | 2010-07-13 | Broadcom Corporation | System and method for bit-reversing and scrambling payload bytes in an asynchronous transfer mode cell |
| KR100555753B1 (ko) * | 2004-02-06 | 2006-03-03 | 삼성전자주식회사 | 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법 |
| US7408998B2 (en) * | 2004-03-08 | 2008-08-05 | Sharp Laboratories Of America, Inc. | System and method for adaptive bit loading source coding via vector quantization |
| KR100823129B1 (ko) * | 2004-08-18 | 2008-04-21 | 삼성전자주식회사 | 이동통신 시스템의 트랙킹 장치 및 방법 |
| KR100630170B1 (ko) | 2004-09-17 | 2006-09-29 | 삼성전자주식회사 | 비동기 이동통신 시스템에서 단말기의 셀 별 복조 타이밍 관리 방법 및 장치 |
| KR100594943B1 (ko) * | 2004-11-30 | 2006-06-30 | 리전츠 오브 더 유니버스티 오브 미네소타 | 원칩시스템에서 데이터 변복조 방법 |
| US7353162B2 (en) * | 2005-02-11 | 2008-04-01 | S2C, Inc. | Scalable reconfigurable prototyping system and method |
| US7680083B2 (en) * | 2005-07-28 | 2010-03-16 | Broadcom Corporation | Rake receiver architecture within a WCDMA terminal |
| US7515929B2 (en) * | 2005-04-27 | 2009-04-07 | Skyworks Solutions, Inc. | Receiver for a multimode radio |
| GB2432063B (en) * | 2005-11-01 | 2009-09-09 | Zetex Semiconductors Plc | A multiplexer |
| US7409015B1 (en) * | 2005-11-29 | 2008-08-05 | The United States As Represented By The Secretary Of The Army | Adaptive modulation scheme based on cutoff rate with imperfect channel state information |
| US7792225B2 (en) * | 2005-11-30 | 2010-09-07 | Qualcomm Incorporated | Method and device for reducing cross-correlation false alarms in CDMA and other wireless networks |
| EP2022177A4 (en) * | 2006-05-24 | 2010-09-08 | Nokia Corp | METHOD IN A CDMA RECEIVER USING EQUIPMENT AND SOFTWARE IN ACQUIRING, TRACING AND ACCOMMODATION |
| US8488726B2 (en) * | 2006-08-02 | 2013-07-16 | Clariphy Communications, Inc. | Receivers based on closed-form parametric estimates of the probability density function for the received signal |
| US8305949B2 (en) * | 2006-09-11 | 2012-11-06 | Apple Inc. | System and method for spatial multiplexing-based OFDM broadcast/multicast transmission |
| US20080168480A1 (en) | 2007-01-10 | 2008-07-10 | Twoey Jerry L | Methods and apparatus for interfacing application programs with a signal collector |
| CN101047927B (zh) * | 2007-04-23 | 2011-11-30 | 北京中星微电子有限公司 | 一种实现移动终端基带soc的系统及方法 |
| US8798214B2 (en) | 2007-11-14 | 2014-08-05 | Qualcomm Incorporated | Minimum finger low-power demodulator for wireless communication |
| EP2243225A4 (en) * | 2008-02-01 | 2014-08-20 | Apple Inc | SYSTEM AND METHOD FOR SPATIAL MULTIPLEX MULTIPLEX BROADCAST / MULTICAST BROADCAST TRANSMISSION |
| WO2013183154A1 (ja) * | 2012-06-07 | 2013-12-12 | 富士通株式会社 | 光検出装置、光検出方法および光送信装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663733A (en) * | 1995-08-28 | 1997-09-02 | Trimble Navigation Limited | Digital bandwidth compression for optimum tracking in satellite positioning system receiver |
| US5978823A (en) * | 1997-01-27 | 1999-11-02 | Hitachi America, Ltd. | Methods and apparatus for implementing and controlling a digital modulator |
| CZ298696B6 (cs) | 1997-05-14 | 2007-12-27 | Qualcomm Incorporated | Zpusob a zarízení pro demodulování signálu a pro generování dat |
| CN1202050A (zh) * | 1997-06-09 | 1998-12-16 | 株式会社鹰山 | 扩频通信系统 |
| JP3751419B2 (ja) | 1997-06-16 | 2006-03-01 | 松下電器産業株式会社 | マッチドフィルタおよび同期方法 |
| KR100269593B1 (ko) * | 1997-12-02 | 2000-10-16 | 정선종 | 다중 채널을 위한 직교 복소 확산 방법 및 그 장치 |
| JP3305639B2 (ja) * | 1997-12-24 | 2002-07-24 | 株式会社エヌ・ティ・ティ・ドコモ | 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機 |
| JPH11251959A (ja) * | 1998-03-05 | 1999-09-17 | Fujitsu Ltd | 干渉キャンセラ装置及び無線通信装置 |
| US6333926B1 (en) * | 1998-08-11 | 2001-12-25 | Nortel Networks Limited | Multiple user CDMA basestation modem |
| US6785249B2 (en) | 1998-10-05 | 2004-08-31 | Qualcomm, Incorporated | Method and apparatus for detecting forward and reverse link imbalance in digital cellular communication systems |
| US6373882B1 (en) * | 1998-11-06 | 2002-04-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Motion estimator for a CDMA mobile station |
| US6324210B1 (en) * | 1999-12-17 | 2001-11-27 | Golden Bridge Technology Incorporated | Sliding matched filter with flexible hardware complexity |
| US6480529B1 (en) | 1999-12-21 | 2002-11-12 | Qualcomm, Incorporated | Programmable matched filter searcher for multiple pilot searching |
| JP2001251220A (ja) | 1999-12-27 | 2001-09-14 | Sanyo Electric Co Ltd | デジタルマッチトフィルタおよびデジタルマッチトフィルタを用いた携帯無線端末 |
| US6934319B2 (en) | 1999-12-30 | 2005-08-23 | Infineon Technologies Ag | Configurable multimode despreader for spread spectrum applications |
| KR100688031B1 (ko) | 1999-12-30 | 2007-02-28 | 모픽스 테크놀로지 아이엔씨 | 확산 스펙트럼 어플리케이션을 위한 컨피그가능 코드발생기 시스템 |
| AU2466001A (en) | 1999-12-30 | 2001-07-16 | Morphics Technology, Inc. | A configurable all-digital coherent demodulator system for spread spectrum applications |
| JP4298140B2 (ja) * | 2000-06-29 | 2009-07-15 | 富士通株式会社 | 送受信装置 |
| JP4076202B2 (ja) * | 2000-08-07 | 2008-04-16 | 富士通株式会社 | スペクトラム拡散信号受信機及び受信方法 |
| US7058422B2 (en) * | 2000-09-20 | 2006-06-06 | Bae Systems Information And Electronic Systems Integration Inc. | Method for overusing frequencies to permit simultaneous transmission of signals from two or more users on the same frequency and time slot |
| US6996158B2 (en) * | 2001-02-22 | 2006-02-07 | Freescale Semiconductors, Inc. | Signal detection using a CDMA receiver |
| US7136428B2 (en) * | 2001-08-06 | 2006-11-14 | Qualcomm, Inc. | Systems and techniques for measuring the performance of a communications system |
-
2002
- 2002-08-02 EP EP02791566A patent/EP1436930B1/en not_active Expired - Fee Related
- 2002-08-02 WO PCT/US2002/024771 patent/WO2003013040A1/en active Application Filing
- 2002-08-02 CN CNB028171993A patent/CN100531018C/zh not_active Expired - Fee Related
- 2002-08-02 JP JP2003518095A patent/JP4092291B2/ja not_active Expired - Fee Related
- 2002-08-02 DE DE60225823T patent/DE60225823T2/de not_active Expired - Lifetime
- 2002-08-02 US US10/212,190 patent/US7139305B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1436930B1 (en) | 2008-03-26 |
| WO2003013040A1 (en) | 2003-02-13 |
| EP1436930A4 (en) | 2005-01-12 |
| US7139305B2 (en) | 2006-11-21 |
| JP2004537914A (ja) | 2004-12-16 |
| US20030138030A1 (en) | 2003-07-24 |
| DE60225823D1 (de) | 2008-05-08 |
| DE60225823T2 (de) | 2009-04-09 |
| EP1436930A1 (en) | 2004-07-14 |
| CN1552135A (zh) | 2004-12-01 |
| JP4092291B2 (ja) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100531018C (zh) | 可配置的终端引擎 | |
| CN1115805C (zh) | 码分多址通信系统中移动解调器的搜索接收机结构 | |
| AU746160B2 (en) | Rate detection for variable rate CDMA communication system | |
| CN1929464B (zh) | 用于wcdma射频收发器的基带处理模块 | |
| US7209461B2 (en) | Method and apparatus for chip-rate processing in a CDMA system | |
| US7532663B2 (en) | Digital correlators | |
| WO2001050616A1 (en) | A configurable all-digital coherent demodulator system for spread spectrum applications | |
| US7433389B2 (en) | Methods and apparatus for spread spectrum signal processing using a reconfigurable coprocessor | |
| Chien et al. | A single-chip 12.7 Mchips/s digital IF BPSK direct sequence spread-spectrum transceiver in 1.2/spl mu/m CMOS | |
| US20010024467A1 (en) | Spreading code generation apparatus and CDMA receiver | |
| JP3777475B2 (ja) | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 | |
| US20020191681A1 (en) | Receiving circuit | |
| US7684471B2 (en) | Rake-finger combiner with reduced resource requirement | |
| CN1267150A (zh) | 实现低电流消耗的相关器 | |
| Hyun et al. | Reverse link demodulator ASIC for CDMA cellular system | |
| Fanucci | Design of an ASIC for fast Signal Recognition and Code Acquisition in DS-SS-CDMA Receivers | |
| US9572199B2 (en) | Multimode rake receiver, cellular base station and cellular communication device | |
| CN104104410B (zh) | 一种数据信道的解扰解扩装置 | |
| Bianco et al. | A reconfigurable, power-scalable rake receiver IP for W-CDMA | |
| Kourtis et al. | Software radio 2G & 3G inner receiver processing | |
| JP3952352B2 (ja) | レイク受信装置 | |
| JP4006740B2 (ja) | レイク受信装置及びレイク受信装置に於ける処理方法 | |
| Ren et al. | FPGA implementation of a W-CDMA system based on IP functions | |
| Igura et al. | A low-power W-CDMA demodulator using specially-designed micro-DSPs | |
| Hocevar et al. | Programmable DSPs for 3G Base Station Modems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD. Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG Effective date: 20120612 Owner name: INTEL MOBILE COMMUNICATIONS LTD. Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD. Effective date: 20120612 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER NAME: I.C. COM LTD. |
|
| CP03 | Change of name, title or address |
Address after: Neubiberg, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120612 Address after: Neubiberg, Germany Patentee after: Intel Mobile Communications GmbH Address before: Neubiberg, Germany Patentee before: Infineon Technologies AG Effective date of registration: 20120612 Address after: Neubiberg, Germany Patentee after: Intel Mobile Communications GmbH Address before: Neubiberg, Germany Patentee before: Intel Mobile Communications GmbH |
|
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Neubiberg, Germany Patentee after: Intel Mobile Communications GmbH Address before: Neubiberg, Germany Patentee before: Intel Mobile Communications GmbH |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090819 Termination date: 20170802 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |