JP4298140B2 - 送受信装置 - Google Patents
送受信装置 Download PDFInfo
- Publication number
- JP4298140B2 JP4298140B2 JP2000196648A JP2000196648A JP4298140B2 JP 4298140 B2 JP4298140 B2 JP 4298140B2 JP 2000196648 A JP2000196648 A JP 2000196648A JP 2000196648 A JP2000196648 A JP 2000196648A JP 4298140 B2 JP4298140 B2 JP 4298140B2
- Authority
- JP
- Japan
- Prior art keywords
- time length
- data
- storage unit
- transmission
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/10—Flow control between communication endpoints
- H04W28/14—Flow control between communication endpoints using intermediate storage
Description
【０００１】
【発明の属する技術分野】
本発明は送受信装置に係わり、特に、複数の端末装置からの送信データをそれぞれ所定時間長づつ分割し、各分割データに対して符号化処理を施し、得られた符号化データを多重して送信する送信装置、及び受信した多重符号化データを分離して復号化処理を施し、得られた復号データを所定の端末装置に送出する受信装置に関する。
【０００２】
【従来の技術】
CDMA(Code Divisional Multi Access)移動通信システムにおいて、基地局は制御情報や各ユーザ情報を異なる拡散符号列を用いて拡散変調して多重伝送し、各移動局は基地局より指定された拡散符号列を用いて情報を拡散、逆拡散して送受信する。
図１７は従来の移動局装置の構成図である。受信において、無線部１はアンテナATNRにより受信した高周波信号をベースバンド信号に周波数変換(RF→IF変換)する。直交検波器２はベースバンド信号を直交検波し、同相成分（Ｉ成分)データと直交成分（Ｑ成分)データを出力する。ＡＤ変換器３ａ，３ｂはＩ成分信号、Ｑ成分信号をそれぞれディジタル信号に変換し、サーチャ４と各フィンガー部５1〜５4に入力する。サーチャ４はマルチパスの影響を受けた直接拡散信号（DS信号）が入力すると、マッチトフィルタ（図示せず）を用いて自己相関演算を行ってマルチパスを検出し、各パスにおける逆拡散開始のタイミングデータ及び遅延時間調整データをフィンガー部５1〜５4に入力する。
【０００３】
各フィンガー部５1〜５4の逆拡散／遅延時間調整部５ａは、所定のパスを介して到来する直接波あるいは遅延波に拡散符号と同じ符号を用いて逆拡散処理を施してダンプ積分し、しかる後、パスに応じた遅延処理を施し、パイロット信号 （参照信号）、情報信号を出力する。位相補償部（チャネル推定部）５ｂはパイロット信号のＩ成分、Ｑ成分をそれぞれ所定スロット数分電圧平均して、チャネル推定信号Ｉt，Ｑtを出力する。同期検波部５ｃは受信信号に含まれるパイロット信号と既知のパイロット信号間の位相差θに基づいて、逆拡散された情報信号I′、Q′の位相を元に戻す。すなわち、チャネル推定信号Ｉt，Ｑtは位相差θのcos成分、sin成分であるから、同期検波部５ｃはチャネル推定信号(It，Qt)を用いて次式
【数１】
により受信情報信号(I′,Q′)に位相回転処理を施して受信情報信号(I,Q)の復調(同期検波)を行う。RAKE合成部６は各フィンガー部５1〜５4から出力する信号を合成してデコード処理部（チャネル復号化部）７に出力する。
【０００４】
デコード処理部７は入力信号に誤り訂正処理を施して元の送信データを復号して受信バッファ部８に格納する。データセレクト部９は受信バッファ部に格納された復号データを所定の端末装置TE(Terminal Equipment)に入力する。端末装置TEとしては電話器１０、ファクシミリ送受信器１１、パソコン１２、ISDN端末１３等がある。電話機１０は音声コーデック１０ａ、スピーカ１０ｂ、マイク１０ｃなどで構成され固定的にデータセレクト部９に接続されるが、ファクシミリ送受信器１１、パソコン１２、ISDN端末１３はアダプタ１４′を介して選択的にデータセレクト部９に接続されるようになっている。
【０００５】
送信において、データセレクト部９は発信端末から入力する送信データを送信バッファ部１４に格納し、エンコード処理部（チャネル符号化部）１５は送信データに符号化処理を施し、符号化データを同相成分（IN-Phase component)データとして出力する。制御信号発生部１６はパイロットPILOT等の制御データを直交成分(Quadrature component)データとして一定シンボル速度で出力する。QPSK拡散器１７は入力される同相成分（Ｉch成分）、直交成分（Ｑch成分）に所定の拡散コードを用いて拡散変調を施し、ＤＡ変換してQPSK直交変調器１８に入力する。直交変調器１８はＩch信号、Ｑch信号にQPSK直交変調を施し、無線送信部１９は直交変調器から出力するベースバンド信号を高周波数に周波数変換(IF→RF)すると共に、高周波増幅等を行ってアンテナANTTより送信する。
【０００６】
図１８は移動局から基地局への上り信号のフレームフォーマット説明図である。1フレームは10msecで、１５スロットＳ0〜Ｓ14で構成されている。ユーザデータはQPSK変調の直交するIchにマッピングされ、制御データはQPSK変調の直交するQchにマッピングされる。ユーザデータ用Ｉchにおける各スロットのビット数ｎはシンボル速度に応じて変化し、制御データ用Ｑchにおける各スロットは10ビットで構成され、シンボル速度は15ksps一定である。
【０００７】
図１９は基地局から移動局への下り信号のフレームフォーマット及びスロット構成説明図であり、1フレームは10msecで、15スロットＳ0〜Ｓ14で構成され、各スロットにユーザデータData1, Data2、制御データTPC,TFCI,PILOTが混在している。各スロットのデータは１ビットづつ交互にQPSK直交変調のＩchとＱchに振り分けられ、しかる後、拡散変調、直交変調を施され、周波数変換されて移動局に送信される。
・従来のエンコード処理
上記従来の移動無線機において送信時に端末装置TE等から送出される連続データをチャネルコーディングするには、連続データを所定の処理単位(10msインターバル等)に区切り、該処理単位でチャネルコーディングする必要がある。たとえば、64Kbpsのデータを10ms単位で区切り、640bit毎にエンコード処理するものとすれば動作は図２０に示すようになる。すなわち、端末装置TEはデータを連続して送出するが、移動無線機は入力するデータを処理単位(10ms単位)に区切り、区切られた10ms単位のデータにチャネルコーディング処理を行う。
【０００８】
この場合、図２１に示すように、端末装置TEからの送出データ速度とエンコード側の処理速度とのクロックが異なることが一般的である。移動無線機において送信バッファ部１４に書き込まれるまでの速度は端末装置TE側の速度に依存するが、送信バッファ部１４から読み出しを行ってエンコード処理する以降の速度は処理遅延を最小限にするために高速にする。音声を例にあげると、処理遅延が大きくなるとエコーの問題が発生するため、高速でエンコード処理を行い、無線にて送出するまでの処理遅延を最小限にする。図２１では端末装置TEから64Kbpsのビットレートでデータが入力し、エンコード処理部５は送信バッファ１４より20MHzの周波数でデータを読み取ってエンコード処理する場合を示している。
【０００９】
・２バンク方式
連続データの場合(図２０参照）、連続データ処理を実現する方法として、２バンク方式がある。この２バンク方式は、(1) 図２２に示すようにバッファ１４を２バンク構成とし、(2) 書き込み側バンク(BANK1)１４1と読み出し側バンク(BANK2)１４2に10msのタイムインターバル毎に交互にデータを書き込み（図２３参照）、かつ、これらバンクより交互にデータを読出し、(3) 一方のバンクへのデータ書き込みと他方のバンクからのデータ読み出しを同時に行う。この２バンク方式によれば、データの連続性を保ちながらエンコード処理を行うことができる。
【００１０】
・複数の端末装置TEが接続される場合のデコーダ処理
移動無線装置に複数の端末装置TEが接続されることがある（図１７）。しかし、複数の端末装置TEが接続される場合であっても、従来は、個々の端末装置TEに対して個別に送信バッファを設ける必要は無く、バッファの共有化が行われている。これは、従来の移動機では複数の端末装置TEを同時に利用して通信することが無いからであり、このため送信バッファ、受信バッファとして送信速度が最大の端末装置TEに応じた容量のメモリを用意すれば良く、他の端末装置TEは該メモリを共有することができる。図２４はバッファを共用する従来の構成例である。図２４において、端末装置TE1〜TE4がそれぞれ640bps, 9600bps, 128bps, 256bpsの速度でサービスを実行するが、これら端末装置TE1〜TE4は同時に利用されることが無い。このため、最大速度である端末装置TE2の9600bps分の送信バッファ１４を設け、他の端末装置（他のサービス）が起動されるとき、この送信バッファを共有する。
【００１１】
ところで、次世代W-CDMAの標準化プロジェクト3GPP(3rd Generation
Partnership Project)で提唱されている方式に従えば、10ms, 20ms, 40ms, 80msといった任意のタイムインターバルでエンコード処理して送受信できるようにする必要がある。また、複数のサービスを同時に接続できるようにする必要がある。このため、図２４の構成を採用できず、端末装置毎にバッファを設けるとなると膨大なメモリ数が必要となる。以下に、3GPP提唱方式を実現する上での問題点について、送信側を中心として記述する。
誤り訂正に用いられるビタビ符号やターボ符号などは、符号化ビット数が多い程誤り訂正能力を向上させることができる。このため、3GPPなどで提唱されているチャネルコーティング方式において、誤り訂正の向上が求められるデータは20ms, 40ms, 80msといった時間長単位でエンコード処理を行う必要がある。図２５は端末装置TEから送出されるユーザデータを40ms分まとめてエンコード処理部 １５に入力する例である。
【００１２】
また、3GPPなどで提唱されているチャネルコーティング方式では、複数の端末装置(複数のサービス)TE1,TE2,TE3,TE4・・・を同時に接続することが可能であり、サービスの面からも多重化バッファを考慮する必要がある。図２６に示すようにサービスTE1,TE2,TE3,TE4・・・毎にそれぞれのバッファ1411,1412,1413,1414,...を設ければ、膨大なメモリ数が必要となる。また、端末装置TEが追加される毎に送信バッファの数を増やす必要があるために柔軟性が無いメモリ構成となる。このため、送信バッファ１４は論理的に1つのメモリで構成し、各端末装置TEがそのメモリ空間をサービスの必要数ずつ使用することでメモリ容量を縮小することが考えられる。これを実現するために、(1) メモリの空き領域の管理を行い、(2) 必要に応じてサービスに空き領域を割当て、(3) サービス毎にデータの読み／書き制御を行う必要がある。
【００１３】
図２７はかかる読み／書き制御を実現する例であり、プロセッサ２１が送信バッファ１４の空き空間を管理し、書き込み用のハードマクロ２２に各端末装置TE1,TE2,TE3・・・からのデータの書き込みアドレスを指示し、エンコードハードマクロ（読出し用ハードマクロ）２３に読み出しアドレスの指示を行う。この指示に従ってハードマクロ２２は送信バッファ１４の指定領域に各サービスデータの書き込みを行い、エンコードハードマクロ２３は送信バッファ１４の指定領域よりデータを読出してエンコード処理部１５に入力する。
図２７の構成では、送信バッファ部１４への書き込み操作及び送信バッファ１４からの読み出し操作はプロセッサ２１の負荷を低減するために、ハードマクロ２２，２３が書き込み、読み出し操作を行う。このときのハードマクロ２２，２３による書き込み空間及び読み出し空間は連続している必要がある。これは読み出しを例にして説明すると、ハードマクロ２３にはインテリジェント機能が無く、(1) 読出し先頭アドレスと読出しデータ数あるいは、(2) 読出し先頭アドレスと読出し最終アドレスを指定され、連続的にデータを読み出す機能しかないためである。同様に、書き込み側でもデータを連続した空間に書き込めるようにする必要がある。
【００１４】
しかし、各サービスはユーザの意図により追加/削除されることがある。例えば、図２８（Ａ）に示すようにサービス１，２，３のデータがバッファ１４の各サービス用領域1411,1412,1413に蓄えられてタイムインターバル毎に処理されているが、ある時点でサービス２が削除されると、例えば端末装置をアダプタから取り外すと、図２８（Ｂ）に示すようにバッファ１４が虫喰い状態になる。かかる虫喰い状態において図２８（Ｃ）に示すように、新サービス４を追加する場合を考える。バッファ１４には容量的に新サービス４のデータを蓄えれる空き空間が存在するが、物理的に連続してバッファリングする空間が無い。かかる場合、サービス４を２つの空間に分割して書き込みを行う必要があるが、前述した通りハードマクロ２２にとって不連続領域への書き込みは不可能であり、また、たとえ書き込めたとしても、エンコードハードマクロ２３は連続した空間でなければ対応できず、書き込みは何ら無意味となる。すなわち、図２７の構成では新サービスの追加に対応できない場合が発生する問題がある。
【００１５】
また、図２７に示す構成のように各サービスに必要最小限のメモリ領域を割り当てるようにプロセッサでアドレス管理を行う場合、バンク切替操作が複雑になる問題がある。例えば、端末装置TE1が40msのサービス、端末装置TE2が10msのサービス、端末装置TE3が20msのサービスを実行しているものとすれば、図２９に示すように、それぞれのタイムインターバルでバンク切替を行えるようにハードマクロ２２，２３を設計する必要があり、サービスの追加／削除を考慮すると任意のタイミングでバンク切替を行えるようにハードマクロ２２，２３を構成する必要があり、単純な構成とすることができない。さらに、図２８に示したように、サービスの追加／削除が生じた場合、それぞれのバンク切替に支障無く、かつ、メモリに虫喰い状態が生じないようにアドレス管理をする必要があり、アドレス管理が複雑になる問題がある。
以上より、１つのメモリ上に10ms, 20ms, 40ms, 80ms等のサービスのデータが混在する場合には、バンク切替、アドレス管理が複雑になると共に、ハードマクロの構成が複雑になりハードマクロ本来の利点がなくなる。
【００１６】
以上の問題点を踏まえて、10ms,20ms,40ms,80msのいずれかの符号化時間長のサービス（端末装置）が複数接続される場合において、アドレス管理、バンク切替を簡単に行える構成を示す。
図３０はかかる第１の構成例であり、最大の符号化時間長（＝80ms）分のメモリを各サービスS1〜S8に持たせた場合の例（１バンク分）である。それぞれの端末装置TE1〜TE8からの最大ビットレートを64Kbpsとすれば、各サービスS1〜S8にそれぞれ640×8ビットのメモリを持たせている。かかる構成によれば、サービスS1〜S8が任意の符号化時間長で符号化する場合であっても何ら問題は生じない。また、サービスの追加/削除といった面からも問題なく対応可能となる。
図３１は別の構成例であり、サービスS1〜S4のそれぞれに対して符号化時間長80ms, 40ms, 20ms, 10ms分のデータを記憶するメモリを２バンク分設けた例である。1バンクにつき、サービスS1には640×8ビット、サービスS2には640×4ビット、サービスS3には640×2ビット、サービスS4には640×1ビットのメモリを持たせている。このメモリ構成によれば、符号化時間長毎にメモリを構成している為、1つのメモリに符号化時間長の異なるデータが混在することがなく、アドレス管理、バンク切替を簡単に行える。
【００１７】
【発明が解決しようとする課題】
図３０の第１のメモリ構成は２バンク分必要なことから、メモリ量が総計、(80ms分のデータ量×サービス数×バンク数)分必要にとなり、メモリ量が膨大となり、小型化や低コスト化が要求される移動無線機に適さない問題がある。
図３１の第２のメモリ構成では、第１のメモリ構成に比べてメモリ量を削減できるが、２バンク分必要なためメモリ削減効果が充分でない問題がある。また、第２のメモリ構成では、符号化時間長が80msのサービスを２つ以上接続できず、符号化時間長が40msのサービスを３つ以上接続できない問題がある。
以上では送信バッファ部の構成に着目して説明したが、受信バッファ部についても同様である。
以上から本発明の目的は、バッファメモリに符号化時間長の異なるデータが混在しないようにでき、しかも、アドレス管理、バンク切替を簡単に行え、更には、メモリ量を削減できるようにすることである。
本発明の別の目的は、少ないメモリ量で任意の符号化時間長のサービスを接続できるようにすることである。
【００１８】
【課題を解決するための手段】
第１の発明は、Ｎ個の各サービスに関連する送信データを基準時間長Ｔのｎi倍(i=1,2,..N)の長さづつ保存すると共に保存した送信データをｎi・Ｔづつ読み出し、サービス毎に送信データの保存と読み出しを並行して行い、読み出した時間長ｎi・Ｔの各送信データをエンコードして送出する送信装置に関するものである。この送信装置は、(1) サービス毎に、時間長ｎi・Ｔ(i=1,2,..N)の送信データを保存する第１バンクとしての第１の記憶部と、サービス毎に、基準時間長Ｔの送信データを保存する第２バンクとしての第２の記憶部を備えた送信バッファ部、(2) 時間長ｎi・Ｔ(i=1,2,..N)のサービスの送信データをエンコードして出力するエンコード部、(3) サービス毎に、送信バッファ部の第１記憶部及び第２記憶部に時間長ｎi・Ｔの送信データを時間長Ｔづつ連続的に保存すると共に既に保存されている時間長ｎi・Ｔの送信データを間欠的に読出し、以後、時間長ｎi・Ｔの送信データの連続保存と保存済みの時間長ｎi・Ｔの送信データの間欠読み出しとを並行して行い、読出した送信データをエンコード処理部に入力する制御部、(4) 各サービスの時間長ｎi・Ｔの送信データをエンコード処理したデータを多重する多重部、(5) 多重データを送信する送信部、を備えている。
【００１９】
また、第２の発明は、多重されて送られてくるＮ個のサービスの符号化データを分離し、分離された符号化データをそれぞれ復号して基準時間長Ｔのｎi(i=1,2,..N)倍の長さづつ保存すると共に保存した送信データをｎi・Ｔづつ読み出して端末装置に送出し、サービス毎に復号データの保存と読み出しを並行して行う受信装置に関するものである。この受信装置は、(1) 受信データよりＮ個のサービスの符号化データを分離する分離部、(2) 各サービスの符号化データより時間長ｎi・Ｔ(i=1,2,..N)の元のデータを復号化する復号処理部、(3) サービス毎に、時間長ｎi・Ｔ(i=1,2,..N)の復号データを保存する第１バンクとしての第１の記憶部と、サービス毎に、基準時間長Ｔの復号データを保存する第２バンクとしての第２の記憶部とを有する受信バッファ部、(4) サービス毎に、受信バッファ部の第１記憶部及び第２記憶部に時間長ｎi・Ｔの復号データを間欠的に保存すると共に、該保存された時間長ｎi・Ｔの復号データを時間長Ｔづつ連続的に読出し、以後、時間長ｎi・Ｔの送信データの間欠保存と保存済みの時間長ｎi・Ｔの復号データの連続読み出しとを並行して行う制御部、を備えている。
【００２０】
本発明の送信装置及び受信装置によれば、第２バンクとし各サービスにつき基準時間長Ｔのデータを記憶する小容量の記憶領域を設けるだけで良いため、全体のメモリ量を削減できる。また、バッファメモリに符号化時間長の異なるデータが混在しないようにできるため、アドレス管理、バンク切替を簡単に行える。また、第１バンクとしての第１記憶部にサービス毎に最大符号化時間長分の送信データを保存するようにすれば、比較的少ないメモリ量で任意の符号化時間長のサービスを接続できる。
【００２１】
【発明の実施の形態】
（Ａ）本発明の概略
（ａ）送信バッファ
図１は本発明の送信装置における送信バッファのメモリ構成図であり、符号化時間長80ms, 40ms, 20ms, 10ms分の４つのサービスS1〜S4（端末装置TE1〜TE4）が接続される場合を示している。(1) 符号化時間長80msのサービスS1には、第１バンクにおいて10ms毎にA11〜A81の８つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B11が割り当てられている。(2) 符号化時間長40msのサービスS2には、第１バンクにおいて10ms毎にA12〜A42の４つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B12が割り当てられている。(3) 符号化時間長20msのサービスS3には、第１バンクにおいて10ms毎にA13〜A23の２つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B13が割り当てられている。(4) 符号化時間長10msのサービスS4には、第１バンクにおいて10ms毎にA14の１つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B14が割り当てられている。
提案済みのメモリ構成（図３１）では、第２バンクのメモリを符号化時間長分設けているが、本発明では10ms分のみ設けることにより、メモリ量を削減している。すなわち、図１の点線部分の削減が可能となり、全体では図３１のメモリ構成に比べてしようメモリ量は11/30になる。
【００２２】
図２は符号化時間長40msのサービスについて、送信データをバッファメモリ(第１バンク、第２バンク)へ書き込むと共にバッファメモリから読み出す操作を時系列で表したタイムチャートである。図１の少ないメモリ構成で40ms分の送信データを第１、第２バンクに交互に書き込み/読み出す制御を実現するために、書き込み側で40msかけて10msづつ順に書き込んだ送信データを読み出し側で10msの間に一機にバースト的に読み出す。
【００２３】
すなわち、(1) 時間長40ms(=4×10ms)の送信データ▲１▼〜▲４▼を10ms毎に第１バンクの第１〜第４記憶領域A12〜A42に順次書き込み、(2) 次の時間長40ms(=4×10ms)の送信データ▲１▼′〜▲４▼′のうち最初の時間長10msの送信データ▲１▼′を第２バンクの記憶領域B12に書き込むと共に、残りの時間長30msの送信データ▲２▼′〜▲４▼′を10ms毎に順次第１バンクの第２〜第４記憶領域A22〜A42に書き込む。(3) 以後、前記(1),(2)の書き込み処理を繰り返して送信データを第１、第２バンクに書き込む。以上の書き込み処理と並行して送信データの読出しを行う。すなわち、(4) 上記(2)の書き込み処理において第２バンクの記憶領域B12に時間長10msの送信データ▲１▼′を書き込んでいる際、第１バンクの第1〜第4記憶領域A12〜A42に書き込まれている時間長40msの送信データ▲１▼〜▲４▼を高速に読出してエンコード処理部に入力し、(5) 前記(1)の書き込み処理において第１バンクの第１記憶領域A12に時間長10msの送信データ▲１▼を書き込んでいる際、第２バンクの記憶領域B12及び第１バンクの第２〜第４記憶領域A22〜A42に書き込まれている時間長40msの送信データ▲１▼′〜▲４▼′を高速に読出してエンコード処理部に入力する。(6) 以後、前記(4),(5)の読出し処理を繰り返して送信データを第１、第２バンクから読出してエンコード処理部に入力する。
【００２４】
図３は送信バッファの別のメモリ構成図である。図１の第１バンクは、サービスS1〜S4に対してそれぞれ符号化時間長80ms, 40ms, 20ms, 10ms分のデータを記憶するメモリ容量とした。このため、図１のメモリ構成では符号化時間長が80msのサービスを２つ以上接続できず、符号化時間長が40msのサービスを３つ以上接続できない。図２のメモリ構成では、サービスS1〜S4に対してそれぞれ符号化時間長 80msのデータを記憶するメモリ容量としている。このため、サービスS1〜S4の符号化時間長は任意である。例えば、サービスS3の符号化時間長を40msとすれば、第１バンクの記憶領域A13〜A43と第２バンクの記憶領域B13を用いて送信データのバッファリングを行う。
【００２５】
（ｂ）受信バッファ
図４は本発明の受信装置における受信バッファのメモリ構成図であり、符号化時間長80ms, 40ms, 20ms, 10ms分の４つのサービスS1〜S4（端末装置TE1〜TE4）が接続される場合を示している。(1) 符号化時間長80msのサービスS1には、第１バンクにおいて10ms毎にA11〜A81の８つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B81が割り当てられている。(2) 符号化時間長40msのサービスS2には、第１バンクにおいて10ms毎にA12〜A42の４つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B42が割り当てられている。(3) 符号化時間長20msのサービスS3には、第１バンクにおいて10ms毎にA13〜A23の２つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B23が割り当てられている。(4) 符号化時間長10msのサービスS4には、第１バンクにおいて10ms毎にA14の１つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B14が割り当てられている。
【００２６】
図５は符号化時間長40msのサービスについて、復号化して得られた復号データをバッファメモリ(第１バンク、第２バンク)へ書き込むと共にバッファメモリから読み出して端末装置に送出する操作を時系列で表したタイムチャートである。図４の少ないメモリ構成で40ms分の復号データを第１、第２バンクに交互に書き込み/読み出す制御を実現するために、本発明では40ms分の復号データを10msの間に一機にバースト的に書き込み、読出し側で40msかけて10msづつ順に復号データを読み出す。
【００２７】
すなわち、(1) 時間長40ms(=4×10ms)の復号データ▲１▼〜▲４▼を第１バンクの第１〜第４記憶領域A12〜A42にバースト的に高速に書き込み、書き込み後、第１バンクの第１〜第３)領域A12〜A32より時間長10msづつ復号データ▲１▼〜▲３▼を低速で読出し、(2) 第１バンクの第４記憶領域A42より時間長10msの最後の復号データ▲４▼の読出しと並行して次の時間長40msの復号データ▲１▼′〜▲４▼′を第１バンクの第１〜第３記憶領域 A12〜A32と第２バンクの記憶領域B42にバースト的に高速で書き込み、書き込み後、第１バンクの第１〜第３記憶領域A12〜A32より時間長10msづつ復号データ▲１▼′〜▲３▼′を低速で読出し、(3) 第２バンクの記憶領域B42より時間長10msの最後の復号データ▲４▼′の読出しと並行して次の時間長40msの復号データ▲１▼〜▲４▼を第１バンクの第１〜第４記憶領域A12〜A42にバースト的に高速に書き込み、書き込み後、第１バンクの第１〜第３記憶領域A12〜A32より時間長10msづつ復号データ▲１▼〜▲３▼を低速で読出し、以後、前記(2),(3)の書き込み、読出し処理を繰り返して送信データを第１、第２バンクに書き込むと共に読出しを行う。
【００２８】
（Ｂ）移動局
図６は本発明の移動局の構成図である。尚、図ではアンテナ等を送信系、受信系別個に設けているが共用させることができる。
送信に際して、各端末装置５１〜５４から送出されるデータは音声コーデック５５、アダプタ５６〜５８を介してデータセレクト部５９に入力する。端末装置５１〜５４は例えば携帯電話機、ファクシミリ機、パソコン、ISDN端末であり、それぞれ符号化時間長が10ms、20ms、40ms、80msであるとしてプロセッサ６０に登録されている。データセレクト部５９はプロセッサ６０からの指示に従って、各端末装置５１〜５４から音声コーデック、アダプタなどを介して入力する送信データを選択的に符号化時間長10ms、20ms、40ms、80msの送信バッファ部６１1〜６１4に入力する。例えば、符号化時間長10msのサービスを実行する端末装置５１からの送信データは符号化時間長10msの送信バッファ６１1に入力し、符号化時間長20msのサービスを実行する端末装置５２からの送信データは符号化時間長20msの送信バッファ６１2に入力し、符号化時間長40msのサービスを実行する端末装置５３からの送信データは符号化時間長40msの送信バッファ６１3に入力し、符号化時間長80msのサービスを実行する端末装置５４からの送信データは符号化時間長80msの送信バッファ６１4に入力する。
【００２９】
各送信バッファ部６１1〜６１4は図２で説明した方法で送信データを10ms毎にバッファメモリに連続的に書き込むと共に、10ms、20ms、40ms、80ms毎に一機に送信データをバースト的に読出して次段のエンコード処理部６２1〜６２4に入力する。
エンコード処理部６２1〜６２4はそれぞれ時間長10ms、20ms、40ms、80msの送信データをビタビ符号あるいはターボ符号に従って符号化して多重部６３に入力する。すなわち、エンコード処理部６２1は時間長10msの符号化データE10を出力し、エンコード処理部６２2は時間長20msの符号化データE20を出力し、エンコード処理部６２3は時間長40msの符号化データE40を出力し、エンコード処理部 ６２8は時間長80msの符号化データE80を出力する。たとえば、図７に示すようにエンコード処理部６２1は10ms毎に符号化データ10ms-1を出力し、エンコード処理部６２2は10ms毎に符号化データE20の前半部20ms-1、後半部20ms-2を順番に出力し、エンコード処理部６２3は10ms毎に符号化データE40の1/4部分40ms-1,40ms-2,40ms-3,40ms-4を順番に出力し、エンコード処理部６２4は10ms毎に符号化データE80の1/8部分80ms-1,80ms-2,80ms-3,80ms-4,80ms-5,80ms-6,80ms-7,80ms-8を順番に出力する。
【００３０】
多重部６３は各エンコード処理部６２1〜６２4から10ms毎に入力する符号化データを多重して1フレーム分の多重データを作成して送出する。図７は多重方法の説明図であり、最初の10ms目では符号化データ{10ms-1,20ms-1,40ms-1,80ms-1}を第１フレームとして多重して送出する。以後、20ms目〜80ms目において第２〜第８フレームとして
多重データ:{10ms-1,20ms-2,40ms-2,80ms-2}・・第２フレーム
多重データ:{10ms-1,20ms-1,40ms-3,80ms-3}・・第３フレーム
多重データ:{10ms-1,20ms-2,40ms-4,80ms-4}・・第４フレーム
多重データ:{10ms-1,20ms-1,40ms-1,80ms-5}・・第５フレーム
多重データ:{10ms-1,20ms-2,40ms-2,80ms-6}・・第６フレーム
多重データ:{10ms-1,20ms-1,40ms-3,80ms-7}・・第７フレーム
多重データ:{10ms-1,20ms-2,40ms-4,80ms-8}・・第８フレーム
を作成して送出する。すなわち、符号化時間長10msのサービスはフレーム毎にデータ送信され、符号化時間長20msのサービスは２フレームかけてデータ送信され、符号化時間長40msのサービスは４フレームかけてデータ送信され、符号化時間長80msのサービスは８フレームかけてデータ送信される。
【００３１】
拡散変調部６４は多重されたフレームデータを所定の拡散符号で拡散変調し、ＤＡ変換後に直交変調して無線部送信部６５に入力する。無線部送信部６５は直交変調信号を高周波信号に周波数変換(IF→RF)すると共に、高周波増幅等を行ってアンテナANTTより送信する。
【００３２】
受信に際して、無線受信部７１はアンテナATNRにより受信した高周波信号をベースバンド信号に周波数変換(RF→IF変換)し、しかる後、ベースバンド信号を直交検波して同相成分（Ｉ成分)データと直交成分（Ｑ成分)データを発生し、ＡＤ変換して逆拡散復調部７２に入力する。逆拡散復調部７２はＩ成分信号、Ｑ成分信号に拡散符号と同じ符号を用いて逆拡散処理を施し、送信されてきた符号化データを復調(同期検波)し、分離部７３に入力する。分離部７３には図８に示すように多重された符号化データ
多重データ:{10ms-1,20ms-1,40ms-1,80ms-1}・・第１フレーム
多重データ:{10ms-1,20ms-2,40ms-2,80ms-2}・・第２フレーム
多重データ:{10ms-1,20ms-1,40ms-3,80ms-3}・・第３フレーム
多重データ:{10ms-1,20ms-2,40ms-4,80ms-4}・・第４フレーム
多重データ:{10ms-1,20ms-1,40ms-1,80ms-5}・・第５フレーム
多重データ:{10ms-1,20ms-2,40ms-2,80ms-6}・・第６フレーム
多重データ:{10ms-1,20ms-1,40ms-3,80ms-7}・・第７フレーム
多重データ:{10ms-1,20ms-2,40ms-4,80ms-8}・・第８フレーム
がフレーム毎に入力する。分離部７３は各フレームの最初の10ms符号化データ10ms-1を第１のデコード処理部７４1に入力し、第２の20ms符号化データ20ms-1,20ms-2を第２のデコード処理部７４2に入力し、第３の40ms符号化データ40ms-1,40ms-2,40ms-3,40ms-4を第３のデコード処理部７４3に入力し、第４の80ms符号化データ80ms-1,80ms-2,80ms-3,80ms-4,80ms-5,80ms-6,80ms-7,80ms-8を第４のデコード処理部７４4に入力する。すなわち、符号化時間長10msのサービスのデータはフレーム毎に受信され、符号化時間長20msのサービスのデータは２フレームかけて受信され、符号化時間長40msのサービスのデータは４フレームかけて受信され、符号化時間長80msのサービスのデータは８フレームかけて受信される。
【００３３】
第１のデコード処理部７４1は時間長10msの符号化データに誤り訂正処理を施して元の送信データを復号化するもので、符号化データ10ms-1を復号して10ms毎に次段の受信バッファ部７５1に入力する。第２のデコード処理部７４2は時間長20msの符号化データに誤り訂正処理を施して元の送信データを復号化するもので、符号化データ20ms-1〜20ms-2を復号して20ms毎に次段の受信バッファ部７５2に入力する。第３のデコード処理部７４3は時間長40msの符号化データに誤り訂正処理を施して元の送信データを復号化するもので、符号化データ40ms-1〜40ms-4を復号して40ms毎に次段の受信バッファ部７５3に入力する。第４のデコード処理部７４4は時間長80msの符号化データに誤り訂正処理を施して元の送信データを復号化するもので、符号化データ80ms-1〜80ms-8を復号して80ms毎に次段の受信バッファ部７５4入力する。
【００３４】
受信バッファ部７５1〜７５4は図５で説明した方法で復号データを10ms、20ms、40ms、80ms毎に一機にバースト的にバッファメモリに書き込むと共に、10ms毎にバッファメモリから連続的に復号データを読出してデータセレクト部５９に入力する。データセレクト部５９はプロセッサ６０からの指示に従って、各受信バッファ部７５1〜７５4から入力する復号データを選択的に端末装置５１〜５４に入力する。例えば、符号化時間長10msの受信バッファ７５1から入力する復号データは符号化時間長10msのサービスを実行する端末装置５１に送出し、符号化時間長20msの受信バッファ７５2から入力する復号データは符号化時間長20msのサービスを実行する端末装置５２に送出し、符号化時間長40msの受信バッファ７５3から入力する復号データは符号化時間長40msのサービスを実行する端末装置５３に送出し、符号化時間長80msの受信バッファ７５4からの入力する復号データは符号化時間長80msのサービスを実行する端末装置５４に送出する。
【００３５】
（Ｃ）各送信バッファ部の書き込み／読出し制御
図９〜図１２は送信バッファ部６１1〜６１4のデータ書き込み／読出し操作説明図であり、図６と同一部分には同一符号を付している。
・10ms用送信バッファ（図９）
プロセッサ６０はタイミング信号発生部７０から入力する10msタイミング信号に基づいて符号化時間長10ms用の送信バッファ部６１1にバンク切替信号BCG1を入力する。バンク切替信号BCG1により、送信バッファ部６１1の書き込み制御部(ハードマクロ)８１1はデータセレクト部５９から入力する時間長10msの送信データa,b,c,d,...を送信バッファ８１2の第１バンク、第２バンクの記憶領域A14,B14に交互に書き込むと共に、エンコードハードマクロ８１3は書き込みと並行して第２バンク、第１バンクの記憶領域B14,A14より交互に前サイクルで書き込まれている10ms分の送信データを読出してエンコード処理部６２1に入力する。すなわち、記憶領域A14,B14に図中ＢＦＲで示すように送信データa,b,c,d,...を交互に書き込むと共に、記憶領域B14への送信データbの書き込みと記憶領域A14からの送信データaの読出しを並行して行い、記憶領域A14への送信データcの書き込みと記憶領域B14からの送信データbの読出しを並行して行い、..以下同様の書き込み/読出し制御を行う。
【００３６】
・20ms用送信バッファ（図１０）
プロセッサ６０はタイミング信号発生部７０から入力する20msタイミング信号に基づいて符号化時間長20ms用の送信バッファ部６１2にバンク切替信号BCG2を入力する。バンク切替信号BCG2により、送信バッファ部６１2の書き込み制御部(ハードマクロ)８２1はデータセレクト部５９から入力する時間長20msの送信データa(a1,a2),b(b1,b2),a(a1,c2),b(b1,b2),...を送信バッファ８２2の第１バンク、第２バンクの記憶領域A13〜A23,B13に書き込むと共に、エンコードハードマクロ８２3は書き込みと並行して第２バンク、第１バンクの記憶領域B13,A13〜A23より前サイクルで書き込まれている20ms分の送信データを読出してエンコード処理部６２2に入力する。
【００３７】
すなわち、図中ＢＦＲで示すように、(1) 時間長20ms(=2×10ms)の送信データa1〜a2を10ms毎に第１バンクの第１〜第２記憶領域A13〜A23に順次書き込み、(2) 次の時間長20ms(=2×10ms)の送信データb1〜b2のうち最初の時間長10msの送信データb1を第２バンクの記憶領域B13に書き込むと共に、残りの時間長10msの送信データb2を第１バンクの第２記憶領域A23に書き込む。(3) 以後、前記(1),(2)の書き込み処理を繰り返して送信データを第１、第２バンクに書き込む。以上の書き込み処理と並行して送信データの読出しを行う。すなわち、(4) 上記(2)の書き込み処理において第２バンクの記憶領域B13に時間長10msの送信データb1を書き込んでいる際、第１バンクの第1〜第2記憶領域A13〜A23に書き込まれている時間長20msの送信データa1〜a2をバースト的に高速に読出してエンコード処理部６２2に入力し、(5) 前記(1)の書き込み処理において第１バンクの第１記憶領域A13に時間長10msの送信データa1を書き込んでいる際、第２バンクの記憶領域B12及び第１バンクの第２記憶領域A23に書き込まれている時間長20msの送信データb1〜b2をバースト的に高速に読出してエンコード処理部６２2に入力する。(6) 以後、前記(4),(5)の読出し処理を繰り返して送信データを第１、第２バンクから読出してエンコード処理部６２2に入力する。
【００３８】
・40ms用送信バッファ（図１１）
プロセッサ６０はタイミング信号発生部７０から入力する40msタイミング信号に基づいて符号化時間長40ms用の送信バッファ部６１3にバンク切替信号BCG3を入力する。バンク切替信号BCG3により、送信バッファ部６１3の書き込み制御部(ハードマクロ)８３1はデータセレクト部５９から入力する時間長40msの送信データa(a1,a2,a2,a4),b(b1,b2,b2,b4),a(a1,a2,a3,a4),,...を送信バッファ８３2の第１バンク、第２バンクの記憶領域A12〜A42,B12に書き込むと共に、エンコードハードマクロ８３3は書き込みと並行して第２バンク、第１バンクの記憶領域B12,A12〜A42より前サイクルで書き込まれている40ms分の送信データを読出してエンコード処理部６２3に入力する。
【００３９】
すなわち、図中ＢＦＲで示すように、(1) 時間長40ms(=4×10ms)の送信データa1〜a4を10ms毎に第１バンクの第１〜第４記憶領域A12〜A42に順次書き込み、(2) 次の時間長40ms(=4×10ms)の送信データb1〜b4のうち最初の時間長10msの送信データb1を第２バンクの記憶領域B12に書き込むと共に、残りの時間長30msの送信データb2〜b4を第１バンクの第２〜第４記憶領域A22〜A42に書き込む。(3) 以後、前記(1),(2)の書き込み処理を繰り返して送信データを第１、第２バンクに書き込む。以上の書き込み処理と並行して送信データの読出しを行う。すなわち、(4) 上記(2)の書き込み処理において第２バンクの記憶領域B12に時間長10msの送信データb1を書き込んでいる際、第１バンクの第１〜第４記憶領域A12〜A42に書き込まれている時間長40msの送信データa1〜a4をバースト的に高速に読出してエンコード処理部６２3に入力し、(5) 前記(1)の書き込み処理において第１バンクの第１記憶領域A12に時間長10msの送信データa1を書き込んでいる際、第２バンクの記憶領域B12及び第１バンクの第２〜第４記憶領域A22〜A42に書き込まれている時間長40msの送信データb1〜b4をバースト的に高速に読出してエンコード処理部 ６２3に入力する。(6) 以後、前記(4),(5)の読出し処理を繰り返して送信データを第１、第２バンクから読出してエンコード処理部６２3に入力する。
【００４０】
・80ms用送信バッファ（図１２）
プロセッサ６０はタイミング信号発生部７０から入力する80msタイミング信号に基づいて符号化時間長80ms用の送信バッファ部６１4にバンク切替信号BCG4を入力する。バンク切替信号BCG4により、送信バッファ部６１4の書き込み制御部(ハードマクロ)８４1はデータセレクト部５９から入力する時間長80msの送信データa(a1,a2,a2,a4,a5,a6,a7,a8),b(b1,b2,b2,b4,b5b,b6b,b7,b8),a(a1,a2,a3,a4,a5,a6a,a7,a8),,...を送信バッファ８４2の第１バンク、第２バンクの記憶領域 A11〜A81,B11に書き込むと共に、エンコードハードマクロ８４3は書き込みと並行して第２バンク、第１バンクの記憶領域B1１,A11〜A81より前サイクルで書き込まれている80ms分の送信データを読出してエンコード処理部６２4に入力する。
【００４１】
すなわち、図中ＢＦＲで示すように、(1) 時間長80ms(=8×10ms)の送信データa1〜a8を10ms毎に第１バンクの第１〜第８記憶領域A11〜A81に順次書き込み、(2) 次の時間長80ms(=8×10ms)の送信データb1〜b8のうち最初の時間長10msの送信データb1を第２バンクの記憶領域B11に書き込むと共に、残りの時間長70msの送信データb2〜b8を第１バンクの第２〜第８記憶領域A2１〜A81に書き込む。(3) 以後、前記(1),(2)の書き込み処理を繰り返して送信データを第１、第２バンクに書き込む。以上の書き込み処理と並行して送信データの読出しを行う。すなわち、(4) 上記(2)の書き込み処理において第２バンクの記憶領域B11に時間長10msの送信データb1を書き込んでいる際、第１バンクの第１〜第８記憶領域A11〜A81に書き込まれている時間長80msの送信データa1〜a8をバースト的に高速に読出してエンコード処理部６２4に入力し、(5) 前記(1)の書き込み処理において第１バンクの第１記憶領域A11に時間長10msの送信データa1を書き込んでいる際、第２バンクの記憶領域B11及び第１バンクの第２〜第８記憶領域A21〜A81に書き込まれている時間長80msの送信データb1〜b8をバースト的に高速に読出してエンコード処理部６２4に入力する。(6) 以後、前記(4),(5)の読出し処理を繰り返して送信データを第１、第２バンクから読出してエンコード処理部６２4に入力する。
【００４２】
（Ｄ）各受信バッファ部の書き込み／読出し制御
図１３〜図１６は受信バッファ部７５1〜７５4のデータ書き込み／読出し操作説明図であり、図６と同一部分には同一符号を付している。
・10ms用受信バッファ（図１３）
プロセッサ６０はタイミング信号発生部７０から入力する10msタイミング信号に基づいて符号化時間長10ms用の受信バッファ部７５1にバンク切替信号BCG1を入力する。バンク切替信号BCG1により、受信バッファ部７５1の書き込み制御部(ハードマクロ)９１1はデコード処理部７４1から入力する時間長10msの復号データa,b,c,d,...を受信バッファ９１2の第１バンク、第２バンクの記憶領域A14,B14に交互に書き込むと共に、読出し制御部(ハードマクロ)９１3は書き込みと並行して第２バンク、第１バンクの記憶領域B14,A14より交互に前サイクルで書き込まれている10ms分の復号データを読出してデータセレクト部５９に入力する。すなわち、図中ＢＦＲで示すように、記憶領域A14,B14に復号データa,b,c,d,...を交互に書き込むと共に、記憶領域B14への復号データbの書き込みと記憶領域A14からの復号データaの読出しを並行して行い、記憶領域A14への復号データcの書き込みと記憶領域B14からの復号データbの読出しを並行して行い、..以下同様の書き込み/読出し制御を行う。
【００４３】
・20ms用受信バッファ（図１４）
プロセッサ６０はタイミング信号発生部７０から入力する20msタイミング信号に基づいて符号化時間長20ms用の受信バッファ部７５2にバンク切替信号BCG2を入力する。バンク切替信号BCG2により、送信バッファ部７５2の書き込み制御部(ハードマクロ)９２1はデコード処理部７４2から入力する時間長20msの復号データ列a(a1,a2),b(b1,b2),c(c1,c2),d(d1,d2),...を送信バッファ９２2の第１バンク、第２バンクの記憶領域A13〜A23,B23に書き込むと共に、読出し制御部(ハードマクロ)９２3は書き込みと並行して第２バンク、第１バンクの記憶領域B23,A13〜A23より前サイクルで書き込まれている20ms分の復号データを読出してデータセレクト部５９に入力する。
【００４４】
すなわち、図中ＢＦＲで示すように、(1) 時間長20ms(=2×10ms)の復号データa1〜a2を第１バンクの第１〜第２記憶領域A13〜A23にバースト的に高速に書き込み、書き込み後、第１バンクの第１領域A13より時間長10msの復号データa1を低速で読出す。ついで、(2) 第１バンクの第２記憶領域A23より時間長10msの復号データa2の読出しと並行して次の時間長20msの復号データb1〜b2を第１バンクの第１記憶領域A13と第２バンクの記憶領域B23にバースト的に高速で書き込み、書き込み後、第１バンクの第１記憶領域A13より時間長10msの復号データb1を低速で読出す。ついで、(3) 第２バンクの記憶領域B23より時間長10msの復号データb2の読出しと並行して次の時間長20msの復号データc1〜c2を第１バンクの第１〜第２記憶領域A13〜A23にバースト的に高速に書き込み、書き込み後、第１バンクの第１記憶領域A13より時間長10msの復号データc1を低速で読出す。以後、前記(2),(3)の書き込み、読出し処理を繰り返して復号データを第１、第２バンクに書き込むと共に読出しを行う。
【００４５】
・40ms用受信バッファ（図１５）
プロセッサ６０はタイミング信号発生部７０から入力する40msタイミング信号に基づいて符号化時間長40ms用の受信バッファ部７５3にバンク切替信号BCG3を入力する。バンク切替信号BCG3により、送信バッファ部７５3の書き込み制御部(ハードマクロ)９３1はデコード処理部７４3から入力する時間長40msの復号データ列a(a1,a2,a3,a4),b(b1,b2,b3,b4),c(c1,c2,c3,c4),...を送信バッファ９３2の第１バンク、第２バンクの記憶領域A12〜A42,B42に書き込むと共に、読出し制御部(ハードマクロ)９３3は書き込みと並行して第２バンク、第１バンクの記憶領域B42,A12〜A42より前サイクルで書き込まれている40ms分の復号データを読出してデータセレクト部５９に入力する。
【００４６】
すなわち、図中ＢＦＲで示すように、(1) 時間長40ms(=4×10ms)の復号データa1〜a4を第１バンクの第１〜第４記憶領域A12〜A42にバースト的に高速に書き込み、書き込み後、第１バンクの第１〜第３)領域A12〜A32より時間長10msづつ復号データa1〜a3を低速で読出す。ついで、(2) 第１バンクの第４記憶領域A42より時間長10msの最後の復号データa4の読出しと並行して次の時間長40msの復号データb1〜b4を第１バンクの第１〜第３記憶領域A12〜A32と第２バンクの記憶領域B42にバースト的に高速で書き込み、書き込み後、第１バンクの第１〜第３記憶領域A12〜A32より時間長10msづつ復号データb1〜b3を低速で読出す。ついで、(3) 第２バンクの記憶領域B42より時間長10msの最後の復号データb4の読出しと並行して次の時間長40msの復号データc1〜c4を第１バンクの第１〜第４記憶領域A12〜A42に高速に書き込み、書き込み後、第１バンクの第１〜第３記憶領域A12〜A32より時間長10msづつ復号データc1〜c3を低速で読出す。以後、前記(2),(3)の書き込み、読出し処理を繰り返して復号データを第１、第２バンクに書き込むと共に読出しを行う。
【００４７】
・80ms用受信バッファ（図１６）
プロセッサ６０はタイミング信号発生部７０から入力する80msタイミング信号に基づいて符号化時間長80ms用の受信バッファ部７５4にバンク切替信号BCG4を入力する。バンク切替信号BCG4により、送信バッファ部７５4の書き込み制御部(ハードマクロ)９４1はデコード処理部７４4から入力する時間長80msの復号データ列a(a1,a2,a3,a4,a5,a6,a7,a8),b(b1,b2,b3,b4,b5,b6,b7,b8),c(c1,c2,c3,c4,c5,c6,c7,c8),...を送信バッファ９４2の第１バンク、第２バンクの記憶領域A11〜A81,B81に書き込むと共に、読出し制御部(ハードマクロ)９４3は書き込みと並行して第２バンク、第１バンクの記憶領域B81,A11〜A81より前サイクルで書き込まれている80ms分の復号データを読出してデータセレクト部５９に入力する。
【００４８】
すなわち、図中ＢＦＲで示すように、(1) 時間長80ms(=8×10ms)の復号データa1〜a8を第１バンクの第１〜第８記憶領域A11〜A81にバースト的に高速に書き込み、書き込み後、第１バンクの第１〜第７領域A11〜A71より時間長10msづつ復号データa1〜a7を低速で読出す。ついで、(2) 第１バンクの第８記憶領域A81より時間長10msの最後の復号データa8の読出しと並行して次の時間長80msの復号データb1〜b8を第１バンクの第１〜第７記憶領域A11〜A71と第２バンクの記憶領域B81にバースト的に高速で書き込み、書き込み後、第１バンクの第１〜第７記憶領域A11〜A71より時間長10msづつ復号データb1〜b7を低速で読出す。ついで、(3) 第２バンクの記憶領域B81より時間長10msの最後の復号データb8の読出しと並行して次の時間長80msの復号データc1〜c8を第１バンクの第１〜第８記憶領域A11〜A81に高速に書き込み、書き込み後、第１バンクの第１〜第７記憶領域A11〜A71より時間長10msづつ復号データc1〜c7を低速で読出す。以後、前記(2),(3)の書き込み、読出し処理を繰り返して送信データを第１、第２バンクに書き込むと共に読出しを行う。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【００４９】
【発明の効果】
以上本発明によれば、第２バンクとして各サービスにつき基準時間長Ｔのデータを記憶する小容量のメモリを設けるだけで良いため、全体のメモリ量を削減できる。また、メモリに符号化時間長の異なるデータが混在しないようにできるため、アドレス管理、バンク切替を簡単に行うことができる。
また、本発明によれば、第１バンクとしての第１記憶部に、サービス毎に最大符号化時間長分の送信データを保存することにより、比較的少ないメモリ量で任意の符号化時間長のサービスを接続することができる。
【図面の簡単な説明】
【図１】送信バッファのメモリ構成図である。
【図２】タイミングチャート（送信側）である。
【図３】送信バッファの別のメモリ構成図である。
【図４】受信バッファのメモリ構成図である。
【図５】タイミングチャート（受信側）である。
【図６】本発明の移動局の構成図である。
【図７】多重方法説明図である。
【図８】分離方法の説明図である。
【図９】 10ms用送信バッファ部のバンク切り替え操作である。
【図１０】 20ms用送信バッファ部のバンク切り替え操作である。
【図１１】 40ms用送信バッファ部のバンク切り替え操作である。
【図１２】 80ms用送信バッファ部のバンク切り替え操作である。
【図１３】 10ms用受信バッファ部のバンク切り替え操作である。
【図１４】 20ms用受信バッファ部のバンク切り替え操作である。
【図１５】 40ms用受信バッファ部のバンク切り替え操作である。
【図１６】 80ms用受信バッファ部のバンク切り替え操作である。
【図１７】従来の移動局装置の構成図である。
【図１８】上りリンクのフレームフォーマットである。
【図１９】下りリンクのフレームフォーマットである。
【図２０】移動無線機の640bit毎の処理例である。
【図２１】送信バッファを用いた処理速度変換である。
【図２２】バンク切り替えである。
【図２３】タイムインターバル毎のバンクアクセスである。
【図２４】従来の送信バッファの共有である。
【図２５】 TEからのデータを40ms分多重化する例である。
【図２６】サービス毎に送信バッファを設ける例である。
【図２７】書き込み側と読み出し側のアドレス指定である。
【図２８】サービスの追加／削除である。
【図２９】タイムインターバル毎のバンク切り替えである。
【図３０】サービス毎に時間軸の最大である80ms分のメモリを設けた構成(1面分)である。
【図３１】 10ms毎に640bit分を80ms,40ms,20ms,10ms毎に設けるメモリ構成図である。
【符号の説明】
５１〜５４・・端末装置
５９・・データセレクト部
６１1〜６１4・・送信バッファ部
６２1〜６２4・・エンコード処理部
６３・・多重部
７３・・分離部
７４1〜７４4・・デコード処理部
７５1〜７５4・・受信バッファ部
【発明の属する技術分野】
本発明は送受信装置に係わり、特に、複数の端末装置からの送信データをそれぞれ所定時間長づつ分割し、各分割データに対して符号化処理を施し、得られた符号化データを多重して送信する送信装置、及び受信した多重符号化データを分離して復号化処理を施し、得られた復号データを所定の端末装置に送出する受信装置に関する。
【０００２】
【従来の技術】
CDMA(Code Divisional Multi Access)移動通信システムにおいて、基地局は制御情報や各ユーザ情報を異なる拡散符号列を用いて拡散変調して多重伝送し、各移動局は基地局より指定された拡散符号列を用いて情報を拡散、逆拡散して送受信する。
図１７は従来の移動局装置の構成図である。受信において、無線部１はアンテナATNRにより受信した高周波信号をベースバンド信号に周波数変換(RF→IF変換)する。直交検波器２はベースバンド信号を直交検波し、同相成分（Ｉ成分)データと直交成分（Ｑ成分)データを出力する。ＡＤ変換器３ａ，３ｂはＩ成分信号、Ｑ成分信号をそれぞれディジタル信号に変換し、サーチャ４と各フィンガー部５1〜５4に入力する。サーチャ４はマルチパスの影響を受けた直接拡散信号（DS信号）が入力すると、マッチトフィルタ（図示せず）を用いて自己相関演算を行ってマルチパスを検出し、各パスにおける逆拡散開始のタイミングデータ及び遅延時間調整データをフィンガー部５1〜５4に入力する。
【０００３】
各フィンガー部５1〜５4の逆拡散／遅延時間調整部５ａは、所定のパスを介して到来する直接波あるいは遅延波に拡散符号と同じ符号を用いて逆拡散処理を施してダンプ積分し、しかる後、パスに応じた遅延処理を施し、パイロット信号 （参照信号）、情報信号を出力する。位相補償部（チャネル推定部）５ｂはパイロット信号のＩ成分、Ｑ成分をそれぞれ所定スロット数分電圧平均して、チャネル推定信号Ｉt，Ｑtを出力する。同期検波部５ｃは受信信号に含まれるパイロット信号と既知のパイロット信号間の位相差θに基づいて、逆拡散された情報信号I′、Q′の位相を元に戻す。すなわち、チャネル推定信号Ｉt，Ｑtは位相差θのcos成分、sin成分であるから、同期検波部５ｃはチャネル推定信号(It，Qt)を用いて次式
【数１】
【０００４】
デコード処理部７は入力信号に誤り訂正処理を施して元の送信データを復号して受信バッファ部８に格納する。データセレクト部９は受信バッファ部に格納された復号データを所定の端末装置TE(Terminal Equipment)に入力する。端末装置TEとしては電話器１０、ファクシミリ送受信器１１、パソコン１２、ISDN端末１３等がある。電話機１０は音声コーデック１０ａ、スピーカ１０ｂ、マイク１０ｃなどで構成され固定的にデータセレクト部９に接続されるが、ファクシミリ送受信器１１、パソコン１２、ISDN端末１３はアダプタ１４′を介して選択的にデータセレクト部９に接続されるようになっている。
【０００５】
送信において、データセレクト部９は発信端末から入力する送信データを送信バッファ部１４に格納し、エンコード処理部（チャネル符号化部）１５は送信データに符号化処理を施し、符号化データを同相成分（IN-Phase component)データとして出力する。制御信号発生部１６はパイロットPILOT等の制御データを直交成分(Quadrature component)データとして一定シンボル速度で出力する。QPSK拡散器１７は入力される同相成分（Ｉch成分）、直交成分（Ｑch成分）に所定の拡散コードを用いて拡散変調を施し、ＤＡ変換してQPSK直交変調器１８に入力する。直交変調器１８はＩch信号、Ｑch信号にQPSK直交変調を施し、無線送信部１９は直交変調器から出力するベースバンド信号を高周波数に周波数変換(IF→RF)すると共に、高周波増幅等を行ってアンテナANTTより送信する。
【０００６】
図１８は移動局から基地局への上り信号のフレームフォーマット説明図である。1フレームは10msecで、１５スロットＳ0〜Ｓ14で構成されている。ユーザデータはQPSK変調の直交するIchにマッピングされ、制御データはQPSK変調の直交するQchにマッピングされる。ユーザデータ用Ｉchにおける各スロットのビット数ｎはシンボル速度に応じて変化し、制御データ用Ｑchにおける各スロットは10ビットで構成され、シンボル速度は15ksps一定である。
【０００７】
図１９は基地局から移動局への下り信号のフレームフォーマット及びスロット構成説明図であり、1フレームは10msecで、15スロットＳ0〜Ｓ14で構成され、各スロットにユーザデータData1, Data2、制御データTPC,TFCI,PILOTが混在している。各スロットのデータは１ビットづつ交互にQPSK直交変調のＩchとＱchに振り分けられ、しかる後、拡散変調、直交変調を施され、周波数変換されて移動局に送信される。
・従来のエンコード処理
上記従来の移動無線機において送信時に端末装置TE等から送出される連続データをチャネルコーディングするには、連続データを所定の処理単位(10msインターバル等)に区切り、該処理単位でチャネルコーディングする必要がある。たとえば、64Kbpsのデータを10ms単位で区切り、640bit毎にエンコード処理するものとすれば動作は図２０に示すようになる。すなわち、端末装置TEはデータを連続して送出するが、移動無線機は入力するデータを処理単位(10ms単位)に区切り、区切られた10ms単位のデータにチャネルコーディング処理を行う。
【０００８】
この場合、図２１に示すように、端末装置TEからの送出データ速度とエンコード側の処理速度とのクロックが異なることが一般的である。移動無線機において送信バッファ部１４に書き込まれるまでの速度は端末装置TE側の速度に依存するが、送信バッファ部１４から読み出しを行ってエンコード処理する以降の速度は処理遅延を最小限にするために高速にする。音声を例にあげると、処理遅延が大きくなるとエコーの問題が発生するため、高速でエンコード処理を行い、無線にて送出するまでの処理遅延を最小限にする。図２１では端末装置TEから64Kbpsのビットレートでデータが入力し、エンコード処理部５は送信バッファ１４より20MHzの周波数でデータを読み取ってエンコード処理する場合を示している。
【０００９】
・２バンク方式
連続データの場合(図２０参照）、連続データ処理を実現する方法として、２バンク方式がある。この２バンク方式は、(1) 図２２に示すようにバッファ１４を２バンク構成とし、(2) 書き込み側バンク(BANK1)１４1と読み出し側バンク(BANK2)１４2に10msのタイムインターバル毎に交互にデータを書き込み（図２３参照）、かつ、これらバンクより交互にデータを読出し、(3) 一方のバンクへのデータ書き込みと他方のバンクからのデータ読み出しを同時に行う。この２バンク方式によれば、データの連続性を保ちながらエンコード処理を行うことができる。
【００１０】
・複数の端末装置TEが接続される場合のデコーダ処理
移動無線装置に複数の端末装置TEが接続されることがある（図１７）。しかし、複数の端末装置TEが接続される場合であっても、従来は、個々の端末装置TEに対して個別に送信バッファを設ける必要は無く、バッファの共有化が行われている。これは、従来の移動機では複数の端末装置TEを同時に利用して通信することが無いからであり、このため送信バッファ、受信バッファとして送信速度が最大の端末装置TEに応じた容量のメモリを用意すれば良く、他の端末装置TEは該メモリを共有することができる。図２４はバッファを共用する従来の構成例である。図２４において、端末装置TE1〜TE4がそれぞれ640bps, 9600bps, 128bps, 256bpsの速度でサービスを実行するが、これら端末装置TE1〜TE4は同時に利用されることが無い。このため、最大速度である端末装置TE2の9600bps分の送信バッファ１４を設け、他の端末装置（他のサービス）が起動されるとき、この送信バッファを共有する。
【００１１】
ところで、次世代W-CDMAの標準化プロジェクト3GPP(3rd Generation
Partnership Project)で提唱されている方式に従えば、10ms, 20ms, 40ms, 80msといった任意のタイムインターバルでエンコード処理して送受信できるようにする必要がある。また、複数のサービスを同時に接続できるようにする必要がある。このため、図２４の構成を採用できず、端末装置毎にバッファを設けるとなると膨大なメモリ数が必要となる。以下に、3GPP提唱方式を実現する上での問題点について、送信側を中心として記述する。
誤り訂正に用いられるビタビ符号やターボ符号などは、符号化ビット数が多い程誤り訂正能力を向上させることができる。このため、3GPPなどで提唱されているチャネルコーティング方式において、誤り訂正の向上が求められるデータは20ms, 40ms, 80msといった時間長単位でエンコード処理を行う必要がある。図２５は端末装置TEから送出されるユーザデータを40ms分まとめてエンコード処理部 １５に入力する例である。
【００１２】
また、3GPPなどで提唱されているチャネルコーティング方式では、複数の端末装置(複数のサービス)TE1,TE2,TE3,TE4・・・を同時に接続することが可能であり、サービスの面からも多重化バッファを考慮する必要がある。図２６に示すようにサービスTE1,TE2,TE3,TE4・・・毎にそれぞれのバッファ1411,1412,1413,1414,...を設ければ、膨大なメモリ数が必要となる。また、端末装置TEが追加される毎に送信バッファの数を増やす必要があるために柔軟性が無いメモリ構成となる。このため、送信バッファ１４は論理的に1つのメモリで構成し、各端末装置TEがそのメモリ空間をサービスの必要数ずつ使用することでメモリ容量を縮小することが考えられる。これを実現するために、(1) メモリの空き領域の管理を行い、(2) 必要に応じてサービスに空き領域を割当て、(3) サービス毎にデータの読み／書き制御を行う必要がある。
【００１３】
図２７はかかる読み／書き制御を実現する例であり、プロセッサ２１が送信バッファ１４の空き空間を管理し、書き込み用のハードマクロ２２に各端末装置TE1,TE2,TE3・・・からのデータの書き込みアドレスを指示し、エンコードハードマクロ（読出し用ハードマクロ）２３に読み出しアドレスの指示を行う。この指示に従ってハードマクロ２２は送信バッファ１４の指定領域に各サービスデータの書き込みを行い、エンコードハードマクロ２３は送信バッファ１４の指定領域よりデータを読出してエンコード処理部１５に入力する。
図２７の構成では、送信バッファ部１４への書き込み操作及び送信バッファ１４からの読み出し操作はプロセッサ２１の負荷を低減するために、ハードマクロ２２，２３が書き込み、読み出し操作を行う。このときのハードマクロ２２，２３による書き込み空間及び読み出し空間は連続している必要がある。これは読み出しを例にして説明すると、ハードマクロ２３にはインテリジェント機能が無く、(1) 読出し先頭アドレスと読出しデータ数あるいは、(2) 読出し先頭アドレスと読出し最終アドレスを指定され、連続的にデータを読み出す機能しかないためである。同様に、書き込み側でもデータを連続した空間に書き込めるようにする必要がある。
【００１４】
しかし、各サービスはユーザの意図により追加/削除されることがある。例えば、図２８（Ａ）に示すようにサービス１，２，３のデータがバッファ１４の各サービス用領域1411,1412,1413に蓄えられてタイムインターバル毎に処理されているが、ある時点でサービス２が削除されると、例えば端末装置をアダプタから取り外すと、図２８（Ｂ）に示すようにバッファ１４が虫喰い状態になる。かかる虫喰い状態において図２８（Ｃ）に示すように、新サービス４を追加する場合を考える。バッファ１４には容量的に新サービス４のデータを蓄えれる空き空間が存在するが、物理的に連続してバッファリングする空間が無い。かかる場合、サービス４を２つの空間に分割して書き込みを行う必要があるが、前述した通りハードマクロ２２にとって不連続領域への書き込みは不可能であり、また、たとえ書き込めたとしても、エンコードハードマクロ２３は連続した空間でなければ対応できず、書き込みは何ら無意味となる。すなわち、図２７の構成では新サービスの追加に対応できない場合が発生する問題がある。
【００１５】
また、図２７に示す構成のように各サービスに必要最小限のメモリ領域を割り当てるようにプロセッサでアドレス管理を行う場合、バンク切替操作が複雑になる問題がある。例えば、端末装置TE1が40msのサービス、端末装置TE2が10msのサービス、端末装置TE3が20msのサービスを実行しているものとすれば、図２９に示すように、それぞれのタイムインターバルでバンク切替を行えるようにハードマクロ２２，２３を設計する必要があり、サービスの追加／削除を考慮すると任意のタイミングでバンク切替を行えるようにハードマクロ２２，２３を構成する必要があり、単純な構成とすることができない。さらに、図２８に示したように、サービスの追加／削除が生じた場合、それぞれのバンク切替に支障無く、かつ、メモリに虫喰い状態が生じないようにアドレス管理をする必要があり、アドレス管理が複雑になる問題がある。
以上より、１つのメモリ上に10ms, 20ms, 40ms, 80ms等のサービスのデータが混在する場合には、バンク切替、アドレス管理が複雑になると共に、ハードマクロの構成が複雑になりハードマクロ本来の利点がなくなる。
【００１６】
以上の問題点を踏まえて、10ms,20ms,40ms,80msのいずれかの符号化時間長のサービス（端末装置）が複数接続される場合において、アドレス管理、バンク切替を簡単に行える構成を示す。
図３０はかかる第１の構成例であり、最大の符号化時間長（＝80ms）分のメモリを各サービスS1〜S8に持たせた場合の例（１バンク分）である。それぞれの端末装置TE1〜TE8からの最大ビットレートを64Kbpsとすれば、各サービスS1〜S8にそれぞれ640×8ビットのメモリを持たせている。かかる構成によれば、サービスS1〜S8が任意の符号化時間長で符号化する場合であっても何ら問題は生じない。また、サービスの追加/削除といった面からも問題なく対応可能となる。
図３１は別の構成例であり、サービスS1〜S4のそれぞれに対して符号化時間長80ms, 40ms, 20ms, 10ms分のデータを記憶するメモリを２バンク分設けた例である。1バンクにつき、サービスS1には640×8ビット、サービスS2には640×4ビット、サービスS3には640×2ビット、サービスS4には640×1ビットのメモリを持たせている。このメモリ構成によれば、符号化時間長毎にメモリを構成している為、1つのメモリに符号化時間長の異なるデータが混在することがなく、アドレス管理、バンク切替を簡単に行える。
【００１７】
【発明が解決しようとする課題】
図３０の第１のメモリ構成は２バンク分必要なことから、メモリ量が総計、(80ms分のデータ量×サービス数×バンク数)分必要にとなり、メモリ量が膨大となり、小型化や低コスト化が要求される移動無線機に適さない問題がある。
図３１の第２のメモリ構成では、第１のメモリ構成に比べてメモリ量を削減できるが、２バンク分必要なためメモリ削減効果が充分でない問題がある。また、第２のメモリ構成では、符号化時間長が80msのサービスを２つ以上接続できず、符号化時間長が40msのサービスを３つ以上接続できない問題がある。
以上では送信バッファ部の構成に着目して説明したが、受信バッファ部についても同様である。
以上から本発明の目的は、バッファメモリに符号化時間長の異なるデータが混在しないようにでき、しかも、アドレス管理、バンク切替を簡単に行え、更には、メモリ量を削減できるようにすることである。
本発明の別の目的は、少ないメモリ量で任意の符号化時間長のサービスを接続できるようにすることである。
【００１８】
【課題を解決するための手段】
第１の発明は、Ｎ個の各サービスに関連する送信データを基準時間長Ｔのｎi倍(i=1,2,..N)の長さづつ保存すると共に保存した送信データをｎi・Ｔづつ読み出し、サービス毎に送信データの保存と読み出しを並行して行い、読み出した時間長ｎi・Ｔの各送信データをエンコードして送出する送信装置に関するものである。この送信装置は、(1) サービス毎に、時間長ｎi・Ｔ(i=1,2,..N)の送信データを保存する第１バンクとしての第１の記憶部と、サービス毎に、基準時間長Ｔの送信データを保存する第２バンクとしての第２の記憶部を備えた送信バッファ部、(2) 時間長ｎi・Ｔ(i=1,2,..N)のサービスの送信データをエンコードして出力するエンコード部、(3) サービス毎に、送信バッファ部の第１記憶部及び第２記憶部に時間長ｎi・Ｔの送信データを時間長Ｔづつ連続的に保存すると共に既に保存されている時間長ｎi・Ｔの送信データを間欠的に読出し、以後、時間長ｎi・Ｔの送信データの連続保存と保存済みの時間長ｎi・Ｔの送信データの間欠読み出しとを並行して行い、読出した送信データをエンコード処理部に入力する制御部、(4) 各サービスの時間長ｎi・Ｔの送信データをエンコード処理したデータを多重する多重部、(5) 多重データを送信する送信部、を備えている。
【００１９】
また、第２の発明は、多重されて送られてくるＮ個のサービスの符号化データを分離し、分離された符号化データをそれぞれ復号して基準時間長Ｔのｎi(i=1,2,..N)倍の長さづつ保存すると共に保存した送信データをｎi・Ｔづつ読み出して端末装置に送出し、サービス毎に復号データの保存と読み出しを並行して行う受信装置に関するものである。この受信装置は、(1) 受信データよりＮ個のサービスの符号化データを分離する分離部、(2) 各サービスの符号化データより時間長ｎi・Ｔ(i=1,2,..N)の元のデータを復号化する復号処理部、(3) サービス毎に、時間長ｎi・Ｔ(i=1,2,..N)の復号データを保存する第１バンクとしての第１の記憶部と、サービス毎に、基準時間長Ｔの復号データを保存する第２バンクとしての第２の記憶部とを有する受信バッファ部、(4) サービス毎に、受信バッファ部の第１記憶部及び第２記憶部に時間長ｎi・Ｔの復号データを間欠的に保存すると共に、該保存された時間長ｎi・Ｔの復号データを時間長Ｔづつ連続的に読出し、以後、時間長ｎi・Ｔの送信データの間欠保存と保存済みの時間長ｎi・Ｔの復号データの連続読み出しとを並行して行う制御部、を備えている。
【００２０】
本発明の送信装置及び受信装置によれば、第２バンクとし各サービスにつき基準時間長Ｔのデータを記憶する小容量の記憶領域を設けるだけで良いため、全体のメモリ量を削減できる。また、バッファメモリに符号化時間長の異なるデータが混在しないようにできるため、アドレス管理、バンク切替を簡単に行える。また、第１バンクとしての第１記憶部にサービス毎に最大符号化時間長分の送信データを保存するようにすれば、比較的少ないメモリ量で任意の符号化時間長のサービスを接続できる。
【００２１】
【発明の実施の形態】
（Ａ）本発明の概略
（ａ）送信バッファ
図１は本発明の送信装置における送信バッファのメモリ構成図であり、符号化時間長80ms, 40ms, 20ms, 10ms分の４つのサービスS1〜S4（端末装置TE1〜TE4）が接続される場合を示している。(1) 符号化時間長80msのサービスS1には、第１バンクにおいて10ms毎にA11〜A81の８つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B11が割り当てられている。(2) 符号化時間長40msのサービスS2には、第１バンクにおいて10ms毎にA12〜A42の４つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B12が割り当てられている。(3) 符号化時間長20msのサービスS3には、第１バンクにおいて10ms毎にA13〜A23の２つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B13が割り当てられている。(4) 符号化時間長10msのサービスS4には、第１バンクにおいて10ms毎にA14の１つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B14が割り当てられている。
提案済みのメモリ構成（図３１）では、第２バンクのメモリを符号化時間長分設けているが、本発明では10ms分のみ設けることにより、メモリ量を削減している。すなわち、図１の点線部分の削減が可能となり、全体では図３１のメモリ構成に比べてしようメモリ量は11/30になる。
【００２２】
図２は符号化時間長40msのサービスについて、送信データをバッファメモリ(第１バンク、第２バンク)へ書き込むと共にバッファメモリから読み出す操作を時系列で表したタイムチャートである。図１の少ないメモリ構成で40ms分の送信データを第１、第２バンクに交互に書き込み/読み出す制御を実現するために、書き込み側で40msかけて10msづつ順に書き込んだ送信データを読み出し側で10msの間に一機にバースト的に読み出す。
【００２３】
すなわち、(1) 時間長40ms(=4×10ms)の送信データ▲１▼〜▲４▼を10ms毎に第１バンクの第１〜第４記憶領域A12〜A42に順次書き込み、(2) 次の時間長40ms(=4×10ms)の送信データ▲１▼′〜▲４▼′のうち最初の時間長10msの送信データ▲１▼′を第２バンクの記憶領域B12に書き込むと共に、残りの時間長30msの送信データ▲２▼′〜▲４▼′を10ms毎に順次第１バンクの第２〜第４記憶領域A22〜A42に書き込む。(3) 以後、前記(1),(2)の書き込み処理を繰り返して送信データを第１、第２バンクに書き込む。以上の書き込み処理と並行して送信データの読出しを行う。すなわち、(4) 上記(2)の書き込み処理において第２バンクの記憶領域B12に時間長10msの送信データ▲１▼′を書き込んでいる際、第１バンクの第1〜第4記憶領域A12〜A42に書き込まれている時間長40msの送信データ▲１▼〜▲４▼を高速に読出してエンコード処理部に入力し、(5) 前記(1)の書き込み処理において第１バンクの第１記憶領域A12に時間長10msの送信データ▲１▼を書き込んでいる際、第２バンクの記憶領域B12及び第１バンクの第２〜第４記憶領域A22〜A42に書き込まれている時間長40msの送信データ▲１▼′〜▲４▼′を高速に読出してエンコード処理部に入力する。(6) 以後、前記(4),(5)の読出し処理を繰り返して送信データを第１、第２バンクから読出してエンコード処理部に入力する。
【００２４】
図３は送信バッファの別のメモリ構成図である。図１の第１バンクは、サービスS1〜S4に対してそれぞれ符号化時間長80ms, 40ms, 20ms, 10ms分のデータを記憶するメモリ容量とした。このため、図１のメモリ構成では符号化時間長が80msのサービスを２つ以上接続できず、符号化時間長が40msのサービスを３つ以上接続できない。図２のメモリ構成では、サービスS1〜S4に対してそれぞれ符号化時間長 80msのデータを記憶するメモリ容量としている。このため、サービスS1〜S4の符号化時間長は任意である。例えば、サービスS3の符号化時間長を40msとすれば、第１バンクの記憶領域A13〜A43と第２バンクの記憶領域B13を用いて送信データのバッファリングを行う。
【００２５】
（ｂ）受信バッファ
図４は本発明の受信装置における受信バッファのメモリ構成図であり、符号化時間長80ms, 40ms, 20ms, 10ms分の４つのサービスS1〜S4（端末装置TE1〜TE4）が接続される場合を示している。(1) 符号化時間長80msのサービスS1には、第１バンクにおいて10ms毎にA11〜A81の８つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B81が割り当てられている。(2) 符号化時間長40msのサービスS2には、第１バンクにおいて10ms毎にA12〜A42の４つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B42が割り当てられている。(3) 符号化時間長20msのサービスS3には、第１バンクにおいて10ms毎にA13〜A23の２つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B23が割り当てられている。(4) 符号化時間長10msのサービスS4には、第１バンクにおいて10ms毎にA14の１つの記憶領域が割り当てられ、第２バンクにおいて10msの１つの記憶領域B14が割り当てられている。
【００２６】
図５は符号化時間長40msのサービスについて、復号化して得られた復号データをバッファメモリ(第１バンク、第２バンク)へ書き込むと共にバッファメモリから読み出して端末装置に送出する操作を時系列で表したタイムチャートである。図４の少ないメモリ構成で40ms分の復号データを第１、第２バンクに交互に書き込み/読み出す制御を実現するために、本発明では40ms分の復号データを10msの間に一機にバースト的に書き込み、読出し側で40msかけて10msづつ順に復号データを読み出す。
【００２７】
すなわち、(1) 時間長40ms(=4×10ms)の復号データ▲１▼〜▲４▼を第１バンクの第１〜第４記憶領域A12〜A42にバースト的に高速に書き込み、書き込み後、第１バンクの第１〜第３)領域A12〜A32より時間長10msづつ復号データ▲１▼〜▲３▼を低速で読出し、(2) 第１バンクの第４記憶領域A42より時間長10msの最後の復号データ▲４▼の読出しと並行して次の時間長40msの復号データ▲１▼′〜▲４▼′を第１バンクの第１〜第３記憶領域 A12〜A32と第２バンクの記憶領域B42にバースト的に高速で書き込み、書き込み後、第１バンクの第１〜第３記憶領域A12〜A32より時間長10msづつ復号データ▲１▼′〜▲３▼′を低速で読出し、(3) 第２バンクの記憶領域B42より時間長10msの最後の復号データ▲４▼′の読出しと並行して次の時間長40msの復号データ▲１▼〜▲４▼を第１バンクの第１〜第４記憶領域A12〜A42にバースト的に高速に書き込み、書き込み後、第１バンクの第１〜第３記憶領域A12〜A32より時間長10msづつ復号データ▲１▼〜▲３▼を低速で読出し、以後、前記(2),(3)の書き込み、読出し処理を繰り返して送信データを第１、第２バンクに書き込むと共に読出しを行う。
【００２８】
（Ｂ）移動局
図６は本発明の移動局の構成図である。尚、図ではアンテナ等を送信系、受信系別個に設けているが共用させることができる。
送信に際して、各端末装置５１〜５４から送出されるデータは音声コーデック５５、アダプタ５６〜５８を介してデータセレクト部５９に入力する。端末装置５１〜５４は例えば携帯電話機、ファクシミリ機、パソコン、ISDN端末であり、それぞれ符号化時間長が10ms、20ms、40ms、80msであるとしてプロセッサ６０に登録されている。データセレクト部５９はプロセッサ６０からの指示に従って、各端末装置５１〜５４から音声コーデック、アダプタなどを介して入力する送信データを選択的に符号化時間長10ms、20ms、40ms、80msの送信バッファ部６１1〜６１4に入力する。例えば、符号化時間長10msのサービスを実行する端末装置５１からの送信データは符号化時間長10msの送信バッファ６１1に入力し、符号化時間長20msのサービスを実行する端末装置５２からの送信データは符号化時間長20msの送信バッファ６１2に入力し、符号化時間長40msのサービスを実行する端末装置５３からの送信データは符号化時間長40msの送信バッファ６１3に入力し、符号化時間長80msのサービスを実行する端末装置５４からの送信データは符号化時間長80msの送信バッファ６１4に入力する。
【００２９】
各送信バッファ部６１1〜６１4は図２で説明した方法で送信データを10ms毎にバッファメモリに連続的に書き込むと共に、10ms、20ms、40ms、80ms毎に一機に送信データをバースト的に読出して次段のエンコード処理部６２1〜６２4に入力する。
エンコード処理部６２1〜６２4はそれぞれ時間長10ms、20ms、40ms、80msの送信データをビタビ符号あるいはターボ符号に従って符号化して多重部６３に入力する。すなわち、エンコード処理部６２1は時間長10msの符号化データE10を出力し、エンコード処理部６２2は時間長20msの符号化データE20を出力し、エンコード処理部６２3は時間長40msの符号化データE40を出力し、エンコード処理部 ６２8は時間長80msの符号化データE80を出力する。たとえば、図７に示すようにエンコード処理部６２1は10ms毎に符号化データ10ms-1を出力し、エンコード処理部６２2は10ms毎に符号化データE20の前半部20ms-1、後半部20ms-2を順番に出力し、エンコード処理部６２3は10ms毎に符号化データE40の1/4部分40ms-1,40ms-2,40ms-3,40ms-4を順番に出力し、エンコード処理部６２4は10ms毎に符号化データE80の1/8部分80ms-1,80ms-2,80ms-3,80ms-4,80ms-5,80ms-6,80ms-7,80ms-8を順番に出力する。
【００３０】
多重部６３は各エンコード処理部６２1〜６２4から10ms毎に入力する符号化データを多重して1フレーム分の多重データを作成して送出する。図７は多重方法の説明図であり、最初の10ms目では符号化データ{10ms-1,20ms-1,40ms-1,80ms-1}を第１フレームとして多重して送出する。以後、20ms目〜80ms目において第２〜第８フレームとして
多重データ:{10ms-1,20ms-2,40ms-2,80ms-2}・・第２フレーム
多重データ:{10ms-1,20ms-1,40ms-3,80ms-3}・・第３フレーム
多重データ:{10ms-1,20ms-2,40ms-4,80ms-4}・・第４フレーム
多重データ:{10ms-1,20ms-1,40ms-1,80ms-5}・・第５フレーム
多重データ:{10ms-1,20ms-2,40ms-2,80ms-6}・・第６フレーム
多重データ:{10ms-1,20ms-1,40ms-3,80ms-7}・・第７フレーム
多重データ:{10ms-1,20ms-2,40ms-4,80ms-8}・・第８フレーム
を作成して送出する。すなわち、符号化時間長10msのサービスはフレーム毎にデータ送信され、符号化時間長20msのサービスは２フレームかけてデータ送信され、符号化時間長40msのサービスは４フレームかけてデータ送信され、符号化時間長80msのサービスは８フレームかけてデータ送信される。
【００３１】
拡散変調部６４は多重されたフレームデータを所定の拡散符号で拡散変調し、ＤＡ変換後に直交変調して無線部送信部６５に入力する。無線部送信部６５は直交変調信号を高周波信号に周波数変換(IF→RF)すると共に、高周波増幅等を行ってアンテナANTTより送信する。
【００３２】
受信に際して、無線受信部７１はアンテナATNRにより受信した高周波信号をベースバンド信号に周波数変換(RF→IF変換)し、しかる後、ベースバンド信号を直交検波して同相成分（Ｉ成分)データと直交成分（Ｑ成分)データを発生し、ＡＤ変換して逆拡散復調部７２に入力する。逆拡散復調部７２はＩ成分信号、Ｑ成分信号に拡散符号と同じ符号を用いて逆拡散処理を施し、送信されてきた符号化データを復調(同期検波)し、分離部７３に入力する。分離部７３には図８に示すように多重された符号化データ
多重データ:{10ms-1,20ms-1,40ms-1,80ms-1}・・第１フレーム
多重データ:{10ms-1,20ms-2,40ms-2,80ms-2}・・第２フレーム
多重データ:{10ms-1,20ms-1,40ms-3,80ms-3}・・第３フレーム
多重データ:{10ms-1,20ms-2,40ms-4,80ms-4}・・第４フレーム
多重データ:{10ms-1,20ms-1,40ms-1,80ms-5}・・第５フレーム
多重データ:{10ms-1,20ms-2,40ms-2,80ms-6}・・第６フレーム
多重データ:{10ms-1,20ms-1,40ms-3,80ms-7}・・第７フレーム
多重データ:{10ms-1,20ms-2,40ms-4,80ms-8}・・第８フレーム
がフレーム毎に入力する。分離部７３は各フレームの最初の10ms符号化データ10ms-1を第１のデコード処理部７４1に入力し、第２の20ms符号化データ20ms-1,20ms-2を第２のデコード処理部７４2に入力し、第３の40ms符号化データ40ms-1,40ms-2,40ms-3,40ms-4を第３のデコード処理部７４3に入力し、第４の80ms符号化データ80ms-1,80ms-2,80ms-3,80ms-4,80ms-5,80ms-6,80ms-7,80ms-8を第４のデコード処理部７４4に入力する。すなわち、符号化時間長10msのサービスのデータはフレーム毎に受信され、符号化時間長20msのサービスのデータは２フレームかけて受信され、符号化時間長40msのサービスのデータは４フレームかけて受信され、符号化時間長80msのサービスのデータは８フレームかけて受信される。
【００３３】
第１のデコード処理部７４1は時間長10msの符号化データに誤り訂正処理を施して元の送信データを復号化するもので、符号化データ10ms-1を復号して10ms毎に次段の受信バッファ部７５1に入力する。第２のデコード処理部７４2は時間長20msの符号化データに誤り訂正処理を施して元の送信データを復号化するもので、符号化データ20ms-1〜20ms-2を復号して20ms毎に次段の受信バッファ部７５2に入力する。第３のデコード処理部７４3は時間長40msの符号化データに誤り訂正処理を施して元の送信データを復号化するもので、符号化データ40ms-1〜40ms-4を復号して40ms毎に次段の受信バッファ部７５3に入力する。第４のデコード処理部７４4は時間長80msの符号化データに誤り訂正処理を施して元の送信データを復号化するもので、符号化データ80ms-1〜80ms-8を復号して80ms毎に次段の受信バッファ部７５4入力する。
【００３４】
受信バッファ部７５1〜７５4は図５で説明した方法で復号データを10ms、20ms、40ms、80ms毎に一機にバースト的にバッファメモリに書き込むと共に、10ms毎にバッファメモリから連続的に復号データを読出してデータセレクト部５９に入力する。データセレクト部５９はプロセッサ６０からの指示に従って、各受信バッファ部７５1〜７５4から入力する復号データを選択的に端末装置５１〜５４に入力する。例えば、符号化時間長10msの受信バッファ７５1から入力する復号データは符号化時間長10msのサービスを実行する端末装置５１に送出し、符号化時間長20msの受信バッファ７５2から入力する復号データは符号化時間長20msのサービスを実行する端末装置５２に送出し、符号化時間長40msの受信バッファ７５3から入力する復号データは符号化時間長40msのサービスを実行する端末装置５３に送出し、符号化時間長80msの受信バッファ７５4からの入力する復号データは符号化時間長80msのサービスを実行する端末装置５４に送出する。
【００３５】
（Ｃ）各送信バッファ部の書き込み／読出し制御
図９〜図１２は送信バッファ部６１1〜６１4のデータ書き込み／読出し操作説明図であり、図６と同一部分には同一符号を付している。
・10ms用送信バッファ（図９）
プロセッサ６０はタイミング信号発生部７０から入力する10msタイミング信号に基づいて符号化時間長10ms用の送信バッファ部６１1にバンク切替信号BCG1を入力する。バンク切替信号BCG1により、送信バッファ部６１1の書き込み制御部(ハードマクロ)８１1はデータセレクト部５９から入力する時間長10msの送信データa,b,c,d,...を送信バッファ８１2の第１バンク、第２バンクの記憶領域A14,B14に交互に書き込むと共に、エンコードハードマクロ８１3は書き込みと並行して第２バンク、第１バンクの記憶領域B14,A14より交互に前サイクルで書き込まれている10ms分の送信データを読出してエンコード処理部６２1に入力する。すなわち、記憶領域A14,B14に図中ＢＦＲで示すように送信データa,b,c,d,...を交互に書き込むと共に、記憶領域B14への送信データbの書き込みと記憶領域A14からの送信データaの読出しを並行して行い、記憶領域A14への送信データcの書き込みと記憶領域B14からの送信データbの読出しを並行して行い、..以下同様の書き込み/読出し制御を行う。
【００３６】
・20ms用送信バッファ（図１０）
プロセッサ６０はタイミング信号発生部７０から入力する20msタイミング信号に基づいて符号化時間長20ms用の送信バッファ部６１2にバンク切替信号BCG2を入力する。バンク切替信号BCG2により、送信バッファ部６１2の書き込み制御部(ハードマクロ)８２1はデータセレクト部５９から入力する時間長20msの送信データa(a1,a2),b(b1,b2),a(a1,c2),b(b1,b2),...を送信バッファ８２2の第１バンク、第２バンクの記憶領域A13〜A23,B13に書き込むと共に、エンコードハードマクロ８２3は書き込みと並行して第２バンク、第１バンクの記憶領域B13,A13〜A23より前サイクルで書き込まれている20ms分の送信データを読出してエンコード処理部６２2に入力する。
【００３７】
すなわち、図中ＢＦＲで示すように、(1) 時間長20ms(=2×10ms)の送信データa1〜a2を10ms毎に第１バンクの第１〜第２記憶領域A13〜A23に順次書き込み、(2) 次の時間長20ms(=2×10ms)の送信データb1〜b2のうち最初の時間長10msの送信データb1を第２バンクの記憶領域B13に書き込むと共に、残りの時間長10msの送信データb2を第１バンクの第２記憶領域A23に書き込む。(3) 以後、前記(1),(2)の書き込み処理を繰り返して送信データを第１、第２バンクに書き込む。以上の書き込み処理と並行して送信データの読出しを行う。すなわち、(4) 上記(2)の書き込み処理において第２バンクの記憶領域B13に時間長10msの送信データb1を書き込んでいる際、第１バンクの第1〜第2記憶領域A13〜A23に書き込まれている時間長20msの送信データa1〜a2をバースト的に高速に読出してエンコード処理部６２2に入力し、(5) 前記(1)の書き込み処理において第１バンクの第１記憶領域A13に時間長10msの送信データa1を書き込んでいる際、第２バンクの記憶領域B12及び第１バンクの第２記憶領域A23に書き込まれている時間長20msの送信データb1〜b2をバースト的に高速に読出してエンコード処理部６２2に入力する。(6) 以後、前記(4),(5)の読出し処理を繰り返して送信データを第１、第２バンクから読出してエンコード処理部６２2に入力する。
【００３８】
・40ms用送信バッファ（図１１）
プロセッサ６０はタイミング信号発生部７０から入力する40msタイミング信号に基づいて符号化時間長40ms用の送信バッファ部６１3にバンク切替信号BCG3を入力する。バンク切替信号BCG3により、送信バッファ部６１3の書き込み制御部(ハードマクロ)８３1はデータセレクト部５９から入力する時間長40msの送信データa(a1,a2,a2,a4),b(b1,b2,b2,b4),a(a1,a2,a3,a4),,...を送信バッファ８３2の第１バンク、第２バンクの記憶領域A12〜A42,B12に書き込むと共に、エンコードハードマクロ８３3は書き込みと並行して第２バンク、第１バンクの記憶領域B12,A12〜A42より前サイクルで書き込まれている40ms分の送信データを読出してエンコード処理部６２3に入力する。
【００３９】
すなわち、図中ＢＦＲで示すように、(1) 時間長40ms(=4×10ms)の送信データa1〜a4を10ms毎に第１バンクの第１〜第４記憶領域A12〜A42に順次書き込み、(2) 次の時間長40ms(=4×10ms)の送信データb1〜b4のうち最初の時間長10msの送信データb1を第２バンクの記憶領域B12に書き込むと共に、残りの時間長30msの送信データb2〜b4を第１バンクの第２〜第４記憶領域A22〜A42に書き込む。(3) 以後、前記(1),(2)の書き込み処理を繰り返して送信データを第１、第２バンクに書き込む。以上の書き込み処理と並行して送信データの読出しを行う。すなわち、(4) 上記(2)の書き込み処理において第２バンクの記憶領域B12に時間長10msの送信データb1を書き込んでいる際、第１バンクの第１〜第４記憶領域A12〜A42に書き込まれている時間長40msの送信データa1〜a4をバースト的に高速に読出してエンコード処理部６２3に入力し、(5) 前記(1)の書き込み処理において第１バンクの第１記憶領域A12に時間長10msの送信データa1を書き込んでいる際、第２バンクの記憶領域B12及び第１バンクの第２〜第４記憶領域A22〜A42に書き込まれている時間長40msの送信データb1〜b4をバースト的に高速に読出してエンコード処理部 ６２3に入力する。(6) 以後、前記(4),(5)の読出し処理を繰り返して送信データを第１、第２バンクから読出してエンコード処理部６２3に入力する。
【００４０】
・80ms用送信バッファ（図１２）
プロセッサ６０はタイミング信号発生部７０から入力する80msタイミング信号に基づいて符号化時間長80ms用の送信バッファ部６１4にバンク切替信号BCG4を入力する。バンク切替信号BCG4により、送信バッファ部６１4の書き込み制御部(ハードマクロ)８４1はデータセレクト部５９から入力する時間長80msの送信データa(a1,a2,a2,a4,a5,a6,a7,a8),b(b1,b2,b2,b4,b5b,b6b,b7,b8),a(a1,a2,a3,a4,a5,a6a,a7,a8),,...を送信バッファ８４2の第１バンク、第２バンクの記憶領域 A11〜A81,B11に書き込むと共に、エンコードハードマクロ８４3は書き込みと並行して第２バンク、第１バンクの記憶領域B1１,A11〜A81より前サイクルで書き込まれている80ms分の送信データを読出してエンコード処理部６２4に入力する。
【００４１】
すなわち、図中ＢＦＲで示すように、(1) 時間長80ms(=8×10ms)の送信データa1〜a8を10ms毎に第１バンクの第１〜第８記憶領域A11〜A81に順次書き込み、(2) 次の時間長80ms(=8×10ms)の送信データb1〜b8のうち最初の時間長10msの送信データb1を第２バンクの記憶領域B11に書き込むと共に、残りの時間長70msの送信データb2〜b8を第１バンクの第２〜第８記憶領域A2１〜A81に書き込む。(3) 以後、前記(1),(2)の書き込み処理を繰り返して送信データを第１、第２バンクに書き込む。以上の書き込み処理と並行して送信データの読出しを行う。すなわち、(4) 上記(2)の書き込み処理において第２バンクの記憶領域B11に時間長10msの送信データb1を書き込んでいる際、第１バンクの第１〜第８記憶領域A11〜A81に書き込まれている時間長80msの送信データa1〜a8をバースト的に高速に読出してエンコード処理部６２4に入力し、(5) 前記(1)の書き込み処理において第１バンクの第１記憶領域A11に時間長10msの送信データa1を書き込んでいる際、第２バンクの記憶領域B11及び第１バンクの第２〜第８記憶領域A21〜A81に書き込まれている時間長80msの送信データb1〜b8をバースト的に高速に読出してエンコード処理部６２4に入力する。(6) 以後、前記(4),(5)の読出し処理を繰り返して送信データを第１、第２バンクから読出してエンコード処理部６２4に入力する。
【００４２】
（Ｄ）各受信バッファ部の書き込み／読出し制御
図１３〜図１６は受信バッファ部７５1〜７５4のデータ書き込み／読出し操作説明図であり、図６と同一部分には同一符号を付している。
・10ms用受信バッファ（図１３）
プロセッサ６０はタイミング信号発生部７０から入力する10msタイミング信号に基づいて符号化時間長10ms用の受信バッファ部７５1にバンク切替信号BCG1を入力する。バンク切替信号BCG1により、受信バッファ部７５1の書き込み制御部(ハードマクロ)９１1はデコード処理部７４1から入力する時間長10msの復号データa,b,c,d,...を受信バッファ９１2の第１バンク、第２バンクの記憶領域A14,B14に交互に書き込むと共に、読出し制御部(ハードマクロ)９１3は書き込みと並行して第２バンク、第１バンクの記憶領域B14,A14より交互に前サイクルで書き込まれている10ms分の復号データを読出してデータセレクト部５９に入力する。すなわち、図中ＢＦＲで示すように、記憶領域A14,B14に復号データa,b,c,d,...を交互に書き込むと共に、記憶領域B14への復号データbの書き込みと記憶領域A14からの復号データaの読出しを並行して行い、記憶領域A14への復号データcの書き込みと記憶領域B14からの復号データbの読出しを並行して行い、..以下同様の書き込み/読出し制御を行う。
【００４３】
・20ms用受信バッファ（図１４）
プロセッサ６０はタイミング信号発生部７０から入力する20msタイミング信号に基づいて符号化時間長20ms用の受信バッファ部７５2にバンク切替信号BCG2を入力する。バンク切替信号BCG2により、送信バッファ部７５2の書き込み制御部(ハードマクロ)９２1はデコード処理部７４2から入力する時間長20msの復号データ列a(a1,a2),b(b1,b2),c(c1,c2),d(d1,d2),...を送信バッファ９２2の第１バンク、第２バンクの記憶領域A13〜A23,B23に書き込むと共に、読出し制御部(ハードマクロ)９２3は書き込みと並行して第２バンク、第１バンクの記憶領域B23,A13〜A23より前サイクルで書き込まれている20ms分の復号データを読出してデータセレクト部５９に入力する。
【００４４】
すなわち、図中ＢＦＲで示すように、(1) 時間長20ms(=2×10ms)の復号データa1〜a2を第１バンクの第１〜第２記憶領域A13〜A23にバースト的に高速に書き込み、書き込み後、第１バンクの第１領域A13より時間長10msの復号データa1を低速で読出す。ついで、(2) 第１バンクの第２記憶領域A23より時間長10msの復号データa2の読出しと並行して次の時間長20msの復号データb1〜b2を第１バンクの第１記憶領域A13と第２バンクの記憶領域B23にバースト的に高速で書き込み、書き込み後、第１バンクの第１記憶領域A13より時間長10msの復号データb1を低速で読出す。ついで、(3) 第２バンクの記憶領域B23より時間長10msの復号データb2の読出しと並行して次の時間長20msの復号データc1〜c2を第１バンクの第１〜第２記憶領域A13〜A23にバースト的に高速に書き込み、書き込み後、第１バンクの第１記憶領域A13より時間長10msの復号データc1を低速で読出す。以後、前記(2),(3)の書き込み、読出し処理を繰り返して復号データを第１、第２バンクに書き込むと共に読出しを行う。
【００４５】
・40ms用受信バッファ（図１５）
プロセッサ６０はタイミング信号発生部７０から入力する40msタイミング信号に基づいて符号化時間長40ms用の受信バッファ部７５3にバンク切替信号BCG3を入力する。バンク切替信号BCG3により、送信バッファ部７５3の書き込み制御部(ハードマクロ)９３1はデコード処理部７４3から入力する時間長40msの復号データ列a(a1,a2,a3,a4),b(b1,b2,b3,b4),c(c1,c2,c3,c4),...を送信バッファ９３2の第１バンク、第２バンクの記憶領域A12〜A42,B42に書き込むと共に、読出し制御部(ハードマクロ)９３3は書き込みと並行して第２バンク、第１バンクの記憶領域B42,A12〜A42より前サイクルで書き込まれている40ms分の復号データを読出してデータセレクト部５９に入力する。
【００４６】
すなわち、図中ＢＦＲで示すように、(1) 時間長40ms(=4×10ms)の復号データa1〜a4を第１バンクの第１〜第４記憶領域A12〜A42にバースト的に高速に書き込み、書き込み後、第１バンクの第１〜第３)領域A12〜A32より時間長10msづつ復号データa1〜a3を低速で読出す。ついで、(2) 第１バンクの第４記憶領域A42より時間長10msの最後の復号データa4の読出しと並行して次の時間長40msの復号データb1〜b4を第１バンクの第１〜第３記憶領域A12〜A32と第２バンクの記憶領域B42にバースト的に高速で書き込み、書き込み後、第１バンクの第１〜第３記憶領域A12〜A32より時間長10msづつ復号データb1〜b3を低速で読出す。ついで、(3) 第２バンクの記憶領域B42より時間長10msの最後の復号データb4の読出しと並行して次の時間長40msの復号データc1〜c4を第１バンクの第１〜第４記憶領域A12〜A42に高速に書き込み、書き込み後、第１バンクの第１〜第３記憶領域A12〜A32より時間長10msづつ復号データc1〜c3を低速で読出す。以後、前記(2),(3)の書き込み、読出し処理を繰り返して復号データを第１、第２バンクに書き込むと共に読出しを行う。
【００４７】
・80ms用受信バッファ（図１６）
プロセッサ６０はタイミング信号発生部７０から入力する80msタイミング信号に基づいて符号化時間長80ms用の受信バッファ部７５4にバンク切替信号BCG4を入力する。バンク切替信号BCG4により、送信バッファ部７５4の書き込み制御部(ハードマクロ)９４1はデコード処理部７４4から入力する時間長80msの復号データ列a(a1,a2,a3,a4,a5,a6,a7,a8),b(b1,b2,b3,b4,b5,b6,b7,b8),c(c1,c2,c3,c4,c5,c6,c7,c8),...を送信バッファ９４2の第１バンク、第２バンクの記憶領域A11〜A81,B81に書き込むと共に、読出し制御部(ハードマクロ)９４3は書き込みと並行して第２バンク、第１バンクの記憶領域B81,A11〜A81より前サイクルで書き込まれている80ms分の復号データを読出してデータセレクト部５９に入力する。
【００４８】
すなわち、図中ＢＦＲで示すように、(1) 時間長80ms(=8×10ms)の復号データa1〜a8を第１バンクの第１〜第８記憶領域A11〜A81にバースト的に高速に書き込み、書き込み後、第１バンクの第１〜第７領域A11〜A71より時間長10msづつ復号データa1〜a7を低速で読出す。ついで、(2) 第１バンクの第８記憶領域A81より時間長10msの最後の復号データa8の読出しと並行して次の時間長80msの復号データb1〜b8を第１バンクの第１〜第７記憶領域A11〜A71と第２バンクの記憶領域B81にバースト的に高速で書き込み、書き込み後、第１バンクの第１〜第７記憶領域A11〜A71より時間長10msづつ復号データb1〜b7を低速で読出す。ついで、(3) 第２バンクの記憶領域B81より時間長10msの最後の復号データb8の読出しと並行して次の時間長80msの復号データc1〜c8を第１バンクの第１〜第８記憶領域A11〜A81に高速に書き込み、書き込み後、第１バンクの第１〜第７記憶領域A11〜A71より時間長10msづつ復号データc1〜c7を低速で読出す。以後、前記(2),(3)の書き込み、読出し処理を繰り返して送信データを第１、第２バンクに書き込むと共に読出しを行う。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【００４９】
【発明の効果】
以上本発明によれば、第２バンクとして各サービスにつき基準時間長Ｔのデータを記憶する小容量のメモリを設けるだけで良いため、全体のメモリ量を削減できる。また、メモリに符号化時間長の異なるデータが混在しないようにできるため、アドレス管理、バンク切替を簡単に行うことができる。
また、本発明によれば、第１バンクとしての第１記憶部に、サービス毎に最大符号化時間長分の送信データを保存することにより、比較的少ないメモリ量で任意の符号化時間長のサービスを接続することができる。
【図面の簡単な説明】
【図１】送信バッファのメモリ構成図である。
【図２】タイミングチャート（送信側）である。
【図３】送信バッファの別のメモリ構成図である。
【図４】受信バッファのメモリ構成図である。
【図５】タイミングチャート（受信側）である。
【図６】本発明の移動局の構成図である。
【図７】多重方法説明図である。
【図８】分離方法の説明図である。
【図９】 10ms用送信バッファ部のバンク切り替え操作である。
【図１０】 20ms用送信バッファ部のバンク切り替え操作である。
【図１１】 40ms用送信バッファ部のバンク切り替え操作である。
【図１２】 80ms用送信バッファ部のバンク切り替え操作である。
【図１３】 10ms用受信バッファ部のバンク切り替え操作である。
【図１４】 20ms用受信バッファ部のバンク切り替え操作である。
【図１５】 40ms用受信バッファ部のバンク切り替え操作である。
【図１６】 80ms用受信バッファ部のバンク切り替え操作である。
【図１７】従来の移動局装置の構成図である。
【図１８】上りリンクのフレームフォーマットである。
【図１９】下りリンクのフレームフォーマットである。
【図２０】移動無線機の640bit毎の処理例である。
【図２１】送信バッファを用いた処理速度変換である。
【図２２】バンク切り替えである。
【図２３】タイムインターバル毎のバンクアクセスである。
【図２４】従来の送信バッファの共有である。
【図２５】 TEからのデータを40ms分多重化する例である。
【図２６】サービス毎に送信バッファを設ける例である。
【図２７】書き込み側と読み出し側のアドレス指定である。
【図２８】サービスの追加／削除である。
【図２９】タイムインターバル毎のバンク切り替えである。
【図３０】サービス毎に時間軸の最大である80ms分のメモリを設けた構成(1面分)である。
【図３１】 10ms毎に640bit分を80ms,40ms,20ms,10ms毎に設けるメモリ構成図である。
【符号の説明】
５１〜５４・・端末装置
５９・・データセレクト部
６１1〜６１4・・送信バッファ部
６２1〜６２4・・エンコード処理部
６３・・多重部
７３・・分離部
７４1〜７４4・・デコード処理部
７５1〜７５4・・受信バッファ部
Claims (2)
- Ｎ個の各サービスに関連する送信データを基準時間長Ｔのｎi(i=1,2,..N)倍の長さづつ保存すると共に保存した送信データをｎi・Ｔづつ読み出し、サービス毎に送信データの保存と読み出しを並行して行い、読み出した時間長ｎi・Ｔの各送信データをエンコードして送出する送信装置において、
サービス毎に、時間長ｎi・Ｔ(i=1,2,..N)の送信データを保存する第１の記憶部と、サービス毎に、基準時間長Ｔの送信データを保存する第２の記憶部とを有する送信バッファ部、
時間長ｎi・Ｔ(i=1,2,..N)のサービスの送信データをエンコードして出力するエンコード部、
サービス毎に、前記送信バッファ部の第１記憶部及び第２記憶部に時間長ｎi・Ｔの送信データを時間長Ｔづつ連続的に保存すると共に既に保存されている時間長ｎi・Ｔの送信データを間欠的に読出し、以後、時間長ｎi・Ｔの送信データの連続保存と保存済みの時間長ｎi・Ｔの送信データの間欠読み出しとを並行して行い、読出した送信データをエンコード処理部に入力する制御部、
各サービスの時間長ｎi・Ｔの送信データをエンコード処理したデータを多重する多重部、
多重データを送信する送信部、
を備え、前記制御部はサービス毎に、
(1) 時間長ｎ i ・Ｔの送信データを時間長Ｔづつ第１記憶部の第１〜第ｎ i 記憶領域に書き込み、(2) 次の時間長ｎ i ・Ｔの送信データのうち最初の時間長Ｔの送信データを第２記憶部の記憶領域に書き込むと共に、残りの時間長(n i -1)・Ｔの送信データを第１記憶部の第２〜第ｎ i 記憶領域に書き込み、以後、前記(1),(2)の書き込み処理を繰り返して送信データを第１、第２記憶部に書き込み、前記(2)の書き込み処理において第２記憶部の記憶領域に時間長Ｔの送信データを書き込んでいる際、第１記憶部に書き込まれている時間長ｎ i ・Ｔの送信データを読出してエンコード処理部に入力し、前記(1)の書き込み処理において第１記憶部の第１記憶領域に時間長Ｔの送信データを書き込んでいる際、第２記憶部の記憶領域及び第１記憶部の第２〜第ｎ i 記憶領域に書き込まれている時間長ｎ i ・Ｔの送信データを読出してエンコード処理部に入力する、
ことを特徴とする送信装置。 - 多重されて送られてくるＮ個のサービスの符号化データを分離し、分離された符号化データをそれぞれ復号して基準時間長Ｔのｎi(i=1,2,..N)倍の長さづつ保存すると共に保存した送信データをｎi・Ｔづつ読み出して端末装置に送出し、サービス毎に復号データの保存と読み出しを並行して行う受信装置において、
受信データよりＮ個のサービスの符号化データを分離する分離部、
各サービスの符号化データより時間長ｎi・Ｔ(i=1,2,..N)の元のデータを復号化する復号処理部、
サービス毎に、時間長ｎi・Ｔ(i=1,2,..N)の復号データを保存する第１の記憶部と、サービス毎に、基準時間長Ｔの復号データを保存する第２の記憶部とを有する受信バッファ部、
サービス毎に、前記受信バッファ部の第１記憶部及び第２記憶部に時間長ｎi・Ｔの復号データを間欠的に保存すると共に、該保存された時間長ｎi・Ｔの復号データを時間長Ｔづつ連続的に読出し、以後、時間長ｎi・Ｔの送信データの間欠保存と保存済みの時間長ｎi・Ｔの復号データの連続読み出しとを並行して行う制御部、
を備え、前記制御部はサービス毎に、
(1) 時間長ｎ i ・Ｔの復号データを第１記憶部の第１〜第ｎ i 領域に書き込み、書き込み後、第１記憶部の第１〜第(ｎ i -1)領域より時間長Ｔづつ復号データを読出し、(2) 第１記憶部の第ｎ i 領域より時間長Ｔの最後の復号データの読出しと並行して次の時間長ｎ i ・Ｔの復号データを第１記憶部の第１〜第(n i -1)領域と第２記憶部に書き込み、書き込み後、第１記憶部の第１〜第(ｎ i -1)領域より時間長Ｔづつ復号データを読出し、(3) 第２記憶部より時間長Ｔの最後の復号データの読出しと並行して次の時間長ｎ i ・Ｔの復号データを第１記憶部の第１〜第ｎ i 領域に書き込み、書き込み後、第１記憶部の第１〜第(ｎ i -1)領域より時間長Ｔづつ復号データを低速で読出し、以後、前記(2),(3)の書き込み、読出し処理を繰り返して送信データを第１、第２記憶部に書き込み、読出しを行う、
ことを特徴とする受信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196648A JP4298140B2 (ja) | 2000-06-29 | 2000-06-29 | 送受信装置 |
| US09/758,085 US6763028B2 (en) | 2000-06-29 | 2001-01-10 | Transceiver apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196648A JP4298140B2 (ja) | 2000-06-29 | 2000-06-29 | 送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016581A JP2002016581A (ja) | 2002-01-18 |
| JP4298140B2 true JP4298140B2 (ja) | 2009-07-15 |
Family
ID=18695102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000196648A Expired - Fee Related JP4298140B2 (ja) | 2000-06-29 | 2000-06-29 | 送受信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6763028B2 (ja) |
| JP (1) | JP4298140B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020141436A1 (en) * | 2001-04-02 | 2002-10-03 | Nokia Mobile Phone Ltd. | Downlink dedicated physical channel (DPCH) with control channel interleaved for fast control of a separate high speed downlink common channel |
| EP1436930B1 (en) * | 2001-08-02 | 2008-03-26 | Infineon Technologies AG | Configurable terminal engine |
| JP4318412B2 (ja) * | 2001-08-08 | 2009-08-26 | 富士通株式会社 | 通信システムにおける送受信装置及び送受信方法 |
| US7649860B2 (en) * | 2002-01-31 | 2010-01-19 | Qualcomm Incorporated | Buffer-based GPS and CDMA pilot searcher |
| US7844214B2 (en) | 2002-03-02 | 2010-11-30 | Nokia Corporation | System and method for broadband digital broadcasting |
| GB2401282B (en) * | 2002-04-12 | 2005-04-13 | Xyratex Tech Ltd | ATM traffic generator with interleave memory |
| US6944728B2 (en) * | 2002-12-23 | 2005-09-13 | Intel Corporation | Interleaving memory access |
| US7200832B2 (en) * | 2004-03-26 | 2007-04-03 | Lsi Logic Corp | Macro cell for integrated circuit physical layer interface |
| US7787481B1 (en) * | 2004-07-19 | 2010-08-31 | Advanced Micro Devices, Inc. | Prefetch scheme to minimize interpacket gap |
| US8213548B2 (en) * | 2006-04-04 | 2012-07-03 | Qualcomm Incorporated | Methods and apparatus for dynamic packet reordering |
| US8139612B2 (en) * | 2006-04-04 | 2012-03-20 | Qualcomm Incorporated | Methods and apparatus for dynamic packet mapping |
| US8792496B2 (en) | 2009-03-26 | 2014-07-29 | Nec Corporation | Multiplexing transmission system, multiplexing apparatus, demultiplexing apparatus and a multiplexing transmission system |
| CN110710112A (zh) * | 2018-05-15 | 2020-01-17 | 深圳市大疆创新科技有限公司 | Turbo编码方法、Turbo编码器及无人机 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187429A (ja) | 1985-02-15 | 1986-08-21 | Fujitsu Ltd | 速度変換制御方式 |
| JPH0329430A (ja) * | 1989-06-26 | 1991-02-07 | Iwatsu Electric Co Ltd | 移動体通信の時間分割通信方法 |
| JPH09153882A (ja) * | 1995-09-25 | 1997-06-10 | Victor Co Of Japan Ltd | 直交周波数分割多重信号伝送方式、送信装置及び受信装置 |
| JP3850451B2 (ja) * | 1997-08-20 | 2006-11-29 | 三菱電機株式会社 | 移動通信システム |
| US6064600A (en) * | 1999-03-01 | 2000-05-16 | Micron Technology, Inc. | Methods and apparatus for reading memory device register data |
| US7356042B2 (en) * | 1999-06-03 | 2008-04-08 | Tellabs Beford, Inc. | Distributed ethernet hub |
-
2000
- 2000-06-29 JP JP2000196648A patent/JP4298140B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-10 US US09/758,085 patent/US6763028B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6763028B2 (en) | 2004-07-13 |
| US20020015425A1 (en) | 2002-02-07 |
| JP2002016581A (ja) | 2002-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2189696C2 (ru) | Способ и устройство для передачи высокоскоростных данных в системе связи с расширенным спектром | |
| US6185199B1 (en) | Method and apparatus for data transmission using time gated frequency division duplexing | |
| AU753670B2 (en) | Base station architecture for a mobile communications system | |
| US5793744A (en) | Multichannel high-speed data transfer | |
| JP4298140B2 (ja) | 送受信装置 | |
| RU2467492C2 (ru) | Способ и аппаратура для уменьшения непроизводительных затрат сигнальных сообщений | |
| EP1229679A2 (en) | Maximizing data rate by adjusting codes and code rates in CDMA system | |
| US7430234B2 (en) | Components and methods for processing in wireless communication data in presence of format uncertainty | |
| JP2004040826A (ja) | データ送信方法及び移動電話システム | |
| JPH07177569A (ja) | 移動通信装置 | |
| JP2001510297A (ja) | 無線通信システムのチャネリゼーションコードの割り当て | |
| JP3756061B2 (ja) | フレームの制御方法及び装置 | |
| CN1870595B (zh) | 无线通信方法和设备 | |
| KR20070050101A (ko) | 무선 기지국, 무선 네트워크 제어국, 이동 통신 시스템 및이동 통신 방법 | |
| US20060209780A1 (en) | Data transfer in TDMA system | |
| JP2003533125A (ja) | ワイヤレス通信システムにおいて音声サービスとデータサービスとの両方を提供するための方法及び装置 | |
| AU735999B2 (en) | A method for combining signals, and a receiver | |
| JP3207040B2 (ja) | 無線通信装置 | |
| WO2003003588A2 (en) | A method and apparatus for processing a signal received in a high data rate communication system | |
| JPH09261118A (ja) | スペクトル拡散通信装置 | |
| KR19990075513A (ko) | 협대역 시디엠에이 채널을 이용한 고속 데이터 서비스 장치 및그 방법 | |
| JP2004538713A (ja) | Ｃｄｍａシステムにおいて可変データレートをサポートするための方法 | |
| GB2376849A (en) | Method of transmitting data over a shared resource | |
| EP1814262A1 (en) | Frame control method and apparatus | |
| GB2351632A (en) | CDMA radio systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |