DE3735374A1 - Digitale korrelatorschaltung - Google Patents
Digitale korrelatorschaltungInfo
- Publication number
- DE3735374A1 DE3735374A1 DE19873735374 DE3735374A DE3735374A1 DE 3735374 A1 DE3735374 A1 DE 3735374A1 DE 19873735374 DE19873735374 DE 19873735374 DE 3735374 A DE3735374 A DE 3735374A DE 3735374 A1 DE3735374 A1 DE 3735374A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- reference data
- data input
- correlator
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Complex Calculations (AREA)
Description
Die Erfindung bezieht sich auf eine in elektronischer Baustein
form ausgebildete, digitale Korrelatorschaltung, insbesondere
zur Anwendung in Korrelationsprozessoren von mit Bandspreizung
(Spread-Spectrum) arbeitenden Nachrichtenübertragungssystemen,
mit einem n-stufigen taktgesteuerten Dateneingaberegister,
einem ebenfalls n-stufigen taktgesteuerten Referenzdatenregi
ster und einer digitalen, getakteten Summierschaltung mit n
Eingängen, an die jeweils über ein Multiplizierglied die Aus
gänge der k-ten Stufen (k=1...n) der beiden Register ange
schlossen sind, und mit einem zugleich den Korrelatorausgang
darstellenden Ausgang.
Die Signalkorrelation in Echtzeit und die Filterung mittels
eines sogenannten Matched Filters sind in der Nachrichtenüber
tragungstechnik, in der Meß- und Regeltechnik und in anderen
Signalverarbeitungssystemen, in denen es nötig ist, ein gege
benes Datensignal mit einem Referenzsignal zu korrelieren,
Schlüsselprozesse geworden. Insbesondere in modernen, mit
Bandspreizung (Spread-Sprectrum) arbeitenden Nachrichtenüber
tragungssystemen wird die Korrelationstechnik angewandt, um
Probleme der Synchronisation oder der Signalermittlung, sogar
in stark gestörten Szenarien, zu lösen.
Korrelationseinrichtungen in Matched Filter-Schaltungen wurden
bisher erfolgreich mittels analoger SAW (Surface acoustic wave
=akustische Oberflächenwellen) -Einrichtungen realisiert. Es
wurden dazu sogenannte angezapfte SAW-Verzögerungsleitungen
oder SAW-Convolver verwendet (J.H. Cafarella et al: "Acousto
electric Convolvers for Programmable Matched Filtering in
Spread-Spectrum Systems", in der Zeitschrift Proceedings IEEE,
Vol. 64, Nr. 5, Mai 1976, Seiten 756 bis 759). Derartige
elektroakustische Komponenten haben heutzutage einen hohen
Standard hinsichtlich ihrer technischen Eigenschaften und Ver
fügbarkeit erreicht. Sie sind jedoch bezüglich häufig wechseln
der Codemuster und Codelängen nicht besonders flexibel und sie
lassen sich nicht verwenden, wenn zusätzliche Signalverarbei
tungsalgorithmen zur Verbesserung des Systemverhaltens ausge
führt werden sollen.
Ein programmierbares digitales Matched Filter, wie es bei
spielsweise aus dem Beitrag A. Baier: "A Low-Cost Digital
Matched Filter for Arbitrary Constant-Envelope Spread-Spectrum
Waveforms" in IEEE Trans., Commun., Vol. COM-32, Seiten 354 bis
361, 1984 bekannt ist, kann diese Anforderungen erfüllen.
Werden binäre Korrelatoren verwendet, so läßt sich damit ein
mit verhältnismäßig geringen Kosten verbundenes Matched Filter-
Konzept erreichen, das auch gut zur Anwendung in Spread-Spec
trum-Systemen geeignet ist, allerdings unter der Vorrausset
zung, daß schnelle digitale VLSI-Schaltungen verfügbar sind.
Die digitale Ausführung von Spread-Spectrum-Korrelatoren und
Matched Filtern wird deshalb umso interessanter, je mehr die
Mikroelektronik-Technologie fortschreitet.
Im folgenden sollen die Korrelatortechnologien in SAW-Ausfüh
rung einerseits und in Digitalform andererseits in Anwendung
bei Spread-Spectrum-Systemen kurz mit ihren Vor- und Nachteilen
gegenübergestellt werden. Insbesondere im Falle von
Bandbreiten, die über mehrere 10 MHz hinausgehen, und von
Zeit-Bandbreitenprodukten im Bereich von mehreren 100 lassen
sich SAW-Einrichtungen noch nicht durch digitale Korrelatoren
ersetzen. Darüber hinaus gewährt der große Prozeßgewinn von
SAW-Korrelatoren in Verbindung mit großen Bandbreiten ein
günstiges Verhalten im Falle deterministischer Störsignale,
z.B. CW-Signalen. Die Digitalausführung eines Korrelations
prozessors bzw. eines Matched Filters bietet aber demgegenüber
eine große Vielfalt an Möglichkeiten beim zunehmenden Einsatz
signalverarbeitender Algorithmen. Dieses Verhalten wird durch
die volle Programmierbarkeit der digitalen Korrelatoren unter
stützt, so daß sich häufig wechselnde Codemuster, Codelängen
und Mittenfrequenzen realisieren lassen. Auf digitalen
Korrelatoren basierende Matched Filter können auch verwendet
werden, um die Durchführung der Übertragung in Spread-Spec
trum-Systemen durch Schätzung des eingangsseitigen Signal/
Rausch-Verhältnisses zu bestimmen, aber auch bei der Stör
signalerkennung ergeben sich aufgrund der Beobachtung von
Teilkorrelationsergebnissen gute Möglichkeiten. Darüber hinaus
sind störvermindernde Methoden in der digitalen Matched Fil
ter-Technik möglich, indem man im Korrelationsregisterbereich
gestörte Datenproben herauszieht oder indem man die Digitali
sierer-Schwellwerte störabhängig anpaßt. Die Anwendbarkeit
fortgeschrittener Signalverarbeitungstechniken in einem digi
talen Matched Filter wird durch die Verwendung von im Handel
erhältlichen digitalen Korrelatorschaltungen begrenzt. Diese
heute erhältlichen Schaltungen gestatten es dem Erbauer eines
digitalen Filters nicht, den intern ablaufenden Korrelations
prozeß zu beobachten oder zu beeinflussen, um das Gesamtverhal
ten des Matched Filters zu verbessern. Diese Schwierigkeiten
können jedoch dadurch ausgeräumt werden, daß der Filtererbauer
in die Lage versetzt wird, seine eigene digitale Korrelator
schaltung zu erstellen und diese der gesamten Matched Filter-
Anordnung anzupassen. Je mehr er die Architektur der Korrela
torschaltung selbst bestimmen kann, umso mehr ist er in der
Lage, fortgeschrittene Ausführungen zu erstellen, mit denen die
Signalverarbeitungsalgorithmen verbessert werden. Damit das
gesamte digitale Matched Filter kleiner ausgebildet werden
kann, wird bei der Planung von digitalen Korrelatorschaltungen
eine Hochintegration angestrebt.
Aufgabe der Erfindung ist es, eine ohne einen zeitlich und
kostenmäßig extremen Entwicklungsaufwand erstellbare, hoch
integrierbare, digitale Korrelatorschaltung anzugeben, die in
einem digitalen Matched Filter mit verbesserten Signalverar
beitungsalgorithmen eingesetzt werden kann und insbesondere die
Möglichkeit bietet, sowohl eine flexible Codemustervariation zu
erreichen, als auch eine Codelängenanpassung vorzunehmen.
Gemäß der Erfindung, die sich auf eine Korrelatorschaltung der
eingangs genannten Art bezieht, wird diese Aufgabe dadurch
gelöst, daß die Korrelatorschaltung in hochintegrierter C-MOS-
Gate Array-Technologie aufgebaut ist, daß das Referenzdaten
register aus einem n-stufigen getakteten Referenzdateneingabe
register, dem neue Referenzdaten über einen Außenanschluß zu
geführt werden, und einem ebenfalls n-stufigen, k-stufenmäßig
dem Referenzdateneingaberegister parallel geschalteten Refe
renzdatenhauptregister zusammengesetzt ist, in das aber nur
nach einem von einem Außenanschluß zugeführten Übernahmebefehl
die im Referenzdateneingaberegister gespeicherten Daten paral
lel transferiert werden und dessen Stufen jeweils mit einem
Eingang eines der Multiplizierglieder verbunden sind, und daß
zusätzlich zum Dateneingaberegister ein getrennt getaktetes,
seriell über einen Außenanschluß programmierbares, ebenfalls
n-stufiges Maskenregister vorgesehen ist, dessen n Stufenaus
gänge jeweils mit einem Eingang von n UND-Gattern verbunden
sind, die jeweils mit ihrem anderen Eingang am Ausgang eines
der n Multiplizierglieder liegen, wobei jeweils die k-te Stufe
des Maskenregisters dem k-ten Multiplizierglied zugeordnet ist
(k=1...n).
Bis heute sind digitale Hochgeschwindigkeitskorrelatorschal
tungen gewöhnlich als sogenannte "Fullcustom"-Schaltungen
ausgeführt worden. Dies ist ein Integrationsverfahren mit
extremen Entwicklungszeitdauern und Kosten, und es erfordert
eine überaus große Halbleiterkenntnis. Die Gate Array-Techno
logie, die eine sogenannte Semicustom-Planungstechnologie ist,
profitiert von einer strengen Trennung zwischen der logischen
Schaltungsplanung und der körperlichen Ausführung im Halblei
terbereich. Nichtsdestoweniger haben jedoch die angefertig
ten Chips eine hohe Qualität sowie Zuverlässigkeit und erfüllen
sogar militärische Vorschriften. Gate Arrays bieten ein minima
les Risiko und geringe Kosten bei der Anfertigung der inte
grierten Schaltung. Der Benutzer kann seine Prototypenerstel
lung beschleunigen, und die Produktionsplanung kann sicher
erfolgen. Zusammengefaßt läßt sich feststellen, daß insbeson
dere im Bereich großer Gate-Vielfalt (z.B. 10 000 äquivalente
Gates), bei Mittenfrequenzen von etwa 50 MHz, und im Falle
einer extrem niedrigen zulässigen Verlustleistung (z.B. 1 bis 2
Watt) die C-MOS-Gate-Array-Technologie ein vernünftiger
Kompromiß zur Erstellung einer digitalen Korrelatorschaltung
ist.
Bei der Korrelatorschaltung nach der Erfindung sorgt das sepa
rat getaktete Referenzdateneingaberegister, das zusätzlich zum
Referenzdatenhauptregister vorgesehen ist, für die geforderte
flexible Codemustervariation. Die Verwendung des seriell pro
grammierbaren Maskenregisters in Kombination mit den UND-Gat
tern gestattet sowohl die Abschaltung jeder Chip-Position in
den n Korrelatorstufen als auch die Anpassung des Korrelators
an Codelängen, die kleiner als n Chips sind.
In vorteilhafter Weise weist die digitale, getaktete Summier
schaltung mehrere Teilsummierschaltungen auf, in denen vorzugs
weise gleich große, aufeinanderfolgende Teilbereiche der über
die Multiplizierglieder zusammengeführten Registerausgangs
signale addiert werden und die mit Außenanschlüssen verbundene
Teilsummenausgänge aufweisen, die außerdem mit den Eingängen
einer weiteren Summierschaltung verbunden sind, deren Ausgang
an einem Außenanschluß liegt. Es lassen sich dann außer der
gesamten Korrelationssumme noch Teilkorrelationssummen an
eigenen Außenanschlüssen abnehmen.
In zweckmäßiger Weise ist auf dem Korrelatorbaustein zusätzlich
ein getaktetes binäres Addiernetzwerk mit zwei Eingängen und
einem Ausgang vorgesehen, wobei die beiden Eingänge und der
Ausgang mit Außenanschlüssen verbunden sind. Es lassen sich
dann mehrere digitale Korrelatoren seriell kaskadieren, so daß
eine Baueinheit mit einer erheblich größeren Codelänge geschaf
fen wird. Auch eine parallele Kaskadierung von Korrelatorschal
tungen ist bei Verwendung des Addiernetzwerkes möglich.
Die Erfindung wird im folgenden anhand von sechs Figuren
erläutert. Es zeigen
Fig. 1 die bekannte Schaltung eines nichtkohärenten digitalen
Matched-Filter unter Verwendung von vier digitalen
Korrelatoren,
Fig. 2 die die vier Korrelatoren enthaltende digitale Korre
lationsprozessoreinheit des Matched-Filters nach
Fig. 1
Fig. 3 das Blockschaltbild einer bekannten binären Korrelator
schaltung,
Fig. 4 das Funktionsblockschaltbild einer digitalen Korrela
torschaltung nach der Erfindung,
Fig. 5 ein Blockschaltbild, das die serielle Kaskadierung
digitaler Korrelatorschaltungen nach Fig. 4 darstellt,
Fig. 6 ein Blockschaltbild, das die parallele Kaskadierung
von Korrelatorschaltungen nach Fig. 4 darstellt.
Eine dem Stand der Technik entsprechende Realisierung eines
nichtkohärenten digitalen Matched Filters ist in Blockschalt
bildform in Fig. 1 dargestellt. Bekannt ist eine derartige
Schaltung beispielsweise aus dem bereits genannten Aufsatz von
A. Baier. Es handelt sich hierbei um einen im Basisband arbei
tenden Quadraturempfänger. Durch einen Quadraturdemodulator,
der aus einem Oszillator 28, einem Phasenschieber 29, Misch
stufen 30 und 31, Tiefpaßfiltern 32 und 33 besteht, werden
zunächst die Quadraturkomponenten I (t) und Q (t) eines Ein
gangssignals s (t) erzeugt. Die Quadraturkomponenten werden
dann mittels Abtastglieder 34 und 35 mit der Abtastrate f s
abgetastet und nach einer Umwandlung in einem Analog-Digital
wandler 36 bzw. 37 einem Korrelator zugeführt. Der Korrelator
enthält vier Korrelatorschaltungen 38, 39, 40 und 41, die in
Digitaltechnik ausgeführt sind. Die Korrelationsergebnisse
werden dann in zwei Summierern 42 und 43 addiert und pro Kanal
über jeweils einen Quadrierer 44 bzw. 45 einem Summierer 46
zugeführt. Am Ausgang des Summierers 46 steht das Signal z (t)
zur Weiterverarbeitung bereit. Bei der Schaltung nach Fig. 1
handelt es sich somit um ein digitales Vierphasen-Matched
Filter.
Fig. 2 zeigt in Blockschaltbildform einen Ausschnitt aus dem
digitalen Matched Filter nach Fig. 1, enthaltend die digitale
Korrelationsprozessoreinheit. Diese Einheit besteht aus den
binären Korrelatorschaltungen 38, 39, 40 und 41 sowie aus den
beiden Summierern 42 und 43.
Das prinzipielle Schaltbild einer einzigen der vier Korrela
torschaltungen 38 bis 41 ist in Fig. 3 dargestellt. Prinzipiell
bekannt ist eine solche Korrelatorschaltung beispielsweise aus
dem Aufsatz von G. L. Turin: "An Introduction to Digital
Matched Filters", Proceedings IEEE, Vol. 64, Nr. 7, Juli 1976,
Seiten 1092 bis 1112. Das zu korrelierende Eingangssignal x (i)
wird hierbei einem Dateneingaberegister 7 zugeführt, welches
durch einen Takt clk getaktet wird. In ein Referenzdatenre
gister 1 werden die Referenzdaten r (i) eingegeben. Das Refe
renzdatenregister 1 wird mit einem Takt clkr getaktet. Die
beiden Register 7 und 1 weisen jeweils n Stufen auf. Die sich
hinsichtlich der Stufennummer k=1...n entsprechenden Stufen
der beiden Register 7 und 1 sind jeweils über ein Multipli
zierglied 6 miteinander verknüpft. Es sind somit n Multipli
zierglieder 6 vorhanden, deren Ausgangssignale einer digitalen
Summierschaltung 11 zugeführt werden, die ebenfalls vom Takt
clk getaktet wird. Am Ausgang der digitalen Summierschaltung 11
steht das Korrelationssummenergebnis an.
In Fig. 4 ist das Funktionsblockschaltbild einer gemäß der
Erfindung ausgebildeten, digitalen Korrelatorschaltung darge
stellt. Die heute erreichbaren etwa 7500 äquivalenten Gatter
funktionen eines C-MOS-Semicustom 10 k-Gate Arrays können dazu
verwendet werden, eine einzige 128-stufige digitale Korrela
torschaltung gemäß Fig. 4 zu verwirklichen. In diesem Falle ist
allerdings nur eine geschätzte Gatterkomplexität von etwa 4500
äquivalenten Gatterfunktionen erforderlich. Mit dem Überschuß
von etwa 3000 Gatterfunktionen lassen sich andere erforderli
che Funktionen auf dem Array realisieren.
Im dargestellten Ausführungsbeispiel beträgt somit die Stufen
zahl n (Chipzahl) 128.
Die in Fig. 4 dargestellte, in elektronischer Bausteinform
ausgebildete, digitale Korrelatorschaltung weist ein 128
stufiges Dateneingaberegister 7 auf, das von einem Außenan
schluß 24 getaktet und dem das Eingangssignal von einem Außen
anschluß 27 zugeführt wird. Das Dateneingaberegister 7 ist an
seinem Ausgang mit einem Außenanschluß 20 verbunden. Die
Korrelatorschaltung weist außerdem ein aus einem Referenz
dateneingaberegister 2 und einem Referenzdatenhauptregister 4
zusammengesetztes Referenzdatenregister 1 auf, dessen beide
Register 2 und 4 genauso wie das Dateneingaberegister 7 jeweils
128 Stufen enthalten. Das Referenzdateneingaberegister 2 wird
über einen Außenanschluß 25 getaktet. Sein Eingang ist mit
einem Außenanschluß 3 und sein Ausgang mit einem Außenanschluß
21 verbunden. Außerdem enthält die Korrelatorschaltung eine
digitale Summierschaltung 11, die vom Außenanschluß 24 her
getaktet wird. Der Ausgang der digitalen Summierschaltung 11
ist mit einem Außenanschluß 15 verbunden, an dem das Gesamtkor
relationsergebnis ansteht. Dem Referenzdateneingaberegister 2
werden neue Referenzdaten über den Außenanschluß 3 zugeführt.
Das stufenmäßig im Referenzdateneingaberegister 2 parallel
geschaltete Referenzdatenhauptregister 4 übernimmt lediglich
nach einem von einem Außenanschluß 5 zugeführten Übernahmebe
fehl die im Referenzdateneingaberegister 2 gespeicherten Daten
und zwar in einem Paralleltransfer. Die Stufen des Referenzda
tenhauptregisters 4 sind jeweils mit einem Eingang eines Mul
tipliziergliedes 6 verbunden. Der andere Eingang des jeweiligen
Multipliziergliedes 6 liegt an der entsprechenden Stufe k des
Dateneingaberegisters 7. Zusätzlich zum Dateneingaberegister 7
ist ein getrennt über einen Außenanschluß 23 getaktetes Masken
register 9 vorgesehen, dessen Stufenzahl n ebenfalls 128 be
trägt und dessen Stufenausgänge jeweils mit einem Eingang eines
von 128 UND-Gattern 10 verbunden sind. Der andere Eingang die
ser UND-Gatter 10 liegt jeweils am Ausgang des den k-ten Stufen
zugeordneten Multipliziergliedes 6. Die Ausgänge sämtlicher 128
UND-Gatter 10 sind zusammengefaßt und mit dem Eingang der digi
talen Summierschaltung 11 verbunden. Der Eingang des Maskenre
gisters 9 ist mit einem Außenanschluß 8 und der Ausgang dieses
Registers 9 mit einem Außenanschluß 19 verbunden. Die digitale,
getaktete Summierschaltung 11 weist vier Teilsummierschaltungen
12 auf, in denen gleich große, aufeinanderfolgende Teilbereiche
der über die Multiplizierglieder 6 zusammengeführten Register
ausgangssignale addiert werden. Die vier Ausgänge der vier
Teilsummierschaltungen 12 sind mit vier Außenanschlüssen 13
verbunden, so daß sich dort jeweils vier 32-stufige Teilkorre
lationssummen zusätzlich zur Gesamtkorrelationssumme über alle
128 Stufen am Außenanschluß 15 abnehmen lassen. Dadurch ist die
digitale Korrelatorschaltung nach der Erfindung zur Anwendung
bei verschiedenen Orthogonalisierungskonzepten geeignet. Die
Korrelatorschaltung nach Fig. 4 enthält außerdem zusätzlich ein
von einem Außenanschluß 26 getaktetes, binäres Addiernetzwerk
22 mit zwei Eingängen und einem Ausgang. Die beiden Eingänge
sind mit zwei Außenanschlüssen 16, 17 und der Ausgang des
Addiernetzwerkes 22 ist mit einem Außenanschluß 18 verbunden.
Das binäre Addiernetzwerk 22 spielt eine Rolle bei der Kaska
dierung mehrerer Korrelatorschaltungen, die im einzelnen noch
im Zusammenhang mit den Fig. 5 und 6 beschrieben wird. Vor
ausgeschickt sei, daß sich theoretisch bis zu 16 digitale Kor
relatorschaltungen seriell kaskadieren lassen, um eine einzige
Korrelatorschaltung zu erzeugen, die eine Gesamtcodelänge von
2048 Stufen aufweist. Hierbei werden keine externen Schaltun
gen zusätzlich benutzt. Die Anwendung des getrennt getakteten
Referenzdateneingaberegisters 2 zusätzlich zum Referenzdaten
hauptregister 4 sorgt für die geforderte flexible Codemusterva
riation. Es wird eine serielle Eingabe eines neuen Referenzco
des erreicht, ohne daß der laufende Korrelationsprozeß, der auf
einem vorher eingespeicherten Referenzcode beruht, gestört
wird. Das am Außenanschluß 5 zugeführte Übernahmesignal steuert
den Paralleltransfer vom Referenzdateneingaberegister 2 in das
Referenzdatenhauptregister 4. Die Verwendung des seriell pro
grammierbaren Maskenregisters 9 in Kombination mit den davon
betätigten UND-Gattern 10 gestattet sowohl das Abschalten jeder
Chip-Position der 128 Korrelatorstufen als auch die Anpassung
der Korrelatorschaltung an Codelängen, die kleiner als 128
Chips sind. Dieser Vorgang erfolgt durch einfaches Einsetzen
einer seriellen Sequenz von 128 Chips in das Maskenregister 9.
Die Außenanschlüsse 19, 20 und 21 des Maskenregisters 9, des
Dateneingaberegisters 7 bzw. des Referenzdateneingaberegisters
2 garantieren eine vollständige Kaskadierfähigkeit der Korrela
torschaltung. Die Serienschaltung von Korrelatorschaltungen
gemäß Fig. 5 gestattet Korrelationslängen, die mehr als 128
Stufen betragen. Im in Fig. 5 dargestellten Beispiel sind drei
digitale Korrelatorschaltungen 47, 48 und 49 seriell kaska
diert und mit ihren Ausgängen an ein binäres Addiernetzwerk 50
geschaltet. Die Gesamtstufenzahl beträgt somit 384. Der Gesamt
korrelationsausgang ist mit 59 bezeichnet.
Eine parallele Kaskadierung binärer Korrelatorschaltungen, wie
sie in Fig. 6 dargestellt ist, läßt sich für Verarbeitungs
daten und/oder Referenzsignale verwenden, die feiner als binär
quantisiert sind. Dadurch läßt sich eine Multibit-Korrelation,
wie sie in Fig. 6 dargestellt ist, durchführen. Das Ausfüh
rungsbeispiel nach Fig. 6 enthält drei Korrelatorschaltungen
51, 52 und 53, deren Ausgangssignale jeweils über ein Wich
tungsnetzwerk 54, 55 bzw. 56 einem Addiernetzwerk 57 zugeführt
werden. Der Ausgangsanschluß des Addiernetzwerkes 57 ist mit 58
bezeichnet.
Das serielle Kaskadieren erfordert genauso wie das parallele
Kaskadieren an sich prinzipiell zusätzliche externe binäre
Addiernetzwerke zum Wichten und/oder Summieren der binären
Ausgangssignale der Digitalkorrelatoren. Ein korrelatorunab
hängiges binäres Addiernetzwerk, das in dem die Korrelator
schaltung enthaltenden Gate Array-Baustein mit eingeschlossen
ist, gestattet ein Kaskadieren von Korrelatorschaltungen frei
von externen Schaltungen.
Claims (8)
1. In elektronischer Bausteinform ausgebildete, digitale Korre
latorschaltung, insbesondere zur Anwendung in Korrelationspro
zessoren von mit Bandspreizung (Spread-Spectrum) arbeitenden
Nachrichtenübertragungssystemen, mit einem n-stufigen taktge
steuerten Dateneingaberegister, einem ebenfalls n-stufigen
taktgesteuerten Referenzdatenregister und einer digitalen,
getakteten Summierschaltung mit n Eingängen, an die jeweils
über ein Multiplizierglied die Ausgänge der k-ten Stufen
(k=1...n) der beiden Register angeschlossen sind, und mit
einem zugleich den Korrelatorausgang darstellenden Ausgang,
dadurch gekennzeichnet, daß
die Korrelatorschaltung in hochintegrierter C-MOS-Gate-Array-
Technologie aufgebaut ist, daß das Referenzdatenregister (1)
aus einem n-stufigen getakteten Referenzdateneingaberegister
(2), dem neue Referenzdaten über einen Außenanschluß (3) zuge
führt werden, und einem ebenfalls n-stufigen, k-stufenmäßig dem
Refrenzdateneingaberegister parallel geschalteten Referenz
datenhauptregister (4) zusammengesetzt ist, in das aber nur
nach einem von einem Außenanschluß (5) zugeführten Übernahme
befehl die im Referenzdateneingaberegister (2) gespeicherten
Daten parallel transferiert werden und dessen Stufen jeweils
mit einem Eingang eines der Multiplizierglieder (6) verbunden
sind, und daß zusätzlich zum Dateneingaberegister (7) ein ge
trennt getaktetes, seriell über einen Außenanschluß (8) pro
grammierbares, ebenfalls n-stufiges Maskenregister (9) vorge
sehen ist, dessen n Stufenausgänge jeweils mit einem Eingang
von n UND -Gattern (10) verbunden sind, die jeweils mit ihrem
anderen Eingang am Ausgang eines der n Multiplizierglieder (6)
liegen, wobei jeweils die k-te Stufe des Maskenregisters (9)
dem k-ten Multiplizierglied (6) zugeordnet ist (k=1...n).
2. Korrelatorschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß
die digitale, getaktete Summierschaltung (11) mehrere Teil
summierschaltungen (12) aufweist, in denen vorzugsweise gleich
große, aufeinander folgende Teilbereiche der über die Multi
plizierglieder (6) verknüpften Registerausgangssignale addiert
werden und die mit Außenanschlüssen (13) verbundene Teilsummen
ausgänge aufweisen, die außerdem mit den Eingängen einer weite
ren Summierschaltung (14) verbunden sind, deren Ausgang an
einem Außenanschluß (15) liegt.
3. Korrelatorschaltung nach Anspruch 2,
dadurch gekennzeichnet, daß
vier Teilsummierschaltungen (12) vorgesehen sind.
4. Korrelatorschaltung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Stufenzahl n 128 beträgt.
5. Korrelatorschaltung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
auf dem Baustein zusätzlich ein getaktetes binäres Addiernetz
werk (22) mit zwei Eingängen und einem Ausgang vorgesehen ist
und daß die beiden Eingänge und der Ausgang mit Außenanschlüs
sen (16, 17, 18) verbunden sind.
6. Korrelatorschaltung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
jeweils der Eingang und der Ausgang des Maskenregisters (9),
des Dateneingaberegisters (7) und des Referenzdateneingabe
registers (2) mit Außenanschlüssen (8, 27, 3 und 19, 20, 21)
verbunden sind.
7. Korrelatorschaltung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
für die Zuführung der Taktsignale an das Maskenregister (9),
das Dateneingaberegister (7), das Referenzdateneingaberegister
(2), die Summierschaltung (11) und das Addiernetzwerk (22)
Außenanschlüsse (23, 24, 25, 26) vorgesehen sind, die zum Teil
zusammengefaßt sein können.
8. Korrelatorschaltung nach einem der vorhergehenden Ansprüche,
gekennzeichnet durch eine
serielle oder parallele Kaskadierung mehrerer solcher Korrela
torschaltungen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873735374 DE3735374A1 (de) | 1987-10-19 | 1987-10-19 | Digitale korrelatorschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873735374 DE3735374A1 (de) | 1987-10-19 | 1987-10-19 | Digitale korrelatorschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3735374A1 true DE3735374A1 (de) | 1989-05-03 |
DE3735374C2 DE3735374C2 (de) | 1990-07-26 |
Family
ID=6338653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873735374 Granted DE3735374A1 (de) | 1987-10-19 | 1987-10-19 | Digitale korrelatorschaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3735374A1 (de) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1991006164A1 (de) * | 1989-10-19 | 1991-05-02 | Ascom Zelcom Ag | Digitaler empfänger für bandspreizsignale |
EP0507087A2 (de) * | 1991-03-07 | 1992-10-07 | ABBPATENT GmbH | Verfahren und Einrichtung zur korrelativen digitalen Signalverarbeitung mit systolischem Arithmetik-Schaltwerk |
FR2742014A1 (fr) * | 1995-12-04 | 1997-06-06 | Commissariat Energie Atomique | Circuit numerique pour recepteur differentiel de signaux a etalement de spectre par sequence directe |
WO1998002974A1 (en) * | 1996-07-12 | 1998-01-22 | General Electric Company | Parallel correlator for a spread spectrum receiver |
EP0935204A2 (de) * | 1998-02-05 | 1999-08-11 | Texas Instruments Incorporated | Programmierbarer Korrelatorzusatzprozessor |
EP0936748A2 (de) * | 1998-02-12 | 1999-08-18 | Yozan Inc. | Angepasste Filterbank für CDMA Nachrichtenübertragung |
WO2001028120A1 (en) * | 1999-10-14 | 2001-04-19 | Nokia Corporation | Ring matched filter for synchronizing to a spreading code |
EP1113576A2 (de) * | 1999-12-27 | 2001-07-04 | SANYO ELECTRIC Co., Ltd. | Digitales Anpassungsfilter zur Entspreizung empfangener Signale und mobiles drahtloses Endgerät mit einem solchen Filter |
EP1164496A2 (de) * | 2000-05-29 | 2001-12-19 | Siemens-Elema AB | Verfahren und Vorrichtung zur Signalekorrelation |
EP1224764A1 (de) * | 1999-10-18 | 2002-07-24 | Ephraim Mendelovicz | Digitaler korrelator |
EP1426782A3 (de) * | 1996-07-12 | 2005-01-19 | General Electric Company | Parallelkorrelator für einen Spreizband-Empfänger |
-
1987
- 1987-10-19 DE DE19873735374 patent/DE3735374A1/de active Granted
Non-Patent Citations (4)
Title |
---|
No. 4, April 1984, S. 354-361 * |
US-Z.: IEEE Tansactions on Com., Vol. 32 * |
US-Z.: Proceddings of the IEEE, Vol. 64, No. 7, July 1976, S. 1092-1112 * |
US-Z.: Proceedings of the IEEE, Vol. 64, No. 5, May 1976, S. 756-759 * |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1991006164A1 (de) * | 1989-10-19 | 1991-05-02 | Ascom Zelcom Ag | Digitaler empfänger für bandspreizsignale |
EP0507087A2 (de) * | 1991-03-07 | 1992-10-07 | ABBPATENT GmbH | Verfahren und Einrichtung zur korrelativen digitalen Signalverarbeitung mit systolischem Arithmetik-Schaltwerk |
EP0507087A3 (en) * | 1991-03-07 | 1993-05-19 | Abb Patent Gmbh | Method and apparatus for correlative digital signal processing using systolic arithmetic circuit |
FR2742014A1 (fr) * | 1995-12-04 | 1997-06-06 | Commissariat Energie Atomique | Circuit numerique pour recepteur differentiel de signaux a etalement de spectre par sequence directe |
EP0778677A1 (de) * | 1995-12-04 | 1997-06-11 | Commissariat A L'energie Atomique | Digitaler Kreislauf für Differentialempfänger eines Direktsequenzspreizspektrumsignals |
US5799035A (en) * | 1995-12-04 | 1998-08-25 | Commissariat A L'energie Atomique | Digital circuit for differential receiver for direct sequence spread spectrum signals |
US6009118A (en) * | 1996-07-12 | 1999-12-28 | General Electric Company | Parallel correlator for a spread spectrum receiver |
WO1998002974A1 (en) * | 1996-07-12 | 1998-01-22 | General Electric Company | Parallel correlator for a spread spectrum receiver |
EP1426782A3 (de) * | 1996-07-12 | 2005-01-19 | General Electric Company | Parallelkorrelator für einen Spreizband-Empfänger |
EP0935204A3 (de) * | 1998-02-05 | 2001-02-28 | Texas Instruments Incorporated | Programmierbarer Korrelatorzusatzprozessor |
EP0935204A2 (de) * | 1998-02-05 | 1999-08-11 | Texas Instruments Incorporated | Programmierbarer Korrelatorzusatzprozessor |
EP0936748A2 (de) * | 1998-02-12 | 1999-08-18 | Yozan Inc. | Angepasste Filterbank für CDMA Nachrichtenübertragung |
EP0936748A3 (de) * | 1998-02-12 | 2003-07-23 | Yozan Inc. | Angepasste Filterbank für CDMA Nachrichtenübertragung |
WO2001028120A1 (en) * | 1999-10-14 | 2001-04-19 | Nokia Corporation | Ring matched filter for synchronizing to a spreading code |
US6539048B2 (en) | 1999-10-14 | 2003-03-25 | Nokia Mobile Phones Ltd. | Ring matched filter for synchronizing to a spreading code |
EP1224764A1 (de) * | 1999-10-18 | 2002-07-24 | Ephraim Mendelovicz | Digitaler korrelator |
EP1224764A4 (de) * | 1999-10-18 | 2003-02-19 | Ephraim Mendelovicz | Digitaler korrelator |
EP1113576A2 (de) * | 1999-12-27 | 2001-07-04 | SANYO ELECTRIC Co., Ltd. | Digitales Anpassungsfilter zur Entspreizung empfangener Signale und mobiles drahtloses Endgerät mit einem solchen Filter |
EP1113576A3 (de) * | 1999-12-27 | 2005-12-07 | SANYO ELECTRIC Co., Ltd. | Digitales Anpassungsfilter zur Entspreizung empfangener Signale und mobiles drahtloses Endgerät mit einem solchen Filter |
US7016400B2 (en) | 1999-12-27 | 2006-03-21 | Sanyo Electric Co., Ltd. | Digital matched filter despreading received signal and mobile wireless terminal using digital matched filter |
EP1164496A2 (de) * | 2000-05-29 | 2001-12-19 | Siemens-Elema AB | Verfahren und Vorrichtung zur Signalekorrelation |
EP1164496A3 (de) * | 2000-05-29 | 2003-12-17 | Siemens-Elema AB | Verfahren und Vorrichtung zur Signalekorrelation |
Also Published As
Publication number | Publication date |
---|---|
DE3735374C2 (de) | 1990-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69528275T2 (de) | Verfahren und system zur spreizspektrum-interferenzunterdrückung | |
DE68911188T2 (de) | Asynchroner digitaler Korrelator und diesen Korrelator enthaltende Demodulatoren. | |
DE69932536T2 (de) | Multitakt-angepasster filter für mehrwege-signalempfang | |
DE3851053T2 (de) | Fir digitale filteranordnung. | |
DE2124320C1 (de) | Elektrische Schaltung zur Erzeugung einer Vielzahl verschiedener Codes | |
DE69527298T2 (de) | Serielle verbindung zur summierung mehrerer wellenformen zu einem gemeinsamen kanal | |
DE69908577T2 (de) | Apparat und Methode zum Empfang und Verarbeitung eines Radiofrequenzsignals | |
DE3735374C2 (de) | ||
DE19615257A1 (de) | CDMA-Rake-Empfänger mit einer Sub-Chip-Auflösung | |
DE69318896T2 (de) | FIR-Filtergerät für die Verarbeitung von Zeitmultiplexsignalen | |
DE69212337T2 (de) | Sigma-Delta-Modulator für einen Digital/Analog-Umsetzer mit Wackelsignal | |
DE60038562T2 (de) | Signalangepasster filter und spreizspektrumempfänger | |
DE2616660A1 (de) | Arithmetische einheit | |
DE3018508A1 (de) | Sprachanalysiervorrichtung | |
DE2831059C2 (de) | Integrierender Kodeumsetzer | |
DE69318901T2 (de) | Vorrichtung zur Bearbeitung frequenzmultiplexierter Signale in zeitmultiplexierter Weise | |
DE102016116873B4 (de) | Kleinflächige und leistungsarme IIR-Filterstruktur | |
DE2707936A1 (de) | Einseitenband-frequenzmultiplex- uebertragungssystem | |
DE68910349T2 (de) | Digitales Filter mit integrierter Dezimierung. | |
DE2262652C2 (de) | Digitale Filterbank | |
DE69622974T2 (de) | Digitale Schaltung für Differentialempfänger eines Direktsequenzspreizspektrumsignals | |
DE3853345T2 (de) | Spreizspektrum-Demodulationseinrichtung für ein Spreizspektrum-Übertragungssystem. | |
DE69121986T2 (de) | Eingangsgewichteter Transversalfilter | |
DE69025280T2 (de) | Verfahren und Vorrichtung zur digitalen Videosignalverarbeitung | |
DE4332735C2 (de) | Verfahren zum digitalen Erzeugen eines komplexen Basisbandsignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |