JP2003188767A - 同期捕捉回路 - Google Patents

Abstract

(57)【要約】 【課題】 受信側の端末において低消費電力を実現する
同期捕捉回路を提供すること。 【解決手段】 同期捕捉回路１０１は、拡散符号Ｐ_Nを
生成し、この符号Ｐ_Nと受信信号Ｄとの間で部分相関計
算を行い、相関値を算出する複数の部分相関部１１３ｚ
（ｚ＝ａ，ｂ，ｃ，ｄ）を具えるとともに、比較部１２
１ｚと、比較部１２１ｚ及び部分相関部１１３ｚに対し
て、クロック信号Ｃの供給を行うクロック信号供給部１
２３ｚとを、複数の部分相関部１１３ｚに対して具え
る。比較部１２１ｚは、閾値格納部に格納された閾値を
用いて、相関値が部分相関計算の早期の段階で算出不要
であることを判断する。相関値が算出不要であると判断
された場合は、クロック信号供給部１２３ｚは、クロッ
ク停止信号Ｈｘ（ｘ＝１，２，３，４）を比較部１２１
ｚから受信し、クロック信号Ｃの供給を停止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、符号分割多元接
続通信システム（以下、ＣＤＭＡと称する）において通
信を行う端末が有する同期捕捉回路に関する。

【０００２】

【従来の技術】一般に広く行われている携帯電話等の移
動体通信システムでは、通信方式のひとつとしてＣＤＭ
Ａが用いられている。ＣＤＭＡで通信を行う無線端末に
おける同期捕捉回路の従来例は、特開２００１−２４５
５８号公報、及び特開２０００−１３８６５４号公報に
開示されている。

【０００３】従来の同期捕捉回路について、図１２を参
照して説明する。図１２は、従来の同期捕捉回路の構成
を示す図である。

【０００４】図１２（Ａ）に、従来の同期捕捉回路１０
の全体の構成を示す。例えば携帯電話におけるＣＤＭＡ
による通信を想定したとき、基地局から送信された信号
はアンテナ部１０３において受信される。受信された信
号は、無線部１０５において、ベースバンド信号に変換
された後、図示しないＡ／Ｄ変換器によってディジタル
信号に変換され、出力される。この出力された信号を受
信信号Ｄとする。

【０００５】その後、受信信号Ｄは同期捕捉回路１０に
入力される。基地局から携帯電話に送信される信号は、
拡散符号によって拡散されている。そこで、携帯電話で
は、基地局、即ち送信側の拡散符号と同じ拡散符号を生
成し、受信した信号を逆拡散する。この逆拡散では、同
期確立のため、同期捕捉回路で受信信号に対する同期捕
捉が行われる。

【０００６】同期捕捉回路１０には、部分相関部１３ａ
〜１３ｄと、サーチャ回路１０７とが設けられている。
このような構成の同期捕捉回路１０において、受信信号
Ｄは、それぞれの部分相関部１３ａ〜１３ｄに入力され
る。一般に、同期捕捉におけるシステム同期を効率良く
実現するために、部分相関部を複数設け、受信信号Ｄに
対する並列処理を行う。同期捕捉回路１０におけるシス
テム同期については、後に説明する。

【０００７】部分相関部１３ａ〜１３ｄには、クロック
信号生成部１１１からクロック信号Ｃがそれぞれ供給さ
れる。それぞれの部分相関部１３ａ〜１３ｄは、同様の
構成を有し、同様の動作を行う。ここで、部分相関部１
３ａ（１３ｂ、１３ｃ、１３ｄ）の構成を、図１２
（Ｂ）に示す。

【０００８】部分相関部１３ａ（１３ｂ、１３ｃ、１３
ｄ）は、相関計算部１５ａ（１５ｂ、１５ｃ、１５
ｄ）、符号生成部１１７ａ（１１７ｂ、１１７ｃ、１１
７ｄ）、及び相関値格納部１１９ａ（１１９ｂ、１１９
ｃ、１１９ｄ）を有する。相関計算部１５ａ（１５ｂ、
１５ｃ、１５ｄ）、符号生成部１１７ａ（１１７ｂ、１
１７ｃ、１１７ｄ）及び相関値格納部１１９ａ（１１９
ｂ、１１９ｃ、１１９ｄ）には、クロック信号生成部１
１１からクロック信号Ｃがそれぞれ供給される。受信信
号Ｄは、相関計算部１５ａ（１５ｂ、１５ｃ、１５ｄ）
に入力される。相関計算部１５ａ（１５ｂ、１５ｃ、１
５ｄ）は、受信信号Ｄと、符号生成部１１７ａ（１１７
ｂ、１１７ｃ、１１７ｄ）から生成される拡散符号Ｐ_N
ｘ（ｘ＝１，２，３，４（ｘ＝１〜４は、符号生成部１
１７ａ〜１１７ｄにそれぞれ対応））とを用いて部分相
関計算を行い、相関値Ｂｘを出力する。出力された相関
値Ｂｘは、相関値格納部１１９ａ（１１９ｂ、１１９
ｃ、１１９ｄ）に格納される。ここで、図４、図５及び
図６を参照して、部分相関計算について説明する。

【０００９】一般に、ＣＤＭＡを用いた通信では、送信
する信号に対して送信側が行った拡散のタイミングと同
じタイミングで、受信側で拡散符号を生成し、受信した
信号に対して逆拡散を行う。このとき、受信側では同期
捕捉を行って、受信信号から、送信側の拡散のタイミン
グを探索する。同期捕捉回路において、送信側のタイミ
ングで、符号生成部が拡散符号の生成を受信信号に対し
て行っている状態を、システム同期しているという。

【００１０】図４に、送信側のタイミングで拡散された
信号の１周期分の受信信号Ｄを示す。ここで、１周期分
とは、送信側で生成した拡散符号Ｐ_Nの１周期分を意味
する。即ち、基地局等の送信側における拡散のタイミン
グと、受信側の受信のタイミングが一致していれば、ビ
ット列ＮＯ１〜ＮＯ３２までの拡散符号Ｐ_Nで拡散され
た受信信号Ｄ（１周期３２ビット分）が、無線部１０５
から出力されるはずである。

【００１１】尚、図中、数値に＊を付してあるが、この
符号のついた数値は、ビット列ＮＯが連続することを便
宜上示したものである。また、図４では、拡散符号を１
と−１で示してあるが、実際の回路では−１は、“０”
として出力される。１は、電圧がある状態（即ちハイレ
ベル）を示すものであり、０は、電圧の低い状態もしく
は電圧のない状態（即ちローレベル）を示すものであ
る。上述した事柄は、以下において説明する図５及び図
６においても同様である。

【００１２】ところで、実際には、図４で示したよう
に、最初から送信のタイミングと受信のタイミングが一
致することは稀である。図５に、実際に得られる受信信
号Ｄの一例を示す。この図は、実際に、無線部１０５か
ら出力された信号Ｄを、無作為に拡散符号Ｐ_Nの１周期
分にあたる３２ビット分抽出した例を示している。

【００１３】図中の表、上段は、受信信号ビット列ＮＯ
として、信号Ｄに対して得られた順に１〜３２までの数
字を付与している。得られる受信信号Ｄは、図中の表、
３段目の行に示すようなものとなる。このとき、受信信
号ビット列ＮＯ１は、表中に示すように、拡散符号のビ
ット列ＮＯ９の拡散符号生成のタイミングと一致してい
る。即ち、実際には受信信号Ｄは、拡散符号のビット列
ＮＯ９〜ＮＯ３２及びＮＯ１〜ＮＯ８までの３２ビット
分の拡散符号Ｐ_Nで拡散されている。よって、受信信号
のビット列ＮＯ１に対し、拡散符号生成のタイミングを
拡散符号ビット列ＮＯ９で開始し、３２ビット分生成す
れば得られた受信信号Ｄに対して逆拡散を行うことがで
きる。そこで、同期捕捉回路１０においては、上述した
ような拡散符号生成の開始のタイミングを、受信信号Ｄ
から見つけなければならない。このようなシステム同期
を行うため、部分相関部１３ａ〜１３ｄでは、部分相関
計算が行われる。

【００１４】図１２で示した符号生成部１１７ａ〜１１
７ｄの動作について図６を参照して説明する。まずは、
図１２（Ｂ）で示したような構成の部分相関部１３ａに
対応する符号生成部１１７ａにおける符号生成について
説明する。

【００１５】図６には、拡散符号ビット列ＮＯ１〜ＮＯ
３２までの１周期分の拡散符号Ｐ_Nを示してある。符号
生成部１１７ａでは、図５で示したような受信信号のビ
ット列ＮＯ１の信号Ｄに対して、図６中、矢印６０１で
示した拡散符号ビット列ＮＯから拡散符号の生成を開始
する。即ち、符号生成部１１７ａでは、受信信号のビッ
ト列ＮＯ１に対して、拡散符号ビット列ＮＯ１から拡散
符号の生成を開始し、受信信号のビット列ＮＯ３２まで
の３２ビット分を生成する。よって、相関計算部１５ａ
では３２ビット分の相関計算が行われる。

【００１６】符号生成部１１７ｂ〜１１７ｄの動作につ
いても、符号生成部１１７ａと同様である。即ち、図５
で示したような受信信号のビット列ＮＯ１に対して、符
号生成部１１７ｂ、１１７ｃ、１１７ｄは、図６中、対
応する矢印６０３、矢印６０５、矢印６０７で示した拡
散符号ビット列ＮＯから拡散符号の生成を開始する。ま
た、これら符号生成部１１７ｂ〜１１７ｄに対応する相
関計算部１５ｂ〜１５ｄの動作についても、上述した相
関計算部１５ａと同様である。

【００１７】尚、符号生成部１１７ａ〜１１７ｄで生成
する拡散符号Ｐ_Nｘ（ｘ＝１，２，３，４）と、受信信
号Ｄとの間で部分相関を計算した場合、拡散符号のタイ
ミング、即ち位相が一致していれば、相関値Ｂｘ（ｘ＝
１，２，３，４）は一致していない場合に比べてより大
きな値となる性質を有している。したがって、部分相関
部１３ａ〜１３ｄより得られる相関値Ｂ１〜Ｂ４のう
ち、一番大きな値を得られた部分相関部において、シス
テム同期している可能性がある。上述した図５及び図
６、によれば、システム同期している可能性のある回路
は、部分相関部１３ｂである。よって、相関値Ｂ２が大
きな値を示す。実際には、システム同期しているか否か
の判断は、サーチャ回路１０７において行われる。

【００１８】

【発明が解決しようとする課題】以上述べたような従来
の同期捕捉回路では、複数の部分相関の計算を行うこと
によって、システム同期を実現している。よって、複数
の部分相関部においては、常に各回路を動作させてい
る。その結果、従来の同期捕捉回路では、消費電力が大
きくなるという問題があった。受信側において携帯端末
を用いた場合、この携帯端末における低消費電力は重要
課題である。

【００１９】そこで、この発明は、上述したような問題
点に鑑み、受信側の端末において複数の部分相関部を駆
動させる場合に、部分相関の計算途中で、その相関値か
らシステム同期可能でないことを判断し、該当する部分
相関部の動作を停止させることによって、低消費電力を
実現する同期捕捉回路を提供することを目的とする。

【００２０】

【課題を解決するための手段】そこで、上述したような
問題点に鑑み、第１発明の同期捕捉回路は、符号拡散さ
れた受信信号と生成した信号との相関を行う相関器と、
相関の結果と予め設定された値とを比較する比較部と、
比較部から出力された比較結果に基づいて、相関器及び
比較部へのクロックの供給を中止するクロック制御部と
を有している。そして、第１発明によれば、相関器、比
較部及びクロック制御部は複数有することが好ましい。

【００２１】第１発明の同期捕捉回路によれば、相関器
である部分相関部が複数設けられる。各部分相関部は、
信号を生成する符号生成部を有しており、符号生成部が
生成した信号である逆拡散用の拡散符号と符号拡散され
た受信信号との間で部分相関計算を行う。そして、この
部分相関計算によって算出された相関値は、各部分相関
部において相関値格納部に格納される。

【００２２】また、クロック信号制御部は、クロック信
号供給部として、複数の部分相関部のそれぞれに対して
設けられていて、比較部及び部分相関部に対して、クロ
ック信号の供給を行う。

【００２３】更に、複数の部分相関部のそれぞれに対し
て設けられる比較部において、予め設定された値である
閾値が、閾値格納部に格納されている。比較部は、符号
生成部において生成された拡散符号の符号長を、設定さ
れたカウンタ値までカウントしたとき、相関値格納部か
ら相関値を読み込む。そして、読み込まれた相関値と閾
値との比較を行う。この比較の結果、比較部において、
相関値が部分相関計算の早期の段階で算出不要であるこ
とが判断される。

【００２４】比較部において読み込まれた相関値が算出
不要であると判断された場合は、クロック信号供給部
は、比較結果としてクロック停止信号を比較部から受信
する。その後、クロック信号供給部は、比較部及び部分
相関部に対するクロック信号の供給を停止する。

【００２５】以上のような第１発明の同期捕捉回路によ
れば、部分相関を計算する必要がない部分相関部、及
び、この部分相関部に対応する比較部の動作を、クロッ
ク信号の供給を早期の段階で中断することによって、停
止させる。この結果、従来の同期捕捉回路と比較して、
部分相関を計算する必要のない回路における消費電力を
少なくすることが可能となる。

【００２６】尚、受信信号の受信状況に応じて、制御部
が比較部に対してカウンタ値を設定する。制御部は、Ｃ
ＤＭＡの通信を行う端末に設けられるものである。更
に、制御部は、第１発明の同期捕捉回路の内部に設けら
れる構成であってもよい。このようにカウンタ値の設定
を行うことにより、受信信号の受信状況が良好なとき
は、同期捕捉回路における消費電力を更に低減させるこ
とができる。

【００２７】また、第２発明の同期捕捉回路は、符号拡
散された受信信号と生成した信号との相関を行う相関器
を、複数個有している。そして、第２発明の同期捕捉回
路は、複数の相関の結果をそれぞれ比較する相関比較部
と、相関比較部から出力された比較結果に基づいて、相
関器へのクロックの供給を中止するクロック制御部とを
有する。

【００２８】第２発明の同期捕捉回路によれば、第１発
明と同様の手順によって部分相関計算を行い、その結果
として算出された相関値を、相関値格納部に格納する部
分相関部が相関器として、複数設けられている。これら
複数の部分相関部に対して、クロック制御部であるクロ
ック信号供給部がそれぞれ設けられている。これらクロ
ック信号供給部は、それぞれに対応する部分相関部にク
ロック信号を供給する。

【００２９】更に、第２発明の同期捕捉回路は、複数の
部分相関部のうち、任意の数の部分相関部に対して、ひ
とつの相関比較部を具えている。この相関比較部は、任
意の数の部分相関部において生成された拡散符号の符号
長を、設定されたカウンタ値までカウントしたとき、そ
れぞれの相関値格納部から相関値を読み込む。続いて、
相関比較部は、読み込んだ複数の相関値をそれぞれ比較
することにより、算出不要である相関値を検出する。

【００３０】このとき、算出不要である相関値を算出し
ている部分相関部に対して、クロック信号の供給を行っ
ているクロック信号供給部には、相関比較部から比較結
果としてクロック停止信号が送信される。このクロック
信号を受信すると、クロック信号供給部は、部分相関部
へのクロック信号の供給を停止する。

【００３１】以上のような第２発明の同期捕捉回路にお
いても第１発明と同様に、消費電力の低減が可能とな
る。また、第２発明の同期捕捉回路によれば、閾値格納
部における閾値を設定するためのＣＰＵ（Ｃｅｎｔｒａ
ｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＳＰ（Ｄｉ
ｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）など
のプロセッサのプログラムが不要になるという利点があ
る。また、第２発明においても第１発明と同様に、受信
信号の受信状況に応じて、制御部が相関比較部に対して
カウンタ値を設定する。この結果、第１発明と同様にし
て、受信状況にあわせた更なる消費電力の低減を図るこ
とができる。

【００３２】

【発明の実施の形態】以下、図を参照して、この出願に
係る第１発明及び第２発明による実施の形態について説
明する。尚、以下の説明に用いる各図は、第１発明及び
第２発明を理解できる程度に概略的に示してあるに過ぎ
ず、従って、第１発明及び第２発明が図示例のみに限定
されるものでないことは理解されたい。また、説明に用
いる各図において、同様な構成成分については、同一の
符号を付して示し、重複する説明を省略することもあ
る。

【００３３】［第１の実施の形態］ １．第１の実施の形態による同期捕捉回路の構成 図１を参照して、第１発明に係る実施の形態を、第１の
実施の形態として説明する。図１は、第１の実施の形態
における同期捕捉回路の構成例を示す図である。尚、図
１に関する説明では、図１２を参照して説明した従来例
と同様、携帯電話等の携帯端末においてＣＤＭＡによる
通信を行うことを想定する。

【００３４】この際、基地局から送信された信号が、ア
ンテナ部１０３で受信され、その後無線部１０５から受
信信号Ｄが出力されるまでの、アンテナ部１０３及び無
線部１０５の動作は、図１２に示した従来例と同様であ
る。また、アンテナ部１０３及び無線部１０５も、図１
２に示した従来例と同様の構成であるとする。

【００３５】受信信号Ｄは、同期捕捉回路１０１に入力
される。第１の実施の形態によれば、同期捕捉回路１０
１には、回路１〜回路４までの複数の回路と、サーチャ
回路１０７とが設けられている。受信信号Ｄは、それぞ
れの回路１〜回路４に並列に入力される。尚、携帯端末
の内部には、クロック信号生成部１１１が設けられてお
り、クロック信号生成部１１１からのクロック信号Ｃ
は、回路１〜回路４までの各回路にそれぞれ供給され
る。

【００３６】図１２を参照して説明したように、基地局
（即ち送信側）から携帯端末に送信される信号は、拡散
符号によって、或るタイミングで拡散されている。そこ
で、携帯端末では、送信側が行った拡散のタイミングと
同じタイミングで、送信側の拡散符号と同じ拡散符号を
生成し、受信した信号に対して逆拡散を行う。この逆拡
散では、同期捕捉においてシステム同期が行われる。

【００３７】このシステム同期を可能とするため、回路
１〜回路４までの複数の回路では、受信信号Ｄに対し
て、拡散符号Ｐ_Nを生成する。そして、回路１〜回路４
の各回路において、信号Ｄと符号Ｐ_Nとの間で部分相関
計算が行われる。尚、回路１〜回路４までのそれぞれの
回路で生成される拡散符号Ｐ_Nの位相は、異なってい
る。即ち、回路１〜回路４において、ｘ＝１からｘ＝４
までの４種類の異なる位相の拡散符号Ｐ_Nｘが生成され
る。ここで、符号Ｐ_Nｘは、回路ｘで生成された符号で
あることを意味する。拡散符号Ｐ_Nｘ及び部分相関計算
について、詳細は後述する。

【００３８】尚、回路１〜回路４は同様の構成及び機能
を有する。ここでは、回路１の構成を代表して説明す
る。回路１には、クロック制御部としてクロック信号供
給部１２３ａと、相関器として部分相関部１１３ａと、
比較部１２１ａとが設けられている。部分相関部１１３
ａにおいては、上述したような部分相関計算が行われ
る。

【００３９】比較部１２１ａには閾値格納部が設けられ
ており、この閾値格納部には、予め設定された値である
閾値が格納されている。比較部１２１ａは、閾値格納部
に格納された閾値を用いて、相関値が部分相関計算の早
期の段階で算出不要であることを判断する。比較部１２
１ａについて、詳細な説明は後述する。

【００４０】また、クロック信号供給部１２３ａは、比
較部１２１ａ及び部分相関部１１３ａに対して、クロッ
ク信号Ｃの供給を行う。尚、第１の実施の形態において
は、クロック信号供給部１２３ａを、ＡＮＤゲート回路
を用いて構成した例を示している。

【００４１】尚、図１においては、上述したような構成
について、回路２〜回路４に対応させて、クロック信号
供給部１２３ｂ〜１２３ｄ、部分相関部１１３ｂ〜１１
３ｄ、比較部１２１ｂ〜１２１ｄとする。

【００４２】次に、回路１〜回路４における部分相関部
１１３ｚ及び比較部１２１ｚの構成について、図２
（Ａ）及び（Ｂ）を参照して説明する。図２（Ａ）及び
（Ｂ）においては、ｘはすでに述べたような値を取りう
るものであり、ｚは、回路１〜回路４に対応させてａ、
ｂ、ｃ、ｄのいずれかの記号を取りうるものとする。即
ちｘを付された符号は、回路ｘにおける生成信号、入力
信号、出力信号のいずれかであることを表すものであ
る。更に、ｚを付された符号は、回路ｘに属する構成要
素であることを示す。即ち、ｚ＝ａならば、回路１に属
する構成要素であることを意味する。これと同様に、ｚ
＝ｂ〜ｄも回路２〜４に対応している。

【００４３】まず、この実施の形態における部分相関部
１１３ｚの構成を、図２（Ａ）を参照して説明する。図
２（Ａ）は、この実施の形態における部分相関部１１３
ｚの構成例を示す図である。

【００４４】部分相関部１１３ｚには、送信側の拡散符
号と同じ拡散符号Ｐ_Nｘを生成する符号生成部１１７ｚ
が設けられている。そして、部分相関部１１３ｚでは、
拡散符号Ｐ_Nｘと受信信号Ｄとの間で、部分相関計算を
行う。具体的には、部分相関計算は、乗積部１２５ｚ、
加算部１２９ｚ、及び遅延部１２７ｚによって行われ
る。図１２に示した従来例の構成と比較すれば、乗積部
１２５ｚ、加算部１２９ｚ、及び遅延部１２７ｚは、相
関計算部１５ａ（１５ｂ、１５ｃ、１５ｄ）に相当する
部分である。尚、部分相関計算の結果算出された相関値
は、部分相関部１１３ｚに設けられた相関値格納部１１
９ｚに格納される。

【００４５】また、クロック信号Ｃは、ＡＮＤゲート回
路１２３ｚを介して、部分相関部１１３ｚを構成する乗
積部１２５ｚ、符号生成部１１７ｚ、加算部１２９ｚ及
び相関値格納部１１９ｚに、それぞれ供給される。

【００４６】次に、図２（Ｂ）を参照して、この実施の
形態における比較部１２１ｚの構成について説明する。
図２（Ｂ）は、この実施の形態による比較部１２１ｚの
構成例を示す図である。

【００４７】比較部１２１ｚには、符号生成部１１７ｚ
において生成された拡散符号Ｐ_Nｘの符号長をカウント
するカウンタ部１３１ｚと、閾値ｆを格納する閾値格納
部１３５ｚとが設けられている。この実施の形態におい
て、後述するサーチャ回路１０７に設定された閾値と区
別するため、サーチャ回路１０７における閾値を第１閾
値Ｆとし、これに対し、閾値ｆを第２閾値、及び閾値ｆ
を格納する閾値格納部１３５ｚを第２閾値格納部と称す
ることにする。ここで、図１を参照すれば、携帯端末に
は、制御部１０９が設けられている。第１閾値Ｆ及び第
２閾値ｆは、制御部１０９におけるＣＰＵ（もしくはＤ
ＳＰ）によって設定される値である。ＣＰＵ（もしくは
ＤＳＰ）による第１閾値Ｆ及び第２閾値ｆの設定につい
て、詳細は後述する。

【００４８】また、クロック信号Ｃは、比較部１２１ｚ
において、カウンタ部１３１ｚ、第２閾値格納部１３５
ｚ及び、後述するコンパレータ１３３ｚに供給される。

【００４９】ここで、カウンタ部１３１ｚにおけるカウ
ントは、次の手順によって行われることが好ましい。ま
ず、部分相関部１１３ｚにおいて、乗積部１２５ｚで
は、符号生成部１１７ｚから出力される拡散符号Ｐ_Nｘ
と受信信号Ｄが乗積され、その結果Ｓｘ（ｙ）（ｙ＝
１，２，３，・・・，３２）が出力される。この動作に
ついて詳細は後述するが、乗積部１２５ｚは、受信信号
Ｄ及び拡散符号Ｐ_Nｘが１ビット入力される毎に、Ｓｘ
（ｙ）を出力する。

【００５０】次に、比較部１２１ｚにおいて、乗積部１
２５ｚから出力された信号Ｓｘ（ｙ）は、カウンタ部１
３１ｚに入力される。カウンタ部１３１ｚは、信号Ｓｘ
（ｙ）が入力される回数をカウントする。即ち、カウン
タ部１３１ｚは、信号Ｓｘ（ｙ）が入力される回数によ
って、符号生成部１１７ｚにおいて生成された拡散符号
Ｐ_Nｘの符号長をカウントする。

【００５１】尚、図１を参照すれば、カウンタ部１３１
ｚには、携帯端末に設けられた制御部１０９のＣＰＵ
（もしくはＤＳＰ）によって、カウンタ値Ｎが予め設定
されることが好ましい。そして、カウンタ部１３１ｚに
よるカウントはカウンタ値Ｎまで行う。このカウンタ値
Ｎは、受信信号Ｄの受信状況に対応して、変化する値で
ある。ＣＰＵ（もしくはＤＳＰ）によるカウンタ値Ｎの
設定について、詳細は後述する。

【００５２】カウンタ部１３１ｚは、カウンタ値Ｎまで
カウントを行うと、カウントが終了した旨の信号Ｊｘを
コンパレータ１３３ｚに出力する。コンパレータ１３３
ｚは、カウンタ部１３１ｚが信号Ｊｘを出力するタイミ
ングと、ほぼ同じタイミングで信号Ｊｘを受信する。そ
して、コンパレータ１３３ｚは、信号Ｊｘを受信すると
同時に、相関値格納部１１９ｚから相関値Ｂｘ（Ｎ）を
読み込むとともに、第２閾値格納部１３５ｚから第２閾
値ｆを読み込む。その後、コンパレータ１３３ｚは、第
２閾値ｆと相関値Ｂｘ（Ｎ）を比較することによって、
相関値が部分相関計算の早期の段階で算出不要であるか
否かを判断する。尚、信号Ｂｘ（Ｎ）は、カウンタ部１
３１ｚがカウンタ値Ｎの値をカウントした時点で、加算
部１２９ｚから出力される相関値である。信号Ｂｘ
（Ｎ）について、詳細は後述する。

【００５３】ここで、算出不要である旨の判断が行われ
たとき、コンパレータ１３３ｚは、クロック信号供給部
１２３ｚに、比較結果としてクロック停止信号Ｈｘを出
力する。クロック停止信号Ｈｘを受信したクロック信号
供給部１２３ｚは、部分相関部１１３ｚ及び比較部１２
１ｚに対する、クロック信号Ｃの供給を停止する。この
結果、部分相関部１１３ｚ及び比較部１２１ｚにおい
て、クロック信号Ｃが供給される各部構成要素の動作
は、停止する。尚、この実施の形態において、クロック
停止信号Ｈｘは、”０”（即ちローレベル）の値をとる
信号であることが好ましい。

【００５４】一方、コンパレータ１３３ｚによって、部
分相関計算が算出不要であるとの判断が行われない場
合、部分相関部１１３ｚにおける部分相関計算が終了す
ると、その結果である相関値Ｂｘは、サーチャ回路１０
７へ出力される。

【００５５】２．第１の実施の形態の動作 次に、この実施の形態における同期捕捉回路１０１の動
作について説明する。図１に示したような構成を有する
同期捕捉回路１０１には、無線部１０５より受信信号Ｄ
が入力される。この受信信号Ｄは、図５を参照して既に
説明した、従来例における受信信号と同様の信号である
とする。よって、受信信号Ｄに関する重複する説明につ
いては記載を省略する。

【００５６】受信信号Ｄは、図１を参照して既に説明し
たように、回路１〜回路４にそれぞれ入力される。回路
１〜回路４では、受信信号Ｄに対して、拡散符号Ｐ_Nを
生成し、信号Ｄと符号Ｐ_Nとの間で部分相関計算が行わ
れる。この部分相関計算における各部構成要素の動作に
ついて説明する。

【００５７】（イ）部分相関部の動作 既に説明したように、回路１〜回路４においては、ｘ＝
１からｘ＝４までの４種の異なる位相の拡散符号Ｐ_Nｘ
が生成される。図２を参照すれば、拡散符号Ｐ_Nｘの生
成は、部分相関部１１３ｚに設けられている符号生成部
１１７ｚによって行われる。拡散符号Ｐ_Nｘ自体は、図
６を参照して既に説明した、従来例における信号と同様
であるとする。よって、重複する記載を省略する。

【００５８】尚、比較部１２１ｚに設けられたカウンタ
部１３１ｚは、符号生成部１１７ｚにおいて生成された
拡散符号Ｐ_Nｘの符号長を、設定されたカウンタ値Ｎま
で、カウントする。ここでは、カウンタ値Ｎ＝８のとき
について説明する。

【００５９】図７に、カウンタ部１３１ｚが、カウンタ
値Ｎ＝８をカウントするまでに、回路１〜回路４に対応
する符号生成部１１７ａ〜１１７ｄが生成する拡散符号
Ｐ_N１〜Ｐ_N４（ｘ＝１〜４）を示す。符号生成部１１７
ａ〜１１７ｄにおける拡散符号Ｐ_Nｘの生成の手順は、
図６を参照して説明した従来例と同様である。

【００６０】図７に示した表中、カウンタ部１３１ｚに
おけるカウントの値ｎが上段に示してある。このカウン
トの値ｎ＝１，２，３，・・・，８に対応して、符号生
成部１１７ａは、拡散符号ビット列ＮＯ１〜ＮＯ８の８
ビットで構成される拡散符号Ｐ_N１を生成する。符号生
成部１１７ｂ〜１１７ｄにおける動作についても、符号
生成部１１７ａと同様である。但し、それぞれの拡散符
号Ｐ_N１〜Ｐ_N４は互いに位相が異なっている。

【００６１】次に、回路１における部分相関部１１３ａ
の各部構成要素の動作について説明する。説明において
は、図２（Ａ）を参照するが、図２（Ａ）に示した構成
において、各符号に付されたｚ及びｘの値は、それぞれ
ｚ＝ａ及びｘ＝１とする。

【００６２】部分相関部１１３ａにおいて、乗積部１２
５ａは、受信信号Ｄ及び生成された拡散符号Ｐ_N１が１
ビット入力される毎に、これらの信号を乗算して、その
結果Ｓ１（ｙ）を出力する。乗積部１２５ａの動作につ
いて、図８（Ａ）を参照して説明する。

【００６３】乗積部１２５ａには、図５に示したような
受信信号Ｄが入力される。この受信信号Ｄは、図５に示
した表中、上段に示したビット列ＮＯ１から順に、乗積
部１２５ａに入力される。尚、図８（Ａ）に示した表
中、下段にカウンタ部１３１ａによるカウントの値ｎが
示してある。このカウントの値ｎ＝１のとき、乗積部１
２５ａには、図５に示した受信信号ビット列ＮＯ１の受
信信号Ｄが入力されている。即ち、カウンタ部１３１ａ
が、ｎ＝１からｎ＝８までのカウントを行うと、乗積部
１２５ａには、図５に示した受信信号ビット列ＮＯ１か
らＮＯ８までの受信信号Ｄが順に入力されることにな
る。この８ビットの受信信号Ｄを、図８（Ａ）に示した
表中、上から２行目の段に示す。

【００６４】また、乗積部１２５ａに符号生成部１１７
ａから入力される、拡散符号Ｐ_N１を図８（Ａ）に示し
た表中、上から３行目の段に示してある。この拡散符号
Ｐ_N１は、図７において既に説明したものと同様であ
る。尚、図８（Ａ）における同表中、ｙの値は、乗積部
１２５ａから出力される信号のビット列ＮＯを示したも
のである。即ち、乗積部１２５ａからＳ１（ｙ）が出力
される順に、ビット列ＮＯを付与している。図８（Ａ）
に示した表中、ｙの値は１〜８までの値が付与される
が、乗積部１２５ａが、図５に示したような受信信号Ｄ
の３２ビットに対して計算を行うときは、１〜３２まで
の値が付与される。

【００６５】乗積部１２５ａは、図５に示した受信信号
ビット列ＮＯ１の受信信号Ｄが入力されると同時に、図
７に示した拡散符号ビット列ＮＯ１の拡散符号Ｐ_N１を
符号生成部１１７ａから受信する。そして、入力された
受信信号Ｄと符号Ｐ_N１を乗積する。図８（Ａ）に示し
た表中の値を参考にすれば、このとき入力される受信信
号Ｄは０．７であり、拡散符号Ｐ_N１は−１である。乗
積部１２５ａは、この２つの信号を掛け合わせ（即ち、
Ｄ×Ｐ_N１＝０．７×（−１））、その結果として、Ｓ
１（１）＝−０．７を出力する。このときｙの値は１で
ある。以下、同様の計算を、図８（Ａ）に示した表の値
を用いて、乗積部１２５ａは行う。入力される８ビット
分の受信信号Ｄに対して、乗積部１２５ａが計算を行
い、その結果出力される乗算結果Ｓ１（ｙ）について、
図８（Ａ）の表中、上から４行目の段に示す。

【００６６】次に、図８（Ｂ）を参照して、加算部１２
９ａの動作について説明する。加算部１２９ａには、ｙ
＝１から順にそれぞれのｙの値に対応する乗算結果Ｓ１
（ｙ）が入力される。加算部１２９ａに入力される乗算
結果Ｓ１（ｙ）について、ｙ＝１からｙ＝８までの８ビ
ット分のデータを、図８（Ｂ）の表中上から３段目に示
す。

【００６７】乗積部１２５ａが計算を開始すると、加算
部１２９ａには、ｙ＝１に対応する乗算結果Ｓ１（１）
が入力され、加算されてその結果δ１（１）が出力され
る。尚、ｙ＝１に対応するカウントの値はｎ＝１であ
る。そして、加算結果δ１（１）は、図５に示した受信
信号ビット列ＮＯ１の信号Ｄに対する部分相関の計算結
果である。よって、加算結果δ１（１）は遅延部１２７
ａに出力されるほか、相関値Ｂ１（１）として相関値格
納部１１９ａに格納される。

【００６８】次に、加算部１２９ａには、ｙ＝２に対応
する乗算結果Ｓ１（２）が入力されると同時に、遅延部
１２７ａからは、加算結果δ１（１）が出力される。図
８（Ｂ）の表中、４行目の段に加算結果δ１（ｙ）（即
ち相関値Ｂ１（ｙ））の値、及び５行目の段に遅延部１
２７ａが出力する加算結果δ１（ｙ−１）の値を、それ
ぞれ示している。ｙ＝２において、加算部１２９ａに入
力されるＳ１（２）の値は−０．９であり、遅延部１２
７ａから入力される加算結果δ１（２−１）＝−０．７
である。加算部１２９ａは、Ｓ１（２）とδ１（２−
１）の２つの信号が入力されると同時に、これらの信号
を加算（即ち、Ｓ１（２）＋δ１（２−１）＝（−０．
９）＋（−０．７））し、その結果としてδ１（２）＝
−１．６を出力する。以下、加算部１２９ａは、同様の
計算を、図８（Ａ）に示した表の値を用いて行う。

【００６９】また、加算部１２９ａより出力される相関
値Ｂ１（ｎ）は、順次、相関値格納部１１９ａに格納さ
れる。但し、相関値格納部１１９ａにおいて、入力され
る毎に、相関値Ｂ１（ｎ）は書き換えられるものとする
ことが好ましい。

【００７０】（ロ）比較部の動作 次に、図２（Ｂ）を参照して、回路１における比較部１
２１ａの各部構成要素の動作について説明する。説明に
おいては、図２（Ｂ）に示した構成において、各符号に
付されたｚ及びｘの値は、それぞれｚ＝ａ及びｘ＝１で
ある。

【００７１】部分相関部１１３ａにおける乗積部１２５
ａによって出力された乗算結果Ｓ１（ｙ）は、カウンタ
部１３１ａにおいても受信される。そして、カウンタ部
１３１ａは、乗算結果Ｓ１（ｙ）が入力される回数をカ
ウントする。

【００７２】カウンタ部１３１ａには、カウンタ値Ｎ＝
８がＣＰＵ（もしくはＤＳＰ）によって設定されてい
る。そして、図８（Ａ）及び（Ｂ）を参照して既に説明
したように、カウンタ部１３１ａは、ｎ＝１からｎ＝８
までのカウントを行う。そして、カウントの値がｎ＝８
に達すると同時に、カウントを終了し、その旨の信号Ｊ
１をコンパレータ１３３ａに出力する。

【００７３】コンパレータ１３３ａは、信号Ｊ１が入力
されると同時に、第２閾値格納部１３５ａから第２閾値
ｆを、部分相関部１１３ａにおける相関値格納部１１９
ａから相関値Ｂ１（Ｎ）（Ｎ＝８）を、それぞれ読み込
んでくる。そして、コンパレータ１３３ａは、第２閾値
ｆと相関値Ｂ１（８）とを比較することによって、相関
値が部分相関計算の早期の段階で算出不要か否かを判断
する。尚、前述した「早期の段階」とは、即ち、カウン
タ部１３１ａにおいて、設定されたカウンタ値Ｎまでの
カウントが終了する段階であることを意味する。

【００７４】この実施の形態によれば、第２閾値ｆと相
関値Ｂ１（８）との比較の結果、相関値Ｂ１（８）が第
２閾値ｆより大きい値であるときに、コンパレータ１３
３ａによって、相関値を算出するという判断が行われる
ことが好ましい。ここでいう相関値とは、例えば、生成
される拡散符号Ｐ_N１の１周期分に相当する３２ビット
分の受信信号Ｄに対して行われる相関計算の結果であ
る。この相関計算の結果は、図１及び図２（Ａ）におい
て、信号Ｂ１（ｘ＝１）で示されるものである。よっ
て、既に図８（Ａ）に示した相関値Ｂ１（ｎ）とは異な
ることを理解されたい。

【００７５】尚、通常、同期捕捉回路は、拡散符号の１
周期分より短いビット長の受信信号に対して、部分相関
計算を行う。この実施の形態による同期捕捉回路によれ
ば、上述したような相関計算及び部分相関計算のどちら
を行ってもよいことは、一般的な技術常識を考えれば当
然である。即ち、部分相関計算が行われる場合、算出さ
れた相関値も、図１及び図２（Ａ）において、信号Ｂ１
（ｘ＝１）で示されるものに相当する。

【００７６】ところで、上述したコンパレータ１３３ａ
における比較の結果、相関値Ｂ１（８）が第２閾値ｆよ
り小さい値であるときは、相関値Ｂ１は算出不要である
という判断が行われる。このとき、コンパレータ１３３
ａは、図２（Ａ）に示すＡＮＤゲート回路１２３ａに対
して、クロック停止信号Ｈ１を出力する。そして、クロ
ック停止信号Ｈ１を受信したＡＮＤゲート回路１２３ａ
が、クロック信号Ｃの供給を停止することにより、部分
相関部１１３ａ及び比較部１２１ａにおける動作が停止
される。

【００７７】以上（イ）及び（ロ）の項において説明し
た部分相関部１１３ａ及び比較部１２１ａと同様の動作
が、回路２〜回路４に対応する部分相関部１１３ｂ〜１
１３ｄ及び比較部１２１ｂ〜１２１ｄにおいても行われ
る。尚、回路２〜回路４について、カウントの値ｎ＝１
〜８に対応する受信信号Ｄ、及び、生成される拡散符号
Ｐ_N２〜Ｐ_N４を図７に示してある。

【００７８】以上のようなこの実施の形態の同期捕捉回
路１０１によれば、部分相関を計算する必要がない部分
相関部１１３ｚ、及び、この部分相関部１１３ｚに対応
する比較部１２１ｚの動作を、クロック信号Ｃの供給を
早期の段階で中断することによって、停止させる。この
結果、従来の同期捕捉回路と比較して、部分相関を計算
する必要のない回路における消費電力を少なくすること
が可能となる。

【００７９】３．サーチャ回路及び制御部の動作 図３（Ａ）及び（Ｂ）を参照して、図１に示したサーチ
ャ回路１０７及び制御部１０９の構成及び動作について
説明する。

【００８０】まず、図３（Ａ）を参照して、サーチャ回
路１０７の構成及び動作について説明する。以下に述べ
るサーチャ回路１０７の構成及び動作は、従来既知のも
のである。図３（Ａ）にサーチャ回路１０７の構成を示
す。サーチャ回路１０７には、相関値比較部３０１と、
第１閾値格納部３０３が設けられている。

【００８１】第１閾値格納部３０３には、既に述べたよ
うに、ＣＰＵ（もしくはＤＳＰ）によって設定される第
１閾値Ｆが格納されている。第１閾値Ｆについて、詳細
は後述する。

【００８２】ここで、上述したように、回路１〜回路４
において、比較部１２１ｚ（ｚ＝ａ，ｂ，ｃ，ｄ）が相
関値を算出するという判断を行った場合に、相関値Ｂｘ
（ｘ＝１，２，３，４）は算出される。即ち、図１に示
したような構成の同期捕捉回路１０１において、（１）
回路１〜回路４の全てにおいて、相関値Ｂｘが算出され
出力される場合、（２）回路１〜回路４のいずれかの回
路から、相関値Ｂｘが出力される場合、（３）全ての回
路が動作を停止し、相関値Ｂｘが出力されない場合が考
えられる。ここで、（１）及び（２）の場合には、図１
に示したサーチャ回路１０７には、４つの相関値Ｂｘの
うち、複数個の相関値Ｂｘが入力される。

【００８３】図３（Ａ）に示したように、サーチャ回路
１０７に入力された相関値Ｂｘは、相関値比較部３０１
に入力される。相関値比較部３０１は、入力された相関
値Ｂｘのそれぞれを比較し、この中からピーク値を検出
する。また、相関値比較部３０１は、第１閾値格納部３
０３から第１閾値Ｆを読み出す。そして、検出されたピ
ーク値と第１閾値Ｆとの比較が、相関値比較部３０１に
よって行われる。相関値比較部３０１は、検出されたピ
ーク値が第１閾値Ｆより大きい場合に、このピーク値を
出力した回路に対してシステム同期していると判断す
る。即ち、相関値比較部３０１は、回路１〜回路４のう
ち、相関値Ｂｘを出力した回路について、システム同期
しているか否かの判断を行う。

【００８４】尚、上述したような（１）及び（２）で
は、サーチャ回路１０７において同様の動作が行われ
る。よって、ここでは、（２）の場合についてのみ説明
する。

【００８５】図１に示した回路１から回路４では、図２
及び図４〜図７を参照して説明したような動作が行われ
る。このとき、回路２と回路３において、相関値を算出
するという判断が、比較部１２１ｂ及び比較部１２１ｃ
によって行われるとする。その結果、部分相関部１１３
ｂ及び部分相関部１１３ｃによって算出された相関値Ｂ
２及び相関値Ｂ３が、サーチャ回路１０７へ出力され
る。具体的には、図５及び図６で示した各信号の値を用
いて、回路２と回路３で、図７及び図８を参照して説明
したような相関計算が行われるとする。このとき、回路
２によって算出された相関値Ｂ２＝２７．５、及び、回
路３によって算出された相関値Ｂ３＝−２．３となる。
即ち、これらの値は、図５に示した拡散符号Ｐ_Nの１周
期分の長さに相当する、３２ビットの受信信号Ｄについ
て行われた相関計算の結果である。

【００８６】続いて、サーチャ回路１０７に入力された
Ｂ２及びＢ３は、相関値比較部３０１に入力される。相
関値比較部３０１は、相関値Ｂ２と相関値Ｂ３を比較す
る。このとき、Ｂ２（＝２７．５）＞Ｂ３（＝−２．
３）であるため、ピーク値として、相関値Ｂ２が検出さ
れる。

【００８７】その後、相関値比較部３０１は、第１閾値
Ｆと相関値Ｂ２を比較する。図５〜図７を参照すれば、
符号生成部１１７ｂによる拡散符号Ｐ_N２生成のタイミ
ングと、受信信号Ｄにおける拡散符号Ｐ_Nによる拡散の
タイミングが一致している。言い換えれば、符号生成部
１１７ｂが生成する拡散符号Ｐ_N２の位相と、受信信号
Ｄにおける拡散符号Ｐ_Nの位相は一致している。よっ
て、第１閾値Ｆより相関値Ｂ２は大きい値となる。この
結果、相関値比較部３０１は、回路２においてシステム
同期している旨の判断を行う。

【００８８】このとき、相関値比較部３０１は、回路２
における符号生成部１１７ｂのタイミングを、制御部１
０９におけるＣＰＵ（もしくはＤＳＰ）へ伝える信号Ｋ
を出力する。この信号Ｋを受信すると、ＣＰＵ（もしく
はＤＳＰ）は、信号Ｋによって伝えられた符号生成のタ
イミングを図示しないフィンガ回路へ伝える信号Ｔを出
力する。この信号Ｔを受信すると、図示しないフィンガ
回路では、回路２における符号生成部１１７ｂのタイミ
ングで拡散符号を生成し、受信信号Ｄに対して逆拡散を
行う。

【００８９】次に、（３）として既に述べたような場合
や、相関値比較部３０１における相関値Ｂｘと閾値Ｆと
の比較において、図１に示したような回路１〜回路４の
いずれの回路においてもシステム同期していない旨の判
断が、サーチャ回路１０７によって行われた場合につい
て説明する。

【００９０】このとき、サーチャ回路１０７において、
相関値比較部３０１から制御部１０９へ、システム同期
していない旨の信号Ｅが出力される。ここで、制御部１
０９の構成を図３（Ｂ）に示す。尚、以下に述べる制御
部１０９の構成は従来既知のものである。また、図１を
参照すれば、制御部１０９は同期捕捉回路１０１の外部
に設けられた構成を示している。しかし、制御部１０９
は、同期捕捉回路１０１の内部に設ける構成であっても
よい。

【００９１】制御部１０９には、ＣＰＵ（もしくはＤＳ
Ｐ）３０５と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）３０７とが設けられている。ＲＡＭ３０
７には、ＣＰＵ（もしくはＤＳＰ）３０５が第１閾値Ｆ
及び第２閾値ｆを設定するためのプログラム等が、格納
されている。

【００９２】制御部１０９において、ＣＰＵ（もしくは
ＤＳＰ）３０５は、サーチャ回路１０７から信号Ｅを受
信すると、図１に示した回路１〜回路４の各符号生成部
１１７ｚ（ｚ＝ａ，ｂ，ｃ，ｄ）へ、拡散符号Ｐ_Nｘ
（ｘ＝１，２，３，４）の生成のタイミングを変化させ
る旨の信号Ｇｘ（ｘ＝１，２，３，４）を出力する。こ
の信号Ｇｘを、各符号生成部１１７ｚは受信すると、拡
散符号Ｐ_Nｘ生成のタイミングの仕切直しを行う。この
仕切直しは、符号生成部１１７ｚにおいて、信号Ｇｘを
受信する前に生成した拡散符号Ｐ_Nｘの位相と異なる位
相で、拡散符号Ｐ_Nｘを生成させることによって、行わ
れる。

【００９３】尚、携帯端末による通信においては、一般
的に、受信信号の受信状況が良好でない場合、上述した
拡散符号の生成のタイミングの仕切直しのみでは、同期
捕捉においてシステム同期できない場合がある。このよ
うな場合において、ＣＰＵ（もしくはＤＳＰ）３０５
は、第１閾値Ｆ、第２閾値ｆ及び図２（Ｂ）に示したカ
ウンタ部１３１ｚにおけるカウンタ値Ｎを設定し直す。
ＣＰＵ（もしくはＤＳＰ）によるこれらの値の設定につ
いて、図９を参照して説明する。

【００９４】図９は、図１に示したような構成の回路に
ついて、無線部１０５及び回路ｘ（ｘ＝１，２，３，
４）における信号の利得、及び、第１閾値Ｆの設定に関
するＣＰＵ（もしくはＤＳＰ）３０５の動作を説明する
為の図である。尚、以下に述べる第１閾値Ｆの設定に関
するＣＰＵ（もしくはＤＳＰ）３０５の動作は従来既知
のものである。

【００９５】図９では、無線部１０５の構成をより具体
的に示してある。アンテナ部１０３より無線部１０５に
入力された信号Ｄ’は、ＬＮＡ（Low Noise Amplifier)
増幅器９０７を介して、Ａ／Ｄ変換器９０１に入力され
る。そして、Ａ／Ｄ変換器９０１によってディジタル信
号に変換された後、受信フィルター９０３において受信
信号Ｄに変換され、各回路ｘへ出力される。尚、受信信
号Ｄは、ＡＧＣ（Automatic Gain Controller)増幅器９
０５にも入力される。即ち、信号Ｄ’及び信号Ｄは、Ａ
／Ｄ変換器９０１への入力レベルｐが一定となるよう
に、ＬＮＡ増幅器９０７及びＡＧＣ増幅器９０５でそれ
ぞれ制御される。

【００９６】ここで、受信フィルター９０３における利
得をｑ、各回路ｘにおける利得をｒとする。また、信号
Ｄ’のうち、同期捕捉回路１０１において同期捕捉を行
う為に必要な信号の割合をＷとする。そして、これらの
値ｑ、ｒ、Ｗ、及び上述した入力レベルｐを用いて、回
路ｘから出力される信号Ｂｘの強度を表すと、ｐ×Ｗ×
ｑ×ｒとなる。ＣＰＵ（もしくはＤＳＰ）３０５によっ
て、この計算は行われる。算出された値は、第１閾値Ｆ
として、ＣＰＵ（もしくはＤＳＰ）３０５により、サー
チャ回路１０７における第１閾値格納部３０３に設定さ
れる。

【００９７】例えば、入力レベルｐ＝５０となるよう
に、ＡＧＣ増幅器９０５及びＬＮＡ増幅器９０７によっ
て、信号Ｄ’及び信号Ｄが制御されるとする。また、信
号の割合Ｗが１／４、利得ｑおよび利得ｒがともに２で
あるとすると、信号Ｂｘの強度は、５０×（１／４）×
２×２より、５０となる。そして、算出された５０の値
を用いて、ＣＰＵ（もしくはＤＳＰ）３０５は第１閾値
Ｆを設定する。

【００９８】ところで、この実施の形態によれば、図１
に示した各回路１〜回路４において、第２閾値ｆはＣＰ
Ｕ（もしくはＤＳＰ）３０５によって設定される。ＣＰ
Ｕ（もしくはＤＳＰ）３０５は、第１閾値Ｆの値を、カ
ウンタ部１３１ｚにおけるカウンタ値Ｎで割って、その
結果を第２閾値ｆとする。例えば、第１閾値Ｆが５０、
カウンタ値Ｎが４ならば、Ｆ／Ｎ＝５０／４を計算し、
その結果１２．５を第２閾値ｆとして、図２（Ｂ）に示
した第２閾値格納部１３５ｚに設定する。

【００９９】尚、ＲＡＭ３０７には、受信信号Ｄの受信
状況と、信号の割合Ｗ及びカウンタ値Ｎとの対応関係を
示したテーブルが格納されている。このテーブルを用い
てＣＰＵ（もしくはＤＳＰ）３０５は、信号の割合Ｗ及
びカウンタ値Ｎを設定する。ＣＰＵ（もしくはＤＳＰ）
３０５によって設定された信号の割合Ｗは、上述したよ
うな第１閾値Ｆの算出に利用される。また、カウンタ値
Ｎは、図２（Ｂ）に示した各カウンタ部１３１ｚへ、Ｃ
ＰＵ（もしくはＤＳＰ）３０５によって、設定される。

【０１００】即ち、カウンタ値Ｎは、受信信号Ｄの受信
状況によって、変化する値である。この実施の形態によ
れば、受信状況が良好な場合は、カウンタ値Ｎは小さな
値が設定されるようにすることが好ましい。ところで、
既に述べたように、図２（Ｂ）に示した比較部１２１ｚ
において、早期の段階で相関値が算出不要か否かの判断
が行われる。この「早期の段階」とは、図２（Ｂ）に示
したカウンタ部１３１ｚにおいて、設定されたカウンタ
値Ｎまでのカウントが終了する段階である。よって、受
信状況が良好な場合はカウンタ値Ｎは小さな値が設定さ
れるため、受信状況が悪い場合と比較すると、カウンタ
部１３１ｚにおけるカウントを、より早い段階で終了さ
せることができる。よって、受信信号の受信状況が良好
なときは、同期捕捉回路１０１における消費電力を更に
低減させることができる。

【０１０１】尚、図１に示した同期捕捉回路１０１で
は、回路１〜回路４の４回路によって部分相関計算を行
う例を説明した。しかし、この実施の形態によれば、部
分相関計算を行う回路は４回路に限定されず、任意の数
の回路を設けることができる。このように、部分相関計
算を行う回路を増やすことによって、同期捕捉を効率良
く行うことができる。

【０１０２】また、図１に示した同期捕捉回路１０１で
は、部分相関計算を行う各回路において、比較部に同一
の第２閾値ｆを設定する例を説明した。しかし、この実
施の形態によれば、各回路における第２閾値ｆは、必ず
しも同一の値である必要はない。即ち、各回路におい
て、比較部には、それぞれ異なる値の第２閾値が設定さ
れるようにしてもよい。

【０１０３】［第２の実施の形態］図１０を参照して、
第２発明に係る実施の形態を、第２の実施の形態として
説明する。図１０は、第２の実施の形態における同期捕
捉回路の構成例を示す図である。また、第１の実施の形
態と同様の構成及び動作を行う部分は、図１と同一の符
号を付して示してある。よって、重複する説明について
は、記載を省略する。

【０１０４】第２の実施の形態おいて、同期捕捉回路２
０１に入力された受信信号Ｄは、それぞれの回路１〜回
路４に入力される。回路１〜回路４は同様の構成を有す
る。ここでは、回路１の構成を代表して説明する。回路
１には、クロック信号供給部１２３ａと、部分相関部１
１３ａとが設けられている。尚、第１の実施の形態と同
様、第２の実施の形態においても、クロック信号供給部
１２３ａを、ＡＮＤゲート回路を用いて構成した例を示
している。以上述べたような構成について、図１０で
は、回路２〜回路４に対応させて、クロック信号供給部
１２３ｂ〜１２３ｄ、部分相関部１１３ｂ〜１１３ｄと
する。

【０１０５】尚、第２の実施の形態による同期捕捉回路
２０１は、複数の部分相関部１１３ａ〜１１３ｄのう
ち、任意の数の部分相関部に対して、ひとつの相関比較
部を具えている。図１０を参照すれば、回路１〜回路４
に対応する部分相関部１１３ａ〜１１３ｄのうち、回路
１及び回路２に対応する２つの部分相関部１１３ａ及び
１１３ｂに対して、ひとつの相関比較部２０３ａ’が設
けられている。また、回路３及び回路４に対応する２つ
の部分相関部１１３ｃ及び１１３ｄに対しては、ひとつ
の相関比較部２０３ｂ’が設けられている。

【０１０６】尚、クロック信号生成部１１１からのクロ
ック信号Ｃは、回路１〜回路４までの各回路、及び相関
比較部２０３ａ’及び２０３ｂ’にそれぞれ供給され
る。各回路においては、それぞれに対応するＡＮＤゲー
ト回路１２３ａ〜１２３ｄを介してクロック信号Ｃが供
給される。即ち、ＡＮＤゲート回路１２３ａ〜１２３ｄ
は、それぞれに対応する部分相関部１１３ａ〜１１３ｄ
に対して、クロック信号Ｃの供給を行う。

【０１０７】次に、この実施の形態における、部分相関
部１１３ａ〜１１３ｄ及び相関比較部２０３ａ’及び２
０３ｂ’の構成及び動作について説明する。尚、図１０
において、同期捕捉回路２０１に入力される受信信号Ｄ
は、図５を参照して既に説明した信号と同様であるとす
る。よって、受信信号Ｄについての重複する説明につい
ては、記載を省略する。

【０１０８】はじめに、部分相関部１１３ａ〜１１３ｄ
について説明する。この実施の形態における部分相関部
１１３ａ〜１１３ｄの構成及び動作は、図２（Ａ）に関
して行った説明と同様である。また、部分相関部１１３
ａ〜１１３ｄにおいて、符号生成部１１７ａ〜１１７ｄ
による拡散符号の生成Ｐ_N１〜Ｐ_N４と、生成された拡散
符号Ｐ_N１〜Ｐ_N４は、共に図６を参照して説明したもの
と同様であるとする。よって、重複する説明については
記載を省略する。

【０１０９】ここで、この実施の形態における部分相関
部１１３ａ及び１１３ｂの動作について説明する。尚、
以下の説明は、部分相関部１１３ｃ及び１１３ｄについ
ても同様である。

【０１１０】図１０に示した回路１における部分相関部
１１３ａの構成は、図２（Ａ）において、ｚ＝ａ及びｘ
＝１とした場合の構成によって示される。このとき、部
分相関部１１３ａを構成する各部構成要素の動作は、第
１の実施の形態において説明したものと同様である。よ
って、既に記載した説明を参照すれば、乗積部１２５ａ
は、入力される受信信号Ｄ、及び、符号生成部１１７ａ
によって生成された拡散符号Ｐ_N１が１ビット入力され
る毎に、これらの信号を乗積して、乗算結果Ｓ１（ｙ）
を出力する。この信号Ｓ１（ｙ）は、加算部１２９ａに
出力される他、相関比較部２０３ａ’におけるカウンタ
部２３１ａ’にも出力される。相関比較部２０３ａ’に
おけるカウンタ部２３１ａ’に関する詳細な説明は、後
述する。

【０１１１】続いて、加算部１２９ａ及び遅延部１２７
ａは、既に説明した第１の実施の形態と同様の動作を行
う。そして、加算部１２９ａは、加算結果δ１（ｙ）
（即ち相関値Ｂ１（ｎ）。但し、ｎは、カウンタ部２３
１ａ’におけるカウンタ値ｎを表す。）を相関値格納部
１１９ａに出力する。

【０１１２】また、図１０に示した回路２における部分
相関部１１３ｂの構成は、図２（Ａ）において、ｚ＝ｂ
及びｘ＝２とした場合の構成によって示される。そし
て、回路２における部分相関部１１３ｂは、回路１にお
ける部分相関部１１３ａと構成及び動作は同様である。
尚、部分相関部１１３ｂにおいて、算出された乗算結果
及び加算結果は、Ｓ２（ｙ）及びδ２（ｙ）で表され
る。尚、加算結果δ２（ｙ）は、即ち、相関値Ｂ２
（ｎ）に相当する。

【０１１３】次に、この実施の形態における相関比較部
２０３ａ’及び２０３ｂ’について説明する。尚、相関
値比較部２０３ｂ’は、相関値比較部２０３ａ’と同様
の構成及び動作を有する。よって、ここでは、代表して
相関値比較部２０３ａ’について説明する。

【０１１４】相関値比較部２０３ａ’の構成を図１１に
示す。相関比較部２０３ａ’には、カウンタ部２３１
ａ’と、コンパレータ２３３ａ’とが設けられている。
そして、カウンタ部２３１ａ’と、コンパレータ２３３
ａ’には、クロック信号Ｃが供給される。

【０１１５】ここで、カウンタ部２３１ａ’について説
明する。カウンタ部２３１ａ’は、相関比較部２０３
ａ’に設けられている。この相関比較部２０３ａ’は、
図１０を参照して説明したように、回路１における部分
相関部１１３ａ及び回路２における部分相関部１１３ｂ
に対して、設けられている。よって、相関比較部２０３
ａ’には、乗積部１２５ａ及び乗積部１２５ｂから、乗
算結果Ｓ１（ｙ）及びＳ２（ｙ）がそれぞれ入力され
る。その後、乗算結果Ｓ１（ｙ）及びＳ２（ｙ）は、カ
ウンタ部２３１ａ’に入力される。

【０１１６】カウンタ部２３１ａ’は、図２（Ｂ）で示
したカウンタ部１３１ａ（ｚ＝ａ）とほぼ同様の手順に
よってカウントを行う。即ち、カウンタ部２３１ａ’
は、信号Ｓ１（ｙ）及び信号Ｓ２（ｙ）が入力される回
数をカウントする。よって、第１の実施の形態と同様、
カウンタ部２３１ａ’は、信号Ｓ１（ｙ）及び信号Ｓ２
（ｙ）が入力される回数によって、符号生成部１１７ａ
及び１１７ｂにおいて生成された拡散符号Ｐ_N１及びＰ_N
２の符号長をカウントするのである。

【０１１７】尚、第１の実施の形態と同様、カウンタ部
２３１ａ’には、制御部１０９のＣＰＵ（もしくはＤＳ
Ｐ）によって、カウンタ値Ｎが予め設定される。この実
施の形態におけるカウンタ値Ｎの設定について、詳細は
後述する。尚、カウンタ部２３１ａ’によるカウントは
カウンタ値Ｎまで行う。

【０１１８】カウンタ部２３１ａ’は、カウンタ値Ｎま
でカウントを行うと、カウントが終了した旨の信号Ｊ
ａ’をコンパレータ２３３ａ’に出力する。コンパレー
タ２３３ａ’は、カウンタ部２３１ａ’が信号Ｊａ’を
出力するタイミングと、ほぼ同じタイミングで信号Ｊ
ａ’を受信する。

【０１１９】そして、コンパレータ２３３ａ’は、信号
Ｊａ’を受信すると同時に、相関値格納部１１９ａ及び
相関値格納部１１９ｂから相関値Ｂ１（Ｎ）及び相関値
Ｂ２（Ｎ）を読み込む。その後、コンパレータ２３３
ａ’は、相関値Ｂ１（Ｎ）と相関値Ｂ２（Ｎ）を比較す
ることによって、算出不要である相関値を検出する。
尚、信号Ｂ１（Ｎ）及び信号Ｂ２（Ｎ）は、カウンタ部
２３１ａ’がカウンタ値Ｎの値をカウントした時点で、
加算部１２９ａ及び加算部１２９ｂから出力される相関
値である。

【０１２０】また、上述したコンパレータ２３３ａ’に
よる判断は、以下の手順によって行われることが好まし
い。即ち、コンパレータ２３３ａ’は、相関値Ｂ１
（Ｎ）と相関値Ｂ２（Ｎ）を比較し、ピーク値を示す相
関値を検出する。そして、このピーク値を示す相関値を
出力した部分相関部について、相関値を算出させること
を判断する。言い換えれば、ピーク値を示さない相関値
を出力した部分相関部については、相関値の算出は不要
であると判断される。

【０１２１】尚、前述した”相関値を算出させる”及
び”相関値の算出は不要”という記載における”相関
値”とは、図１０において信号Ｂ１〜信号Ｂ４で示され
るものに相当し、信号Ｂ１（Ｎ）及び信号Ｂ２（Ｎ）と
は異なるものであることを理解されたい。例えば、図５
で示したような受信信号Ｄの入力に対し、拡散符号Ｐ_N
の１周期分に相当する３２ビット分の相関計算が行われ
とき、この相関計算の結果、出力される信号が信号Ｂ１
〜信号Ｂ４である。尚、第１の実施の形態と同様、第２
の実施の形態においても、相関計算及び部分相関計算の
どちらを行ってもよいことは、一般的な技術常識を考え
れば当然である。

【０１２２】ここで、カウンタ部２３１ａ’に設定され
たカウンタ値Ｎ＝８のときについて考える。このとき、
部分相関部１１３ａ及び部分相関部１１３ｂで行われる
動作、及び、各部構成要素における各信号は、図７及び
図８を参照して説明したものと同様である。

【０１２３】既に行った説明を参照すれば、部分相関部
１１３ａにおいて、符号生成部１１７ａは、図７に示し
たようなｎ＝１〜８の８ビット分の受信信号Ｄに対し
て、同図に示したｎ＝１〜８の８ビット分の拡散符号Ｐ
_N１を生成する。そして、部分相関部１１３ａでは、図
８を参照して説明したものと同様の部分相関計算が行わ
れる。この結果、算出される相関値Ｂ１（８）＝−２．
２である。

【０１２４】一方、部分相関部１１３ｂにおいて、符号
生成部１１７ｂは、図７に示したｎ＝１〜８の８ビット
分の拡散符号Ｐ_N２を生成し、同図に示した８ビット分
の受信信号Ｄについて、部分相関部１１３ａと同様の手
順によって部分相関計算を行う。この結果、算出される
相関値Ｂ２（８）＝６．６である。

【０１２５】カウンタ部２３１ａ’は、ｎ＝１からｎ＝
８までのカウントを行った時点で、コンパレータ２３３
ａ’に、信号Ｊａ’を出力する。コンパレータ２３３
ａ’は、信号Ｊａ’を受信すると同時に、相関値格納部
１１９ａ及び相関値格納部１１９ｂから、相関値Ｂ１
（８）と相関値Ｂ２（８）を読み込んでくる。

【０１２６】続いて、コンパレータ２３３ａ’は、相関
値Ｂ１（８）と相関値Ｂ２（８）を比較する。相関値Ｂ
２（８）＝６．６＞相関値Ｂ１（８）＝−２．２であ
る。よって、コンパレータ２３３ａ’は、部分相関部１
１３ｂについて相関値Ｂ２を算出させることを判断す
る。その一方、部分相関部１１３ａにおける相関値Ｂ１
の算出は、不要である旨の判断がコンパレータ２３３
ａ’によって行われる。この結果、コンパレータ２３３
ａ’は、ＡＮＤゲート回路１２３ａに、比較結果として
クロック停止信号Ｈ１を出力する。

【０１２７】クロック停止信号Ｈ１を受信したＡＮＤゲ
ート回路１２３ａは、部分相関部１１３ａに対するクロ
ック信号Ｃの供給を停止する。この結果、部分相関部１
１３ａにおいて、クロック信号Ｃが供給される各部構成
要素の動作は、停止する。尚、この実施の形態におい
て、クロック停止信号Ｈ１は、”０”（即ちローレベ
ル）の値をとる信号であることが好ましい。

【０１２８】一方、コンパレータ２３３ａ’によって、
相関値Ｂ２を算出させると判断された部分相関部１１３
ｂは、相関値Ｂ２を算出する。算出された相関値Ｂ２
は、サーチャ回路１０７へ出力される。

【０１２９】ところで、上述した説明では、部分相関部
１１３ａに対して、相関値Ｂ１が算出不要である旨の判
断を行う例を記載した。しかし、この実施の形態では、
相関比較部２０３ａ’におけるコンパレータ２３３ａ’
は、例えば、部分相関部１１３ｂに対して相関値Ｂ２が
算出不要である旨の判断を行う場合もある。このような
場合は、図１１に示したように、コンパレータ２３３
ａ’から、ＡＮＤゲート回路１２３ｂへ信号Ｈ２が出力
される。

【０１３０】以上説明したこの実施の形態によれば、第
１の実施の形態と同様に、部分相関を計算する必要がな
い部分相関部の動作を、クロック信号Ｃの供給を早期の
段階で中断することによって、停止させる。この結果、
従来の同期捕捉回路と比較して、部分相関を計算する必
要のない回路における消費電力を少なくすることが可能
となる。尚、上述した「早期の段階」とは、図１１に示
したカウンタ部２３１ａ’において、設定されたカウン
タ値Ｎまでのカウントを終了する段階である。

【０１３１】ところで、この実施の形態における、サー
チャ回路１０７及び制御部１０９の構成及び動作は、図
３（Ａ）及び（Ｂ）を参照して説明したものと同様であ
る。即ち、図３（Ｂ）を参照して説明したように、制御
部１０９におけるＣＰＵ（もしくはＤＳＰ）３０５が、
図１０に示した回路１〜回路４の各符号生成部１１７ａ
〜１１７ｂへ、拡散符号Ｐ_N１〜Ｐ_N４の生成のタイミン
グを変化させる旨の信号Ｇ１〜Ｇ４を出力する。

【０１３２】尚、第１の実施の形態によれば、図１に示
したように各回路１〜４には、比較部１２１ａ〜１２１
ｄが設けられている。そして、既に説明したように、比
較部１２１ａ〜１２１ｄへの第２閾値ｆの設定は、制御
部１０９において、ＲＡＭ３０７に格納されているプロ
グラムに従って、ＣＰＵ（もしくはＤＳＰ）３０５によ
っておこなわれる。一方、図１０に示した構成を有する
同期捕捉回路２０１によれば、上述した第２閾値ｆのよ
うな閾値の設定は不要である。よって、各回路１〜４
へ、閾値を設定するためのＣＰＵやＤＳＰなどのプロセ
ッサのプログラムが不要になるという利点がある。

【０１３３】ところで、各相関比較部２０３ａ’及び２
０３ｂ’へのカウンタ値Ｎの設定は、図９を参照して既
に説明したものと同様の手順により、ＣＰＵ（もしくは
ＤＳＰ）３０５によって行われる。そして、第１の実施
の形態と同様、この実施の形態においても、受信状況が
良好な場合、カウンタ値Ｎは小さな値が設定されるよう
にすることが好ましい。このようにして、各相関比較部
２０３ａ’及び２０３ｂ’におけるカウンタ値Ｎを、受
信信号の受信状況によって変化させることによって、受
信状況にあわせた更なる消費電力の低減を図ることがで
きる。

【０１３４】尚、図１０に示した同期捕捉回路２０１で
は、回路１〜回路４の４回路によって部分相関計算を行
う例を説明した。しかし、この実施の形態によれば、部
分相関計算を行う回路は４回路に限定されず、任意の数
の回路を設けることができる。このように、部分相関計
算を行う回路を増やすことによって、同期捕捉を効率良
く行うことができる。

【０１３５】また、回路１〜回路４の４回路のうち、回
路１と回路２の２回路に対してひとつの相関比較部２０
３ａ’、回路３と回路４の２回路に対してひとつの相関
比較部２０３ｂ’を設ける例について説明した。しか
し、例えば、回路１〜回路４の４回路に対して、ひとつ
の相関比較部を設ける構成も可能である。よって、この
実施の形態による相関比較部の構成は、図１０に示した
ものに限られるものではない。

【０１３６】［変形例］以上説明した第１の実施の形態
及び第２の実施の形態において、図１及び図１０に示し
たように、同期捕捉回路１０１及び同期捕捉回路２０１
では、クロック信号供給部１２３ａ〜１２３ｄとして、
ＡＮＤゲート回路を用いることを想定した。しかし、図
１及び図１０に示したクロック信号供給部１２３ａ〜１
２３ｄとしては、従来公知の電源回路を用いて構成する
ことも可能である。この場合、図１及び図１０におい
て、同期捕捉回路１０１及び２０１で行われる動作は、
既に説明したものと同様である。よって、従来公知の電
源回路をクロック信号供給部１２３ａ〜１２３ｄとして
用いた場合、クロック停止信号Ｈ１〜Ｈ４が入力される
と、各部構成要素へのクロック信号Ｃの供給は停止され
る。この場合、クロック停止信号Ｈ１〜Ｈ４は、”０”
（即ち、ローレベル）の値をとる信号であることが望ま
しい。

【０１３７】クロック信号供給部１２３ａ〜１２３ｄと
してＡＮＤゲート回路を用いた場合は、クロック信号Ｃ
の供給を停止しても、各部構成要素には、リーク電流が
流れていた。一方、クロック信号供給部１２３ａ〜１２
３ｄとして従来公知の電源回路を用いると、クロック信
号Ｃの供給を停止後における、上述したようなリーク電
流も抑えることができる。

【０１３８】ところで、第１及び第２の実施の形態に関
する以上の説明は、入力される受信信号Ｄ、及び、生成
される拡散符号Ｐ_N等について、図４〜図８を参照して
行った。しかし、これらの信号は、図４〜図８に示した
ものに限られるものではない。

【０１３９】

【発明の効果】以上、第１発明の同期捕捉回路によれ
ば、部分相関を計算する必要がない部分相関部、及び、
この部分相関部に対応する比較部の動作を、クロック信
号の供給を早期の段階で中断することによって、停止さ
せる。この結果、従来の同期捕捉回路と比較して、部分
相関を計算する必要のない回路における消費電力を少な
くすることが可能となる。尚、受信信号の受信状況に応
じて、制御部が比較部に対してカウンタ値を設定する。
このようにカウンタ値を設定することによって、受信信
号の受信状況が良好なときは、同期捕捉回路における消
費電力を更に低減させることができる。

【０１４０】また、第２発明の同期捕捉回路においても
第１発明と同様に、消費電力の低減が可能となる。ま
た、第２発明の同期捕捉回路によれば、閾値格納部にお
ける閾値を設定するためのＣＰＵやＤＳＰなどのプロセ
ッサのプログラムが不要になるという利点がある。ま
た、第２発明においても第１発明と同様に、受信信号の
受信状況に応じて、制御部が相関比較部に対してカウン
タ値を設定する。この結果、第１発明と同様にして、受
信状況にあわせた更なる消費電力の低減を図ることがで
きる。

【図面の簡単な説明】

【図１】第１の実施の形態の同期捕捉回路の構成例を説
明するための図である。

【図２】（Ａ）は、第１の実施の形態における部分相関
部の構成及び動作を説明するための図であり、（Ｂ）
は、第１の実施の形態における比較部の構成及び動作を
説明するための図である。

【図３】（Ａ）は、サーチャ回路の構成及び動作を説明
するための図であり、（Ｂ）は、制御部の構成及び動作
を説明するための図である。

【図４】拡散符号Ｐ_Nによって拡散された受信信号Ｄの
一例を示す図である。

【図５】拡散符号Ｐ_Nによって拡散された、実際に受信
する受信信号Ｄの一例を示す図である。

【図６】同期捕捉回路における符号生成のタイミングを
説明するための図である。

【図７】符号生成部によって生成される拡散符号の例を
示す図である。

【図８】（Ａ）は、乗積部の動作を説明するための図で
あり、（Ｂ）は、加算部の動作を説明するための図であ
る。

【図９】ＣＰＵもしくはＤＳＰによる、第１閾値Ｆの設
定に関する説明図である。

【図１０】第２の実施の形態の同期捕捉回路の構成例を
説明するための図である。

【図１１】第２の実施の形態の相関比較部の構成例を説
明するための図である。

【図１２】（Ａ）は、従来の同期捕捉回路の構成を説明
するための図であり、（Ｂ）は従来の部分相関部の構成
を説明するための図である。

【符号の説明】

１０、１０１、２０１：同期捕捉回路 １３ａ、１３ｂ、１３ｃ、１３ｄ、１１３ａ、１１３
ｂ、１１３ｃ、１１３ｄ：部分相関部（相関器） １５ａ（１５ｂ、１５ｃ、１５ｄ）：相関計算部 １０３：アンテナ部 １０５；無線部 １０７：サーチャ回路 １０９：制御部 １１１：クロック信号生成部 １１７ｚ（ｚ＝ａ、ｂ、ｃ、ｄ）：符号生成部 １１９ａ、１１９ｚ（ｚ＝ａ、ｂ、ｃ、ｄ）：相関値格
納部 １２１ａ、１２１ｂ、１２１ｃ、１２１ｄ：比較部 １２３ａ、１２３ｂ、１２３ｃ、１２３ｄ：クロック制
御部（クロック信号供給部（ＡＮＤゲート回路）） １２５ｚ（ｚ＝ａ、ｂ、ｃ、ｄ）：乗積部 １２７ｚ（ｚ＝ａ、ｂ、ｃ、ｄ）：遅延部 １２９ｚ（ｚ＝ａ、ｂ、ｃ、ｄ）：加算部 １３１ｚ（ｚ＝ａ、ｂ、ｃ、ｄ）、２３１ａ’：カウン
タ部 １３３ｚ（ｚ＝ａ、ｂ、ｃ、ｄ）、２３３ａ’：コンパ
レータ １３５ｚ（ｚ＝ａ、ｂ、ｃ、ｄ）：第２閾値格納部 ２０３ａ’、２０３ｂ’：相関比較部 ３０１：相関値比較部 ３０３：第１閾値格納部 ３０５：ＣＰＵもしくはＤＳＰ ３０７：ＲＡＭ ６０１：符号生成部１１７ａにおけるタイミング ６０３：符号生成部１１７ｂにおけるタイミング ６０５：符号生成部１１７ｃにおけるタイミング ６０７：符号生成部１１７ｄにおけるタイミング ９０１：Ａ／Ｄ変換器 ９０３：受信フィルター ９０５：ＡＧＣ増幅器 ９０７：ＬＮＡ増幅器

Claims (7)

【特許請求の範囲】
1. 【請求項１】 符号拡散された受信信号と、符号生成部
   が生成する逆拡散用の拡散符号との間で部分相関計算を
   行い、該部分相関計算によって算出された相関値を相関
   値格納部に格納する部分相関部が、複数設けられた同期
   捕捉回路であって、 閾値格納部に格納された閾値を用いて、前記相関値が前
   記部分相関計算の早期の段階で算出不要であることを判
   断する比較部と、 前記比較部及び前記部分相関部に対して、クロック信号
   の供給を行うクロック信号供給部とを、前記複数の部分
   相関部のそれぞれに対して具えており、 前記比較部は、前記判断を、 生成された前記拡散符号の符号長を、設定されたカウン
   タ値までカウントしたとき、前記相関値格納部から前記
   相関値を読み込み、該読み込まれた前記相関値と前記閾
   値とを比較することにより行い、 前記クロック信号供給部は、前記読み込まれた相関値が
   算出不要であると判断された場合は、クロック停止信号
   を前記比較部から受信し、該比較部及び前記部分相関部
   に対するクロック信号の供給を停止することを特徴とす
   る同期捕捉回路。
2. 【請求項２】 符号拡散された受信信号と、符号生成部
   が生成する逆拡散用の拡散符号との間で部分相関計算を
   行い、該部分相関計算によって算出された相関値を相関
   値格納部に格納する部分相関部が、複数設けられた同期
   捕捉回路であって、 前記部分相関部に対してクロック信号の供給を行うクロ
   ック信号供給部を、前記複数の部分相関部のそれぞれに
   対して具えるとともに、 前記複数の部分相関部のうち、任意の数の前記部分相関
   部に対して、ひとつの相関比較部を具えており、 前記相関比較部は、 前記任意の数の部分相関部において生成された前記拡散
   符号の符号長を、設定されたカウンタ値までカウントし
   たとき、それぞれの前記相関値格納部から前記相関値を
   読み込み、 該読み込まれた複数の相関値をそれぞれ比較することに
   より、算出不要である相関値を検出し、 該算出不要である相関値を算出している前記部分相関部
   に対する前記クロック信号の供給を停止するために、該
   部分相関部に対して設けられている前記クロック信号供
   給部にクロック停止信号を送信することを特徴とする同
   期捕捉回路。
3. 【請求項３】 請求項１または２に記載の同期捕捉回路
   において、 前記カウンタ値は、前記受信信号の受信状況に応じて、
   制御部によって設定されることを特徴とする同期捕捉回
   路。
4. 【請求項４】 請求項１〜３のいずれか一項に記載の同
   期補足回路において、前記クロック信号供給部を、電源
   回路によって構成することを特徴とする同期捕捉回路。
5. 【請求項５】 符号拡散された受信信号と生成した信号
   との相関を行う相関器を有する同期捕捉回路において、 前記相関の結果と予め設定された値とを比較する比較部
   と、 前記比較部から出力された比較結果に基づいて、前記相
   関器及び前記比較部へのクロックの供給を中止するクロ
   ック制御部とを有することを特徴とする同期捕捉回路。
6. 【請求項６】 前記相関器、前記比較部及び前記クロッ
   ク制御部を複数有することを特徴とする請求項５に記載
   の同期捕捉回路。
7. 【請求項７】 符号拡散された受信信号と生成した信号
   との相関を行う相関器を、複数個有する同期捕捉回路に
   おいて、 複数の前記相関の結果をそれぞれ比較する相関比較部
   と、 前記相関比較部から出力された比較結果に基づいて、前
   記相関器へのクロックの供給を中止するクロック制御部
   とを有することを特徴とする同期捕捉回路。