JPH11112384A - 疑似雑音符号の同期捕捉装置及び受信装置 - Google Patents
疑似雑音符号の同期捕捉装置及び受信装置Info
- Publication number
- JPH11112384A JPH11112384A JP26753997A JP26753997A JPH11112384A JP H11112384 A JPH11112384 A JP H11112384A JP 26753997 A JP26753997 A JP 26753997A JP 26753997 A JP26753997 A JP 26753997A JP H11112384 A JPH11112384 A JP H11112384A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- code
- noise code
- noise
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】本発明は、簡易な構成で送信側で用いられた疑
似雑音符号の位相を短時間で検出するようにする。 【解決手段】本発明は、送信側から送信された第１の疑
似雑音符号と同一ビツト系列パターンの符号系列で、か
つそれぞれ位相の異なる複数の第２の疑似雑音符号を同
時に発生する疑似雑音符号発生手段と、受信した第１の
疑似雑音符号と複数の第２の疑似雑音符号との相関値を
それぞれ並列的に算出する相関算出手段と、当該相関値
の信号レベルに基づいて第１の疑似雑音符号の位相と同
期した第２の疑似雑音符号を検出する位相検出手段とを
設けるようにする。
似雑音符号の位相を短時間で検出するようにする。 【解決手段】本発明は、送信側から送信された第１の疑
似雑音符号と同一ビツト系列パターンの符号系列で、か
つそれぞれ位相の異なる複数の第２の疑似雑音符号を同
時に発生する疑似雑音符号発生手段と、受信した第１の
疑似雑音符号と複数の第２の疑似雑音符号との相関値を
それぞれ並列的に算出する相関算出手段と、当該相関値
の信号レベルに基づいて第１の疑似雑音符号の位相と同
期した第２の疑似雑音符号を検出する位相検出手段とを
設けるようにする。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図９） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）ＣＤＭＡ方式の概要 （２）受信装置の構成（図１） （３）第１の実施の形態 （３−１）同期捕捉装置の構成（図２） （３−２）ＰＮ符号発生部の構成（図３〜図５） （３−３）動作及び効果 （４）第２の実施の形態 （４−１）同期捕捉装置の構成（図６及び図７） （４−２）ＰＮ符号発生部の構成（図８） （４−３）動作及び効果 （５）他の実施の形態 発明の効果
【０００３】
【発明の属する技術分野】本発明は疑似雑音符号の同期
捕捉装置及び受信装置に関し、例えばＣＤＭＡ（Code D
ivision Multiple Access : 符号分割多重）方式のセル
ラー電話システム（以下、これをＣＤＭＡセルラーと呼
ぶ）の受信装置に設けられる疑似雑音符号（以下、これ
をＰＮ符号：Pseudo random Noise sequence code と呼
ぶ）の同期捕捉装置に適用して好適なものである。
捕捉装置及び受信装置に関し、例えばＣＤＭＡ（Code D
ivision Multiple Access : 符号分割多重）方式のセル
ラー電話システム（以下、これをＣＤＭＡセルラーと呼
ぶ）の受信装置に設けられる疑似雑音符号（以下、これ
をＰＮ符号：Pseudo random Noise sequence code と呼
ぶ）の同期捕捉装置に適用して好適なものである。
【０００４】
【従来の技術】従来、ＣＤＭＡセルラーにおいてはビツ
ト係列パターン及び位相の異なる独立なＰＮ符号を拡散
符号として用いることにより送信信号の搬送波をスペク
トラム拡散し、通信容量を大きくして多元接続を可能に
している。
ト係列パターン及び位相の異なる独立なＰＮ符号を拡散
符号として用いることにより送信信号の搬送波をスペク
トラム拡散し、通信容量を大きくして多元接続を可能に
している。
【０００５】このＣＤＭＡセルラーでは、送信側（例え
ば基地局）において送信時に送信データによつて搬送波
を一次変調（例えばＱＰＳＫ（Quadrature Phase Shift
Keying ）変調）し、この一次変調された搬送波に対し
てＰＮ符号を乗算することにより２次変調して搬送波の
周波数スペクトラムを拡散して送信する。
ば基地局）において送信時に送信データによつて搬送波
を一次変調（例えばＱＰＳＫ（Quadrature Phase Shift
Keying ）変調）し、この一次変調された搬送波に対し
てＰＮ符号を乗算することにより２次変調して搬送波の
周波数スペクトラムを拡散して送信する。
【０００６】受信側（例えば移動局）では、受信信号に
対して送信側で用いられたものと同一ビツト係列パター
ンのＰＮ符号でかつ位相の一致したものを乗算すること
により逆拡散を行つて一次変調出力を得、当該一次変調
出力を復調することにより受信データを復元するように
なされている。
対して送信側で用いられたものと同一ビツト係列パター
ンのＰＮ符号でかつ位相の一致したものを乗算すること
により逆拡散を行つて一次変調出力を得、当該一次変調
出力を復調することにより受信データを復元するように
なされている。
【０００７】すなわち、受信側では送信側で乗算したＰ
Ｎ符号と同一ビツト係列パターンのＰＮ符号を発生する
ＰＮ符号発生部を有し、当該ＰＮ符号発生部によつて送
信側と同一ビツト係列パターン及び同一位相のＰＮ符号
を発生して受信信号に乗算するようになされている。
Ｎ符号と同一ビツト係列パターンのＰＮ符号を発生する
ＰＮ符号発生部を有し、当該ＰＮ符号発生部によつて送
信側と同一ビツト係列パターン及び同一位相のＰＮ符号
を発生して受信信号に乗算するようになされている。
【０００８】ところで、受信側においては電源投入時に
送信側から送られてくる送信信号を受信した際に、送信
側で乗算されたＰＮ符号の位相が分からない。従つて受
信側では、同期捕捉装置によつて送信側で用いられたＰ
Ｎ符号の位相と受信側のＰＮ符号発生部によつて発生す
るＰＮ符号の位相とを同期させる必要がある。このよう
な同期捕捉装置について次に説明する。
送信側から送られてくる送信信号を受信した際に、送信
側で乗算されたＰＮ符号の位相が分からない。従つて受
信側では、同期捕捉装置によつて送信側で用いられたＰ
Ｎ符号の位相と受信側のＰＮ符号発生部によつて発生す
るＰＮ符号の位相とを同期させる必要がある。このよう
な同期捕捉装置について次に説明する。
【０００９】図９に示すように、１は全体として従来の
同期捕捉装置を示し、アンテナ（図示せず）を介して受
信した受信信号に当該受信信号の搬送波と同一周波数の
復調用搬送波を乗算することにより不要高周波成分を除
去してベースバンド信号を取出し、そのベースバンド信
号をアナログ／デイジタル変換することにより得られた
受信データＤ１を乗算器２に入力する。ここで受信デー
タＤ１は送信側においてスペクトル拡散されたＰＮ符号
データである。
同期捕捉装置を示し、アンテナ（図示せず）を介して受
信した受信信号に当該受信信号の搬送波と同一周波数の
復調用搬送波を乗算することにより不要高周波成分を除
去してベースバンド信号を取出し、そのベースバンド信
号をアナログ／デイジタル変換することにより得られた
受信データＤ１を乗算器２に入力する。ここで受信デー
タＤ１は送信側においてスペクトル拡散されたＰＮ符号
データである。
【００１０】ＰＮ符号発生部３はコントローラ４の制御
に基づいて送信側と同一ビツト係列パターンの符号系列
でなるＰＮ符号を発生すると共に、ＰＮ符号の位相を動
かしてそれぞれ位相の異なるＰＮ符号Ｄ２を順次乗算器
２に出力する。乗算器２はＰＮ符号発生部３から供給さ
れるＰＮ符号Ｄ２の各ビツトと、対応する受信データＤ
１の各ビツトとをそれぞれ乗算し、その乗算結果Ｄ３を
加算器５に送出する。
に基づいて送信側と同一ビツト係列パターンの符号系列
でなるＰＮ符号を発生すると共に、ＰＮ符号の位相を動
かしてそれぞれ位相の異なるＰＮ符号Ｄ２を順次乗算器
２に出力する。乗算器２はＰＮ符号発生部３から供給さ
れるＰＮ符号Ｄ２の各ビツトと、対応する受信データＤ
１の各ビツトとをそれぞれ乗算し、その乗算結果Ｄ３を
加算器５に送出する。
【００１１】このとき受信データＤ１の位相とＰＮ符号
発生部３から供給されるＰＮ符号Ｄ２の位相とが一致す
ると、逆拡散が成立して乗算結果Ｄ３の信号レベルが大
きくなる。従つて受信データＤ１の位相とＰＮ符号発生
部３から供給されるＰＮ符号Ｄ２の位相とが一致しない
限り、乗算結果Ｄ３の信号レベルが大きくなることはな
い。
発生部３から供給されるＰＮ符号Ｄ２の位相とが一致す
ると、逆拡散が成立して乗算結果Ｄ３の信号レベルが大
きくなる。従つて受信データＤ１の位相とＰＮ符号発生
部３から供給されるＰＮ符号Ｄ２の位相とが一致しない
限り、乗算結果Ｄ３の信号レベルが大きくなることはな
い。
【００１２】加算器５は加算値保持回路６によつて保持
された１つ前までの累積加算出力Ｄ４が供給され、当該
累積加算出力Ｄ４を乗算結果Ｄ３に加算して順次加算値
保持回路６に送出する。このようにして加算値保持回路
６はＰＮ符号Ｄ２の一周期分の乗算結果Ｄ３を全て累積
加算することにより算出した累積加算結果Ｄ５をコント
ローラ４の制御によつてメモリ７に送出すると共に、次
の累積加算結果を算出するために今まで保持していた累
積加算データをクリアする。メモリ７はこうして送られ
てくる一周期分の累積加算結果Ｄ５を相関値として順次
格納する。
された１つ前までの累積加算出力Ｄ４が供給され、当該
累積加算出力Ｄ４を乗算結果Ｄ３に加算して順次加算値
保持回路６に送出する。このようにして加算値保持回路
６はＰＮ符号Ｄ２の一周期分の乗算結果Ｄ３を全て累積
加算することにより算出した累積加算結果Ｄ５をコント
ローラ４の制御によつてメモリ７に送出すると共に、次
の累積加算結果を算出するために今まで保持していた累
積加算データをクリアする。メモリ７はこうして送られ
てくる一周期分の累積加算結果Ｄ５を相関値として順次
格納する。
【００１３】このように同期捕捉装置１は、位相の異な
る複数のＰＮ符号Ｄ２毎に受信データＤ１との相関値を
算出してメモリ７に順次格納する。コントローラ４は、
メモリ７に記憶した累積加算出力Ｄ４の相関値が所定の
基準値を越えた場合に、その相関値が得られたときのＰ
Ｎ符号の位相を、送信側において用いられたＰＮ符号の
位相としたものとして、その位相情報Ｓ１０を検出す
る。
る複数のＰＮ符号Ｄ２毎に受信データＤ１との相関値を
算出してメモリ７に順次格納する。コントローラ４は、
メモリ７に記憶した累積加算出力Ｄ４の相関値が所定の
基準値を越えた場合に、その相関値が得られたときのＰ
Ｎ符号の位相を、送信側において用いられたＰＮ符号の
位相としたものとして、その位相情報Ｓ１０を検出す
る。
【００１４】これにより、受信側では同期捕捉装置１に
よつて検出した送信側のＰＮ符号の位相情報Ｓ１０を後
段の復調部に供給し、当該復調部におけるＰＮ符号発生
器によつて送信側と同期した位相のＰＮ符号を用いて逆
拡散することにより受信信号を復調し得るようになされ
ている。
よつて検出した送信側のＰＮ符号の位相情報Ｓ１０を後
段の復調部に供給し、当該復調部におけるＰＮ符号発生
器によつて送信側と同期した位相のＰＮ符号を用いて逆
拡散することにより受信信号を復調し得るようになされ
ている。
【００１５】
【発明が解決しようとする課題】ところでかかる構成の
同期捕捉装置においては、送信側で乗算したＰＮ符号の
位相と同期をとるために、ＰＮ符号発生部３から発生し
た複数のＰＮ符号Ｄ２と受信データＤ１との相関値を順
次算出し、当該相関値が所定の基準値を越えるまで相関
値を算出し続ける必要がある。
同期捕捉装置においては、送信側で乗算したＰＮ符号の
位相と同期をとるために、ＰＮ符号発生部３から発生し
た複数のＰＮ符号Ｄ２と受信データＤ１との相関値を順
次算出し、当該相関値が所定の基準値を越えるまで相関
値を算出し続ける必要がある。
【００１６】このため同期捕捉装置では、特に受信機の
電源投入時において初めて同期獲得する場合に、相関値
が所定の基準値を越えるまで各位相毎のＰＮ符号Ｄ２と
受信データＤ１との相関値を順次算出しなければなら
ず、同期獲得に多大な時間を要するという問題があつ
た。
電源投入時において初めて同期獲得する場合に、相関値
が所定の基準値を越えるまで各位相毎のＰＮ符号Ｄ２と
受信データＤ１との相関値を順次算出しなければなら
ず、同期獲得に多大な時間を要するという問題があつ
た。
【００１７】また受信装置としては、内部の同期捕捉装
置における同期獲得までの処理に時間がかかると、電源
投入時から通話可能な状態になるまでの待ち時間が長く
なると共に同期獲得するまでに無駄な電力消費が生じる
という問題があつた。
置における同期獲得までの処理に時間がかかると、電源
投入時から通話可能な状態になるまでの待ち時間が長く
なると共に同期獲得するまでに無駄な電力消費が生じる
という問題があつた。
【００１８】本発明は以上の点を考慮してなされたもの
で、簡易な構成で疑似雑音符号の位相を短時間で検出し
得る疑似雑音符号の同期捕捉装置及び受信装置を提案し
ようとするものである。
で、簡易な構成で疑似雑音符号の位相を短時間で検出し
得る疑似雑音符号の同期捕捉装置及び受信装置を提案し
ようとするものである。
【００１９】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、送信側から送信された第１の疑似
雑音符号と同一ビツト系列パターンの符号系列で、かつ
それぞれ位相の異なる複数の第２の疑似雑音符号を同時
に発生する疑似雑音符号発生手段と、受信した第１の疑
似雑音符号と複数の第２の疑似雑音符号との相関値をそ
れぞれ並列的に算出する相関算出手段と、当該相関値の
信号レベルに基づいて第１の疑似雑音符号の位相と同期
した第２の疑似雑音符号を検出する位相検出手段とを設
けることにより、第１の疑似雑音符号の位相を検出する
ための相関値を並列的に算出する分だけ相関値の算出時
間を短縮することができる。
め本発明においては、送信側から送信された第１の疑似
雑音符号と同一ビツト系列パターンの符号系列で、かつ
それぞれ位相の異なる複数の第２の疑似雑音符号を同時
に発生する疑似雑音符号発生手段と、受信した第１の疑
似雑音符号と複数の第２の疑似雑音符号との相関値をそ
れぞれ並列的に算出する相関算出手段と、当該相関値の
信号レベルに基づいて第１の疑似雑音符号の位相と同期
した第２の疑似雑音符号を検出する位相検出手段とを設
けることにより、第１の疑似雑音符号の位相を検出する
ための相関値を並列的に算出する分だけ相関値の算出時
間を短縮することができる。
【００２０】送信側から送信された第１の疑似雑音符号
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、受信した第１の疑似雑音符
号と複数の第２の疑似雑音符号とをそれぞれの位相ごと
に並列的に乗算処理する複数の乗算手段と、当該複数の
乗算手段による乗算結果をそれぞれの位相ごとに順次累
積加算し、第１の疑似雑音符号と複数の第２の疑似雑音
符号との一周期分までの累積加算結果をそれぞれ算出す
る複数の加算手段と、当該累積加算結果を相関値として
複数記憶する記憶手段と、複数の相関値のうち所定の基
準値を越えた相関値に対応する第２の疑似雑音符号の位
相を、第１の疑似雑音符号の位相として検出する位相検
出手段とを設けることにより、第１の疑似雑音符号の位
相を検出するための相関値を複数の乗算手段及び加算手
段によつて並列的に算出する分だけ相関値の算出時間を
短縮することができる。
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、受信した第１の疑似雑音符
号と複数の第２の疑似雑音符号とをそれぞれの位相ごと
に並列的に乗算処理する複数の乗算手段と、当該複数の
乗算手段による乗算結果をそれぞれの位相ごとに順次累
積加算し、第１の疑似雑音符号と複数の第２の疑似雑音
符号との一周期分までの累積加算結果をそれぞれ算出す
る複数の加算手段と、当該累積加算結果を相関値として
複数記憶する記憶手段と、複数の相関値のうち所定の基
準値を越えた相関値に対応する第２の疑似雑音符号の位
相を、第１の疑似雑音符号の位相として検出する位相検
出手段とを設けることにより、第１の疑似雑音符号の位
相を検出するための相関値を複数の乗算手段及び加算手
段によつて並列的に算出する分だけ相関値の算出時間を
短縮することができる。
【００２１】送信側から送信された第１の疑似雑音符号
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、受信した第１の疑似雑音符
号の１ビツトの期間内において複数の第２の疑似雑音符
号を順次選択して出力するセレクタ手段と、第１の疑似
雑音符号とセレクタ手段から供給される複数の第２の疑
似雑音符号とを１ビツトずつ順次乗算処理する乗算手段
と、当該乗算手段による乗算結果を第２の疑似雑音符号
の各位相ごとに順次累積加算し、第１の疑似雑音符号と
複数の第２の疑似雑音符号との一周期分までの累積加算
結果をそれぞれ算出する加算手段と、累積加算結果を各
位相ごとの相関値として複数記憶する記憶手段と、複数
の相関値のうち所定の基準値を越えた相関値に対応する
第２の疑似雑音符号の位相を、第１の疑似雑音符号の位
相として検出する位相検出手段とを設けることにより、
第１の疑似雑音符号の１ビツトの期間内において第１の
疑似雑音符号と複数の第２の疑似雑音符号との乗算及び
累積加算処理をそれぞれ行うことができるため、相関値
を１組の乗算手段及び加算手段によつて見掛け上並列的
に算出することができ、この結果、相関値の算出時間を
短縮することができると共に回路構成を簡素化できる。
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、受信した第１の疑似雑音符
号の１ビツトの期間内において複数の第２の疑似雑音符
号を順次選択して出力するセレクタ手段と、第１の疑似
雑音符号とセレクタ手段から供給される複数の第２の疑
似雑音符号とを１ビツトずつ順次乗算処理する乗算手段
と、当該乗算手段による乗算結果を第２の疑似雑音符号
の各位相ごとに順次累積加算し、第１の疑似雑音符号と
複数の第２の疑似雑音符号との一周期分までの累積加算
結果をそれぞれ算出する加算手段と、累積加算結果を各
位相ごとの相関値として複数記憶する記憶手段と、複数
の相関値のうち所定の基準値を越えた相関値に対応する
第２の疑似雑音符号の位相を、第１の疑似雑音符号の位
相として検出する位相検出手段とを設けることにより、
第１の疑似雑音符号の１ビツトの期間内において第１の
疑似雑音符号と複数の第２の疑似雑音符号との乗算及び
累積加算処理をそれぞれ行うことができるため、相関値
を１組の乗算手段及び加算手段によつて見掛け上並列的
に算出することができ、この結果、相関値の算出時間を
短縮することができると共に回路構成を簡素化できる。
【００２２】第１の疑似雑音符号によつて拡散された送
信データを受信して受信データを得る受信手段と、受信
データに含まれる第１の疑似雑音符号と同一ビツト系列
パターンの符号系列で、かつそれぞれ位相の異なる複数
の第２の疑似雑音符号を同時に発生する疑似雑音符号発
生手段と、第１の疑似雑音符号と複数の第２の疑似雑音
符号との相関値をそれぞれ並列的に算出する相関算出手
段と、相関値の信号レベルに基づいて第１の疑似雑音符
号の位相と同期した第２の疑似雑音符号を検出する位相
検出手段と、当該位相検出手段によつて検出した第２の
疑似雑音符号に基づいて受信データを逆拡散することに
より復調する復調手段とを設けることにより、第１の疑
似雑音符号の位相を検出するための相関値を並列的に算
出する分だけ相関値の算出時間を短縮でき、この結果電
源投入時から通話可能な状態になるまでの待ち時間を短
縮することができる。
信データを受信して受信データを得る受信手段と、受信
データに含まれる第１の疑似雑音符号と同一ビツト系列
パターンの符号系列で、かつそれぞれ位相の異なる複数
の第２の疑似雑音符号を同時に発生する疑似雑音符号発
生手段と、第１の疑似雑音符号と複数の第２の疑似雑音
符号との相関値をそれぞれ並列的に算出する相関算出手
段と、相関値の信号レベルに基づいて第１の疑似雑音符
号の位相と同期した第２の疑似雑音符号を検出する位相
検出手段と、当該位相検出手段によつて検出した第２の
疑似雑音符号に基づいて受信データを逆拡散することに
より復調する復調手段とを設けることにより、第１の疑
似雑音符号の位相を検出するための相関値を並列的に算
出する分だけ相関値の算出時間を短縮でき、この結果電
源投入時から通話可能な状態になるまでの待ち時間を短
縮することができる。
【００２３】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【００２４】（１）ＣＤＭＡ方式の概要 ＣＤＭＡセルラーにおいては、フオワードリンク（基地
局から移動局方向）チヤネルを、パイロツトチヤネル、
シンクチヤネル、ページングチヤネル、トラフイツクチ
ヤネルの４つのチヤネルによつて構成するようになされ
ている。
局から移動局方向）チヤネルを、パイロツトチヤネル、
シンクチヤネル、ページングチヤネル、トラフイツクチ
ヤネルの４つのチヤネルによつて構成するようになされ
ている。
【００２５】このうちパイロツトチヤネルはＰＮ符号の
みを繰り返し送信するチヤネルであり、受信側において
ＰＮ符号の同期獲得、維持及びクロツク再生に用いられ
ている。因みにこのパイロツトチヤネルでは通信データ
の送信は行われない。
みを繰り返し送信するチヤネルであり、受信側において
ＰＮ符号の同期獲得、維持及びクロツク再生に用いられ
ている。因みにこのパイロツトチヤネルでは通信データ
の送信は行われない。
【００２６】またシンクチヤネルは基地局と移動局との
間でシステムクロツクの時間的同期をとるために用いら
れるチヤネルであり、ページングチヤネルはハンドオフ
に必要な情報や着信時の端末呼び出し情報を送信するチ
ヤネルである。さらにトラフイツクチヤネルは音声情報
等の実際の通信データを送信するチヤネルである。
間でシステムクロツクの時間的同期をとるために用いら
れるチヤネルであり、ページングチヤネルはハンドオフ
に必要な情報や着信時の端末呼び出し情報を送信するチ
ヤネルである。さらにトラフイツクチヤネルは音声情報
等の実際の通信データを送信するチヤネルである。
【００２７】従つて実際のＣＤＭＡセルラーでは、ＰＮ
符号だけからなる送信信号が送信側からパイロツトチヤ
ネルを介して常時出力されており、受信側では電源投入
時にまずこのパイロツトチヤネルを介して送信信号を受
信し、受信した受信信号とＰＮ符号発生部において発生
した位相の異なる複数のＰＮ符号との相関値を算出する
ことにより送信側で用いられたＰＮ符号の位相を検出す
る。続いて受信側では、他のシンクチヤネルやページン
グチヤネル及びトラフイツクチヤネル等で受信した受信
信号に対して、送信側で用いられたＰＮ符号の位相と同
期したＰＮ符号を乗算することにより逆拡散を行つて復
調処理するようになされている。
符号だけからなる送信信号が送信側からパイロツトチヤ
ネルを介して常時出力されており、受信側では電源投入
時にまずこのパイロツトチヤネルを介して送信信号を受
信し、受信した受信信号とＰＮ符号発生部において発生
した位相の異なる複数のＰＮ符号との相関値を算出する
ことにより送信側で用いられたＰＮ符号の位相を検出す
る。続いて受信側では、他のシンクチヤネルやページン
グチヤネル及びトラフイツクチヤネル等で受信した受信
信号に対して、送信側で用いられたＰＮ符号の位相と同
期したＰＮ符号を乗算することにより逆拡散を行つて復
調処理するようになされている。
【００２８】（２）受信装置の構成 図１において、１０は全体としてＣＤＭＡセルラーにお
ける本発明の受信装置を示し、アンテナ１１を介して受
信したパイロツトチヤネルの受信信号Ｓ１を高周波回路
１２に入力する。高周波回路１２は受信信号Ｓ１に当該
受信信号Ｓ１の搬送波と同一周波数の復調用搬送波を乗
算することにより不要高周波成分を除去してベースバン
ド信号を取出し、そのベースバンド信号をアナログ／デ
イジタル変換することにより受信データＤ１０を得、こ
れを同期捕捉装置１３に送出する。ここで受信データＤ
１０は、スペクトラム拡散されたＰＮ符号データであ
る。
ける本発明の受信装置を示し、アンテナ１１を介して受
信したパイロツトチヤネルの受信信号Ｓ１を高周波回路
１２に入力する。高周波回路１２は受信信号Ｓ１に当該
受信信号Ｓ１の搬送波と同一周波数の復調用搬送波を乗
算することにより不要高周波成分を除去してベースバン
ド信号を取出し、そのベースバンド信号をアナログ／デ
イジタル変換することにより受信データＤ１０を得、こ
れを同期捕捉装置１３に送出する。ここで受信データＤ
１０は、スペクトラム拡散されたＰＮ符号データであ
る。
【００２９】同期捕捉装置１３は制御回路１５の制御に
基づいて受信データＤ１０の位相情報Ｓ１１を検出し、
当該位相情報Ｓ１１を制御回路１５に出力する。制御回
路１５はＣＰＵ（Central Processing Unit ）でなり、
位相情報Ｓ１１を復調回路１４に供給する。
基づいて受信データＤ１０の位相情報Ｓ１１を検出し、
当該位相情報Ｓ１１を制御回路１５に出力する。制御回
路１５はＣＰＵ（Central Processing Unit ）でなり、
位相情報Ｓ１１を復調回路１４に供給する。
【００３０】この後受信装置１０は、他の例えばトラフ
イツクチヤネルを介して受信した受信信号Ｓ１を高周波
回路１２によつて所定の信号処理を行い、得られた受信
データＤ１０を復調回路１４に送出する。復調回路１４
は、受信データＤ１０に対して制御回路１５から供給さ
れた位相情報Ｓ１１に基づいて内部のＰＮ符号発生器に
よつて送信側と位相の同期したＰＮ符号を発生し、当該
ＰＮ符号を用いて受信データＤ１０を逆拡散して復調処
理することにより、受信データＤ１０から音声情報Ｓ２
を復元して出力端子１６を介して後段のスピーカ（図示
せず）から音声を出力するようになされている。
イツクチヤネルを介して受信した受信信号Ｓ１を高周波
回路１２によつて所定の信号処理を行い、得られた受信
データＤ１０を復調回路１４に送出する。復調回路１４
は、受信データＤ１０に対して制御回路１５から供給さ
れた位相情報Ｓ１１に基づいて内部のＰＮ符号発生器に
よつて送信側と位相の同期したＰＮ符号を発生し、当該
ＰＮ符号を用いて受信データＤ１０を逆拡散して復調処
理することにより、受信データＤ１０から音声情報Ｓ２
を復元して出力端子１６を介して後段のスピーカ（図示
せず）から音声を出力するようになされている。
【００３１】（３）第１の実施の形態 （３−１）同期捕捉装置の構成 次に図２においては、本発明の同期捕捉装置１３の回路
構成を示し、受信データＤ１０を１ビツトずつ４つの乗
算器２１〜２４にそれぞれ入力する。ＰＮ符号発生部２
５は、マイクロコンピユータでなるコントローラ２６の
制御により送信側で用いられたＰＮ符号と同一ビツト系
列パターンの符号系列で、かつそれぞれの位相が異なる
４種類のＰＮ符号Ｄ２１〜Ｄ２４を同時に発生し、当該
ＰＮ符号Ｄ２１〜Ｄ２４を１ビツトずつ乗算器２１〜２
４にそれぞれ出力する。
構成を示し、受信データＤ１０を１ビツトずつ４つの乗
算器２１〜２４にそれぞれ入力する。ＰＮ符号発生部２
５は、マイクロコンピユータでなるコントローラ２６の
制御により送信側で用いられたＰＮ符号と同一ビツト系
列パターンの符号系列で、かつそれぞれの位相が異なる
４種類のＰＮ符号Ｄ２１〜Ｄ２４を同時に発生し、当該
ＰＮ符号Ｄ２１〜Ｄ２４を１ビツトずつ乗算器２１〜２
４にそれぞれ出力する。
【００３２】乗算器２１〜２４はそれぞれ与えられたＰ
Ｎ符号Ｄ２１〜Ｄ２４と受信データＤ１０とを１ビツト
ずつ並列的に乗算し、その乗算結果Ｄ３１〜Ｄ３４を加
算器２７〜３０にそれぞれ出力する。ここで乗算結果Ｄ
３１〜Ｄ３４は、受信データＤ１０とＰＮ符号Ｄ２１〜
Ｄ２４との位相が一致したときに信号レベルが大きくな
る。加算器２７〜３０は入力した乗算結果Ｄ３１〜Ｄ３
４と加算値保持回路３１〜３４からそれぞれ与えられる
１つ前の加算値出力とを加算し、その加算結果Ｄ３７〜
Ｄ４０を加算値保持回路３１〜３４にそれぞれ出力す
る。
Ｎ符号Ｄ２１〜Ｄ２４と受信データＤ１０とを１ビツト
ずつ並列的に乗算し、その乗算結果Ｄ３１〜Ｄ３４を加
算器２７〜３０にそれぞれ出力する。ここで乗算結果Ｄ
３１〜Ｄ３４は、受信データＤ１０とＰＮ符号Ｄ２１〜
Ｄ２４との位相が一致したときに信号レベルが大きくな
る。加算器２７〜３０は入力した乗算結果Ｄ３１〜Ｄ３
４と加算値保持回路３１〜３４からそれぞれ与えられる
１つ前の加算値出力とを加算し、その加算結果Ｄ３７〜
Ｄ４０を加算値保持回路３１〜３４にそれぞれ出力す
る。
【００３３】加算値保持回路３１〜３４はコントローラ
２６によつて制御され、加算器２７〜３０によつてＰＮ
符号Ｄ２１〜Ｄ２４の一周期分の乗算結果が全て累積加
算されると、当該累積加算結果Ｄ４１〜Ｄ４４を受信デ
ータＤ１０とＰＮ符号Ｄ２１〜Ｄ２４とのそれぞれの相
関値としてメモリ３５に格納すると共に今まで保持して
いた累積加算データをクリアする。
２６によつて制御され、加算器２７〜３０によつてＰＮ
符号Ｄ２１〜Ｄ２４の一周期分の乗算結果が全て累積加
算されると、当該累積加算結果Ｄ４１〜Ｄ４４を受信デ
ータＤ１０とＰＮ符号Ｄ２１〜Ｄ２４とのそれぞれの相
関値としてメモリ３５に格納すると共に今まで保持して
いた累積加算データをクリアする。
【００３４】コントローラ２６は、メモリ３５にそれぞ
れ格納された各位相毎の相関値のうち所定の基準値を越
える相関値を検出すると、当該相関値に対応するＰＮ符
号の位相情報Ｓ１１を送信側において用いられたＰＮ符
号の位相と判断してこれを後段の制御回路１１に出力す
る。ところで、ＰＮ符号Ｄ２１〜Ｄ２４は４次（一周期
が１５（２4 −１）ビツト）のＭ系列符号であるものと
して次にＰＮ符号発生部の詳細な構成を説明する。
れ格納された各位相毎の相関値のうち所定の基準値を越
える相関値を検出すると、当該相関値に対応するＰＮ符
号の位相情報Ｓ１１を送信側において用いられたＰＮ符
号の位相と判断してこれを後段の制御回路１１に出力す
る。ところで、ＰＮ符号Ｄ２１〜Ｄ２４は４次（一周期
が１５（２4 −１）ビツト）のＭ系列符号であるものと
して次にＰＮ符号発生部の詳細な構成を説明する。
【００３５】（３−２）ＰＮ符号発生部の構成 図３に示すようにＰＮ符号発生部２５は、ＰＮ符号発生
器５１と４つのオフセツト発生器５２〜５５とから構成
されている。ＰＮ符号発生器５１はコントローラ２６か
ら供給されるクロツクＣＬＫ１に基づいて発生したＰＮ
符号Ｄ５０を４ビツト幅のバスを介してオフセツト発生
器５２〜５５にそれぞれパラレルに供給する。
器５１と４つのオフセツト発生器５２〜５５とから構成
されている。ＰＮ符号発生器５１はコントローラ２６か
ら供給されるクロツクＣＬＫ１に基づいて発生したＰＮ
符号Ｄ５０を４ビツト幅のバスを介してオフセツト発生
器５２〜５５にそれぞれパラレルに供給する。
【００３６】オフセツト発生器５２〜５５はコントロー
ラ２６から４ビツト幅のバスを介してそれぞれ供給され
る制御データＤ５１〜Ｄ５４に基づいて位相を任意に設
定できるようになされており、ＰＮ符号発生器５１から
供給されるＰＮ符号Ｄ５０を基に位相が任意に異なる４
種類のＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して１ビツ
トずつ出力するようになされている。
ラ２６から４ビツト幅のバスを介してそれぞれ供給され
る制御データＤ５１〜Ｄ５４に基づいて位相を任意に設
定できるようになされており、ＰＮ符号発生器５１から
供給されるＰＮ符号Ｄ５０を基に位相が任意に異なる４
種類のＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して１ビツ
トずつ出力するようになされている。
【００３７】従つてＰＮ符号発生部２５は、４種類のＰ
Ｎ符号Ｄ２１〜Ｄ２４を同時に発生して出力した後、コ
ントローラ２６から次の制御データＤ５１〜Ｄ５４が供
給されることにより、先程出力したＰＮ符号Ｄ２１〜Ｄ
２４とは異なる位相を持つ４種類のＰＮ符号を同様に発
生して出力する。
Ｎ符号Ｄ２１〜Ｄ２４を同時に発生して出力した後、コ
ントローラ２６から次の制御データＤ５１〜Ｄ５４が供
給されることにより、先程出力したＰＮ符号Ｄ２１〜Ｄ
２４とは異なる位相を持つ４種類のＰＮ符号を同様に発
生して出力する。
【００３８】このようにＰＮ符号発生部２５は、コント
ローラ２６から供給される４ビツトの制御データＤ５１
〜Ｄ５４により位相を任意に設定して出力し得るように
なされている。
ローラ２６から供給される４ビツトの制御データＤ５１
〜Ｄ５４により位相を任意に設定して出力し得るように
なされている。
【００３９】次にＰＮ符号発生器５１及びオフセツト発
生器５２の回路構成について説明する。ここでオフセツ
ト発生器５３〜５５についてはオフセツト発生器５２の
回路構成と同一であるため省略する。
生器５２の回路構成について説明する。ここでオフセツ
ト発生器５３〜５５についてはオフセツト発生器５２の
回路構成と同一であるため省略する。
【００４０】実際上図４に示すように、ＰＮ符号発生器
５１は内部にＰＮ符号の周期（１５ビツト）に応じた４
段の循環型のシフトレジスタＳＲ１〜ＳＲ４及び１個の
エクスクルーシブオア回路ＥＸ４を有し、コントローラ
２６から供給されるクロツク信号ＣＬＫ１に基づいて各
シフトレジスタＳＲ１〜ＳＲ４に格納されている各デー
タを順次隣（矢印方向）にシフトすると共にオフセツト
発生器５２にそれぞれ出力する。
５１は内部にＰＮ符号の周期（１５ビツト）に応じた４
段の循環型のシフトレジスタＳＲ１〜ＳＲ４及び１個の
エクスクルーシブオア回路ＥＸ４を有し、コントローラ
２６から供給されるクロツク信号ＣＬＫ１に基づいて各
シフトレジスタＳＲ１〜ＳＲ４に格納されている各デー
タを順次隣（矢印方向）にシフトすると共にオフセツト
発生器５２にそれぞれ出力する。
【００４１】オフセツト発生器５２は内部に４段のアン
ド回路Ａ１〜Ａ４及び３段のエクスクルーシブオア回路
ＥＸ１〜ＥＸ３を有し、ＰＮ符号発生器５１の各シフト
レジスタＳＲ１〜ＳＲ４から供給されるデータを各アン
ド回路Ａ１〜Ａ４の一方の入力端に入力すると共に、他
方の入力端には位相オフセツト量を決定する４ビツトの
制御データＤ５１をコントローラ２６から入力する。
ド回路Ａ１〜Ａ４及び３段のエクスクルーシブオア回路
ＥＸ１〜ＥＸ３を有し、ＰＮ符号発生器５１の各シフト
レジスタＳＲ１〜ＳＲ４から供給されるデータを各アン
ド回路Ａ１〜Ａ４の一方の入力端に入力すると共に、他
方の入力端には位相オフセツト量を決定する４ビツトの
制御データＤ５１をコントローラ２６から入力する。
【００４２】またオフセツト発生器５２は、各アンド回
路Ａ１〜Ａ４のアンド出力をエクスクルーシブオア回路
ＥＸ１〜ＥＸ３の一方又は他方の入力端に供給すると共
に、エクスクルーシブオア回路ＥＸ３の出力をエクスク
ルーシブオア回路ＥＸ２の一方の入力端に出力し、エク
スクルーシブオア回路ＥＸ２の出力をエクスクルーシブ
オア回路ＥＸ１の一方の入力端に出力し、当該エクスク
ルーシブオア回路ＥＸ１からの出力を最終的なＰＮ符号
Ｄ２１の符号系列として出力するようになされている。
路Ａ１〜Ａ４のアンド出力をエクスクルーシブオア回路
ＥＸ１〜ＥＸ３の一方又は他方の入力端に供給すると共
に、エクスクルーシブオア回路ＥＸ３の出力をエクスク
ルーシブオア回路ＥＸ２の一方の入力端に出力し、エク
スクルーシブオア回路ＥＸ２の出力をエクスクルーシブ
オア回路ＥＸ１の一方の入力端に出力し、当該エクスク
ルーシブオア回路ＥＸ１からの出力を最終的なＰＮ符号
Ｄ２１の符号系列として出力するようになされている。
【００４３】このように、ＰＮ符号発生部２５において
はＰＮ符号発生器５１の各シフトレジスタＳＲ１〜ＳＲ
４から出力されるデータと、コントローラ２６から供給
される制御データＤ５１とに基づいて、ビツト系列パタ
ーンが同一の符号系列でその位相が任意に設定されるＰ
Ｎ符号Ｄ２１をオフセツト発生器５２によつて発生して
出力するようになされている。
はＰＮ符号発生器５１の各シフトレジスタＳＲ１〜ＳＲ
４から出力されるデータと、コントローラ２６から供給
される制御データＤ５１とに基づいて、ビツト系列パタ
ーンが同一の符号系列でその位相が任意に設定されるＰ
Ｎ符号Ｄ２１をオフセツト発生器５２によつて発生して
出力するようになされている。
【００４４】例えば、図５においてはＰＮ符号発生器５
１の各シフトレジスタＳＲ１〜ＳＲ４からオフセツト発
生器５２に同時に出力される４ビツトのデータ列を表し
たものである。ＰＮ符号発生器５１はシフトレジスタＳ
Ｒ１〜ＳＲ４に（０、０、０、１）が初期値として入力
されると、クロツクＣＬＫ１のタイミングで順次データ
を隣にシフトすると共に、オフセツト発生器５２にそれ
ぞれ出力することにより、データ列がクロツクＣＬＫ１
毎に（１、１、０、０）、（０、１、１、０）……と変
化し、一周期（１５通り）までそれぞれ異なるデータ列
が出力される。
１の各シフトレジスタＳＲ１〜ＳＲ４からオフセツト発
生器５２に同時に出力される４ビツトのデータ列を表し
たものである。ＰＮ符号発生器５１はシフトレジスタＳ
Ｒ１〜ＳＲ４に（０、０、０、１）が初期値として入力
されると、クロツクＣＬＫ１のタイミングで順次データ
を隣にシフトすると共に、オフセツト発生器５２にそれ
ぞれ出力することにより、データ列がクロツクＣＬＫ１
毎に（１、１、０、０）、（０、１、１、０）……と変
化し、一周期（１５通り）までそれぞれ異なるデータ列
が出力される。
【００４５】従つてＰＮ符号発生部２５においては、Ｐ
Ｎ符号発生器５１によつてこれらのデータ列が１５通り
に変化すると共に、その変化に応じてオフセツト発生器
５２のアンド回路Ａ１〜Ａ４及びエクスクルーシブオア
回路ＥＸ１〜ＥＸ３によつて演算した演算結果を位相の
任意に設定されたＰＮ符号Ｄ２１として１ビツトずつ出
力する。
Ｎ符号発生器５１によつてこれらのデータ列が１５通り
に変化すると共に、その変化に応じてオフセツト発生器
５２のアンド回路Ａ１〜Ａ４及びエクスクルーシブオア
回路ＥＸ１〜ＥＸ３によつて演算した演算結果を位相の
任意に設定されたＰＮ符号Ｄ２１として１ビツトずつ出
力する。
【００４６】続いてＰＮ符号発生部２５においては、オ
フセツト発生器５２にコントローラ２６から次の制御デ
ータＤ５１が供給されると、当該制御データＤ５１に応
じて位相が数ビツトだけオフセツトされたＰＮ符号Ｄ２
１を出力する。このようにＰＮ符号発生部２５は、制御
データＤ５１を任意に設定することにより、ＰＮ符号Ｄ
２１の位相を任意に動かすことができる。
フセツト発生器５２にコントローラ２６から次の制御デ
ータＤ５１が供給されると、当該制御データＤ５１に応
じて位相が数ビツトだけオフセツトされたＰＮ符号Ｄ２
１を出力する。このようにＰＮ符号発生部２５は、制御
データＤ５１を任意に設定することにより、ＰＮ符号Ｄ
２１の位相を任意に動かすことができる。
【００４７】（３−３）動作及び効果 以上の構成において、同期捕捉装置１３はＰＮ符号発生
部２５により位相のそれぞれ異なる４種類のＰＮ符号Ｄ
２１〜Ｄ２４を同時に発生し、それぞれのＰＮ符号Ｄ２
１〜Ｄ２４と受信データＤ１０とを乗算器２１〜２４、
加算器２７〜３０及び加算値保持回路３１〜３４によつ
てそれぞれ並列的に乗算及び累積加算処理を行い、これ
らの累積加算結果Ｄ４１〜Ｄ４４を相関値としてメモリ
３５にそれぞれ格納する。
部２５により位相のそれぞれ異なる４種類のＰＮ符号Ｄ
２１〜Ｄ２４を同時に発生し、それぞれのＰＮ符号Ｄ２
１〜Ｄ２４と受信データＤ１０とを乗算器２１〜２４、
加算器２７〜３０及び加算値保持回路３１〜３４によつ
てそれぞれ並列的に乗算及び累積加算処理を行い、これ
らの累積加算結果Ｄ４１〜Ｄ４４を相関値としてメモリ
３５にそれぞれ格納する。
【００４８】これにより同期捕捉装置１３は送信側で用
いられたＰＮ符号の位相情報Ｓ１１を検出する際に用い
る相関値を従来に比べて４倍の速度で算出することがで
きる。従つて同期捕捉装置１３は、送信側で用いられた
ＰＮ符号の位相情報Ｓ１１を従来に比べて１／４に短縮
した時間で検出することができ、かくして受信装置１０
全体としての処理時間を１／４にすることができる。
いられたＰＮ符号の位相情報Ｓ１１を検出する際に用い
る相関値を従来に比べて４倍の速度で算出することがで
きる。従つて同期捕捉装置１３は、送信側で用いられた
ＰＮ符号の位相情報Ｓ１１を従来に比べて１／４に短縮
した時間で検出することができ、かくして受信装置１０
全体としての処理時間を１／４にすることができる。
【００４９】以上の構成によれば、受信装置１０は同期
捕捉装置１３によつて位相がそれぞれ異なる４種類のＰ
Ｎ符号Ｄ２１〜Ｄ２４を同時に発生し、これらのＰＮ符
号Ｄ２１〜Ｄ２４と受信データＤ１０との相関値をそれ
ぞれ並列的に算出するようにしたことにより、同期検出
に用いる相関値を４倍の速度で算出し得、かくして送信
側で用いられたＰＮ符号の位相情報Ｓ１１を１／４に短
縮した時間で検出することができる。
捕捉装置１３によつて位相がそれぞれ異なる４種類のＰ
Ｎ符号Ｄ２１〜Ｄ２４を同時に発生し、これらのＰＮ符
号Ｄ２１〜Ｄ２４と受信データＤ１０との相関値をそれ
ぞれ並列的に算出するようにしたことにより、同期検出
に用いる相関値を４倍の速度で算出し得、かくして送信
側で用いられたＰＮ符号の位相情報Ｓ１１を１／４に短
縮した時間で検出することができる。
【００５０】この結果、受信装置１０は同期獲得までの
処理時間を短縮することにより、電源投入時から通話可
能な状態になるまでの待ち時間が短くなると共に、消費
電力を低減することができる。
処理時間を短縮することにより、電源投入時から通話可
能な状態になるまでの待ち時間が短くなると共に、消費
電力を低減することができる。
【００５１】（４）第２の実施の形態 （４−１）同期捕捉装置の構成 図２との対応部分に同一符号を付して示す図６におい
て、６０は第２の実施の形態における同期捕捉装置を示
し、第１の実施の形態における同期捕捉装置１３が４組
の乗算器２１〜２４及び加算器２７〜３０によつて構成
されていたのに対して、１組の乗算器６１及び加算器６
２によつて構成されている。
て、６０は第２の実施の形態における同期捕捉装置を示
し、第１の実施の形態における同期捕捉装置１３が４組
の乗算器２１〜２４及び加算器２７〜３０によつて構成
されていたのに対して、１組の乗算器６１及び加算器６
２によつて構成されている。
【００５２】ＰＮ符号発生部６３は、第１の実施の形態
におけるＰＮ符号発生部２５と同様に送信側で用いられ
たＰＮ符号と同一ビツト系列パターンの符号系列で、か
つそれぞれの位相が異なる４種類のＰＮ符号Ｄ７１〜Ｄ
７４を同時に発生し、これらをセレクタ６４に出力す
る。
におけるＰＮ符号発生部２５と同様に送信側で用いられ
たＰＮ符号と同一ビツト系列パターンの符号系列で、か
つそれぞれの位相が異なる４種類のＰＮ符号Ｄ７１〜Ｄ
７４を同時に発生し、これらをセレクタ６４に出力す
る。
【００５３】コントローラ６５はマイクロコンピユータ
でなり、セレクタ６４を制御することにより、図７に示
すように乗算器６１が受信データＤ１０の１ビツトデー
タが次に変化するまでの期間（以下、これを１チツプと
呼ぶ）内において４種類のＰＮ符号Ｄ７１〜Ｄ７４を順
次選択して出力する。すなわちコントローラ６５は、１
チツプを４分割し、最初の１／４チツプでＰＮ符号Ｄ７
１の１ビツトを乗算器６１に出力し、２番目の１／４チ
ツプでＰＮ符号Ｄ７２の１ビツトを乗算器６１に出力
し、３番目の１／４チツプでＰＮ符号Ｄ７３の１ビツト
を乗算器６１に出力し、最後の１／４チツプでＰＮ符号
Ｄ７４の１ビツトを乗算器６１に出力する。
でなり、セレクタ６４を制御することにより、図７に示
すように乗算器６１が受信データＤ１０の１ビツトデー
タが次に変化するまでの期間（以下、これを１チツプと
呼ぶ）内において４種類のＰＮ符号Ｄ７１〜Ｄ７４を順
次選択して出力する。すなわちコントローラ６５は、１
チツプを４分割し、最初の１／４チツプでＰＮ符号Ｄ７
１の１ビツトを乗算器６１に出力し、２番目の１／４チ
ツプでＰＮ符号Ｄ７２の１ビツトを乗算器６１に出力
し、３番目の１／４チツプでＰＮ符号Ｄ７３の１ビツト
を乗算器６１に出力し、最後の１／４チツプでＰＮ符号
Ｄ７４の１ビツトを乗算器６１に出力する。
【００５４】またコントローラ６５は、マルチプレクサ
６６及び加算セレクタ６７を制御しており、ＰＮ符号Ｄ
７１と受信データＤ１０との乗算結果Ｄ８１をマルチプ
レクサ６６によつて加算値保持回路３１に出力し、当該
加算値保持回路３１からの加算値を最初の１／４チツプ
の間に加算セレクタ６７を介して加算器６２に供給す
る。
６６及び加算セレクタ６７を制御しており、ＰＮ符号Ｄ
７１と受信データＤ１０との乗算結果Ｄ８１をマルチプ
レクサ６６によつて加算値保持回路３１に出力し、当該
加算値保持回路３１からの加算値を最初の１／４チツプ
の間に加算セレクタ６７を介して加算器６２に供給す
る。
【００５５】これによりコントローラ６５は、最初の１
／４チツプの間に、乗算器６１による乗算結果Ｄ８１と
加算値保持回路３１によつて１つ前に保持された加算値
とを加算器６２によつて累積加算し、当該加算結果を加
算値保持回路３１に保持するようになされている。
／４チツプの間に、乗算器６１による乗算結果Ｄ８１と
加算値保持回路３１によつて１つ前に保持された加算値
とを加算器６２によつて累積加算し、当該加算結果を加
算値保持回路３１に保持するようになされている。
【００５６】同様にコントローラ６５は、２番目の１／
４チツプの間に、乗算器６１による乗算結果Ｄ８２と加
算値保持回路３１によつて１つ前に保持された加算値と
を加算器６２によつて累積加算し、当該加算結果を加算
値保持回路３２に保持するようになされている。
４チツプの間に、乗算器６１による乗算結果Ｄ８２と加
算値保持回路３１によつて１つ前に保持された加算値と
を加算器６２によつて累積加算し、当該加算結果を加算
値保持回路３２に保持するようになされている。
【００５７】またコントローラ６５は、３番目の１／４
チツプの間及び最後の１／４チツプの間に同様の処理を
繰り返すことにより、１チツプの間に受信データＤ１０
と各位相ごとのＰＮ符号Ｄ７１〜Ｄ７４との乗算及び加
算処理を行う。これにより、同期捕捉装置６０は受信デ
ータＤ１０と各ＰＮ符号Ｄ７１〜Ｄ７４との乗算及び加
算処理を１チツプの間に見掛け上並列的に行つたことに
なる。
チツプの間及び最後の１／４チツプの間に同様の処理を
繰り返すことにより、１チツプの間に受信データＤ１０
と各位相ごとのＰＮ符号Ｄ７１〜Ｄ７４との乗算及び加
算処理を行う。これにより、同期捕捉装置６０は受信デ
ータＤ１０と各ＰＮ符号Ｄ７１〜Ｄ７４との乗算及び加
算処理を１チツプの間に見掛け上並列的に行つたことに
なる。
【００５８】コントローラ６５は一周期分の乗算及び加
算処理を終了すると加算値保持回路３１〜３４にそれぞ
れ保持された累積加算結果Ｄ９１〜Ｄ９４を相関値とし
てメモリ３５に格納すると共に、今まで保持していた累
積加算データをクリアする。
算処理を終了すると加算値保持回路３１〜３４にそれぞ
れ保持された累積加算結果Ｄ９１〜Ｄ９４を相関値とし
てメモリ３５に格納すると共に、今まで保持していた累
積加算データをクリアする。
【００５９】そしてコントローラ６５は、メモリ３５に
それぞれ格納された各位相毎の相関値のうち所定の基準
値を越える相関値を検出すると、当該相関値に対応する
ＰＮ符号の位相情報Ｓ１１を送信側において用いられた
ＰＮ符号の位相と判断し、これを後段の制御回路１５に
出力する。
それぞれ格納された各位相毎の相関値のうち所定の基準
値を越える相関値を検出すると、当該相関値に対応する
ＰＮ符号の位相情報Ｓ１１を送信側において用いられた
ＰＮ符号の位相と判断し、これを後段の制御回路１５に
出力する。
【００６０】（４−２）ＰＮ符号発生部の構成 次に、ＰＮ符号発生部６３の構成を図８に示す。この図
８に示すようにＰＮ符号発生部６３は、第１の実施の形
態におけるＰＮ符号発生器５１及びオフセツト発生器５
２と、３つの遅延素子７３〜７５とから構成されてい
る。
８に示すようにＰＮ符号発生部６３は、第１の実施の形
態におけるＰＮ符号発生器５１及びオフセツト発生器５
２と、３つの遅延素子７３〜７５とから構成されてい
る。
【００６１】第１の実施の形態と同様に、ＰＮ符号発生
器５１はコントローラ６５から供給されるクロツクＣＬ
Ｋ１を基にＰＮ符号Ｄ５０を発生し、４ビツト幅のバス
を介してオフセツト発生器５２に供給する。
器５１はコントローラ６５から供給されるクロツクＣＬ
Ｋ１を基にＰＮ符号Ｄ５０を発生し、４ビツト幅のバス
を介してオフセツト発生器５２に供給する。
【００６２】オフセツト発生器５２は、コントローラ６
５から４ビツト幅のバスを介して供給される制御データ
Ｄ５１に基づいて位相を任意に設定したＰＮ符号Ｄ２１
を１ビツトずつ出力すると共に、遅延素子７３〜７５に
順次供給する。これによりオフセツト発生器５２は、遅
延素子７３〜７５を介して位相が１ビツトずつオフセツ
トされたＰＮ符号Ｄ２１〜Ｄ２４を１ビツトずつ同時に
出力し得るようになされている。なおＰＮ符号発生器５
１及びオフセツト発生器５２の回路構成については第１
の実施の形態において示した図４と同様であるため、こ
こでは省略する。
５から４ビツト幅のバスを介して供給される制御データ
Ｄ５１に基づいて位相を任意に設定したＰＮ符号Ｄ２１
を１ビツトずつ出力すると共に、遅延素子７３〜７５に
順次供給する。これによりオフセツト発生器５２は、遅
延素子７３〜７５を介して位相が１ビツトずつオフセツ
トされたＰＮ符号Ｄ２１〜Ｄ２４を１ビツトずつ同時に
出力し得るようになされている。なおＰＮ符号発生器５
１及びオフセツト発生器５２の回路構成については第１
の実施の形態において示した図４と同様であるため、こ
こでは省略する。
【００６３】（４−３）動作及び効果 以上の構成において、同期捕捉装置６０はＰＮ符号発生
部６３により位相がそれぞれ異なる４種類のＰＮ符号Ｄ
７１〜Ｄ７４を同時に発生し、セレクタ６４によつて１
チツプを４分割したそれぞれの１／４チツプの間にＰＮ
符号Ｄ７１〜Ｄ７４と受信データＤ１０との乗算及び加
算処理を行うようにしたことにより、１組の乗算器６１
及び加算器６２によつて受信データＤ１０と４種類の位
相を持つＰＮ符号Ｄ７１〜Ｄ７４との乗算結果Ｄ８１〜
Ｄ８４を並列的に算出することができる。
部６３により位相がそれぞれ異なる４種類のＰＮ符号Ｄ
７１〜Ｄ７４を同時に発生し、セレクタ６４によつて１
チツプを４分割したそれぞれの１／４チツプの間にＰＮ
符号Ｄ７１〜Ｄ７４と受信データＤ１０との乗算及び加
算処理を行うようにしたことにより、１組の乗算器６１
及び加算器６２によつて受信データＤ１０と４種類の位
相を持つＰＮ符号Ｄ７１〜Ｄ７４との乗算結果Ｄ８１〜
Ｄ８４を並列的に算出することができる。
【００６４】このように同期捕捉装置６０は、１組の乗
算器６１及び加算器６２によつて１チツプの間に受信デ
ータＤ１０と４種類の位相を持つＰＮ符号Ｄ７１〜Ｄ７
４との乗算及び加算処理を行うようにしたことにより、
第１の実施の形態における同期捕捉装置１３と同様にＰ
Ｎ符号Ｄ７１〜Ｄ７４と受信データＤ１０との乗算及び
加算処理を４組の乗算器及び加算器を用いて並列的に行
つたときと同様に従来の４倍の速さで相関値を算出する
ことができる。
算器６１及び加算器６２によつて１チツプの間に受信デ
ータＤ１０と４種類の位相を持つＰＮ符号Ｄ７１〜Ｄ７
４との乗算及び加算処理を行うようにしたことにより、
第１の実施の形態における同期捕捉装置１３と同様にＰ
Ｎ符号Ｄ７１〜Ｄ７４と受信データＤ１０との乗算及び
加算処理を４組の乗算器及び加算器を用いて並列的に行
つたときと同様に従来の４倍の速さで相関値を算出する
ことができる。
【００６５】従つて同期捕捉装置６０は、送信側で用い
られたＰＮ符号の位相情報Ｓ１１を従来に比べて１／４
に短縮した時間で検出することができ、かくして受信装
置１０全体としての処理時間を１／４にすることができ
る。
られたＰＮ符号の位相情報Ｓ１１を従来に比べて１／４
に短縮した時間で検出することができ、かくして受信装
置１０全体としての処理時間を１／４にすることができ
る。
【００６６】また同期捕捉装置６０は、１組の乗算器６
１及び加算器６２によつて相関値を従来の４倍の速さで
算出できることにより、第１の実施の形態における同期
捕捉装置１３に比べて回路構成をより簡素化及び小型化
すると共に消費電力を低減することができる。
１及び加算器６２によつて相関値を従来の４倍の速さで
算出できることにより、第１の実施の形態における同期
捕捉装置１３に比べて回路構成をより簡素化及び小型化
すると共に消費電力を低減することができる。
【００６７】以上の構成によれば、受信装置１０は同期
捕捉装置６０によつて１チツプの間に４種類のＰＮ符号
Ｄ７１〜Ｄ７４と受信データＤ１０との乗算及び加算処
理を行うようにしたことにより、同期検出に用いる相関
値を４倍の速度で算出し得、かくして送信側で用いられ
たＰＮ符号の位相情報Ｓ１１を１／４に短縮した時間で
検出できる。
捕捉装置６０によつて１チツプの間に４種類のＰＮ符号
Ｄ７１〜Ｄ７４と受信データＤ１０との乗算及び加算処
理を行うようにしたことにより、同期検出に用いる相関
値を４倍の速度で算出し得、かくして送信側で用いられ
たＰＮ符号の位相情報Ｓ１１を１／４に短縮した時間で
検出できる。
【００６８】この結果、受信装置１０は同期獲得までの
処理時間を短縮することにより、電源投入時から通話可
能な状態になるまでの待ち時間が短くなると共に、消費
電力を低減することができる。
処理時間を短縮することにより、電源投入時から通話可
能な状態になるまでの待ち時間が短くなると共に、消費
電力を低減することができる。
【００６９】（５）他の実施の形態 なお上述の第１及び第２の実施の形態においては、ＰＮ
符号発生部２５及び６３によつて位相がそれぞれ異なる
４種類のＰＮ符号を発生するようにした場合について述
べたが、本発明はこれに限らず、位相がそれぞれ異なる
ＰＮ符号をｎ種類同時に発生するようにしても良い。こ
の場合、上述の第１及び第２の実施の形態と同様に相関
値を算出するまでの処理時間を１／ｎに短縮することが
できる。
符号発生部２５及び６３によつて位相がそれぞれ異なる
４種類のＰＮ符号を発生するようにした場合について述
べたが、本発明はこれに限らず、位相がそれぞれ異なる
ＰＮ符号をｎ種類同時に発生するようにしても良い。こ
の場合、上述の第１及び第２の実施の形態と同様に相関
値を算出するまでの処理時間を１／ｎに短縮することが
できる。
【００７０】また上述の第１の実施の形態においては、
ＰＮ符号発生部２５として図３に示すようなＰＮ符号発
生器５１と４つのオフセツト発生器５２〜５５とからな
る構成のものを用いるようにした場合について述べた
が、本発明はこれに限らず、第２の実施の形態における
ＰＮ符号発生部６３のようにＰＮ符号発生器５１とオフ
セツト発生器５２と３つの遅延素子７３〜７５とからな
る構成（図８）のものを用いるようにしても良い。
ＰＮ符号発生部２５として図３に示すようなＰＮ符号発
生器５１と４つのオフセツト発生器５２〜５５とからな
る構成のものを用いるようにした場合について述べた
が、本発明はこれに限らず、第２の実施の形態における
ＰＮ符号発生部６３のようにＰＮ符号発生器５１とオフ
セツト発生器５２と３つの遅延素子７３〜７５とからな
る構成（図８）のものを用いるようにしても良い。
【００７１】さらに上述の第２の実施の形態において
は、ＰＮ符号発生部６３として図８に示すようなＰＮ符
号発生器５１とオフセツト発生器５２と３つの遅延素子
７３〜７５とからなる構成のものを用いるようにした場
合について述べたが、本発明はこれに限らず、第１の実
施の形態におけるＰＮ符号発生部２５のようにＰＮ符号
発生器５１と４つのオフセツト発生器５２〜５５とから
なる構成（図３）のものを用いるようにしても良い。
は、ＰＮ符号発生部６３として図８に示すようなＰＮ符
号発生器５１とオフセツト発生器５２と３つの遅延素子
７３〜７５とからなる構成のものを用いるようにした場
合について述べたが、本発明はこれに限らず、第１の実
施の形態におけるＰＮ符号発生部２５のようにＰＮ符号
発生器５１と４つのオフセツト発生器５２〜５５とから
なる構成（図３）のものを用いるようにしても良い。
【００７２】さらに上述の第１及び第２の実施の形態に
おいては、一周期が１５ビツトのＰＮ符号を用いるよう
にした場合について述べたが、本発明はこれに限らず、
さらに多くのビツト数を一周期とするＰＮ符号を用いた
受信装置に本発明の同期捕捉装置１３及び６０を適用す
るようにしても良い。
おいては、一周期が１５ビツトのＰＮ符号を用いるよう
にした場合について述べたが、本発明はこれに限らず、
さらに多くのビツト数を一周期とするＰＮ符号を用いた
受信装置に本発明の同期捕捉装置１３及び６０を適用す
るようにしても良い。
【００７３】さらに上述の第１及び第２の実施の形態に
おいては、ＰＮ符号の一周期分全ての累積加算結果を相
関値として算出するようにした場合について述べたが、
本発明はこれに限らず、必ずしも一周期分全て乗算及び
加算処理する必要はなく、コントローラ２６及び６５に
よつて受信データＤ１０の一周期のうちの上位所定の数
ビツトのみ演算処理した累積加算結果を相関値として用
いるようにしても良い。これにより、相関値を算出する
までの算出時間をさらに短縮することができる。
おいては、ＰＮ符号の一周期分全ての累積加算結果を相
関値として算出するようにした場合について述べたが、
本発明はこれに限らず、必ずしも一周期分全て乗算及び
加算処理する必要はなく、コントローラ２６及び６５に
よつて受信データＤ１０の一周期のうちの上位所定の数
ビツトのみ演算処理した累積加算結果を相関値として用
いるようにしても良い。これにより、相関値を算出する
までの算出時間をさらに短縮することができる。
【００７４】さらに上述の第１及び第２の実施の形態に
おいては、位相検出手段としてのコントローラ２６及び
６５によつて相関値が所定の基準値を越えた場合に当該
相関値に対応するＰＮ符号の位相情報Ｓ１１を送信側に
おいて用いられたＰＮ符号の位相と同期したものとして
検出するようにした場合について述べたが、本発明はこ
れに限らず、最大の相関値に対応するＰＮ符号の位相情
報を送信側において用いられたＰＮ符号の位相として検
出するようにしても良い。
おいては、位相検出手段としてのコントローラ２６及び
６５によつて相関値が所定の基準値を越えた場合に当該
相関値に対応するＰＮ符号の位相情報Ｓ１１を送信側に
おいて用いられたＰＮ符号の位相と同期したものとして
検出するようにした場合について述べたが、本発明はこ
れに限らず、最大の相関値に対応するＰＮ符号の位相情
報を送信側において用いられたＰＮ符号の位相として検
出するようにしても良い。
【００７５】さらに上述の第２の実施の形態において
は、ＰＮ符号発生部６３において位相を１ビツトずつオ
フセツトしたＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して
出力するようにした場合について述べたが、本発明はこ
れに限らず、遅延素子７３〜７５によるオフセツト量の
設定を変更することにより数ビツト間隔ずつ位相をオフ
セツトしたＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して出
力するようにしても良い。
は、ＰＮ符号発生部６３において位相を１ビツトずつオ
フセツトしたＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して
出力するようにした場合について述べたが、本発明はこ
れに限らず、遅延素子７３〜７５によるオフセツト量の
設定を変更することにより数ビツト間隔ずつ位相をオフ
セツトしたＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して出
力するようにしても良い。
【００７６】さらに上述の実施の形態においては、受信
手段としてアンテナ１１及び高周波回路１２を用いて無
線通信する場合の受信装置に本発明の同期捕捉装置１３
及び６０を適用するようにした場合について述べたが、
本発明はこれに限らず、無線通信による受信装置でなく
有線通信による受信装置に適用するようにしても良い。
手段としてアンテナ１１及び高周波回路１２を用いて無
線通信する場合の受信装置に本発明の同期捕捉装置１３
及び６０を適用するようにした場合について述べたが、
本発明はこれに限らず、無線通信による受信装置でなく
有線通信による受信装置に適用するようにしても良い。
【００７７】
【発明の効果】上述のように本発明によれば、送信側か
ら送信された第１の疑似雑音符号と同一ビツト系列パタ
ーンの符号系列で、かつそれぞれ位相の異なる複数の第
２の疑似雑音符号を同時に発生する疑似雑音符号発生手
段と、受信した第１の疑似雑音符号と複数の第２の疑似
雑音符号との相関値をそれぞれ並列的に算出する相関算
出手段と、相関値の信号レベルに基づいて第１の疑似雑
音符号の位相と同期した第２の疑似雑音符号を検出する
位相検出手段とを設けることにより、第１の疑似雑音符
号の位相を検出するための相関値を並列的に算出する分
だけ相関値の算出時間を短縮することができ、かくして
簡易な構成で疑似雑音符号の位相を短時間で検出し得る
疑似雑音符号の同期捕捉装置を実現できる。
ら送信された第１の疑似雑音符号と同一ビツト系列パタ
ーンの符号系列で、かつそれぞれ位相の異なる複数の第
２の疑似雑音符号を同時に発生する疑似雑音符号発生手
段と、受信した第１の疑似雑音符号と複数の第２の疑似
雑音符号との相関値をそれぞれ並列的に算出する相関算
出手段と、相関値の信号レベルに基づいて第１の疑似雑
音符号の位相と同期した第２の疑似雑音符号を検出する
位相検出手段とを設けることにより、第１の疑似雑音符
号の位相を検出するための相関値を並列的に算出する分
だけ相関値の算出時間を短縮することができ、かくして
簡易な構成で疑似雑音符号の位相を短時間で検出し得る
疑似雑音符号の同期捕捉装置を実現できる。
【００７８】送信側から送信された第１の疑似雑音符号
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、受信した第１の疑似雑音符
号と複数の第２の疑似雑音符号とをそれぞれの位相ごと
に並列的に乗算処理する複数の乗算手段と、当該複数の
乗算手段による乗算結果をそれぞれの位相ごとに順次累
積加算し、第１の疑似雑音符号と複数の第２の疑似雑音
符号との一周期分までの累積加算結果をそれぞれ算出す
る複数の加算手段と、当該累積加算結果を相関値として
記憶する記憶手段と、複数の相関値のうち所定の基準値
を越えた相関値に対応する第２の疑似雑音符号の位相
を、第１の疑似雑音符号の位相として検出する位相検出
手段とを設けることにより、第１の疑似雑音符号の位相
を検出するための相関値を複数の乗算手段及び加算手段
によつて並列的に算出する分だけ相関値の算出時間を短
縮することができ、かくして簡易な構成で疑似雑音符号
の位相を短時間で検出し得る疑似雑音符号の同期捕捉装
置を実現できる。
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、受信した第１の疑似雑音符
号と複数の第２の疑似雑音符号とをそれぞれの位相ごと
に並列的に乗算処理する複数の乗算手段と、当該複数の
乗算手段による乗算結果をそれぞれの位相ごとに順次累
積加算し、第１の疑似雑音符号と複数の第２の疑似雑音
符号との一周期分までの累積加算結果をそれぞれ算出す
る複数の加算手段と、当該累積加算結果を相関値として
記憶する記憶手段と、複数の相関値のうち所定の基準値
を越えた相関値に対応する第２の疑似雑音符号の位相
を、第１の疑似雑音符号の位相として検出する位相検出
手段とを設けることにより、第１の疑似雑音符号の位相
を検出するための相関値を複数の乗算手段及び加算手段
によつて並列的に算出する分だけ相関値の算出時間を短
縮することができ、かくして簡易な構成で疑似雑音符号
の位相を短時間で検出し得る疑似雑音符号の同期捕捉装
置を実現できる。
【００７９】送信側から送信された第１の疑似雑音符号
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、受信した第１の疑似雑音符
号の１ビツトの期間内において複数の第２の疑似雑音符
号を順次選択して出力するセレクタ手段と、第１の疑似
雑音符号とセレクタ手段から供給される複数の第２の疑
似雑音符号とを１ビツトずつ順次乗算処理する乗算手段
と、当該乗算手段による乗算結果を第２の疑似雑音符号
の各位相ごとに順次累積加算し、第１の疑似雑音符号と
複数の第２の疑似雑音符号との一周期分までの累積加算
結果をそれぞれ算出する加算手段と、累積加算結果を各
位相ごとの相関値として複数記憶する記憶手段と、複数
の相関値のうち所定の基準値を越えた相関値に対応する
第２の疑似雑音符号の位相を、第１の疑似雑音符号の位
相として検出する位相検出手段とを設けることにより、
第１の疑似雑音符号の１ビツトの期間内において第１の
疑似雑音符号と複数の第２の疑似雑音符号との乗算及び
累積加算処理をそれぞれ行うことができるため、相関値
を１組の乗算手段及び加算手段によつて見掛け上並列的
に算出することができ、この結果、相関値の算出時間を
短縮することができると共に回路構成を簡素化でき、か
くして簡易な構成で疑似雑音符号の位相を短時間で検出
し得る疑似雑音符号の同期捕捉装置を実現できる。
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、受信した第１の疑似雑音符
号の１ビツトの期間内において複数の第２の疑似雑音符
号を順次選択して出力するセレクタ手段と、第１の疑似
雑音符号とセレクタ手段から供給される複数の第２の疑
似雑音符号とを１ビツトずつ順次乗算処理する乗算手段
と、当該乗算手段による乗算結果を第２の疑似雑音符号
の各位相ごとに順次累積加算し、第１の疑似雑音符号と
複数の第２の疑似雑音符号との一周期分までの累積加算
結果をそれぞれ算出する加算手段と、累積加算結果を各
位相ごとの相関値として複数記憶する記憶手段と、複数
の相関値のうち所定の基準値を越えた相関値に対応する
第２の疑似雑音符号の位相を、第１の疑似雑音符号の位
相として検出する位相検出手段とを設けることにより、
第１の疑似雑音符号の１ビツトの期間内において第１の
疑似雑音符号と複数の第２の疑似雑音符号との乗算及び
累積加算処理をそれぞれ行うことができるため、相関値
を１組の乗算手段及び加算手段によつて見掛け上並列的
に算出することができ、この結果、相関値の算出時間を
短縮することができると共に回路構成を簡素化でき、か
くして簡易な構成で疑似雑音符号の位相を短時間で検出
し得る疑似雑音符号の同期捕捉装置を実現できる。
【００８０】第１の疑似雑音符号によつて拡散された送
信データを受信して受信データを得る受信手段と、受信
データに含まれる第１の疑似雑音符号と同一ビツト系列
パターンの符号系列で、かつそれぞれ位相の異なる複数
の第２の疑似雑音符号を同時に発生する疑似雑音符号発
生手段と、第１の疑似雑音符号と複数の第２の疑似雑音
符号との相関値をそれぞれ並列的に算出する相関算出手
段と、相関値の信号レベルに基づいて第１の疑似雑音符
号の位相と同期した第２の疑似雑音符号を検出する位相
検出手段と、当該位相検出手段によつて検出した第２の
疑似雑音符号に基づいて受信データを逆拡散することに
より復調する復調手段とを設けることにより、第１の疑
似雑音符号の位相を検出するための相関値を並列的に算
出する分だけ相関値の算出時間を短縮でき、かくして電
源投入時から通話可能な状態になるまでの待ち時間を短
縮すると共に消費電力を低減し得る受信装置を実現でき
る。
信データを受信して受信データを得る受信手段と、受信
データに含まれる第１の疑似雑音符号と同一ビツト系列
パターンの符号系列で、かつそれぞれ位相の異なる複数
の第２の疑似雑音符号を同時に発生する疑似雑音符号発
生手段と、第１の疑似雑音符号と複数の第２の疑似雑音
符号との相関値をそれぞれ並列的に算出する相関算出手
段と、相関値の信号レベルに基づいて第１の疑似雑音符
号の位相と同期した第２の疑似雑音符号を検出する位相
検出手段と、当該位相検出手段によつて検出した第２の
疑似雑音符号に基づいて受信データを逆拡散することに
より復調する復調手段とを設けることにより、第１の疑
似雑音符号の位相を検出するための相関値を並列的に算
出する分だけ相関値の算出時間を短縮でき、かくして電
源投入時から通話可能な状態になるまでの待ち時間を短
縮すると共に消費電力を低減し得る受信装置を実現でき
る。
【図１】本発明による受信装置の全体構成を示すブロツ
ク図である。
ク図である。
【図２】本発明の第１の実施の形態における同期捕捉装
置の構成を示すブロツク図である。
置の構成を示すブロツク図である。
【図３】本発明の第１の実施の形態におけるＰＮ符号発
生部の構成を示すブロツク図である。
生部の構成を示すブロツク図である。
【図４】本発明の第１の実施の形態におけるＰＮ符号発
生器及びオフセツト発生器の構成を示す回路図である。
生器及びオフセツト発生器の構成を示す回路図である。
【図５】本発明の第１の実施の形態におけるＰＮ符号発
生器のデータ列を示す略線図である。
生器のデータ列を示す略線図である。
【図６】本発明の第２の実施の形態における同期捕捉装
置の構成を示すブロツク図である。
置の構成を示すブロツク図である。
【図７】本発明の第２の実施の形態における時分割処理
を示す略線図である。
を示す略線図である。
【図８】本発明の第２の実施の形態におけるＰＮ符号発
生部の構成を示すブロツク図である。
生部の構成を示すブロツク図である。
【図９】従来の同期捕捉装置の構成を示すブロツク図で
ある。
ある。
１、１３、６０……同期捕捉装置、２、２１〜２４、６
１……乗算器、３、２５、６３……ＰＮ符号発生部、
４、２６、６５……コントローラ、５、２７〜３０、６
２……加算器、６、３１〜３４……加算値保持回路、
７、３５……メモリ、５１……ＰＮ符号発生器、５２〜
５５……オフセツト発生器、６４……セレクタ。
１……乗算器、３、２５、６３……ＰＮ符号発生部、
４、２６、６５……コントローラ、５、２７〜３０、６
２……加算器、６、３１〜３４……加算値保持回路、
７、３５……メモリ、５１……ＰＮ符号発生器、５２〜
５５……オフセツト発生器、６４……セレクタ。
Claims (10)
- 【請求項１】送信側から送信された第１の疑似雑音符号
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、 受信した上記第１の疑似雑音符号と上記複数の第２の疑
似雑音符号との相関値をそれぞれ並列的に算出する相関
算出手段と、 上記相関値の信号レベルに基づいて上記第１の疑似雑音
符号の位相と同期した第２の疑似雑音符号を検出する位
相検出手段とを具えることを特徴とする疑似雑音符号の
同期捕捉装置。 - 【請求項２】上記疑似雑音符号発生手段は、上記符号系
列の位相をそれぞれ数ビツト間隔ずつオフセツトさせる
ことにより上記複数の第２の疑似雑音符号を発生するこ
とを特徴とする請求項１に記載の疑似雑音符号の同期捕
捉装置。 - 【請求項３】上記相関算出手段は、上記第１の疑似雑音
符号及び上記第２の疑似雑音符号の一周期分の符号系列
のうち上位所定の数ビツトのみ演算処理することにより
上記相関値を算出することを特徴とする請求項１に記載
の疑似雑音符号の同期捕捉装置。 - 【請求項４】送信側から送信された第１の疑似雑音符号
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、 受信した上記第１の疑似雑音符号と上記複数の第２の疑
似雑音符号とをそれぞれの位相ごとに並列的に乗算処理
する複数の乗算手段と、 上記複数の乗算手段による乗算結果をそれぞれの位相ご
とに順次累積加算し、上記第１の疑似雑音符号と上記複
数の第２の疑似雑音符号との一周期分までの累積加算喧
嘩をそれぞれ算出する複数の加算手段と、 上記累積加算結果を相関値として複数記憶する記憶手段
と、 上記複数の相関値のうち所定の基準値を越えた相関値に
対応する上記第２の疑似雑音符号の位相を、上記第１の
疑似雑音符号の位相として検出する位相検出手段とを具
えることを特徴とする疑似雑音符号の同期捕捉装置。 - 【請求項５】上記疑似雑音符号発生手段は、上記符号系
列の位相をそれぞれ数ビツト間隔ずつオフセツトさせる
ことにより上記複数の第２の疑似雑音符号を発生するこ
とを特徴とする請求項４に記載の疑似雑音符号の同期捕
捉装置。 - 【請求項６】上記相関算出手段は、上記第１の疑似雑音
符号及び上記第２の疑似雑音符号の一周期分の符号系列
のうち上位所定の数ビツトのみ演算処理することにより
上記相関値を算出することを特徴とする請求項４に記載
の疑似雑音符号の同期捕捉装置。 - 【請求項７】送信側から送信された第１の疑似雑音符号
と同一ビツト系列パターンの符号系列で、かつそれぞれ
位相の異なる複数の第２の疑似雑音符号を同時に発生す
る疑似雑音符号発生手段と、 受信した上記第１の疑似雑音符号の１ビツトの期間内に
おいて上記複数の第２の疑似雑音符号を順次選択して出
力するセレクタ手段と、 上記第１の疑似雑音符号と上記セレクタ手段から供給さ
れる上記複数の第２の疑似雑音符号とを１ビツトずつ順
次乗算処理する乗算手段と、 上記乗算手段による乗算結果を上記第２の疑似雑音符号
の各位相ごとに順次累積加算し、上記第１の疑似雑音符
号と上記複数の第２の疑似雑音符号との一周期分までの
累積加算結果をそれぞれ算出する加算手段と、 上記累積加算結果を各位相ごとの相関値として複数記憶
する記憶手段と、 上記複数の相関値のうち所定の基準値を越えた相関値に
対応する上記第２の疑似雑音符号の位相を、上記第１の
疑似雑音符号の位相として検出する位相検出手段とを具
えることを特徴とする疑似雑音符号の同期捕捉装置。 - 【請求項８】上記疑似雑音符号発生手段は、上記符号系
列の位相をそれぞれ数ビツト間隔ずつオフセツトさせる
ことにより上記複数の第２の疑似雑音符号を発生するこ
とを特徴とする請求項７に記載の疑似雑音符号の同期捕
捉装置。 - 【請求項９】上記相関算出手段は、上記第１の疑似雑音
符号及び上記第２の疑似雑音符号の一周期分の符号系列
のうち上位所定の数ビツトのみ演算処理することにより
上記相関値を算出することを特徴とする請求項７に記載
の疑似雑音符号の同期捕捉装置。 - 【請求項１０】第１の疑似雑音符号によつて拡散された
送信データを受信して受信データを得る受信手段と、 上記受信データに含まれる上記第１の疑似雑音符号と同
一ビツト系列パターンの符号系列で、かつそれぞれ位相
の異なる複数の第２の疑似雑音符号を同時に発生する疑
似雑音符号発生手段と、 上記第１の疑似雑音符号と上記複数の第２の疑似雑音符
号との相関値をそれぞれ並列的に算出する相関算出手段
と、 上記相関値の信号レベルに基づいて上記第１の疑似雑音
符号の位相と同期した第２の疑似雑音符号を検出する位
相検出手段と、 上記位相検出手段によつて検出した第２の疑似雑音符号
に基づいて上記受信データを逆拡散することにより復調
する復調手段とを具えることを特徴とする受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26753997A JP3712156B2 (ja) | 1997-09-30 | 1997-09-30 | 疑似雑音符号の同期捕捉装置及び受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26753997A JP3712156B2 (ja) | 1997-09-30 | 1997-09-30 | 疑似雑音符号の同期捕捉装置及び受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112384A true JPH11112384A (ja) | 1999-04-23 |
| JP3712156B2 JP3712156B2 (ja) | 2005-11-02 |
Family
ID=17446236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26753997A Expired - Fee Related JP3712156B2 (ja) | 1997-09-30 | 1997-09-30 | 疑似雑音符号の同期捕捉装置及び受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3712156B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007732A (ja) * | 1999-05-19 | 2001-01-12 | Motorola Inc | スペクトル拡散無線電話受信機を起動する方法および装置 |
| WO2001022639A1 (fr) * | 1999-09-20 | 2001-03-29 | Nec Corporation | Dispositif d'acquisition synchrone pour recepteur amcr |
| KR100450789B1 (ko) * | 1999-05-25 | 2004-10-01 | 삼성전자주식회사 | 유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드분할 다중 접속 수신기 |
| JP2006108987A (ja) * | 2004-10-04 | 2006-04-20 | Tama Tlo Kk | 相関器 |
| JP2007166350A (ja) * | 2005-12-15 | 2007-06-28 | Agilent Technol Inc | ゲートアレイプログラム装置、測定装置、プログラム |
| US7403555B2 (en) | 2001-10-11 | 2008-07-22 | Interdigital Technology Corporation | Acquisition circuit for low chip rate option for mobile telecommunication system |
| JP2009124257A (ja) * | 2007-11-12 | 2009-06-04 | Fujitsu Ltd | 逆拡散回路および電子機器 |
| WO2020136889A1 (ja) * | 2018-12-28 | 2020-07-02 | 株式会社アプトポッド | センサーシステム、受信装置、及びプログラム |
-
1997
- 1997-09-30 JP JP26753997A patent/JP3712156B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007732A (ja) * | 1999-05-19 | 2001-01-12 | Motorola Inc | スペクトル拡散無線電話受信機を起動する方法および装置 |
| KR100450789B1 (ko) * | 1999-05-25 | 2004-10-01 | 삼성전자주식회사 | 유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드분할 다중 접속 수신기 |
| WO2001022639A1 (fr) * | 1999-09-20 | 2001-03-29 | Nec Corporation | Dispositif d'acquisition synchrone pour recepteur amcr |
| US7627020B2 (en) | 2001-10-11 | 2009-12-01 | Interdigital Technology Corporation | Acquisition circuit for low chip rate option for mobile telecommunication system |
| US8005129B2 (en) | 2001-10-11 | 2011-08-23 | Interdigital Technology Corporation | Acquisition circuit for low chip rate option for mobile telecommunication system |
| US7403555B2 (en) | 2001-10-11 | 2008-07-22 | Interdigital Technology Corporation | Acquisition circuit for low chip rate option for mobile telecommunication system |
| JP2006108987A (ja) * | 2004-10-04 | 2006-04-20 | Tama Tlo Kk | 相関器 |
| JP4560717B2 (ja) * | 2004-10-04 | 2010-10-13 | タマティーエルオー株式会社 | 相関器 |
| JP2007166350A (ja) * | 2005-12-15 | 2007-06-28 | Agilent Technol Inc | ゲートアレイプログラム装置、測定装置、プログラム |
| JP2009124257A (ja) * | 2007-11-12 | 2009-06-04 | Fujitsu Ltd | 逆拡散回路および電子機器 |
| US8565286B2 (en) | 2007-11-12 | 2013-10-22 | Fujitsu Limited | Despreading circuit and electronic apparatus |
| WO2020136889A1 (ja) * | 2018-12-28 | 2020-07-02 | 株式会社アプトポッド | センサーシステム、受信装置、及びプログラム |
| WO2020136992A1 (ja) * | 2018-12-28 | 2020-07-02 | 株式会社アプトポッド | センサーシステム、受信装置、プログラム、及び信号源 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3712156B2 (ja) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3616014B2 (ja) | 非同期符号分割多重接続通信システムにおけるフレーム同期ワードの生成及び検証装置及び方法 | |
| AU777074B2 (en) | Method for forming and determining a signal sequence, method of synchronization, transmitter unit and receiver unit | |
| US7023903B2 (en) | Method of receiving spread spectrum signal, and receiver | |
| JP2004357326A (ja) | 時分割複信（ｔｄｄ）通信システムの基地局の所属符号群を表示する方法 | |
| KR100584337B1 (ko) | 이동통신 시스템에서 셀 탐색 및 다중경로 탐색 장치 및방법 | |
| JPH11112384A (ja) | 疑似雑音符号の同期捕捉装置及び受信装置 | |
| JP2000357980A (ja) | 受信装置 | |
| JPH10190664A (ja) | パケット通信装置 | |
| WO2000052862A1 (fr) | Appareil et procede pour demodulation cdma et systeme de communication pour mobiles cdma | |
| KR100676918B1 (ko) | Ｄｓ-ｃｄｍａ ｕｗｂ 모뎀에서의 2단계 탐색과정을이용한 동기획득 장치 및 방법 | |
| US6850507B1 (en) | Apparatus and method for acquiring PN sequence in multicarrier CDMA mobile communication system | |
| EP1117189B1 (en) | Method and apparatus for despreading CDMA signals | |
| JP2906891B2 (ja) | Ｍ−ａｒｙスペクトラム拡散方式通信装置 | |
| KR100332064B1 (ko) | 순환코드를 이용한 파일럿/트래픽 채널신호 전송장치 및 그 방법과 그에 따른 기지국 코드 획득장치 및 그 방법 | |
| JP2688686B2 (ja) | Ｃｄｍａによるランダムアクセス通信方法及びそれを使った移動局装置 | |
| JPH11317693A (ja) | 直接拡散ｃｄｍａ移動通信システムにおける信号伝送方法、拡散同期方法、基地局及び移動局 | |
| JP2859604B2 (ja) | スライディング相関器 | |
| KR100362558B1 (ko) | 멀티캐리어 부호분할다중접속 방식의 이동통신 시스템에서의사잡음시퀀스 포착장치 및 방법 | |
| JP2000115025A (ja) | 拡散符号及びタイミング検出装置及びその方法 | |
| JP3353551B2 (ja) | 符号多重受信装置 | |
| JPH1198116A (ja) | Ｃｄｍａ通信システム用受信装置 | |
| KR100640337B1 (ko) | 부호분할 다중접속 방식을 사용하는 이동통신 시스템의 역확산장치 | |
| JP3223900B2 (ja) | バーストスペクトラム拡散通信受信機 | |
| JP2000115148A (ja) | 受信装置 | |
| JPH1065576A (ja) | 同期捕捉回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050729 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050811 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |