JP2000307479A - マッチドフィルタ及びｃｄｍａ受信機 - Google Patents

Abstract

(57)【要約】 【課題】 従来のマッチドフィルタでは、オーバーサン
プリングを行う場合、消費電力が大きいという問題点が
あったが、本発明は、消費電力を低減できるマッチドフ
ィルタ及びＣＤＭＡ受信機を提供する。 【解決手段】 １チップ時間間隔のクロックで動作して
入力信号と拡散符号との相関を出力するシングルマッチ
ドフィルタ（マッチドフィルタ部）７５，７６をオーバ
ーサンプリング数分設けると共に、各マッチドフィルタ
部に入力信号を時分割の出力するＤＡＴＡ時分割メモリ
変換部７２，７３と、各マッチドフィルタ部に複数のＵ
ＳＥＲに対応する拡散符号を時分割に供給するＣＯＤＥ
時分割メモリ変換部６３を設け、オーバーサンプリング
数分の１位相遅延させたクロックで各マッチドフィルタ
部を動作させ、出力される相関を加算部７７で加算する
マッチドフィルタ及びそれを用いたＣＤＭＡ受信機であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、符号分割多元接続
（ＣＤＭＡ：Code Division Multiple Access ）方式を
用いた移動体通信におけるスペクトラム拡散通信システ
ムでの受信機の復調回路（ＢＢ部：ベースバンド部）に
用いられるマッチドフィルタに係り、特に、消費電力を
低減できるマッチドフィルタ及びＣＤＭＡ受信機に関す
る。

【０００２】

【従来の技術】一般的に、スペクトラム拡散通信システ
ムでは、送信側で送信データに拡散変調を施して拡散信
号を送信し、受信側で受信拡散信号を逆拡散して復調信
号を得るものである。ここで、拡散変調とは、送信デー
タにそれより周波数の高い拡散符号（ＰＮコード）を乗
算することにより周波数帯域幅を広くし、電力密度の低
い信号に変換することである。

【０００３】拡散変調の利点として、他の通信システム
に与える干渉が小さい、他の通信システムから受ける干
渉の影響が小さい、マルチパスに強い、秘話性がある等
を挙げることができる。

【０００４】まず、一般的なスペクトラム拡散通信シス
テムにおける受信機の概略構成について、図４を用いて
説明する。図４は、一般的なスペクトラム拡散通信シス
テムにおける受信機の概略構成ブロック図である。受信
機は、図４に示すように、受信信号を受信する無線部
（ＲＦ部）１１と、受信した信号の復調を行う復調部
（ベースバンド部又はＢＢ部）１２とから基本的に構成
されている。

【０００５】そして、復調部１２は、無線部１１から入
力される受信ベースバンド信号をディジタル信号に変換
するＡ／Ｄ変換部（Ａ／Ｄ）１２１と、拡散符号を生成
してＡ／Ｄ変換部１２１から順次入力される信号を拡散
符号で逆拡散し、相関信号を出力するマッチドフィルタ
（ＭＦ）１２２と、マッチドフィルタ１２２から出力さ
れる相関信号をＲＡＫＥ合成するＲＡＫＥ合成部（ＲＡ
ＫＥ）１２３と、ＲＡＫＥ合成された信号の誤り訂正を
行う誤り訂正部（ＦＥＣ）１２４と、誤り訂正された信
号から元の信号を再生し、音声信号に変換する音声符号
化／復号化部（ＣＯＤＥＣ）１２５と、復調された音声
信号を出力する制御を行うＣＰＵ部（ＣＰＵ）１２６と
から構成されている。

【０００６】次に、上記マッチドフィルタ１２２につい
て具体的に説明する。マッチドフィルタとは、トランス
バーサルフィルタの一種であり、入力された信号をカス
ケードに接続した遅延素子で遅延して保持しつつ、順次
後段の遅延素子に出力し、それと共に各遅延素子が出力
する信号をタップ出力して、出力された信号と拡散符号
とを乗算して加算することにより、各タイミングにおけ
る相関演算を逐次的に行うことができるものである。

【０００７】マッチドフィルタは、スペクトラム拡散通
信の受信機において広く応用されており、マッチドフィ
ルタに関する先行技術の例としては、特開平９−１０７
２７１号の「直接拡散スペクトル拡散用ディジタルマッ
チドフィルタ」に記載されている。この直接拡散スペク
トル拡散用ディジタルマッチドフィルタは、乗算器の替
わりに極性反転器と選択回路を用い、全体の回路規模を
縮小するものである。

【０００８】尚、マッチドフィルタにおいては、オーバ
ーサンプリングが用いられることがある。このオーバー
サンプリングとは、信号をチップレートの数倍高速にサ
ンプリングし、１チップについて複数のサンプル結果か
ら相関値を演算する方法である。すなわち、スペクトラ
ム拡散信号をオーバーサンプリングする場合、１拡散チ
ップ長当たり複数のサンプルが行われる。

【０００９】次に、ＣＤＭＡ方式における移動体通信の
受信機の復調回路で用いられるマッチドフィルタ（Ｍ
Ｆ）について、複数ＭＦ使用型とメモリ時間変換方式Ｍ
Ｆを説明する。従来技術の複数ＭＦ使用型とメモリ時間
変換方式ＭＦを、ここではＣＤＭＡ拡散信号の拡散率を
１６、そのオーバーサンプリング数を２倍、そしてユー
ザ数を２として、図５〜図１０を用いて説明する。図５
は、複数ＭＦ使用型の構成ブロック図であり、図６は、
複数ＭＦ使用型のシミュレーションにおける構成ブロッ
ク図であり、図７は、複数ＭＦ使用型のシミュレーショ
ン結果を示す図であり、図８は、メモリ時間変換方式Ｍ
Ｆの構成ブロック図であり、図９は、メモリ時間変換方
式ＭＦのシミュレーションにおける構成ブロック図であ
り、図１０は、メモリ時間変換方式ＭＦのシミュレーシ
ョン結果を示す図である。尚、全ての図において、「Ｄ
ＡＴＡ」とは図４中のＡ／Ｄ変換部１２１でディジタル
変換された出力信号である。

【００１０】まず、複数ＭＦ使用型について説明する。
複数ＭＦ使用型は、図５に示すように、入力信号（ＤＡ
ＴＡ）を１／２チップ時間間隔で取り込み保持し、前回
のタイミングで保持したＤＡＴＡを次タップにシフトす
る入力信号保持部２１，２２，２３と、拡散符号（ＣＯ
ＤＥ０，１，…，ｎ）を１チップ時間間隔で取り込み保
持し、前回のタイミングで保持し拡散符号を次タップに
シフトし、１シンボル分の拡散符号を保持し終えたら、
その拡散符号を１シンボル時間保持する拡散符号保持部
２４，２５，２６と、入力信号保持部２１，２２，２３
からの入力信号と拡散符号保持部２４，２５，２６から
の拡散符号との積和演算を行うマッチドフィルタ部２
７，２８，２９とから構成されている。

【００１１】上記複数ＭＦ使用型では、各ユーザ（ユー
ザ数は２とする）毎に復調するためのタイミングを検出
する（サーチャ動作）と、各ユーザのタイミングでそれ
ぞれ復調する（復調動作）とが行われる。図６に示す複
数ＭＦ使用型は、クロック（ＣＬＫ）を１／２に分周す
る分周部５１と、入力信号（ＤＡＴＡ）を保持するＤＡ
ＴＡ保持部５２，５６と、拡散符号（ＣＯＤＥ）を保持
するＣＯＤＥ保持部５３，５７と、ＤＡＴＡ保持部５２
からの入力信号出力とＣＯＤＥ保持部５３からの拡散符
号出力との積和演算を行うマッチドフィルタ部５４と、
マッチドフィルタ部５４からの出力に基づいて同期を取
る出力部５５と、ＤＡＴＡ保持部５６からの入力信号出
力とＣＯＤＥ保持部５７からの拡散符号出力との積和演
算を行うマッチドフィルタ部５８と、マッチドフィルタ
部５８からの出力に基づいて同期を取る出力部５９とか
ら基本的に構成されている。

【００１２】更に、ＤＡＴＡ保持部５２，５６内には、
入力信号（ＤＡＴＡ）を１／２チップ時間間隔で取り込
み保持し、前回のタイミングで保持したＤＡＴＡを次タ
ップにシフトする３２ＴＡＰ（１シンボル分）の入力信
号を保持する入力信号保持部５２１，５６１が設けられ
ている。

【００１３】また、ＣＯＤＥ保持部５３，５７内には、
下段の拡散符号保持部５３２，５７２の１シンボル分の
拡散符号を１シンボル時間間隔で取り込み保持する１６
ＴＡＰ（１シンボル分）の拡散符号保持部５３１，５７
１と、拡散符号（ＣＯＤＥ０，１）を１チップ時間間隔
で取り込み保持し、前回のタイミングで保持したＣＯＤ
Ｅ０，１を次タップにシフトし、１シンボル分の拡散符
号を一定のタイミングで上段の拡散符号保持部５３１，
５７１にシフトする１６ＴＡＰ（１シンボル分）の拡散
符号保持部５３２，５７２とを備えている。

【００１４】また、出力部５５，５９内には、ＣＯＤＥ
０（ＵＳＥＲ０），ＣＯＤＥ１（ＵＳＥＲ１）の復調の
タイミングＦＲ００，ＦＲ０１を検出するフラグ（Ｆ
Ｒ）検出部５５１，５９１と、マッチドフィルタ部５
４，５８の復調出力の同期を取る同期部５５２，５９２
とを備えている。

【００１５】尚、説明の都合上、図６においてユーザ数
を２、入力信号は４ｂｉｔ、拡散符号は１ｂｉｔ、入力
信号保持部５２１，５６１のタップ数は３２タップ（１
シンボル分）、拡散符号保持部５３２，５７２は１６チ
ップ（１シンボル分）、拡散符号保持部５３１，５７１
は１６チップ（１シンボル分）とするが、実際にはこれ
にとらわれることなく、自由に設定可能である。

【００１６】次に、図６を用いて、以下、複数ＭＦ使用
型をサーチャ動作時と、復調動作時とに分けて説明す
る。まず、サーチャ動作時について説明する。図６にお
いて、分周部５１は、入力したサンプリングクロック
（ＣＬＫ）を１／２に分周する。ＤＡＴＡ保持部５２，
５６、出力部５５，５９はＣＬＫで動作する。ＣＯＤＥ
保持部５３，５７はＣＬＫ×２で動作する。

【００１７】ＤＡＴＡ保持部５２，５６は、入力信号
（ＤＡＴＡ）を１／２チップ時間間隔で取り込み保持
し、前回のタイミングで保持したＤＡＴＡを次タップ
（タップ数：３２ＴＡＰ）にシフトする。ＣＯＤＥ保持
部５３，５７は、下段の拡散符号保持部５３２，５７２
で拡散符号（ＣＯＤＥ０，ＣＯＯＥ１）を１チップ時間
間隔で取り込み保持し、前回のタイミングで保持した拡
散符号を次タップ（タップ数：１６ＴＡＰ）にシフト
し、１シンボル分の拡散符号が下段の拡散符号保持部５
３２，５７２に保持し終えたら、上段の拡散符号保持部
５３１，５７１に１シンボル分の拡散符号をシフトす
る。

【００１８】マッチドフィルタ（ＭＦ積和演算）部５
４，５８は、入力信号出力と拡散符号出力との積和演算
を行う。出力部５５，５９は、フラグ検出部５５１，５
９１にて、１シンボル分の相関出力からピーク値（自己
相関値）が検出されるタイミング（ＦＲ００，ＦＲ０
１）を検出する。各ユーザのタイミングＦＲ００，ＦＲ
０１は０〜３１からなるもので、サーチャ動作開始時に
ピーク（自己相関値）が立てば“０”、それ以降１／２
チップ時間毎に“１”が加算される。尚、１シンボル時
間後にピークが検出されれば“３１”となる。

【００１９】次に、復調動作時について説明する。分周
部５１、ＤＡＴＡ保持部５２，５６、ＣＯＤＥ保持部５
３，５７、マッチドフィルタ（ＭＦ積和演算）部５４，
５８は、サーチャ動作時と同じ動作を行う。そして、出
力部５５，５９は、同期部５５２，５９２にて、フラグ
検出部５５１，５９１で検出されたタイミング（ＦＲ０
０，ＦＲ０１）時の相関出力（復調出力）の同期を取
り、出力する（復調動作）。

【００２０】図６における複数ＭＦ使用型では、サーチ
ャ動作は２シンボル時間（１シンボル分の拡散符号を保
持するのに１シンボル時間、更に１シンボル分の相関を
得るのに１シンボル時間）かかり、復調動作は１シンボ
ル復調するのに１シンボル時間かかる。

【００２１】図６のシミュレーション結果を図７に示
す。図７において記述しているＣＬＫはサンプリング周
期（８０ｎｓ）、ＲＥＳＥＴは初期リセット、ＳＨＤＡ
ＴＡ（３：０）は入力信号（４ｂｉｔ）、ＣＯＤＡＴＡ
０は拡散符号１ｂｉｔ、ＣＯＤＡＴＡ１は拡散符号（１
ｂｉｔ）、上段のＡ０（１２７：６４）はＵＳＥＲ０の
ＭＦ積和演算部の入力信号成分、上段のＢ０（１５：
０）はＵＳＥＲ０のＭＦ積和演算部の拡散符号成分、Ｏ
ＵＴ０はＣＯＤＥ０（ＵＳＥＲ０）の復調出力、下段の
Ａ０（１２７：６４）はＵＳＥＲ１のＭＦ積和演算部の
入力信号成分、下段のＢ０（１５：０）はＵＳＥＲ１の
ＭＦ積和演算部の拡散符号成分、ＯＵＴ１はＣＯＤＥ１
（ＵＳＥＲ１）の復調出力である。

【００２２】次に、メモリ時間変換方式ＭＦについて説
明する。メモリ時間変換方式ＭＦとは、複数ユーザの復
調を数シンボル分の入力信号保持部（メモリ）と各ユー
ザの拡散符号保持部（メモリ）を用いて１つのＭＦで実
現させるものである。

【００２３】メモリ時間変換方式ＭＦを図８を用いて説
明する。図８に示すメモリ時間変換方式ＭＦは、入力信
号（ＤＡＴＡ）を１／２チップ時間間隔で取り込み保持
し、前回のタイミングで保持したＤＡＴＡを次タップに
シフトする入力信号保持部（メモリ）３１と、拡散符号
（ＣＯＤＥ０，１，…，ｎ）を１チップ時間間隔で取り
込み保持し、前回のタイミングで保持したＣＯＤＥを次
タップにシフトし、１シンボル分の拡散符号を一定のタ
イミングで拡散符号保持部（コード）３７にシフトする
拡散符号保持部３２，３３，３４と、入力信号保持部３
１の１シンボル分の入力信号を１／２チップ時間間隔で
取り込み保持する入力信号保持部（データ）３５と、入
力信号保持部３５の入力信号出力と拡散符号保持部３７
の拡散符号出力との積和演算を行うマッチドフィルタ
（ＭＦ積和演算）部３６と、拡散符号保持部３２，３
３，３４の１シンボル分の拡散符号を一定タイミングで
交互に取り込み保持する拡散符号保持部（コード）３７
とから構成されている。

【００２４】複数ＭＦ使用型は、マッチドフィルタ部の
ハード規模（ゲート数）がユーザ数に付随して増加して
いくのに対して、メモリ時間変換方式ＭＦでは、動作速
度（サンプリング周波数）を上げることで、マッチドフ
ィルタ部のハード規模を変えず（ＭＦは１つのみで）、
複数ＭＦ使用型と同じ速度で同じ動作を実現できるもの
である。

【００２５】次に、メモリ時間変換方式ＭＦのシミュレ
ーションにおける構成を図９を用いて説明する。尚、マ
ッチドフィルタの仕様は、２倍オーバーサンプリング、
ＤＡＴＡは４ｂｉｔ、ＣＯＤＥは１ｂｉｔ、ＴＡＰは１
６としている。図９に示すように、メモリ時間鉛管方式
ＭＦは、ＣＬＫを１／２に分周する分周部６１と、ＤＡ
ＴＡ時分割メモリ変換部６２と、ＣＯＤＥ時分割メモリ
変換部６３と、ＤＡＴＡ時分割メモリ変換部６２の入力
信号出力とＣＯＤＥ時分割メモリ変換部６３の拡散符号
出力との積和演算を行うマッチドフィルタ部６４と、復
調出力を特定タイミングで出力する出力部６５とから基
本的に構成されている。

【００２６】そして、ＤＡＴＡ時分割メモリ変換部６２
は、入力信号（ＤＡＴＡ）を１／２チップ時間間隔で取
り込み保持し、前回のタイミングで保持したＤＡＴＡを
次タップにシフトする６４ＴＡＰ（２シンボル分）の入
力信号保持部（ＤＡＴＡ）６２１と、入力信号保持部６
２１の１シンボル分の入力信号を１／２チップ時間間隔
で取り込み保持する入力信号保持部（ＤＡＴＡ）６２２
とを備えている。

【００２７】ＣＯＤＥ時分割メモリ変換部６２は、拡散
符号（ＣＯＤＥ０）を１チップ時間間隔で取り込み保持
し、前回のタイミングで保持したＣＯＤＥ０を次タップ
にシフトし、１シンボル分の拡散符号を一定のタイミン
グで拡散符号保持部６３３にシフトする４８ＴＡＰ（３
シンボル分）の拡散符号保持部（ＣＯＤＥ０）６３１
と、拡散符号（ＣＯＤＥ１）を１チップ時間間隔で取り
込み保持し、前回のタイミングで保持したＣＯＤＥ１を
次タップにシフトし、１シンボル分の拡散符号を一定の
タイミングで拡散符号保持部６３３にシフトする４８Ｔ
ＡＰ（３シンボル分）の拡散符号保持部（ＣＯＤＥ１）
６３２と、拡散符号保持部６３１，６３２のそれぞれの
拡散符号（ＣＯＤＥ０，ＣＯＤＥ１）を一定間隔で取り
込み保持する拡散符号保持部（ＣＯＤＥ）６３３とを備
えている。

【００２８】出力部６５は、ＣＯＤＥ０，ＣＯＤＥ１
（ＵＳＥＲ０，ＵＳＥＲ１）のそれぞれの復調のタイミ
ングＦＲ００，ＦＲ０１を検出するフラグ（ＦＲ）検出
部６５１と、ＵＳＥＲ０，ＵＳＥＲ１のそれぞれのタイ
ミングＦＲ００，ＦＲ０１でマッチドフィルタ部６４の
復調出力をセレクトする復調出力セレクタ部（セレク
タ）６５２とを備えている。

【００２９】ここでは、図９を用いて、メモリ時間変換
方式ＭＦをサーチャ動作時、復調動作時に分けて説明す
る。説明の都合上、図９においてユーザ数を２、入力信
号は４ｂｉｔ、拡散符号は１ｂｉｔ、入力信号保持部６
２１のタップ数は６４タップ（２シンボル分）、入力信
号保持部６２２のタップ数は３２タップ（１シンボル
分）、拡散符号保持部６３１，６３２は４８チップ（３
シンボル分）、拡散符号保持部６３３は１６チップ（１
シンボル分）とするが、実際にはこれにとわれることな
く、自由に設定可能である。

【００３０】サーチャ動作時について説明する。分周部
６１は、入力したサンプリングクロック（ＣＬＫ）を１
／２に分周する。ＤＡＴＡ時分割メモリ変換部６２、出
力部６５はＣＬＫで動作し、ＣＯＤＥ時分割メモリ変換
部６３はＣＬＫ×２で動作する。

【００３１】ＤＡＴＡ時分割メモリ変換部６２では、前
段の入力信号保持部６２１が、入力信号（ＤＡＴＡ）を
１／２チップ時間間隔で取り込み保持し、前回のタイミ
ングで保持したＤＡＴＡを次タップ（タップ数：６４Ｔ
ＡＰ［２シンボル分］）にシフトする。入力信号保持部
６２１の前半に１シンボル分の入力信号を保持し終えた
ら（前段の０〜３１ＴＡＰに入力信号を保持し終えてい
る状態になったら）、１シンボル分の入力信号（０〜３
１ＴＡＰ）を次段の入力信号保持部６２２に１／２チッ
プ時間間隔で取り込み保持する。これを１シンボル時間
の間、繰り返す。

【００３２】ここまで、前段の入力信号保持部６２１に
１シンボル分の入力信号を保持するのに１シンボル時
間、前段の入力信号保持部６２１の０〜３１ＴＡＰの１
シンボル分の入力信号を次段の入力信号保持部６２２に
取り込むのに１シンボル時間、合計２シンボル時間かか
る。この間に前段の入力信号保持部６２１のシフトレジ
スタには２シンボル分の入力信号が保持される。前段の
入力信号保持部６２１で２シンボル分の入力信号を保持
し終えたら（前段の０〜６３ＴＡＰに入力信号を保持し
終えている状態になったら）、１シンボル分の入力信号
（３２〜６３ＴＡＰ）を次段の入力信号保持部６２２に
１／２チップ時間間隔で取り込み保持する。これを１シ
ンボル時間の間、繰り返す。

【００３３】ＣＯＤＥ時分割メモリ変換部６３では、下
段の拡散符号保持部６３１，６３２で拡散符号（ＣＯＤ
Ｅ０，ＣＯＤＥ１）を１チップ時間間隔で取り込み保持
し、前回のタイミングで保持した拡散符号を次タップ
（タップ数：４８ＴＡＰ［３シンボル分］）にシフトす
る。下段の拡散符号保持部６３１，６３２に１シンボル
分の拡散符号を保持し終えたら（下段の拡散符号保持部
６３１，６３２の０〜１５ＴＡＰに拡散符号を保持し終
えてる状態になったら）、下段の拡散符号保持部６３１
の１シンボル分の拡散符号（０〜１５ＴＡＰ）を１シン
ボル時間、上段の拡散符号保持部６３３に取り込み保持
する。

【００３４】次に、下段の拡散符号保持部６３１，６３
２に２シンボル分の拡散符号を保持し終えたら（下段の
拡散符号保持部６３１，６３２の０〜３１ＴＡＰに拡散
符号を保持し終えてる状態になったら）、下段の拡散符
号保持部６３２の１シンボル分の拡散符号（１６〜３１
ＴＡＰ）を１シンボル時間、上段の拡散符号保持部６３
３に取り込み保持する。

【００３５】ここでは、下段の拡散符号保持部６３１，
６３２に１シンボル分の拡散符号を保持するのに１シン
ボル時間、下段の拡散符号保持部６３１の０〜１５ＴＡ
Ｐの１シンボル分の拡散符号を上段の拡散符号保持部６
３３に保持し続けるのに１シンボル時間、下段の拡散符
号保持部６３２の１６〜３１ＴＡＰの１シンボル分の拡
散符号を上段の拡散符号保持部６３３に保持し続けるの
に１シンボル時間、合計３シンボル時間かかる。

【００３６】そして、マッチドフィルタ部（ＭＦ積和演
算部）６４は、入力信号出力と拡散符号出力との積和演
算を行う。出力部６５は、フラグ検出部６５１にて、各
ユーザの１シンボル分の相関出力からピーク値（自己相
関値）が検出されるタイミング（ＦＲ００，ＦＲ０１）
を検出する。各ユーザのタイミングＦＲ００，ＦＲ０１
は０〜３１からなるもので、サーチャ動作開始時にピー
ク（自己相関値）が立てば“０”、それ以降１／２チッ
プ時間毎に“１”が加算される。尚、１シンボル時間後
にピークが検出されれば“３１”となる。

【００３７】次に、復調動作時について説明する。分周
部６１は、サーチャ動作時と同じ動作である。ＤＡＴＡ
時分割メモリ変換部６２では、前段の入力信号保持部６
２１が、入力信号（ＤＡＴＡ）を１／２チップ時間間隔
で取り込み保持し、前回のタイミングで保持したＤＡＴ
Ａを次タップ（タップ数：６４ＴＡＰ［２シンボル
分］）にシフトする。前段の入力信号保持部６２１のシ
フトレジスタの３２〜６３ＴＡＰの１シンボル分の入力
信号を、各ユーザのタイミングＦＲ００，ＦＲ０１で次
段の入力信号保持部６２２に取り込み保持する（各ユー
ザのタイミングＦＲ００，ＦＲ０１は、それぞれ１シン
ボル時間間隔である）。

【００３８】ＣＯＤＥ時分割メモリ変換部６３では、下
段の拡散符号保持部６３１，６３２で拡散符号（ＣＯＤ
Ｅ０，ＣＯＤＥ１）を１チップ時間間隔で取り込み保持
し、前回のタイミングで保持した拡散符号を次タップ
（タップ数：４８ＴＡＰ［３シンボル分］）にシフトす
る。下段の拡散符号保持部６３１，６３２のそれぞれの
シフトレジスタの１６〜４７ＴＡＰの２シンボル分の拡
散符号の中から各ユーザのタイミングＦＲ００，ＦＲ０
１に合わせた１シンボル分の拡散符号（下段の拡散符号
保持部６３１：１６＋ＦＲ００／２〜３１＋ＦＲ００／
２、下段の拡散符号保持部６３２：１６＋ＦＲ０１／２
〜３１＋ＦＲ０１／２［小数点以下切り捨て］）を交互
に上段の拡散符号保持部６３３のレジスタに取り込み保
持する。

【００３９】マッチドフィルタ部（ＭＦ積和演算部）６
４は、サーチャ動作時と同じ動作である。出力部６５で
は、復調出力セレクタ部６５２が、各ユーザの復調出力
を各ユーザのタイミングＦＲ００，ＦＲ０１に合わせて
出力する。

【００４０】このシミュレーションにおけるメモリ時間
変換型ＭＦでは、サーチャ動作は３シンボル時間（１シ
ンボル分の拡散符号を保持するのに１シンボル時間、Ｕ
ＳＥＲ０の１シンボル分の相関を得るのに１シンボル時
間、ＵＳＥＲ１の１シンボル分の相関を得るのに１シン
ボル時間）かかり、復調動作は各ユーザの１シンボルを
復調するのに合計１シンボル時間かかる。

【００４１】図９のシミュレーション結果を図１０に示
す。尚、図１０に記述している用語は、図７で説明した
ものと同様である。図１０に示したメモリ時間変換方式
ＭＦにおいて、動作速度は図７の複数ＭＦ使用型の動作
速度の２倍（ユーザ数が２なので）としてシミュレーシ
ョンを行った。図１０のＯＵＴ０，ＯＵＴ１がそれぞれ
ＵＳＥＲ０，ＵＳＥＲ１の復調出力、図１０のＯＵＴ
０，ＯＵＴ１がそれぞれＵＳＥＲ０，ＵＳＥＲ１の復調
出力を表わしている。

【００４２】図７、図１０それぞれＵＳＥＲ０の復調が
始まる時間は、図７が、５３６０ｎｓ、図１０が、３９
６０ｎｓとなっており、図１０の方が図７より速く動作
しているが、これはサーチャ動作時に拡散符号を１シン
ボル分保持するための時間（図７及ぶ図１０共に１シン
ボル分の拡散符号を保持するのに１シンボル時間かかる
ため）が、図１０の方が図７の半分の時間（図１０の動
作速度が図７の２倍であるため）で処理が終わるためで
ある。

【００４３】

【発明が解決しようとする課題】ここで、マッチドフィ
ルタ（ＭＦ）は、２倍オーバーサンプリングＭＦを用い
ている。２倍オーバーサンプリングＭＦは、１倍オーバ
ーサンプリングＭＦと比べてサンプリングする周波数が
２倍であるため、消費電力が大きいという問題点があ
る。これは、Ｃ‐Ｍ０Ｓの消費電力は、周波数及びゲー
ト数に比例して増加するためである。

【００４４】本発明は上記実情に鑑みて為されたもの
で、消費電力を低減できる位相遅延ＭＦ適用型メモリ時
間変換方式のマッチドフィルタ及びＣＤＭＡ受信機を提
供することを目的とする。

【００４５】

【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、マッチドフィルタにおいて、１
チップ間隔のクロックを入力してオーバーサンプリング
数分の１位相ずつ遅延させたクロックを出力する位相遅
延手段と、入力信号と拡散符号との相関を出力するシン
グルマッチドフィルタをオーバーサンプリング数分設け
ると共に、対応する入力信号を供給する入力信号供給手
段と、拡散符号を供給する拡散符号供給手段を設け、位
相遅延手段から出力されるクロックに応じて入力信号供
給手段からの入力信号をシングルマッチドフィルタに供
給し、各シングルマッチドフィルタで各々供給される入
力信号と拡散符号との積和演算を行って出力される相関
を加算して、オーバーサンプリングした相関を出力する
ものであり、動作クロックを高速にすることなく、消費
電力を低減できる。

【００４６】また、本発明のマッチドフィルタをＣＤＭ
Ａ受信機に用いることも可能である。

【００４７】

【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。尚、以下で説明する機能実現
手段は、当該機能を実現できる手段であれば、どのよう
な回路又は装置であっても構わず、また機能の一部又は
全部をソフトウェアで実現することも可能である。更
に、機能実現手段を複数の回路によって実現してもよ
く、複数の機能実現手段を単一の回路で実現してもよ
い。

【００４８】本発明に係る位相遅延マッチドフィルタ適
用型メモリ時間変換方式マッチドフィルタ（位相遅延Ｍ
Ｆ適用型メモリ時間変換方式ＭＦ）は、オーバーサンプ
リング倍数に応じてシングルＭＦ（非オーバーサンプリ
ング用ＭＦ）を複数設けると共に、各シングルＭＦに複
数（オーバーサンプリング数より多い数でも構わない）
の拡散符号を時分割に供給する符号供給手段を設け、各
シングルＭＦにオーバーサンプリング倍数の数分、位相
を遅延させた入力信号を取り込み、当該遅延させたタイ
ミングで各シングルＭＦを動作させて供給される拡散符
号との積和演算を行って相関出力を出力し、これら複数
相関出力を加算してオーバーサンプリング処理のＭＦと
同様の結果を、低消費電力で得るものである。

【００４９】上記のように、本発明に係るメモリ時間変
換方式ＭＦは、メモリ時間変換方式ＭＦのＭＦ部に位相
遅延マッチドフィルタ（位相遅延ＭＦ）を適用したメモ
リ時間変換方式ＭＦである。従って、本発明のメモリ時
間変換方式ＭＦを位相遅延ＭＦ適用型とよぶことがあ
る。

【００５０】また、位相遅延ＭＦとは、オーバーサンプ
リングする倍数分だけシングルＭＦを備え、複数のシン
グルＭＦを位相遅延させたサンプリングクロックで動作
させて、それらの相関出力を加算することにより、オー
バーサンプリングＭＦと同じ結果を低消費電力で得られ
るＭＦのことである。

【００５１】本発明に係る位相遅延ＭＦ適用型を、ここ
ではＣＤＭＡ拡散信号の拡散率を１６とし、そのオーバ
ーサンプリング数を２倍、そしてユーザ数を２として、
図１、図２、図３を用いて説明する。尚、オーバーサン
プリング数とユーザ数とは直接的に関係するものではな
い。図１は、本発明の実施の形態に係る位相遅延ＭＦ適
用型の構成ブロック図であり、図２は、本発明の実施の
形態に係る位相遅延ＭＦ適用型のシミュレーションにお
ける構成ブロック図であり、図３は、本発明の実施の形
態に係る位相遅延ＭＦ適用型メモリ時間変換方式ＭＦの
シミュレーション結果を示す図である。

【００５２】本発明の実施の形態に係る位相遅延ＭＦ適
用型について図１を用いて説明する。尚、図１で使用さ
れるＭＦ自体の仕様は１倍オーバーサンプリングであ
る。本発明の実施の形態に係る位相遅延ＭＦ適用型は、
図１に示すように、入力信号（ＤＡＴＡ）を１チップ時
間間隔で取り込み保持し、前回のタイミングで保持した
ＤＡＴＡを次タップにシフトする入力信号保持部（メモ
リ）４１，４２と、拡散符号（ＣＯＤＥ０，１，…，
ｎ）を１チップ時間間隔で取り込み保持し、前回のタイ
ミングで保持したＣＯＤＥ０，１，…，ｎを次タップに
シフトし、１シンボル分の拡散符号を一定のタイミング
でシフト出力する拡散符号保持部（メモリ）４３，４
４，４５と、入力信号保持部４１，４２の１シンボル分
の入力信号を１チップ時間間隔で取り込み保持する入力
信号保持部（データ）４６，４９と、拡散符号保持部４
３，４４，４５の１シンボル分の拡散符号を一定のタイ
ミングで交互に（順に）取り込み保持する拡散符号保持
部（コード）４８と、入力信号保持部４６，４９の入力
信号出力と拡散符号保持部４８の拡散符号出力との積和
演算を行うマッチドフィルタ（ＭＦ積和演算）部４７，
４１０と、マッチドフィルタ部４７の出力とマッチドフ
ィルタ部４１０の出力を加算する加算部４１１とから構
成されている。

【００５３】ここで、本発明の実施の形態に係る位相遅
延ＭＦ適用型は、入力信号保持部４２に対して入力信号
保持部４１が入力信号の位相を１／２位相を遅延させて
入力し、また、マッチドフィルタ部４７に対してマッチ
ドフィルタ部４１０が上記遅延させたタイミングで拡散
符号との積和演算を行い、マッチドフィルタ部４７とマ
ッチドフィルタ４１０の相関出力を加算部４１１で加算
して出力するものである。また、マッチドフィルタ部４
７，４１０には対応する拡散符号が拡散符号保持部４８
から供給されるようになっている。

【００５４】つまり、入力信号保持部４２，４６、マッ
チドフィルタ部４７が特定の動作タイミング（ＣＬＫ１
のタイミング）で動作し、入力信号保持部４１，４９、
マッチドフィルタ部４１０が入力信号の位相を１／２位
相を遅延させたタイミング（ＣＬＫ１に対して１／２位
相を遅延させたＣＬＫ２のタイミング）で動作させると
共に、拡散符号保持部４８から対応する拡散符号をマッ
チドフィルタ部４７，４１０に各々供給し、マッチドフ
ィルタ部４７，４１０の各相関出力を加算部４１１で加
算することで、動作タイミングを高速にすることなく、
簡易な構成にて、２倍オーバーサンプリングを行ったの
と同じ相関出力が得られるものである。

【００５５】尚、具体的には図１に示したように、マッ
チドフィルタ部は２個用意しておき、ＣＯＤＥ０〜ｎを
拡散符号保持部４８から２つのマッチドフィルタ部に対
して交互にＣＯＤＥを供給して、オーバーサンプリング
に相当する相関出力（ＯＵＴ０〜ｎ）を得るようにする
ものである。

【００５６】次に、本発明の実施の形態に係る位相遅延
ＭＦ適用型のメモリ時間変換方式ＭＦのシミュレーショ
ンにおける構成を図２を用いて説明する。尚、ＭＦ自体
の仕様は、１倍オーバーサンプリングで、ＤＡＴＡは４
ｂｉｔ、ＣＯＤＥは１ｂｉｔ、ＴＡＰは１６ＴＡＰとし
ている。図２に示すように、本発明の実施の形態に係る
位相遅延型ＭＦ適用型のシミュレーション構成は、クロ
ック位相遅延部７１と、ＤＡＴＡ時分割メモリ変換部７
２，７３と、ＣＯＤＥ時分割メモリ変換部７４，７５
と、マッチドフィルタ部７６と、加算部７７と、出力部
７８とから基本的に構成されている。

【００５７】次に、図２における各部を具体的に説明す
る。クロック位相遅延部７１は、ＣＬＫ１とＣＬＫ１の
１／２位相遅延したＣＬＫ２を生成する。ＤＡＴＡ時分
割メモリ変換部７２は、ＣＬＫ１で動作し、入力信号
（ＤＡＴＡ）を１チップ時間間隔で取り込み保持し、前
回のタイミングで保持したＤＡＴＡを次タップにシフト
する３２ＴＡＰ（２シンボル分）の入力信号保持部（Ｄ
ＡＴＡ）７２１と、入力信号保持部７２１の１シンボル
分の入力信号を１チップ時間間隔で取り込み保持する入
力信号保持部７２２とを備えている。

【００５８】ＤＡＴＡ時分割メモリ変換部７３は、ＣＬ
Ｋ２で動作し、入力信号（ＤＡＴＡ）を１チップ時間間
隔で取り込み保持し、前回のタイミングで保持したＤＡ
ＴＡを次タップにシフトする３２ＴＡＰ（２シンボル
分）の入力信号保持部（ＤＡＴＡ）７３１と、入力信号
保持部７３１の１シンボル分の入力信号を１チップ時間
間隔で取り込み保持する入力信号保持部７３２とを備え
ている。

【００５９】ＣＯＤＥ時分割メモリ変換部７４は、ＣＬ
Ｋ１で動作し、拡散符号（ＣＯＤＥ０）を１チップ時間
間隔で取り込み保持し、前回のタイミングで保持したＣ
ＯＤＥ０を次タップにシフトし、１シンボル分の拡散符
号を一定のタイミングでシフト出力する４８ＴＡＰ（３
シンボル分）の拡散符号保持部（ＣＯＤＥ０）７４１
と、拡散符号（ＣＯＤＥ１）を１チップ時間間隔で取り
込み保持し、前回のタイミングで保持したＣＯＤＥ１を
次タップにシフトし、１シンボル分の拡散符号を一定の
タイミングでシフト出力する４８ＴＡＰ（３シンボル
分）の拡散符号保持部（ＣＯＤＥ１）７４２と、拡散符
号保持部７４１，７４２からシフト出力される、それぞ
れの拡散符号（ＣＯＤＥ０，ＣＯＤＥ１）を一定の間隔
で取り込み保持する拡散符号保持部７４３とを備えてい
る。

【００６０】マッチドフィルタ（ＭＦ積和演算）部７５
は、入力信号保持部７２２の入力信号出力と拡散符号保
持部７４３の拡散符号出力との積和演算を行う。マッチ
ドフィルタ（ＭＦ積和演算）部７６は、入力信号保持部
７３２の入力信号出力と拡散符号保持部７４３の拡散符
号出力との積和演算を行う。加算部７７は、マッチドフ
ィルタ部７５の出力とマッチドフィルタ部７６の出力を
加算する。

【００６１】出力部７８は、ＣＬＫ１とＣＬＫ２で動作
し、ＣＯＤＥ０，ＣＯＤＥ１（ＵＳＥＲ０，ＵＳＥＲ
１）のそれぞれの復調のタイミングＦＲ００，ＦＲ０１
を検出するフラグ（ＦＲ）検出部７８１と、ＵＳＥＲ
０，ＵＳＥＲ１のそれぞれのタイミングＦＲ００，ＦＲ
０１で加算部７７の復調出力をセレクトする復調出力セ
レクタ部（セレクタ）７８２とを備えている。

【００６２】ここでは、図２を用いて、以下、本発明の
実施の形態に係る位相遅延ＭＦ適用型を、サーチャ動作
時、復調動作時に分けて説明する。説明の都合上、図２
において、ユーザ数を２、入力信号は４ｂｉｔ、拡散符
号は１ｂｉｔ、入力信号保持部７２１，７３１のタップ
数は３２タップ（２シンボル分）、入力信号保持部７２
２，７３２のタップ数は１６タップ（１シンボル分）、
拡散符号保持部７４１，７４２は４８チップ（３シンボ
ル分）、拡散符号保持部７４３は１６チップ（１シンボ
ル分）とするが、実際にはこれにとわれることなく、自
由に設定可能である。

【００６３】サーチャ動作時について説明する。クロッ
ク位相遅延部７１は、入力したサンプリングクロック
（ＣＬＫ）と同相のＣＬＫ１とＣＬＫ１の１／２位相遅
延したＣＬＫ２を生成する。ＤＡＴＡ時分割メモリ変換
部７２、ＣＯＤＥ時分割メモリ変換部７４はＣＬＫ１で
動作し、ＤＡＴＡ時分割メモリ変換部７３はＣＬＫ２で
動作し、出力部７８はＣＬＫ１，ＣＬＫ２で動作する。

【００６４】ＤＡＴＡ時分割メモリ変換部７２では、前
段の入力信号保持部７２１が、入力信号（ＤＡＴＡ）を
１チップ時間間隔で取り込み保持し、前回のタイミング
で保持したＤＡＴＡを次タップ（タップ数：３２ＴＡＰ
［２シンボル分］）にシフトする。前段の入力信号保持
部７２１に１シンボル分の入力信号を保持し終えたら
（前段の０〜１５ＴＡＰに入力信号を保持し終えている
状態になったら）、１シンボル分の入力信号（０〜１５
ＴＡＰ）を次段の入力信号保持部７２２に１チップ時間
間隔で取り込み保持する。これを１シンボル時間繰り返
す。

【００６５】ここまで、前段の入力信号保持部７２１に
１シンボル分の入力信号を保持するのに１シンボル時
間、前段の入力信号保持部７２１の０〜１５ＴＡＰの１
シンボル分の入力信号を次段の入力信号保持部７２２に
取り込むのに１シンボル時間、合計２シンボル時間かか
る。この間に前段の入力信号保持部７２１のシフトレジ
スタには２シンボル分の入力信号が保持される。前段の
入力信号保持部７２１で２シンボル分の入力信号を保持
し終えたら（前段の０〜３１ＴＡＰに入力信号を保持し
終えている状態になったら）、１シンボル分の入力信号
（１５〜３１ＴＡＰ）を次段の入力信号保持部７２２に
１チップ時間間隔で取り込み保持する。これを１シンボ
ル時間繰り返す。尚、ＤＡＴＡ時分割メモリ変換部７２
はＣＬＫ１で動作する。

【００６６】ＤＡＴＡ時分割メモリ変換部７３では、Ｄ
ＡＴＡ時分割メモリ変換部１と同じ動作を行う。但し、
ＤＡＴＡ時分割メモリ変換部７３はＣＬＫ２で動作す
る。つまり、ＤＡＴＡ時分割メモリ変換部７３に比べて
１／２位相が遅延した入力信号（ＤＡＴＡ）について取
り込み保持を行っている。

【００６７】ＣＯＤＥ時分割メモリ変換部７４では、下
段の拡散符号保持部７４１，７４２が拡散符号（ＣＯＤ
Ｅ０，ＣＯＤＥ１）を１チップ時間間隔で取り込み保持
し、前回のタイミングで保持した拡散符号を次タップ
（タップ数：４８ＴＡＰ（３シンボル分））にシフトす
る。下段の拡散符号保持部７４１、下段の拡散符号保持
部７４２に１シンボル分の拡散符号を保持し終えたら
（下段の拡散符号保持部７４１、下段の拡散符号保持部
７４２の０〜１５ＴＡＰに拡散符号を保持し終えてる状
態になったら）、下段の拡散符号保持部７４１の１シン
ボル分の拡散符号（０〜１５ＴＡＰ）を１シンボル時
間、上段の拡散符号保持部７４３に取り込み保持する。

【００６８】次に、下段の拡散符号保持部７４１、下段
の拡散符号保持部７４２に２シンボル分の拡散符号を保
持し終えたら（下段の拡散符号保持部７４１と下段の拡
散符号保持部７４２の０〜３１ＴＡＰに拡散符号を保持
し終えてる状態になったら）、下段の拡散符号保持部７
４２の１シンボル分の拡散符号（１６〜３１ＴＡＰ）を
１シンボル時間、上段の拡散符号保持部７４３に取り込
み保持する。

【００６９】ここでは、下段の拡散符号保持部７４１、
下段の拡散符号保持部７４２に１シンボル分の拡散符号
を保持するのに１シンボル時間、下段の拡散符号保持部
７４１の０〜１５ＴＡＰの１シンボル分の拡散符号を上
段の拡散符号保持部７４３に保持し続けるのに１シンボ
ル時間、下段の拡散符号保持部７４２の１６〜３１ＴＡ
Ｐの１シンボル分の拡散符号を上段の拡散符号保持部７
４３に保持し続けるのに１シンボル時間、合計３シンボ
ル時間かかる。尚、ＣＯＤＥ時分割メモリ変換部７４の
各部はＣＬＫ１で動作する。

【００７０】マッチドフィルタ（ＭＦ積和演算）部７５
は、ＣＬＫ１で動作する入力信号保持部７２２の入力信
号出力とＣＬＫ１で動作する拡散符号保持部７４３の拡
散符号出力との積和演算を行い、マッチドフィルタ部７
６は、ＣＬＫ２で動作する入力信号保持部７３２の入力
信号出力とＣＬＫ１で動作する拡散符号保持部７４３の
拡散符号出力との積和演算を行い、それぞれの演算結果
を加算部７７に出力する。但し、各マッチドフィルタ部
７５，７６から加算部７７に出力されるタイミングは、
ＣＬＫ１とＣＬＫ２と異なっている。

【００７１】加算部７７は、マッチドフィルタ（ＭＦ積
和演算）部７５，７６のそれぞれの演算結果の出力を加
算して出力部７８に出力する。つまり、加算部７７は、
入力信号と拡散符号の積和演算結果（相関出力）と、そ
の入力信号に対して１／２位相遅延した入力信号と拡散
符号の積和演算結果（１／２位相遅延相関出力）とを加
算したものとなる。

【００７２】出力部７８は、ＣＬＫ１及びＣＬＫ２の双
方で動作し、フラグ（ＦＲ）検出部７８１にて、各ユー
ザの１シンボル分の相関出力からピーク値（自己相関
値）が検出されるタイミング（ＦＲ００，ＦＲ０１）を
検出する。各ユーザのタイミングＦＲ００，ＦＲ０１は
０〜１５からなるもので、サーチャ動作開始時にピーク
（自己相関値）が立てば“０”、それ以降１チップ時間
毎に“１”が加算される。尚、１シンボル時間後にピー
クが検出されれば“１５”となる。

【００７３】次に、復調動作時について説明する。クロ
ック位相遅延部７１は、サーチャ動作時と同じ動作であ
る。ＤＡＴＡ時分割メモリ変換部７２では、ＣＬＫ１で
動作し、前段の入力信号保持部７２１が、入力信号（Ｄ
ＡＴＡ）を１チップ時間間隔で取り込み保持し、前回の
タイミングで保持したＤＡＴＡを次タップ（タップ数：
３２ＴＡＰ［２シンボル分］）にシフトする。前段の入
力信号保持部７２１のシフトレジスタの１５〜３１ＴＡ
Ｐの１シンボル分の入力信号を、各ユーザのタイミング
ＦＲ００，ＦＲ０１で次段の入力信号保持部７２２に取
り込み保持する。各ユーザのタイミングＦＲ００，ＦＲ
０１は、それぞれ１シンボル時間間隔である。

【００７４】ＤＡＴＡ時分割メモリ変換部７３は、ＣＬ
Ｋ２で動作するものの、それ以外はＤＡＴＡ時分割メモ
リ変換部７２と同じ動作である。ＣＯＤＥ時分割メモリ
変換部７４では、下段の拡散符号保持部７４１，７４２
で拡散符号（ＣＯＤＥ０，ＣＯＤＥ１）を１チップ時間
間隔で取り込み保持し、前回のタイミングで保持した拡
散符号を次タップ（タップ数：４８ＴＡＰ［３シンボル
分］）にシフトする。下段の拡散符号保持部７４１，７
４２のそれぞれのシフトレジスタの１６〜４７ＴＡＰの
２シンボル分の拡散符号の中から各ユーザのタイミング
ＦＲ００，ＦＲ０１に合わせた１シンボル分の拡散符号
（下段の拡散符号保持部７４１：１６＋ＦＲ００〜３１
＋ＦＲ００、下段の拡散符号保持部７４２：１６＋ＦＲ
０１〜３１＋ＦＲ０１）を交互に上段の拡散符号保持部
７４３のレジスタに取り込み保持する。

【００７５】マッチドフィルタ（ＭＦ積和演算）部７
５，７６及び加算部７７は、サーチャ動作時と同じ動作
である。出力部７８では、復調出力セレクタ部７８２
が、各ユーザの復調出力を各ユーザのタイミングＦＲ０
０，ＦＲ０１に合わせて出力する。

【００７６】これにより、サンプリングクロック周波数
が２倍オーバーサンプリングＭＦを用いたメモリ時間変
換方式ＭＦのＭＦ部の１／２倍の周波数であるのにも拘
わらず、チップタイミング周期を２倍オーバーサンプリ
ングＭＦを用いたメモリ時間変換方式ＭＦと同じに取る
ことができる。

【００７７】このシミュレーションにおける位相遅延Ｍ
Ｆ適用型では、サーチャ動作は３シンボル時間（１シン
ボル分の拡散符号を保持するのに１シンボル時間、ＵＳ
ＥＲ０の１シンボル分の相関を得るのに１シンボル時
間、ＵＳＥＲ１の１シンボル分の相関を得るのに１シン
ボル時間）かかり、復調動作は各ユーザの１シンボルを
復調するのに合計１シンボル時間かかる。

【００７８】図２のシミュレーション結果を図３に示
す。尚、図３に記述したＣＬＫはサンプリング周期（４
０ｎｓ）、ＣＬＫ０はサンプリング周期（８０ｎｓ）、
ＣＬＫ１はＣＬＫ０の１／２位相遅延サンプリング周期
（８０ｎｓ）、ＲＥＳＥＴは初期リセット、ＳＨＤＡＴ
Ａ（３：０）は入力信号（４ｂｉｔ）、ＣＯＤＡＴＡ０
は拡散符号（１ｂｉｔ）、ＣＯＤＡＴＡ１は拡散符号
（１ｂｉｔ）、上段のＡ０（６３：０）はＭＦ積和演算
部の入力信号成分（ＣＬＫ０）、上段のＢ０はＭＦ積和
演算部の拡散符号成分（ＣＬＫ０）、上段のＦＡ９Ａは
上段Ａ０と上段Ｂ０の積和演算結果、下段のＡ０はＭＦ
積和演算部の入力信号成分（ＣＬＫ１）、下段のＢ０は
ＭＦ積和演算部の拡散符号成分（ＣＬＫ１）、下段のＦ
Ａ９Ａは下段Ａ０と下段Ｂ０の積和演算結果、ＯＵＴ０
はＣＯＤＥ０（ＵＳＥＲ０）の復調出力、ＯＵＴ１はＣ
ＯＤＥ１（ＵＳＥＲ１）の復調出力である。

【００７９】このシミュレーション結果において、ＯＵ
Ｔ０，ＯＵＴ１が本発明のＵＳＥＲ０，ＵＳＥＲ１の復
調出力である。２倍オーバーサンプリングＭＦを用いた
メモリ時間変換方式ＭＦのＵＳＥＲ０，ＵＳＥＲ１の復
調出力は図１０のＯＵＴ０，ＯＵＴ１である。これらを
比較することにより、２倍オーバーサンプリングＭＦを
用いたメモリ時間変換方式ＭＦと位相遅延ＭＦ適用型の
メモリ時間変換方式ＭＦは同じ復調出力を得ていること
が確認できる。

【００８０】本発明の実施の形態の位相遅延ＭＦ適用型
のメモリ時間変換方式ＭＦによれば、マッチドフィルタ
（ＭＦ）部におけるサンプリングクロック周波数は、従
来の２倍オーバーサンプリングＭＦを用いたメモリ時間
変換方式の１／２倍となるため、消費電力を低減できる
効果がある。

【００８１】つまり、Ｃ‐ＭＯＳにおいて消費電力はサ
ンプリングの周波数とゲート数に比例して増加する。２
倍オーバーサンプリングにおいて、本発明の実施の形態
に係る位相遅延ＭＦ型は、倍数個分（２個）のシングル
ＭＦで構成されることになる。ここで、シングルＭＦの
ゲート数をＸ個とするとき、２倍オーバーサンプリング
ＭＦのゲート数は２Ｘ個（シングルＭＦの２倍）とな
る。また、本発明の実施の形態に係る位相遅延ＭＦ型の
ゲート数は、２個のシングルＭＦで構成されているの
で、２Ｘ個（シングルＭＦの２倍）となる。サンプリン
グクロック周波数が従来の２倍オーバーサンプリングＭ
Ｆの１／２倍、ゲート数が従来の２倍オーバーサンプリ
ングＭＦと同数個であるので、消費電力はＭＦ部におい
て、従来の２倍オーバーサンプリングＭＦを用いたメモ
リ時間変換方式ＭＦの１／２倍となる。この本発明と従
来技術との比較を［表１］を用いて説明する。

【００８２】

【表１】

【００８３】［表１］において、１段目の複数ＭＦ使用
型と２段目のメモリ時間変換方式ＭＦは、従来の技術で
説明したものであり、３段目が本発明のものとなってい
る。そして、項目の「サンプリング周波数」は１倍オー
バーサンプリングＭＦのサンプリング周波数を”ｆ”と
し、「ハード規模（ゲート数）」は１倍オーバーサンプ
リングＭＦのゲート数を”Ｘ”とし、「消費電力（Ｐ
ｄ）」はサンプリング周波数とゲート数の積：（周波
数）×（ゲート数）としている。

【００８４】［表１］から、従来の複数ＭＦ使用型、従
来のメモリ時間変換方式ＭＦに比べて、消費電力が半分
となっており、消費電力の低減の効果は大きい。

【００８５】また、ｍ倍オーバーサンプリングＭＦを用
いたメモリ時間変換ＭＦに本発明で用いた位相遅延ＭＦ
型を適用すれば、サンプリングクロック周波数が従来の
ｍ倍オーバーサンプリングＭＦの１／ｍ倍、ゲート数が
同数個であるので、消費電力はＭＦ部において、ｍ倍オ
ーバーサンプリングＭＦを用いたメモリ時間変換ＭＦの
１／ｍ倍と大幅に低減できるものである。通常、適用さ
れるオーバーサンプリングは４倍であるので、本発明の
効果は大きいものである。

【００８６】

【発明の効果】本発明によれば、１チップ間隔のクロッ
クを入力してオーバーサンプリング数分の１位相ずつ遅
延させたクロックを出力する位相遅延手段と、入力信号
と拡散符号との相関を出力するシングルマッチドフィル
タをオーバーサンプリング数分設けると共に、対応する
入力信号を供給する入力信号供給手段と、拡散符号を供
給する拡散符号供給手段を設け、位相遅延手段から出力
されるクロックに応じて入力信号供給手段からの入力信
号をシングルマッチドフィルタに供給し、各シングルマ
ッチドフィルタで各々供給される入力信号と拡散符号と
の積和演算を行って出力される相関を加算して、オーバ
ーサンプリングした相関を出力するマッチドフィルタと
しているので、動作クロックを高速にすることなく、消
費電力を低減できる効果がある。

【００８７】また、本発明のマッチドフィルタをＣＤＭ
Ａ受信機に適用すれば、同様に、消費電力を低減できる
効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る位相遅延ＭＦ適用型
メモリ時間変換方式ＭＦの構成ブロック図である。

【図２】本発明の実施の形態に係る位相遅延ＭＦ適用型
メモリ時間変換方式ＭＦのシミュレーションにおける構
成ブロック図である。

【図３】本発明の実施の形態に係る位相遅延ＭＦ適用型
メモリ時間変換方式ＭＦのシミュレーション結果を示す
図である。

【図４】一般的なスペクトラム拡散通信システムにおけ
る受信機の概略構成ブロック図である。

【図５】従来の複数ＭＦ使用型の構成ブロック図であ
る。

【図６】従来の複数ＭＦ使用型のシミュレーションにお
ける構成ブロック図である。

【図７】従来の複数ＭＦ使用型のシミュレーション結果
を示す図である。

【図８】従来のメモリ時間変換方式ＭＦの構成ブロック
図である。

【図９】従来のメモリ時間変換方式ＭＦのシミュレーシ
ョンにおける構成ブロック図である。

【図１０】従来のメモリ時間変換方式ＭＦのシミュレー
ション結果を示す図である。

【符号の説明】

１１…無線部、 １２…ベースバンド部、 １２１…Ａ
／Ｄ変換部、 １２２…マッチドフィルタ部、 １２３
…ＲＡＫＥ合成部、 １２４…誤り訂正部、１２５…音
声符号化／複合化部、 １２６…ＣＰＵ部、 ２１，２
２，２３…入力信号保持部、 ２４，２５，２６…拡散
符号保持部、 ２７，２８，２９…マッチドフィルタ
部、 ３１，３５…入力信号保持部、 ３２，３３，３
４，３７…拡散符号保持部、 ３６…マッチドフィルタ
部、 ４１，４２，４６，４９…入力信号保持部、 ４
３，４４，４５，４８…拡散符号保持部、 ４７，４
１０…マッチドフィルタ部、 ４１１…加算部、 ５１
…分周部、 ５２…ＤＡＴＡ保持部、 ５２１…入力信
号保持部、 ５３…ＣＯＤＥ保持部、 ５３１，５３
２，５３３…拡散符号保持部、 ５４…マッチドフィル
タ部、 ５５…出力部、 ５５１…フラグ検出部、 ５
５２…同期部、 ５６…ＤＡＴＡ保持部、 ５６１…入
力信号保持部、 ５７…ＣＯＤＥ保持部、 ５７１，５
７２…拡散符号保持部、 ５８…マッチドフィルタ部、
５９…出力部、 ５９１…フラグ検出部、 ５９２…
同期部、 ６１…分周部、 ６２…ＤＡＴＡ時分割メモ
リ変換部、 ６２１，６２２…入力信号保持部、 ６３
…ＣＯＤＥ時分割メモリ変換部、６３１，６３２，６３
３…拡散符号保持部、 ６４…マッチドフィルタ部、６
５…出力部、 ６５１…フラグ検出部、 ６５２…復調
出力セレクタ部、 ７１…クロック位相遅延部、 ７
２，７３…ＤＡＴＡ時分割メモリ変換部、 ７２１，７
２２，７３１，７３２…入力信号保持部、 ７４…ＣＯ
ＤＥ時分割メモリ変換部、 ７４１，７４２，７４３…
拡散符号保持部、 ７５，７６…マッチドフィルタ部、
７７…加算部、 ７８…出力部、 ７８１…フラグ検
出部、 ７８２…復調出力セレクタ部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 １チップ間隔のクロックを入力してオー
   バーサンプリング数分の１位相ずつ遅延させたクロック
   を出力する位相遅延手段と、入力信号と拡散符号との相
   関を出力するシングルマッチドフィルタをオーバーサン
   プリング数分設けると共に、前記各シングルマッチドフ
   ィルタに対応する入力信号を供給する入力信号供給手段
   と、前記各シングルマッチドフィルタに拡散符号を供給
   する拡散符号供給手段を設け、 前記位相遅延手段から出力されるクロックに応じて前記
   入力信号供給手段からの入力信号を前記シングルマッチ
   ドフィルタに供給し、前記各シングルマッチドフィルタ
   で各々供給される入力信号と拡散符号との積和演算を行
   って相関を出力し、前記各相関を加算して、オーバーサ
   ンプリングした相関を出力することを特徴としたマッチ
   ドフィルタ。
2. 【請求項２】 １チップ間隔のクロックを入力してオー
   バーサンプリング数ｍに対して１／ｍ位相ずつ遅延させ
   た第１〜ｍクロックを出力する位相遅延手段と、入力信
   号と拡散符号との相関を出力するシングルマッチドフィ
   ルタをオーバーサンプリング数ｍ個設けると共に、前記
   各シングルマッチドフィルタに対応する入力信号を１／
   ｍチップ時間間隔でｍシンボル分取り込み保持し、前記
   第１〜ｍクロックで順次動作して１シンボル分の入力信
   号を供給する第１〜ｍ個の入力信号供給手段と、第１〜
   ｎ（ｎ≧ｍ）の拡散符号を前記シングルマッチドフィル
   タに巡回的に供給する拡散符号供給手段を設け、 前記位相遅延手段から出力されるクロックで前記各シン
   グルマッチドフィルタを動作させて各々供給される拡散
   符号との積和演算を行って相関を出力し、前記各相関を
   加算して、オーバーサンプリングした相関を出力するこ
   とを特徴としたマッチドフィルタ。
3. 【請求項３】 １チップ間隔のクロックを入力し、前記
   クロックと同じタイミングである第１のクロックと、前
   記第１のクロックから１／２位相遅延した第２のクロッ
   クとを出力する位相遅延部と、 入力信号を前記第１のクロックにて１／２チップ時間間
   隔で２シンボル分以上取り込み保持する第１の入力信号
   保持部と、前記第１の入力信号保持部に１シンボル分の
   入力信号が保持されたら当該入力信号を１／２チップ時
   間間隔で取り込み保持する第２の入力信号保持部とを備
   える第１のＤＡＴＡ時分割メモリ変換部と、 入力信号を前記第２のクロックにて１／２チップ時間間
   隔で２シンボル分以上取り込み保持する第３の入力信号
   保持部と、前記第３の入力信号保持部に１シンボル分の
   入力信号が保持されたら当該入力信号を１／２チップ時
   間間隔で取り込み保持する第４の入力信号保持部とを備
   える第２のＤＡＴＡ時分割メモリ変換部と、 第１の拡散符号を１チップ時間間隔で３シンボル分以上
   取り込み保持する第１の拡散符号保持部と、第２の拡散
   符号を１チップ時間間隔で３シンボル分以上取り込み保
   持する第２の拡散符号保持部と、前記第１の拡散符号保
   持部に１シンボル分の拡散符号が保持されたら当該拡散
   符号を１シンボル時間取り込み保持し、前記第２の拡散
   符号保持部に２シンボル分の拡散符号が保持されたら前
   記第２の拡散符号保持部から１シンボル分の拡散符号を
   １シンボル時間取り込み保持する第３の拡散符号保持部
   とを備えるＣＯＤＥ時分割メモリ変換部と、 前記第１のＤＡＴＡ時分割メモリ変換部の第２の入力信
   号保持部に保持された入力信号と前記ＣＯＤＥ時分割メ
   モリ変換部の第３の拡散符号保持部に保持された拡散符
   号との積和演算を行う第１のシングルマッチドフィルタ
   部と、 前記第２のＤＡＴＡ時分割メモリ変換部の第４の入力信
   号保持部に保持された入力信号と前記ＣＯＤＥ時分割メ
   モリ変換部の第３の拡散符号保持部に保持された拡散符
   号との積和演算を行う第２のシングルマッチドフィルタ
   部と、 前記第１のシングルマッチドフィルタ部の相関出力と前
   記第２のシングルマッチドフィルタ部の相関出力とを加
   算する加算部と、 前記拡散符号毎に１シンボル分の相関出力から自己相関
   が検出されるタイミングを検出するフラグ検出部と、前
   記検出されたタイミングで復調出力を選択する復調出力
   セレクタ部とを備える出力部とを有することを特徴とす
   るマッチドフィルタ。
4. 【請求項４】 １チップ間隔のクロックを入力し、前記
   クロックと同じタイミングである第１のクロックと、前
   記第１のクロックから１／ｍ位相ずつ遅延した第２〜ｍ
   のクロックとを出力する位相遅延部と、 入力信号を１／ｍチップ時間間隔でｍシンボル分以上取
   り込み保持する第１番目の入力信号保持部と、前記第１
   番目の入力信号保持部に１シンボル分の入力信号が保持
   されたら当該入力信号を１／ｍチップ時間間隔で取り込
   み保持する第２番目の入力信号保持部とを備え、前記第
   １〜ｍクロックにて動作する第１〜ｍのＤＡＴＡ時分割
   メモリ変換部と、 第１〜ｎ（ｎ≧ｍ）の拡散符号を１チップ時間間隔でｍ
   ＋１シンボル分以上取り込み保持する第１〜ｎ番目の拡
   散符号保持部と、前記第１〜ｎ番目の拡散符号保持部か
   ら１シンボル分の拡散符号を１シンボル時間順次取り込
   み保持する第ｎ＋１番目の拡散符号保持部とを備えるＣ
   ＯＤＥ時分割メモリ変換部と、 前記第１〜ｍのＤＡＴＡ時分割メモリ変換部の第２番目
   の入力信号保持部に保持された入力信号と前記ＣＯＤＥ
   時分割メモリ変換部の第ｎ＋１番目の拡散符号保持部に
   保持された拡散符号との積和演算を行う第１〜ｍのシン
   グルマッチドフィルタ部と、 前記第１〜ｍのシングルマッチドフィルタ部の相関出力
   を加算する加算部と、前記拡散符号毎に１シンボル分の
   相関出力から自己相関が検出されるタイミングを検出す
   るフラグ検出部と、前記検出されたタイミングで復調出
   力を選択する復調出力セレクタ部とを備える出力部とを
   有することを特徴とするマッチドフィルタ。
5. 【請求項５】 １チップ間隔のクロックを入力し、前記
   クロックと同じタイミングである第１のクロックと、前
   記第１のクロックから１／２位相遅延した第２のクロッ
   クとを出力する位相遅延部と、 入力信号を１／２チップ時間間隔で２シンボル分以上取
   り込み保持する第１の入力信号保持部と、前記第１の入
   力信号保持部に１シンボル分の入力信号が保持されたら
   当該入力信号を１／２チップ時間間隔で取り込み保持す
   る第２の入力信号保持部とを備え、前記第１のクロック
   にて動作する第１のＤＡＴＡ時分割メモリ変換部と、 入力信号を１／２チップ時間間隔で２シンボル分以上取
   り込み保持する第３の入力信号保持部と、前記第３の入
   力信号保持部に１シンボル分の入力信号が保持されたら
   当該入力信号を１／２チップ時間間隔で取り込み保持す
   る第２の入力信号保持部とを備え、前記第２のクロック
   にて動作する第２のＤＡＴＡ時分割メモリ変換部と、 第１〜ｎの拡散符号を１チップ時間間隔で３シンボル分
   以上取り込み保持する第１〜ｎ番目の拡散符号保持部
   と、前記第１〜ｎ番目の拡散符号保持部から１シンボル
   分の拡散符号を１シンボル時間順次取り込み保持する第
   ｎ＋１番目の拡散符号保持部とを備えるＣＯＤＥ時分割
   メモリ変換部と、 前記第１のＤＡＴＡ時分割メモリ変換部の第２の入力信
   号保持部に保持された入力信号と前記ＣＯＤＥ時分割メ
   モリ変換部の第ｎ＋１番目の拡散符号保持部に保持され
   た拡散符号との積和演算を行う第１のシングルマッチド
   フィルタ部と、 前記第２のＤＡＴＡ時分割メモリ変換部の第４の入力信
   号保持部に保持された入力信号と前記ＣＯＤＥ時分割メ
   モリ変換部の第ｎ＋１番目の拡散符号保持部に保持され
   た拡散符号との積和演算を行う第２のシングルマッチド
   フィルタ部と、 前記第１のシングルマッチドフィルタ部の相関出力と前
   記第２のシングルマッチドフィルタ部の相関出力とを加
   算する加算部と、 前記拡散符号毎に１シンボル分の相関出力から自己相関
   が検出されるタイミングを検出するフラグ検出部と、前
   記検出されたタイミングで復調出力を選択する復調出力
   セレクタ部とを備える出力部とを有することを特徴とす
   るマッチドフィルタ。
6. 【請求項６】 請求項１乃至５記載のマッチドフィルタ
   を有することを特徴とするＣＤＭＡ受信機。