CN101562592B - 基于存储单元的相位因子结合方法 - Google Patents

Abstract

基于存储单元的相位因子结合方法，涉及集成电路设计领域。它解决现有正交频分复用技术中，采用时域交织分割部分传输序列法在操作过程中的数据阻塞的问题。本发明所述的基于存储单元的相位因子结合方法，在前4个时钟周期，完成四组数据的相位因子结合以及存储的过程，在第4n+1个时钟周期，完成存储寄存器与累加寄存器之间的数据传递，在第4n+2、4n+3、4n+4个时钟周期，重复2、3、4个时钟周期操作的同时完成数据的累加过程，得到第一批信号点。然后重复5、6、7、8个时钟周期的操作获得其它的信号点，相位因子结合的速度与数据的IFFT变换速度同步，不会造成数据的阻塞，适用于现有OFDM系统的PTS方法中。

Description

基于存储单元的相位因子结合方法

技术领域

本发明涉及集成电路设计领域，具体涉及通信领域的一种集成电路的设计方法。

背景技术

由于正交频分复用(OFDM)技术具有频带利用率高、抗多径衰落能力强等优点，越来越多地引起人们的关注。然而OFDM系统的主要缺点是具有较大峰值平均功率比(PAPR)，容易造成非线性失真，导致信号畸变，使系统性能恶化，因此需要设法将其降低。降低OFDM信号的PAPR方法主要包括直接剪切法、反复剪切和滤波技术、压缩扩展技术、编码技术、选择映射法(SLM)和部分传输序列法(PTS)等。其中PTS方法是一种无失真的相位优化技术，能有效地降低OFDM信号的PAPR。但是，PTS方法需要执行多个傅立叶逆变换(IFFT)操作，具有较高的计算复杂度。然而，基于循环移位的思想，时域交织分割PTS方法只需要一次IFFT。此方法原理如图1所示，PTS方法主要包括三个单元：一个N点的IFFT处理单元，一个相位因子结合单元，一个PAPR优化单元，所述方法的过程为：

首先将频域数据X＝[X₀，X₁，...X_N-1]通过IFFT变成时域数据x＝[x₀，x₁，...，x_N-1]，然后对时域数据x进行循环移位并且与M个相位因子向量

结合即可得到M组备选信号

x^m的信号点可以表示为

$x_n^m=\underset{i=0}{\overset{V-1}{\mathrm{\Σ}}}{d}_i^m\left\{x{\left((n-\mathrm{iN}/V)\right)}_N{R}_n\right\}$

这里N是子载波个数，V是相位因子向量中元素的个数，{x((n-iN/V))_NR_n}是序列x循环右移iN/V个位置所得的序列，其中n＝0，1，..，N-1，i＝0，1，...，V-1，m＝1，2，..，M。最后计算每组备选信号的PAPR并且选择PAPR最低的备选信号x’发送给接收端。

针对子载波为N＝128，V＝4的情况(N，V取其他值时与此同理)，时域交织分割PTS所得备选信号点可以表示为

$x_n^m=\underset{i=0}{\overset{3}{\mathrm{\Σ}}}{d}_i^m\left\{x{\left((n-i\×32)\right)}_{128}{R}_n\right\}$

其中n的值分别为0、32、64、96时的信号点可以表示为

$x_0^m=d_0^m{x}_0+d_1^m{x}_{96}+d_2^m{x}_{64}+d_3^m{x}_{32}$

$x_{32}^m=d_0^m{x}_{32}+d_1^m{x}_0+d_2^m{x}_{96}+d_3^m{x}_{64}$

$x_{64}^m=d_0^m{x}_{64}+d_1^m{x}_{32}+d_2^m{x}_0+d_3^m{x}_{96}$

$x_{96}^m=d_0^m{x}_{96}+d_1^m{x}_{64}+d_2^m{x}_{32}+d_3^m{x}_0$

找到备选信号点的表示规律：备选信号的数据点

只是由x₀，x₆₄，x₃₂，x₉₆这四个数据与相位因子结合得到，并且对于流水线结构的IFFT处理器，如果输入数据是顺序输入，则输出数据是逆序排列，即输入数据的序号是0，1，2，...，127，则输出数据的序号是0，64，32，96，...，127。因此首先出来的数据是x₀，x₆₄，x₃₂，x₉₆.。根据上面的等式可以知道，当四个数据x₀，x₆₄，x₃₂，x₉₆.获得的时候，相位因子结合的操作立即可以进行，而不用等待IFFT处理器完成N点的IFFT计算，也不需要循环移位的操作，只是利用出来的数据逆序关系即可。

相位因子结合的过程如图2所示，来自IFFT单元的数据与四个相位因子相乘后所得的结果沿着图2中箭头的方向水平右移，需要十六个存储单元将其数据存储。四个时钟周期之后，十六个存储单元填满，数据路径被改变成图3的形式，然后对每个路径中的四个数据做累加操作，经过四个时钟周期即可得到备选信号的信号点

等到数据累加结束，数据路径恢复到图2的形式，然后重复之前的操作。

如此操作，要得到备选信号的4个信号点需要八个时钟周期，则相位因子的结合的速度比IFFT单元过来的数据的速度慢，会造成数据堵塞。

发明内容

本发明为解决现有正交频分复用(OFDM)技术中，采用时域交织分割PTS方法在实现PAPR优化的过程中存在数据阻塞的问题，提出一种基于存储单元的相位因子结合方法，它是基于下述电路实现的，所述电路由四个乘法器、四个加法器和多个寄存器组成，其中将所述的多个寄存器分为四组，每一组中有四个存储寄存器和四个累加寄存器，其中第四组中的第b个累加寄存器和一个加法器组成第b个累加器；其中a表示组号，a＝1、2、3、4，b表示累加器号和每组中的寄存器号，b＝1、2、3、4；所述方法的过程为：

在前4个时钟周期，将累加寄存器的时钟信号断开；

待处理数据分别与四个相位因子相乘，然后分别存入四组存储寄存器；然后连接累加寄存器的时钟信号；

在第4n+1个时钟周期，将第a组寄存器中的第b个存储寄存器中的数据存入到第a组寄存器中的第b个累加寄存器中；此时，所述的第a组寄存器中的第b个累加寄存器中的数据为rab；所述n为大于或等于1的整数；

同时，第一组寄存器中的四个存储寄存器重复第1个时钟周期的动作；

在第4n+2、4n+3和4n+4个时钟周期，所有寄存器中的存储寄存器重复第2、3、4个时钟周期的动作；

同时，四组累加寄存器中的数据进行交叉累加操作，累加结果分别存入四个累加器中，所述四个累加器中的数据分别为：

第一个累加器中的数据为：r42+r34+r23+r11，第二个累加器中的数据为：r43+r31+r24+r12，第三个累加器中的数据为：r44+r32+r21+r13，第四个累加器中的数据为：r41+r33+r22+r14。

有益效果：采用基于存储单元的相位因子结合方法，在数据操作过程中，前四个时钟周期，将累加寄存器的时钟信号断开，存储寄存器中的数据按平行方向移动，然后恢复累加寄存器的时钟信号，第4n+1个时钟周期，将存储寄存器中的数据移到对应的累加寄存器中，同时存储寄存器中存入一组新的数据，第4n+2、4n+3、4n+4个时钟周期，存储寄存器中的数据操作与2、3、4个时钟周期的操作相同，同时四组累加寄存器中的数据交叉累加，得到第一批信号点需要八个时钟周期，但在得到第一批信号点的同时，每组存储寄存器中已填满了新数据，即：在后续工作过程中，只需要四个时钟周期就能够获得一批新的信号点，相位因子的结合速度与IFFT单元输出的数据的速度一致，不会造成数据移动过程中堵塞的现象。

附图说明

图1是现有时域交织分割PTS实现PAPR优化过程中的原理示意图，图2是相位因子的结合过程中数据平行移动过程的示意图，图3是相位因子的结合过程中数据交叉累加过程的示意图，图4是本发明的基于存储单元的相位因子结合方法的原理示意图，图5是在第1、2、3、4个时钟周期的数据存储过程示意图，图6是在第4n+1个时钟周期的数据操作过程的示意图，图7是在第4n+2、4n+3、4n+4个时钟周期的数据操作过程的示意图。

具体实施方式

具体实施方式一：参见图4说明本实施方式。本实施方式所述的基于存储单元的相位因子结合方法，它是基于下述电路实现的，所述电路由四个乘法器、四个加法器和多个寄存器组成，其中将所述的多个寄存器分为四组，每一组中有四个存储寄存器R1ab和四个累加寄存器R2ab，其中第四组中的第b个累加寄存器R24b和一个加法器组成第b个累加器ADDb；其中a表示组号，a＝1、2、3、4，b表示累加器号和每组中的寄存器号，b＝1、2、3、4；所述方法的过程为：

在前四个时钟周期，将累加寄存器R2ab的时钟信号断开；

待处理数据分别与四个相位因子相乘，然后分别存入四组存储寄存器R1ab；然后连接累加寄存器R2ab的时钟信号；

即：在第1个时钟周期，待处理数据分别与四个相位因子通过四个乘法器相乘后，分别存入第一组寄存器中的四个存储寄存器R11b中；

在第2个时钟周期，所述第一组寄存器中的四个存储寄存器R11b中存入一组新的数据，并将所述的四个存储寄存器R11b中的原数据存入第二组寄存器中的四个存储寄存器R12b中；

在第3个时钟周期，第一组寄存器中的四个存储寄存器R11b中存入一组新的数据，并将所述的四个存储寄存器R11b中的原数据存入第二组寄存器中的四个存储寄存器R12b中；所述四个存储寄存器R12b中的原数据存入第三组寄存器中的四个存储寄存器R13b中；

在第4个时钟周期，所述第一组寄存器中的四个存储寄存器R11b中存入一组新的数据，并将所述的四个存储寄存器R11b中的原数据存入第二组寄存器中的四个存储寄存器R12b中，所述四个存储寄存器R12b中的原数据存入第三组寄存器中的四个存储寄存器R13b中，所述四个存储寄存器R13b中的原数据存入第四组寄存器中的四个存储寄存器R14b中；

在第4n+1个时钟周期，将第a组寄存器中的第b个存储寄存器R1ab中的数据存入到第a组寄存器中的第b个累加寄存器R2ab中；此时，所述的第a组寄存器中的第b个累加寄存器R2ab中的数据为rab；所述n为大于或等于1的整数；

同时，第一组寄存器中的四个存储寄存器R11b重复第1个时钟周期的动作；

在第4n+2、4n+3和4n+4个时钟周期，所有寄存器中的存储寄存器重复第2、3、4个时钟周期的动作；

同时，四组累加寄存器中的数据进行交叉累加操作，累加结果分别存入四个累加器ADDb中，所述四个累加器ADDb中的数据分别为：

第一个累加器ADD1中的数据为：r42+r34+r23+r11，第二个累加器ADD2中的数据为：r43+r31+r24+r12，第三个累加器ADD3中的数据为：r44+r32+r21+r13，第四个累加器ADD4中的数据为：r41+r33+r22+r14。

本实施方式中所述的四组累加寄存器中的数据在第4n+2、4n+3和4n+4个时钟周期进行交叉累加操作的过程为：

第一组寄存器中的第一个累加寄存器R211中的数据输出到第二组寄存器中的第三个累加寄存器R223中，所述第二组寄存器中的第三个累加寄存器R223的原数据输出到第三组寄存器中的第二个累加寄存器R232中，所述第三组寄存器中的第二个累加寄存器R232中的原数据输出到第四个累加器ADD4中；

第一组寄存器中的第二个累加寄存器R212中的数据输出到第二组寄存器中的第四个累加寄存器R224中，所述第二组寄存器中的第四个累加寄存器R224的原数据输出到第三组寄存器中的第三个累加寄存器R233中；第三组寄存器中的第三个累加寄存器R233中的原数据输出到第一个累加器ADD1中；

第一组寄存器中的第三个累加寄存器R213中的数据输出到第二组寄存器中的第一个累加寄存器R221中，所述第二组寄存器中的第一个累加寄存器R221中的原数据输出到第三组寄存器中的第四个累加寄存器R234中，第三组寄存器中的第四个输出寄存器R234中的原数据输出到第二个累加器ADD2中；

第一组寄存器中的第四个累加寄存器R214中的数据输出到第二组寄存器中的第二个累加寄存器R222中，所述第二组寄存器中的第二个累加寄存器R222的原数据输出到第三组寄存器中的第一个累加寄存器R231中，所述第三组寄存器中的第一个累加寄存器R231中的原数据输出到第三个累加器ADD3中；

经过3个时钟周期后，第一组寄存器中的四个累加寄存器R21b、第二组寄存器中的四个累加寄存器R22b、第三组寄存器中的四个累加寄存器R23b中的数据分别累加到对应的累加器ADDb中。

在实际应用时，本实施方式中的电路的信号输入端与IFFT电路的信号输出端连接，当所述IFFT电路输出数据序列为：x₉₆、x₃₂、x₆₄、x₀时，本实施方式所述的基于存储单元的相位因子结合方法的具体过程为：在第1、2、3、4个时钟周期为数据的存储过程，参见图5所示；

在第1个时钟周期，待处理数据x₀同时分别与四个相位因子

通过四个乘法器相乘，所得的数据分别平行存入第一组寄存器中的四个存储寄存器R111、R112、R113和R114中，即：第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据分别为：

在第2个时钟周期，待处理数据x₆₄同时分别与四个相位因子

通过四个乘法器相乘，所得的数据分别平行存入第一组寄存器中的四个存储寄存器R111、R112、R113和R114中，所述第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据分别为：

同时原第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据存入到第二组寄存器中的四个存储寄存器R121、R122、R123和R124中，

即：第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据分别为：

第二组寄存器中的四个存储寄存器R121、R122、R123和R124中的数据为

在第3个时钟周期时，待处理数据x₃₂同时分别与四个相位因子

通过四个乘法器相乘，所得的数据分别平行存入第一组寄存器中的四个存储寄存器R111、R112、R113和R114中，即：所述第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据分别为：

同时原第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据存入到第二组寄存器中的四个存储寄存器R121、R122、R123和R124中，原第二组寄存器中的四个存储寄存器R121、R122、R123和R124中的数据存入到第三组寄存器中的四个存储寄存器R131、R132、R133和R134中，

即：第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据分别为：

第二组寄存器中的四个存储寄存器R121、R122、R123和R124中的数据分别为：

第三组寄存器中的四个存储寄存器R131、R132、R133和R134中的数据分别为：

在第4个时钟周期，待处理数据x₉₆同时分别与四个相位因子

通过四个乘法器相乘，所得的数据分别平行存入第一组寄存器的四个存储寄存器R111、R112、R113和R114中，即：所述第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据分别为：

同时原第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据存入到第二组寄存器中的四个存储寄存器R121、R122、R123和R124中，原第二组寄存器中的四个存储寄存器R121、R122、R123和R124中的数据存入到第三组寄存器中的四个存储寄存器R131、R132、R133和R134中，原第三组寄存器中的四个存储寄存器R131、R132、R133和R134中的数据存入到第四组寄存器中的四个存储寄存器R141、R142、R143和R144中，

即：第一组寄存器中的四个存储寄存器R111、R112、R113和R114中的数据分别为：

第二组寄存器中的四个存储寄存器R121、R122、R123和R124中的数据分别为：

第三组寄存器中的四个存储寄存器R131、R132、R133和R134中的数据分别为：

第四组寄存器中四个存储寄存器R141、R142、R143和R144中的数据分别为：

然后连接累加寄存器R2ab的时钟信号；

在第5个时钟周期，存储寄存器R1ab中的数据存入到累加寄存器R2ab中，数据操作过程参见图6所示；

此时第一组寄存器中的四个存储寄存器R11b中存入一组新数据；同时第一组寄存器中的四个累加寄存器R211、R212、R213和R214中的数据分别为：

第二组寄存器中的四个累加寄存器R221、R222、R223和R224中的数据分别为：

第三组寄存器中的四个累加寄存器R231、R232、R233和R234中的数据分别为：

第四组寄存器中的四个累加器R241、R242、R243和R244中的数据分别为：

在第6、7、8个时钟周期，第二组寄存器中的四个存储寄存器R12b、第三组寄存器中的四个存储寄存器R13b和第四组寄存器中的四个存储寄存器R14b中分别存入三组新数据；

四组累加寄存器中的数据交叉操作过程为：参见图7所示；

第一组寄存器中的第一个累加寄存器R211中的数据输出到第二组寄存器中的第三个累加寄存器R223中，所述第二组寄存器中的第三个累加寄存器R223的原数据输出到第三组寄存器中的第二个累加寄存器R232中，所述第三组寄存器中的第二个累加寄存器R232中的原数据输出到第四个累加器ADD4中；

第一组寄存器中的第二个累加寄存器R212中的数据输出到第二组寄存器中的第四个累加寄存器R224中，所述第二组寄存器中的第四个累加寄存器R224的原数据输出到第三组寄存器中的第三个累加寄存器R233中；第三组寄存器中的第三个累加寄存器R233中的原数据输出到第一个累加器ADD1中；

第一组寄存器中的第三个累加寄存器R213中的数据输出到第二组寄存器中的第一个累加寄存器R221中，所述第二组寄存器中的第一个累加寄存器R221中的原数据输出到第三组寄存器中的第四个累加寄存器R234中，第三组寄存器中的第四个输出寄存器R234中的原数据输出到第二个累加器ADD2中；

第一组寄存器中的第四个累加寄存器R214中的数据输出到第二组寄存器中的第二个累加寄存器R222中，所述第二组寄存器中的第二个累加寄存器R222的原数据输出到第三组寄存器中的第一个累加寄存器R231中，所述第三组寄存器中的第一个累加寄存器R231中的原数据输出到第三个累加器ADD3中；

即：第一个累加器ADD1、第二个累加器ADD2、第三个累加器ADD3和第四个累加器ADD4中的数据分别为：

$x_{96}{d}_2^m+x_{32}{d}_0^m+x_{64}{d}_3^m+x_0{d}_1^m,$ $x_{96}{d}_3^m+x_{32}{d}_1^m+x_{64}{d}_0^m+x_0{d}_2^m,$ $x_{96}{d}_0^m+x_{32}{d}_2^m+x_{64}{d}_1^m+x_0{d}_3^m;$

得到第一批信号点：x₀，x₆₄，x₃₂，x₉₆；

然后重复第5、6、7、8个时钟周期的操作，获得其它的信号点。

Claims (1)

1.基于存储单元的相位因子结合方法，其特征是它是基于下述电路实现的，所述电路由四个乘法器、四个加法器和多个寄存器组成，其中将所述的多个寄存器分为四组，每一组中有四个存储寄存器R1ab和四个累加寄存器R2ab，其中第四组中的第b个累加寄存器R24b和一个加法器组成第b个累加器ADDb；其中a表示组号，a＝1、2、3、4，b表示累加器号和每组中的寄存器号，b＝1、2、3、4；所述方法的过程为：

在前4个时钟周期，将累加寄存器R2ab的时钟信号断开；

待处理数据分别与四个相位因子相乘，然后分别存入四组存储寄存器R1ab；然后连接累加寄存器R2ab的时钟信号；

在第4n+1个时钟周期，将第a组寄存器中的第b个存储寄存器R1ab中的数据存入到第a组寄存器中的第b个累加寄存器R2ab中；此时，所述的第a组寄存器中的第b个累加寄存器R2ab中的数据为rab；所述n为大于或等于1的整数；

同时，第一组寄存器中的四个存储寄存器R11b重复第1个时钟周期的动作；

在第4n+2、4n+3和4n+4个时钟周期，所有寄存器中的存储寄存器重复第2、3、4个时钟周期的动作；

同时，四组累加寄存器中的数据进行交叉累加操作，累加结果分别存入四个累加器ADDb中，所述四个累加器ADDb中的数据分别为：

第一个累加器(ADD1)中的数据为：r42+r34+r23+r11，第二个累加器(ADD2)中的数据为：r43+r31+r24+r12，第三个累加器(ADD3)中的数据为：r44+r32+r21+r13，第四个累加器(ADD4)中的数据为：r41+r33+r22+r14；

待处理数据分别与四个相位因子相乘，然后分别存入四组存储寄存器R1ab的过程为：

在第1个时钟周期，待处理数据分别与四个相位因子通过四个乘法器相乘后，分别存入第一组寄存器中的四个存储寄存器R11b中；

在第2个时钟周期，所述第一组寄存器中的四个存储寄存器R11b中存入一组新的数据，并将所述的四个存储寄存器R11b中的原数据存入第二组寄存器中的四个存储寄存器R12b中；

在第3个时钟周期，第一组寄存器中的四个存储寄存器R11b中存入一组新的数据，并将所述的四个存储寄存器R11b中的原数据存入第二组寄存器中的四个存储寄存器R12b中；所述四个存储寄存器R12b中的原数据存入第三组寄存器中的四个存储寄存器R13b中；

在第4个时钟周期，所述第一组寄存器中的四个存储寄存器R11b中存入一组新的数据，并将所述的四个存储寄存器R11b中的原数据存入第二组寄存器中的四个存储寄存器R12b中，所述四个存储寄存器R12b中的原数据存入第三组寄存器中的四个存储寄存器R13b中，所述四个存储寄存器R13b中的原数据存入第四组寄存器中的四个存储寄存器R14b中；

四组累加寄存器中的数据在第4n+2、4n+3和4n+4个时钟周期进行交叉累加操作的过程为：

第一组寄存器中的第一个累加寄存器R211中的数据输出到第二组寄存器中的第三个累加寄存器R223中，所述第二组寄存器中的第三个累加寄存器R223的原数据输出到第三组寄存器中的第二个累加寄存器R232中，所述第三组寄存器中的第二个累加寄存器R232中的原数据输出到第四个累加器(ADD4)中；

第一组寄存器中的第二个累加寄存器R212中的数据输出到第二组寄存器中的第四个累加寄存器R224中，所述第二组寄存器中的第四个累加寄存器R224的原数据输出到第三组寄存器中的第三个累加寄存器R233中；第三组寄存器中的第三个累加寄存器R233中的原数据输出到第一个累加器(ADD1)中；

第一组寄存器中的第三个累加寄存器R213中的数据输出到第二组寄存器中的第一个累加寄存器R221中，所述第二组寄存器中的第一个累加寄存器R221中的原数据输出到第三组寄存器中的第四个累加寄存器R234中，第三组寄存器中的第四个输出寄存器R234中的原数据输出到第二个累加器(ADD2)中；

第一组寄存器中的第四个累加寄存器R214中的数据输出到第二组寄存器中的第二个累加寄存器R222中，所述第二组寄存器中的第二个累加寄存器R222的原数据输出到第三组寄存器中的第一个累加寄存器R231中，所述第三组寄存器中的第一个累加寄存器R231中的原数据输出到第三个累加器(ADD3)中；

经过3个时钟周期后，第一组寄存器中的四个累加寄存器R21b、第二组寄存器中的四个累加寄存器R22b、第三组寄存器中的四个累加寄存器R23b中的数据分别累加到对应的累加器ADDb中。

Images