JP4287059B2 - 結合器 - Google Patents
結合器 Download PDFInfo
- Publication number
- JP4287059B2 JP4287059B2 JP2000583184A JP2000583184A JP4287059B2 JP 4287059 B2 JP4287059 B2 JP 4287059B2 JP 2000583184 A JP2000583184 A JP 2000583184A JP 2000583184 A JP2000583184 A JP 2000583184A JP 4287059 B2 JP4287059 B2 JP 4287059B2
- Authority
- JP
- Japan
- Prior art keywords
- bit width
- register
- communication channels
- signal
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
Description
(発明の分野)
本発明は、複数のデジタル通信チャンネルを結合するためのデバイスに関するものである。
【0002】
(発明の背景)
電気通信システムにおいては、ボイスおよびデータ信号を含む多数の通信チャンネルが、同じ通信媒体例えば無線周波数バンドを介して一緒に伝送されることがある。この通信媒体に通信チャンネルを置くのに多数のアクセス技法が知られている。1つのクラスの伝送技法は、例えば無線周波数バンドにおいて、複数の異なった通信チャンネルを、これらが時間ドメイン並びに周波数ドメインにおいオーバーラップするような方法で同時に送信する。このクラスの1つの周知のアクセス技法は、CDMA(Code Division Multiple Access)である。
【0003】
各通信チャンネル信号を他の通信チャンネル信号から識別するには、各通信チャンネル信号を、当該分野で周知のように、1つ以上の固有の拡散符号(spreading codes)でエンコードする。特定の通信チャンネルを伝送のために例えばCDMAを使用して拡散させるため、例えば論理値1または0を有するそのチャンネルの入来データ・ストリームの各シンボルは、符号系列を使用して表す。例えば、符号が論理値1を有する場合、その符号系列自身を送信し、そのデータ・ビットが論理値0を有する場合、その反転した符号系列を送信し、あるいはこの逆を行う。
【0004】
拡散させた後、この拡散通信チャンネルは、例えば、伝搬特性および受信ステーションの場所の一方または双方にしたがって個々に重み付けする。この後、その拡散しかつ重み付けした通信チャンネルは、互いに結合、すなわち重畳することによって、単一の送信信号、例えばCDMA送信信号を形成し、そして次にこれは、無線周波数バンドを介して送信することができる。
【0005】
この結合ステップは、通常は、その拡散しかつ重み付けした通信チャンネル信号の全てのデータ・ストリームの個々のサンプル値を加算することによって実行する。このため、CDMA信号の1つのサンプル値は、個々の通信チャンネル信号全ての各サンプルの和をとることによって得られる。
【0006】
当業者には、複数の個々のチャンネルφ1−φ8を、例えば図3に示したようにカスケード接続構成のアダーを使用して加算する。ここで、各2つの入力チャンネルは、アダー300によって結合し、そしてカスケードで、各対のアダーの出力は、さらに別のアダー300で結合する。図示した例においては、カスケードの3つのレベルのアダーは、例えばCDMA信号の送信信号を発生する。
【0007】
この手順は、少ない数のチャンネルに対してはうまく機能するが、より多くの数のチャンネルの場合には、潜在的に非常の多くの数のアダーが必要とされる。ハードウェア・コストを低減させるには、より多くの数のチャンネルを加算する代替の解決法が望ましい。
WO 95/23464 Aは、通信システムにおいて拡散コードの使用を時分割多重化して、たった1つの拡散コードしか用いない二人のユーザに対する情報を送信する方法を記述している。各ユーザに対する直交出力信号は、変調および無線送信の前に結合器によって互いに結合する。各ユーザは、常に、区別できる Walsh コードを使用してその情報を拡散させる。
【0008】
(発明の摘要)
したがって、本発明の目的は、複数のデジタル通信チャンネルを少ないハードウェア上の労力および低減したコストで結合するためのデバイスを提供することである。
【0009】
本発明のこの目的は、請求項1の特徴を備えた装置によって達成する。
【0010】
本発明によれば、複数のサイクルにおいて、各々第1のビット幅を有するサンプルによって表した複数のデジタル通信チャンネルを結合するのに、前記複数のデジタル通信チャンネルを多重化して多重化デジタル信号にするマルチプレクサと、中間の結果を格納するレジスタと、前記デジタル通信チャンネルのサンプルと前記レジスタに格納された中間結果とを加算するアダーと、を使用し、これにおいて、前記アダーの前記入力のうちの1つは、前記マルチプレクサに対し前記第1ビット幅を有する接続ラインを介して接続し、前記アダーの他方の入力は、前記レジスタの前記出力に対し、前記第2ビット幅を有する接続ラインを介して接続し、前記レジスタの出力は、前記アダーの出力に対し、前記第2ビット幅を有する接続ラインを介して接続し、また、デジタル通信チャンネルの前記数に対応する多数のサイクルにおいて、前記通信チャンネルのうちの1つのものの1つのサンプルを、各1つのサイクルにおいて、前記第1レジスタ130に格納した先に得た中間結果に対し連続的に加算することにより、1つの結合出力サンプルを生成する。
【0011】
本発明によれば、前記複数のデジタル通信チャンネルを加算して例えばデジタルCDMA送信信号を形成するのに必要なアダーの数を、有利に低減することができる。
【0012】
また、効果として、前記第2ビット幅は、
【数4】
で決まる第1リミットに等しいかあるいはこれより大きい最小の整数とすることができる。
【0013】
このため、前記第2、第3および第4の接続ラインのビット幅は、前記通信チャンネルの前記通信ラインの前記ビット幅に関して最小限にすることができる。
【0014】
さらに、前記第2ビット幅は、
【数5】
で決まる第2リミットに等しいかあるいはこれより大きい最小の整数とすることができ、したがって、前記第2、第3、第4の接続ラインの前記ビット幅は、前記通信信号の表現に対し必要な平均ビット幅に関して最小限にすることができる。
【0015】
また、前記第2ビット幅は、前記第1リミットに等しいかあるいはこれより小さく、かつ前記第2リミットに等しいかあるいはこれより大きい整数とすることができる。
【0016】
さらに、本発明によれば、カスケード構成の結合回路を提供することができる。本発明のさらに別の効果は、後続の従属請求項に記述している。
【0017】
(発明の実施の形態)
以下、図1および図2で、本発明の好ましい実施形態を説明する。
【0018】
図1は、複数の拡散しかつ重み付けした通信チャンネル信号を結合するための本発明の回路100の1つの例を示している。上で概要を述べたように、通信チャンネル信号の各々は、個々に拡散させている、すなわち例えば論理値1または0を有する1つの通信チャンネルの入来データ・ストリームのシンボルは、特定の符号系列を使用して表す。例えば、符号が論理値1を有する場合、その符号系列自身を送信し、そのデータ・ビットが論理値0を有する場合、その反転した符号系列を送信し、あるいはこの逆を行う。この拡散後、全ての通信チャンネル信号は、一般にチップ・レートと呼ぶ同じデータ・レートを有する。
【0019】
さらに、これら通信チャンネル信号の各々は、個々に重み付けする。この重み付けは、受信ステーションへ送信する無線信号(結合後のもの)の伝搬特性にしたがって行う。遠くの位置する受信ステーションまたはビルの影にある受信ステーションに対する通信信号は、より大きな重み付けファクタで重み付けする一方で、近くの受信ステーションに対する通信チャンネル信号は、より小さい重み付けファクタで重み付けする。このため、重み付けファクタは、通信チャンネル信号の大きさを決める。
【0020】
しかし、技術上の理由により、この重み付けと、したがって、重み付け後の通信信号の最大振幅とは、制限される。このため、通信チャンネル信号全ての振幅は、ある一定のリミット値より下となり、したがって通信チャンネル信号は、所定のビット幅をもつラインを介してロスなしで伝送することができる。
【0021】
ここで注記すべきことは、原則として、所定のビット幅を有する伝送ラインを介して伝送するどのような信号も、本発明の回路で処理することができるが、好ましくは、CDMA通信ネットワークの通信チャンネルは、結合して1つの送信信号にする。
【0022】
以下においては、図1による回路を詳細に説明する。マルチプレックス回路110は、所定のビット幅wをもつラインを介して、n個の通信チャンネル信号φ1−φnを入力として受ける。多重化回路110は、その構成によって、デジタル通信チャンネル信号のサンプルを逐次アダー120への第1の接続ライン101上の置いて、デジタル通信チャンネルのサンプルと第1レジスタに格納された中間結果とを加算するようにする。この第1接続ライン101もまた、好ましくはビット幅wを有するが、それは、このマルチプレクサでは、送信するデータ・レートを増大させるが信号の大きさは増大させないからである。例えば、n=8であり、かつ拡散後の通信チャンネルの各々が512ksps(キロ・サンプル/秒)のチップ・レートを有する場合、マルチプレクサは、4096kspsを出力することになる。
【0023】
アダー120の出力は、第2接続ライン102を介して伝送された中間結果を格納するため、第1レジスタ130に接続する。第1レジスタ130の出力はまた、アダー120の第2入力に対し、第3接続ライン103を介して接続する。また、第1レジスタ130の出力は、第2レジスタ135に対し第4接続ライン104を介して接続する。各通信チャンネルに対し1つのサンプルを累積した後、すなわちnクロック・サイクル後においては、第1レジスタ130に格納された値は、その結合した信号例えばCDMA信号の1つのサンプルを表す。この値は、次に第2レジスタ135に対し、さらに処理を行うため転送する。
【0024】
制御手段140は、マルチプレクサ110、第1レジスタ130、第2レジスタ135を制御するために設けることができる。この制御手段には、通信チャンネルのサンプル・レートに対応する外部クロック・レートfcを供給する。n個の通信チャンネルが作動しなくてはならないので、この制御手段は、マルチプレクサ110をn倍高い内部クロック・レートn・fcで動作させる。さらに、1動作の間にチャンネルあたり1つのサンプルを累積するため、第1レジスタもまた、n・fcのレートでクロック動作させる。しかし、第2レジスタ135は、通信チャンネルの外部クロック・レートfcで動作させ、これはまた結合した信号のレートでもある。
【0025】
このように、アダー、第1レジスタ、マルチプレクサは、好ましくは、チャンネルのチップ・レートと、結合するチャンネルの数との積に等しい周波数で動作させることになる。
【0026】
以下では、W−CDMA信号の単一のサンプルを得るための回路の動作を説明する。1つの動作は、レートfcの1つの外部クロック・サイクルに対応する。
【0027】
レジスタ130は、最初はゼロにセットすると仮定する。第1の内部クロック・サイクルにおいては、マルチプレクサは、第1通信チャンネルφ1の1つのサンプルを第1接続ライン101を介してアダー120に供給する。この内部クロック・サイクルは、上記で説明したようにレートn・fcを有し、そして1つの動作の間、n個のクロック・サイクルが生起する。第1レジスタ130は、最初はゼロにセットされると仮定しているため、第1通信チャンネルφ1のサンプルの値は、第2接続ライン102を介して、そのアダーによって第1レジスタ130に供給しそしてそれに格納する。
【0028】
第2内部サイクルにおいては、マルチプレクサ110は、第2通信チャンネルφ2の1つのサンプルを、第1接続ライン101を介してアダー120に供給する。これと同時に、このアダーは、第2の入力信号として、第3接続ライン103を介してこの時点において第1サンプルで構成される第1レジスタ130の内容を受ける。この結果、第2の加算動作後、すなわち第2内部サイクル後、通信チャンネルφ1、φ2のサンプルが累積される。この累積動作の結果は、第2サイクルの1部分として、第2接続ライン102を介して第1レジスタ130に供給しそしてこれに格納し、これによって先の格納された値に上書きする。
【0029】
第3内部サイクルにおいては、マルチプレクサ110は、第3通信チャンネルφ3の1つのサンプルを、第1接続ライン101を介してアダー120に供給し、このアダー120は、その後、該サンプルをチャンネルφ1およびφ2の和によって構成された第1レジスタ130から供給された値と加算する。この結果は、再び、第1レジスタ130に格納され、これで、最初の3つの通信チャンネルφ1、φ2、φ3の和を表している。
【0030】
各内部サイクルの間、このプロセスを繰り返す、すなわち、残りの通信チャンネル全てのサンプルに対し繰り返す。このため、残りのチャンネル全ての各1つのシンボルは、累積され、したがってn個の加算動作後には、結合信号の最初のサンプルが、アダーの出力から得られるか、あるいは、n番目の動作後に第2レジスタ135から得られる。したがって、各n個のサイクルに関し、結合信号の1つのサンプルを得ることができる。
【0031】
結合信号のレートは、デジタル通信チャンネルのレートと等しくすべきであるため、1つの内部サイクルは、動作周期の1/nの間続くべきである。
【0032】
通信信号の各々は、ビット幅wをもつサンプルで表されるため、累積結果、すなわち結合信号の1サンプルは、wより大きなビット幅を有することがある。詳細には、本回路の各累積サイクルの間、アダー120から第1レジスタ130への第2接続ライン102に対し必要なビット幅、およびそのレジスタからアダー120の第2入力への第3接続ライン103に対し必要なビット幅は、ますます大きなビット幅が必要とされることがある。明らかに、これは、第4接続ライン104に当てはまる。したがって、間違った結合結果を回避するため、第2、第3および第4の接続ライン102,103,104は、wより大きなビット幅を必要とする。
【0033】
第2、第3および第4の接続ライン102,103,104に対し十分大きなビット幅は、結合すべきn個の異なった通信チャンネル信号の数並びに各々がwビットのビット幅を有することを考慮すれば、決定することができる。最終の累積結果、すなわち結合信号のサンプルは、以下の式で決まる最大ビット幅r1を有することになる。
【0034】
【数6】
ここで、lg2nは、デジタル通信チャンネルの数nの2を底とする対数であり、
は、xに等しいかあるいはそれよりも大きい最小の整数値を選択するシーリング演算(ceiling operation)を示す。この演算は必要であるが、それは、上記接続ラインのビット幅が明らかに整数値しかとれないためである。
【0035】
したがって、第2、第3および第4の接続ライン102,103,104に対するビット幅を設計によって、これらが少なくともr1のビット幅を示すようにした場合、n個の通信チャンネルの結合は、正しく実行することができる。
【0036】
上記条件が満足された場合、本発明の回路のハードウェア要求は、低減させることができ、したがって、複数の通信チャンネルを結合する結合器回路のコスト低減に結びつく。
【0037】
ハードウェア要求をさらに低減させるため、必ずしも全ての通信チャンネルが、常に通信チャンネル・サンプルを表すwビット全てを利用しない、ということも考えられる。ある通信システムの動作の間、平均の必要とされるビット幅あるいは平均の信号ビット幅wavgは、結合すべき複数の通信チャンネルのサンプルを表すのに必要な平均のビット数として決定することができる。したがって、代替の実施形態においては、第2、第3および第4の通信ライン102,103,104のビット幅は、以下の式で決めることができる。
【数7】
【0038】
したがって、通信チャンネル信号の重み付け後の平均の大きさを考慮することによって、ハードウェアに対する要求は、さらに低減させることができる。
【0039】
好ましくは、本発明の1実施形態によれば、第2、第3および第4の通信ライン102,103,104のビット幅は、r1とr2によって境界を定めた範囲内とすることができる。すなわち、第2、第3および第4の通信ライン102,103,104のビット幅は、インターバル[r1;r2]内とすることができる。
【0040】
以下では、図2で、本発明のさらに別の実施形態を説明する。図2は、異なった数の通信チャンネルへの適合を可能にするため、どのようにして複数の結合器回路100(図1で説明)をカスケードで接続できるかを示している。
【0041】
第1の段S1のm個の結合器回路100a,100b,…100mであって、各1つがn個の通信チャンネルφ11…φ1n、φ21…φ2n、φm1…φmnを結合するためのものを示している。さらに、第2の段S2として、第1段のm個の出力信号を結合する結合器回路210を示している。
【0042】
図1を参照して説明したように、通信チャンネルの各々に対する伝送ラインは、ビット幅wを有し、また図1の上記説明にしたがって、結合器回路100a,100b,…100mの各々の出力ラインは、各々式1によるビット幅r1を有することになる。
【0043】
このため、結合器回路210は、入力として、第1段の結合器回路100a,100b,…100mからの出力信号を受け、その各々は、ビット幅r1を有している。したがって、上記によれば、第2段S2の結合器回路210は、全ての入力通信チャンネルをロスなしで結合するため、以下の出力ビット幅を有することになる。
【数8】
【0044】
さらに、制御手段220は、このカスケード構成の結合器回路の動作を制御するため設ける。第1の実施形態におけるように、この制御手段は、通信チャンネルのサンプル・レートに対応するレートfcをもつ外部クロックを受ける。したがって、前と同じように、第1段の回路100a,100b,…100mは、レートfcの外部クロックとレートn・fcの内部クロックとによって制御される。
【0045】
さらに、第2段の結合器回路210は、第1段の結合器回路のレートよりもm倍高いレートで動作させる。したがって、第2段の結合器回路210の第1レジスタおよびマルチプレクサは、レートm・fcのクロックを使用して制御する。第2段の回路210の第2レジスタは、結合信号のレートに対応するレートfcで動作させる。
【0046】
以上によれば、複数の段を設ける場合、カスケード構成のうちの特定の段の各結合器回路は、以下の出力ビット幅を有する。
【数9】
ここで、
ni=特定の段の結合器回路の入力信号の数
wi=入力信号のビット幅。
また、
は、再び、xに等しいかあるいはこれより大きい最小の整数値を選択するシーリング演算を示す。
【図面の簡単な説明】
【図1】 複数の通信チャンネル信号を結合して単一の送信信号にするための本発明の好ましい実施形態を示す。
【図2】 より多くの数の通信チャンネルを結合するため、図1のいくつかの構成をカスケードに配置したものから成る本発明の1実施形態を示す。
【図3】 通信チャンネルを結合するための既知の構成のアダーを示す。
Claims (7)
- 複数のサイクルにおいて複数のデジタル通信チャンネルを結合する装置であって、該複数のデジタル通信チャンネルの各々が、第1のビット幅を有する通信ラインを介して伝送されるようになった、前記の結合装置において、
前記複数のデジタル通信チャンネルを多重化して多重化デジタル信号にするマルチプレクサ(110)と、
中間の結果を格納する第1レジスタ(130)と、
前記デジタル通信チャンネルのサンプルと前記第1レジスタ(130)に格納された中間結果とを加算するアダー(120)と、
から成り、
前記アダー(120)の前記入力のうちの1つは、前記マルチプレクサ(110)に対し前記第1ビット幅を有する第1接続ライン(101)を介して接続し、前記アダー(120)の出力は、前記第1レジスタ(130)の前記入力に対し、前記第1ビット幅より大きな第2ビット幅を有する第2接続ライン(102)を介して接続し、前記第1レジスタ(130)の出力は、前記アダー(120)の他方の入力に対し、前記第2ビット幅を有する第3接続ライン(103)を介して接続し、
デジタル通信チャンネルの前記数に対応する多数のサイクルにおいて、前記通信チャンネルのうちの1つのものの1つのサンプルを、各1つのサイクルにおいて、前記第1レジスタ(130)に格納した先に得た中間結果に対し連続的に加算することにより、1つの結合出力サンプルを生成すること、
を特徴とする結合装置。 - 請求項1記載の結合装置において、前記第2ビット幅は、
【数1】
lg2(n(2W−1))
で決まる第1リミットに等しいかあるいはそれより大きい最小の整数であり、ここで、
n=通信チャンネルの数、
w=前記第1ビット幅、
であること、を特徴とする結合装置。 - 請求項1記載の結合装置において、前記第2ビット幅は、
【数2】
lg2(n(2Wavg−1))
で決まる第2リミットに等しいかあるいはそれより大きい最小の整数であり、ここで、
n=通信チャンネルの数、
wavg=平均信号ビット幅、
であること、を特徴とする結合装置。 - 請求項2または3記載の結合装置において、前記第2ビット幅は、前記第1リミットに等しいかあるいはこれより小さく、かつ前記第2リミットに等しいかあるいはこれより大きいこと、を特徴とする結合装置。
- 請求項1から4のいずれかに記載の結合装置において、前記結合出力シンボルは、前記第2ビット幅を有するラインを介して、さらに処理するための第2レジスタに送信すること、を特徴とする結合装置。
- 請求項1から5のいずれかに記載の結合装置において、結合すべき前記通信チャンネル信号は、CDMA電気通信システムで伝送される信号であること、を特徴とする結合装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP98121518.9 | 1998-11-13 | ||
EP98121518A EP1001567A1 (en) | 1998-11-13 | 1998-11-13 | Combiner |
PCT/EP1999/008603 WO2000030279A1 (en) | 1998-11-13 | 1999-11-10 | Combiner |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002530928A JP2002530928A (ja) | 2002-09-17 |
JP4287059B2 true JP4287059B2 (ja) | 2009-07-01 |
Family
ID=8232967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000583184A Expired - Fee Related JP4287059B2 (ja) | 1998-11-13 | 1999-11-10 | 結合器 |
Country Status (11)
Country | Link |
---|---|
US (1) | US6633557B1 (ja) |
EP (2) | EP1001567A1 (ja) |
JP (1) | JP4287059B2 (ja) |
KR (1) | KR100848421B1 (ja) |
CN (1) | CN1197282C (ja) |
AR (1) | AR025816A1 (ja) |
AU (1) | AU755915B2 (ja) |
CA (1) | CA2351623C (ja) |
DE (1) | DE69914625T2 (ja) |
TW (1) | TW462160B (ja) |
WO (1) | WO2000030279A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8407681B2 (en) * | 2008-05-23 | 2013-03-26 | International Business Machines Corporation | System and method for changing variables at runtime |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3715508A (en) * | 1967-09-15 | 1973-02-06 | Ibm | Switching circuits employing orthogonal and quasi-orthogonal pseudo-random code sequences |
NL161323C (nl) * | 1968-02-23 | 1980-01-15 | Philips Nv | Tijdmultiplextransmissiestelsel voor overdracht van signalen met behulp van pulscodemodulatie. |
US3715598A (en) * | 1969-06-12 | 1973-02-06 | G Tomlin | Integral fault detection system for operating electronics equipment |
US3872257A (en) * | 1974-03-11 | 1975-03-18 | Bell Telephone Labor Inc | Multiplex and demultiplex apparatus for digital-type signals |
US4841466A (en) | 1987-08-24 | 1989-06-20 | Rca Licensing Corporation | Bit-serial integrator circuitry |
DE3934248A1 (de) * | 1989-10-13 | 1991-04-18 | Standard Elektrik Lorenz Ag | Multiplexer und demultiplexer, insbesondere fuer nachrichtenuebertragungs-netze mit einer synchronen hierarchie der digitalsignale |
CA2158269A1 (en) * | 1994-02-25 | 1995-08-31 | Michael Dale Kotzin | Method and apparatus for time division multiplexing the use of spreading codes in a communication system |
JP3678023B2 (ja) * | 1998-10-23 | 2005-08-03 | 株式会社日立製作所 | 符号分割多元接続方式移動通信システムにおける通信装置 |
-
1998
- 1998-11-13 EP EP98121518A patent/EP1001567A1/en not_active Withdrawn
-
1999
- 1999-11-10 US US09/437,237 patent/US6633557B1/en not_active Expired - Lifetime
- 1999-11-10 CN CNB998132446A patent/CN1197282C/zh not_active Expired - Fee Related
- 1999-11-10 KR KR1020017005984A patent/KR100848421B1/ko not_active IP Right Cessation
- 1999-11-10 AU AU18586/00A patent/AU755915B2/en not_active Ceased
- 1999-11-10 EP EP99962135A patent/EP1129534B1/en not_active Expired - Lifetime
- 1999-11-10 DE DE69914625T patent/DE69914625T2/de not_active Expired - Lifetime
- 1999-11-10 JP JP2000583184A patent/JP4287059B2/ja not_active Expired - Fee Related
- 1999-11-10 CA CA002351623A patent/CA2351623C/en not_active Expired - Fee Related
- 1999-11-10 WO PCT/EP1999/008603 patent/WO2000030279A1/en active IP Right Grant
- 1999-11-11 TW TW088119767A patent/TW462160B/zh not_active IP Right Cessation
- 1999-11-12 AR ARP990105767A patent/AR025816A1/es not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
DE69914625T2 (de) | 2004-12-23 |
KR20010080426A (ko) | 2001-08-22 |
CA2351623C (en) | 2009-09-15 |
US6633557B1 (en) | 2003-10-14 |
CN1197282C (zh) | 2005-04-13 |
WO2000030279A1 (en) | 2000-05-25 |
CA2351623A1 (en) | 2000-05-25 |
DE69914625D1 (de) | 2004-03-11 |
KR100848421B1 (ko) | 2008-07-28 |
JP2002530928A (ja) | 2002-09-17 |
EP1129534A1 (en) | 2001-09-05 |
EP1001567A1 (en) | 2000-05-17 |
EP1129534B1 (en) | 2004-02-04 |
AR025816A1 (es) | 2002-12-18 |
AU755915B2 (en) | 2003-01-02 |
TW462160B (en) | 2001-11-01 |
CN1326625A (zh) | 2001-12-12 |
AU1858600A (en) | 2000-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100208648B1 (ko) | 무선 주파수 통신 시스템에서 신호를 디지탈 프로세싱하기 위한 장치 및 방법 | |
EP0807345B1 (en) | Cdma data transmission method, transmitter, and receiver using a super symbol for interference elimination | |
EP1175019B1 (en) | RAKE receiver for a CDMA system, in particular incorporated in a cellular mobile phone | |
JP2001519116A (ja) | 固定分割率および可変拡散コード長を利用する多重率直接シーケンスアーキテクチュア | |
US6163566A (en) | Spread spectrum transmitter, spread spectrum receiver, and spread spectrum communications system | |
JP3317259B2 (ja) | ベースバンド信号多重回路とその送信レベル制御方法 | |
KR20080022212A (ko) | 직접 시퀀스 확산을 사용하여 통신 시스템에서 유효 확산시퀀스를 적응시키기 위한 방법 및 시스템 | |
JP4722266B2 (ja) | オーバサンプリングfirフィルタ、オーバサンプリングfirフィルタの制御方法、およびオーバサンプリングfirフィルタを有する半導体集積回路、オーバサンプリングfirフィルタでフィルタリングされたデータを送信する通信システム | |
JPH10178413A (ja) | Cdma方式のマルチコード送信装置 | |
JP4287059B2 (ja) | 結合器 | |
US7072422B2 (en) | Device and method for spectrally shaping a transmission signal in a radio transmitter | |
JPH0750649A (ja) | 符号分割多重通信方法、その送信装置及び受信装置 | |
EP0901235A2 (en) | Matched filter and timing detection method | |
JP3151119B2 (ja) | 並列スペクトラム拡散通信方式 | |
KR100466057B1 (ko) | 확산 스펙트럼 통신 시스템들에서 피크 전력 감소를 위한시스템 및 방법 | |
JP3666623B2 (ja) | 相関器 | |
EP1634382A1 (en) | Multistage despreading of spread spectrum communication signals | |
US7835261B2 (en) | Universal derotator for UMTS modes | |
KR100837065B1 (ko) | 이동 전화 수신 방법 및 이 수신 방법을 수행하기 위한 수신 장치를 구비하는 이동 전화 | |
JPH11136101A (ja) | 符号系列生成器 | |
KR100662506B1 (ko) | 준동기 코드분할다중접속 시스템에서 접속 사용자 수에따른 사용자 부호 결정 장치 및 그 방법과 그를 이용한스크램블링 기반의 사용자 부호 생성/확산 장치 및 그 방법 | |
JP2000174660A (ja) | 相関器およびそれを備えた通信機 | |
JP2004320317A (ja) | レイク受信装置およびレイク受信方法 | |
KR20000025983A (ko) | 코드 분할 다중 접속 시스템의 송신장치 | |
JPH11112465A (ja) | マルチレート化遅延多重方式スペクトル直接拡散通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060323 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090326 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |