DE69914625T2

DE69914625T2 - Addierer

Info

Publication number: DE69914625T2
Application number: DE69914625T
Authority: DE
Inventors: Michael Niegel; Ralf Kukla; Seyed-Hami Nourbakhsh
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1998-11-13
Filing date: 1999-11-10
Publication date: 2004-12-23
Anticipated expiration: 2019-11-11
Also published as: KR20010080426A; CA2351623C; US6633557B1; CN1197282C; WO2000030279A1; CA2351623A1; DE69914625D1; JP4287059B2; KR100848421B1; JP2002530928A; EP1129534A1; EP1001567A1; EP1129534B1; AR025816A1; AU755915B2; TW462160B; CN1326625A; AU1858600A

Description

Gebiet der Erfindung
Diese Erfindung bezieht sich auf Vorrichtungen zum Kombinieren einer Vielzahl von digitalen Kommunikationskanälen.
Hintergrund der Erfindung
In Telekommunikationssystemen kann eine große Zahl von Kommunikationskanälen, die Sprach- oder Datensignale enthalten, gemeinsam über das gleiche Übertragungsmedium, z. B. ein Funkfrequenzband, übertragen werden. Es ist eine Vielheit von Zugriffsschemata zum Platzieren von Kommunikationskanälen in dem Übertragungsmedium bekannt. Eine Klasse von Übertragungsschemata überträgt gleichzeitig eine Vielzahl von verschiedenen Kommunikationskanälen, z. B. in einem Funkfrequenzband, auf einem derartigen Weg, dass sie sich in der Zeitdomäne ebenso wie in der Frequenzdomäne überlappen. Ein gut bekanntes Zugriffsschema dieser Klasse ist CDMA (Vielfachzugriff im Codemultiplex, Code Division Multiple Access).
Um jedes Kommunikationskanalsignal von anderen Kommunikationskanalsignalen zu unterscheiden, wird jedes Kommunikationskanalsignal mit einem oder mehr eindeutigen Spreizungscodes codiert, wie in der Technik gut bekannt ist. Zum Spreizen eines bestimmten Kommunikationskanals für eine Übertragung, z. B. unter Verwendung von CDMA, wird jedes Symbol des eingehenden Datenstroms des Kanals, z. B. mit einem logischen Wert 1 oder 0, unter Verwendung der Codesequenz dargestellt. Falls das Symbol z. B. den logischen Wert 1 hat, wird die Codese quenz selbst übertragen, falls das Datenbit den logischen Wert 0 hat, dann wird die invertierte Codesequenz übertragen, oder umgekehrt.
Nach einer Spreizung werden die gespreizten Kommunikationskanäle individuell gewichtet, z. B. gemäß Ausbreitungscharakteristika und/oder dem Standort der empfangenden Station. Danach werden die gespreizten und gewichteten Kommunikationskanäle kombiniert, d. h. überlagert, um ein einzelnes Übertragungssignal zu bilden, z. B. ein CDMA-Übertragungssignal, welches dann über ein Funkfrequenzband übertragen werden kann.
Der Kombinationsschritt wird gewöhnlich durch Addieren der einzelnen Abtastwerte von allen Datenströmen der gespreizten und gewichteten Kommunikationskanalsignale durchgeführt. Daher wird ein Abtastwert des CDMA-Signals durch Summieren der jeweiligen Abtastungen von allen einzelnen Kommunikationskanalsignalen erhalten.
Es ist für einen Durchschnittsfachmann denkbar, eine Vielzahl von einzelnen Kanälen φ1–φ8 unter Verwendung einer kaskadierten Anordnung von Addierern zu addieren, wie in 3 veranschaulicht. Hier werden je zwei Eingangskanäle durch einen Addierer 300 kombiniert und in einer Kaskade werden die Ausgänge von jedem Paar von Addierern durch einen weiteren Addierer 300 kombiniert. In dem gezeigten Beispiel generiert eine Kaskade von drei Ebenen von Addierern das Übertragungssignal, z. B. ein CDMA-Signal.
Dieses Vorgehen kann für eine kleine Anzahl von Kanälen gut funktionieren, im Fall einer größeren Anzahl von Kanälen jedoch wird eine potenziell sehr große Anzahl von Addierern benötigt. Um die Hardwarekosten zu reduzieren, sind alternative Lösungen zum Aufaddieren größerer Anzahlen von Kanälen wünschenswert.
WO 95/23464 A beschreibt ein Verfahren zum Zeitmultiplexen (time division multiplexing) der Verwendung von Spreizungscodes in einem Kommunikationssystem, um Information für zwei Benutzer zu übertragen, die nur einen einzelnen Spreizungscode einsetzen. Es werden Quadraturausgangssignale für jeden Benutzer durch einen Kombinator vor Modulation und Funkübertragung gemeinsam kombiniert. Jeder Benutzer verwendet stets einen verschiedenen Walsh-Code, um seine Information zu spreizen.
Zusammenfassung der Erfindung
Es ist deshalb das Ziel der Erfindung, eine Vorrichtung zum Kombinieren einer Vielzahl von digitalen Kommunikationskanälen mit reduziertem Hardwareaufwand und reduzierten Kosten vorzusehen.
Dieses Ziel der Erfindung wird durch ein Gerät mit den Merkmalen von Anspruch 1 gelöst.
Gemäß der Erfindung wird in einer Vielzahl von Zyklen eine Vielzahl von digitalen Kommunikationskanälen, wobei jeder durch Abtastungen mit einer ersten Bitbreite dargestellt wird, kombiniert unter Verwendung eines Multiplexers zum Multiplexen der Vielzahl von digitalen Kommunikationskanälen in ein multiplextes digitales Signal, eines Registers zum Speichern von Zwischenergebnissen, eines Addierers zum Addieren von Abtastungen der digitalen Kommunikationskanäle und Zwischenergebnissen, die in dem Register gespeichert sind, wobei einer der Eingänge des Addierers mit dem Multiplexer über eine Verbindungsleitung mit der ersten Bitbreite verbunden ist, der andere Eingang des Addierers mit dem Ausgang des Registers über eine Verbindungsleitung mit der zweiten Bitbreite verbunden ist und der Eingang des Registers mit dem Aus gang des Addierers über eine Verbindungsleitung mit der zweiten Bitbreite verbunden ist, und wobei in einer Anzahl von Zyklen entsprechend der Anzahl von digitalen Kommunikationskanälen eine kombinierte Ausgangsabtastung durch aufeinanderfolgendes Addieren in jedem einen Zyklus einer Abtastung von einem der Kommunikationskanäle zu einem zuvor erhaltenen Zwischenergebnis, das in dem Register gespeichert ist, generiert wird.
Gemäß der Erfindung kann die Anzahl von Addierern, die zum Aufsummieren der Vielzahl von digitalen Kommunikationskanälen benötigt werden, um z. B. ein digitales CDMA-Übertragungssignal zu bilden, vorteilhaft reduziert werden.
Vorteilhafter Weise kann die zweite Bitbreite die kleinste ganze Zahl gleich oder größer einer ersten Grenze sein, die durch (lg2·(Anzahl von Kanälen·(2erste Bitbreite – 1)))bestimmt wird.
Somit kann die Bitbreite der zweiten, dritten und vierten Verbindungsleitung in Bezug auf die Bitbreite der Verbindungsleitungen der Kommunikationskanäle minimiert werden.
Ferner kann die zweite Bitbreite die kleinste ganze Zahl gleich oder größer einer zweiten Grenze sein, die durch (lg2·(Anzahl von Kanälen·(2mittlere Signalbitbreite – 1)))bestimmt wird, und somit können die Bitbreiten der zweiten, dritten und Verbindungsleitung in Bezug auf die mittlere Bitbreite minimiert werden, die für eine Darstellung der Kommunikationssignale benötigt wird.
Die zweite Bitbreite kann auch eine ganze Zahl sein, die gleich oder kleiner der ersten Grenze und gleich oder größer der zweiten Grenze ist.
Gemäß der Erfindung kann ferner eine Kaskadenanordnung von kombinierenden Schaltungen vorgesehen werden. Weitere vorteilhafte Ausführungsformen der Erfindung werden in weiteren abhängigen Ansprüchen beschrieben.
Kurze Beschreibung der Figuren
Die Erfindung kann am besten verstanden werden, falls sie gemeinsam mit den begleitenden Zeichnungen gelesen wird, in denen:
1 eine bevorzugte Ausführungsform der Erfindung zum Kombinieren einer Vielzahl von Kommunikationssignalen in ein einzelnes Übertragungssignal zeigt;
2 eine Ausführungsform der Erfindung zeigt, die mehrere Anordnungen von 1 umfasst, angeordnet in einer Kaskade, zum Kombinieren einer größeren Anzahl von Kommunikationskanälen; und
3 eine bekannte Anordnung von Addierern zum Kombinieren von Kommunikationskanälen zeigt.
Detaillierte Beschreibung von Ausführungsformen
Im Folgenden werden bevorzugte Ausführungsformen der Erfindung mit Bezug auf 1 und 2 beschrieben.
1 zeigt ein Beispiel der erfinderischen Schaltung 100 zum Kombinieren einer Vielzahl von gespreizten und gewichte ten Kommunikationskanalsignalen. Wie oben ausgeführt, wurde jedes der Kommunikationskanalsignale individuell gespreizt, d. h. jedes Symbol des eingehenden Datenstroms eines Kommunikationskanals, z. B. mit einem logischen Wert 1 oder 0, wird unter Verwendung einer bestimmten Codesequenz dargestellt. Falls das Symbol z. B. den logischen Wert 1 hat, wird die Codesequenz selbst übertragen, falls das Datenbit den logischen Wert 0 hat, dann wird die invertierte Codesequenz übertragen, oder umgekehrt. Nach Spreizung haben alle Kommunikationskanalsignale die gleiche Datenrate, die gewöhnlich als Chiprate bezeichnet wird.
Ferner wird jedes der Kommunikationskanalsignale individuell gewichtet. Die Gewichtung wird in Übereinstimmung mit Ausbreitungscharakteristika des Funksignals (nach Kombinieren), das zu einer empfangenden Station übertragen wird, durchgeführt. Ein Kommunikationssignal für eine empfangende Station, die weit entfernt ist oder durch Gebäude abgeschattet wird etc., wird somit mit einem größeren Gewichtungsfaktor gewichtet, wohingegen ein Kommunikationskanalsignal zu einer nahe gelegenen empfangenden Station mit einem kleineren Gewichtungsfaktor gewichtet wird. Daher bestimmt der Gewichtungsfaktor die Größe eines Kommunikationskanalsignals.
Aus technischen Gründen ist jedoch die Gewichtung und somit die maximale Amplitude eines Kommunikationssignals nach einer Gewichtung begrenzt. Daher werden die Amplituden von allen Kommunikationskanalsignalen unter einem bestimmten Grenzwert sein, und deshalb können die Kommunikationskanalsignale ohne Verlust über Leitungen mit einer vorbestimmten Bitbreite übertragen werden.
Es wird vermerkt, dass im Prinzip beliebige Signale, die über Übertragungsleitungen mit einer vorbestimmten Bitbreite übertragen werden, durch die erfinderische Schaltung verarbeitet werden können, vorzugsweise werden jedoch Kommunikationskanäle eines CDMA-Kommunikationsnetzes in ein Übertragungssignal kombiniert.
Im Folgenden wird die Schaltung gemäß 1 detailliert behandelt. Eine Multiplexschaltung 110 empfängt n Kommunikationskanalsignale φ1–φn als eine Eingabe über Leitungen mit einer vorbestimmten Bitbreite w. Die Multiplexschaltung 110 ist zum aufeinanderfolgende Platzieren von Abtastungen der digitalen Kommunikationskanalsignale auf eine erste Verbindungsleitung 101 zu einem Addierer 120 zum Addieren von Abtastungen der digitalen Kommunikationskanäle und Zwischenergebnissen, die in einem ersten Register 130 gespeichert sind, angeordnet. Die erste Verbindungsleitung 101 wird vorzugsweise auch eine Bitbreite w aufweisen, da mit dem Multiplexer die Datenrate, die zu übertragen ist, erhöht wird, aber nicht die Größe von Signalen. Falls z. B. n = 8 ist und jeder der Kommunikationskanäle nach einer Spreizung eine Chiprate von 512 ksps (kilo Abtastungen pro Sekunde, kilo samples per second) hat, dann wird der Multiplexer 4096 ksps ausgeben.
Der Ausgang des Addierers 120 ist mit dem ersten Register 130 zum Speichern von Zwischenergebnissen verbunden, die über eine zweite Verbindungsleitung 102 übertragen werden. Der Ausgang des ersten Registers 130 ist wiederum mit dem zweiten Eingang des Addierers 120 über eine dritte Verbindungsleitung 103 verbunden. Auch ist der Ausgang des ersten Registers 130 mit einem zweiten Register 135 über eine vierte Verbindungsleitung 104 verbunden. Nach Akkumulieren einer Abtastung für jeden Kommunikationskanal, d. h. nach n Taktzyklen, stellt der Wert, der in dem ersten Register 130 gespeichert ist, eine Abtastung des kombinierten Signals dar, z. B. ein CDMA-Signal. Dieser Wert wird dann zu dem zweiten Register 135 für eine weitere Verarbeitung übertragen.
Es kann ein Steuermittel 140 zum Steuern der Operationen des Multiplexers 110, des ersten Registers 130 und des zweiten Registers 135 vorgesehen sein. Das Steuermittel ist mit einer externen Taktrate fc entsprechend der Abtastrate der Kommunikationskanäle versehen. Da n Kommunikationskanäle zu betreiben sind, betreibt das Steuermittel den Multiplexer 110 mit einer internen Taktrate n mal höher, d. h. n·fc. Um eine Abtastung pro Kanal für eine Operation zu akkumulieren, wird ferner auch das erste Register bei einer Rate von n·fc getaktet. Das zweite Register 135 wird jedoch wiederum bei der externen Taktrate fc der Kommunikationskanäle betrieben, die auch die Rate des kombinierten Signals ist.
Somit werden der Addierer, das erste Register und der Multiplexer vorzugsweise bei einer Frequenz betrieben, die gleich dem Produkt der Chiprate der Kanäle und der Anzahl von zu kombinierenden Kanälen ist.
Im Folgenden wird die Operation der Schaltung zum Erhalten einer einzelnen Abtastung des W-CDMA-Signals beschrieben. Eine Operation entspricht einem externen Taktzyklus mit der Rate fc.
Das Register 130 wird als anfangs auf Null gesetzt angenommen. In einem ersten internen Taktzyklus führt der Multiplexer eine Abtastung des ersten Kommunikationskanals φ1 über die erste Verbindungsleitung 101 dem Addierer 120 zu. Der interne Taktzyklus hat die Rate n·fc, wie oben dargestellt, und während einer Operation treten n interne Taktzyklen auf. Da das erste Register 130 als anfangs auf Null gesetzt angenommen wird, wird der Wert der Abtastung des ersten Kommunikationskanals φ1 durch den Addierer zugeführt und in dem ersten Register 130 über die zweite Verbindungsleitung 102 gespeichert.
In einem zweiten internen Zyklus führt der Multiplexer 110 eine Abtastung des zweiten Kommunikationskanals φ2 über die erste Verbindungsleitung 101 dem Addierer 120 zu. Zur gleichen Zeit empfängt der Addierer als ein zweites Eingangssignal den Inhalt vom ersten Register 130, der zu diesem Zeitpunkt durch die erste Abtastung gebildet wird, über die dritte Verbindungsleitung 103. Folglich sind nach der zweiten Additionsoperation, d. h. nach dem zweiten internen Zyklus, die Abtastungen der Kommunikationskanäle φ1, φ2 akkumuliert. Das Ergebnis der Akkumulationsoperation wird als Teil des zweiten Zyklus in dem ersten Register 130 über die zweite Verbindungsleitung 102 zugeführt und gespeichert, wobei der zuvor gespeicherte Wert überschrieben wird.
In einem dritten internen Zyklus führt der Multiplexer 110 eine Abtastung des dritten Kommunikationskanals φ3 über die erste Verbindungsleitung 101 dem Addierer 120 zu, der sie und den Wert, der von dem ersten Register 130 zugeführt wird, gebildet durch die Summe der Kanäle φ1 und φ2, anschließend addiert. Das Ergebnis wird wiederum in dem ersten Register 130 gespeichert, das nun die Summe der ersten drei Kommunikationskanäle φ1, φ2 und φ3 darstellt.
Dieser Prozess wird nun für jeden internen Zyklus wiederholt, d. h. für die Abtastungen von allen verbleibenden Kommunikationskanälen. Daher wird jedes Symbol von allen verbleibenden Kanälen akkumuliert, und deshalb wird nach n Additionsoperationen eine erste Abtastung des kombinierten Signals erhalten, entweder von dem Ausgang des Addierers oder nach der n-ten Operation von dem zweiten Register 135. Somit kann für jeden der n Zyklen eine Abtastung des kombinierten Signals erhalten werden.
Da die Rate des kombinierten Signals gleich der Rate der digitalen Kommunikationskanäle sein sollte, sollte ein interner Zyklus ein n-tes der Operationsperiode andauern.
Da jedes der Kommunikationssignale durch Abtastungen mit einer Bitbreite w dargestellt wird, kann das Akkumulationsergebnis, d. h. eine Abtastung des kombinierten Signals, eine Bitbreite haben, die größer als w ist. Spezieller kann für jeden Akkumulationszyklus der Schaltung die benötigte Bitbreite für die zweite Verbindungsleitung 102 von dem Addierer 120 zu dem ersten Register 130 und für die dritte Verbindungsleitung 103 von dem Register zurück zu dem zweiten Eingang des Addierers 120 eine zunehmend größere Bitbreite benötigt werden. Offensichtlich trifft dies auf die vierte Verbindungsleitung 104 zu. Um fehlerhafte Kombinationsergebnisse zu vermeiden, benötigen somit die zweite, dritte und vierte Verbindungsleitung 102, 103 und 104 eine Bitbreite, die größer als w ist.
Eine ausreichend große Bitbreite für die zweite, dritte und vierte Verbindungsleitung 102, 103 und 104 kann bestimmt werden, falls betrachtet wird, dass eine Zahl von n unterschiedlichen Kommunikationskanalsignalen zu kombinieren sind, jedes mit einer Bitbreite von w Bits. Das endgültige Akkumulationsergebnis, d. h. eine Abtastung des kombinierten Signals, wird eine maximale Bitbreite r₁ haben, die durch die folgende Gleichung bestimmt wird: r1 = ⌈lg2·(n(2w – 1))⌉ Gleichung 1wobei lg₂n der Logarithmus zur Basis 2 der Zahl n von digitalen Kommunikationskanälen ist und ⌈x⌉ die Obergrenzenoperation bezeichnet, die den kleinsten ganzzahligen Wert auswählt, der gleich oder größer x ist. Diese Operation ist not- Das beschriebene Beispiel beschreibt kryptographische Funktionen F, G und F_ks, die Variable wie zum Beispiel einen Mutterschlüssel K_m, einen Sitzungsschlüssel K_s und einen Transaktionsschlüssel K_t einsetzen, doch derartige Schlüssel sind zur Umsetzung der Erfindung nicht erforderlich.
Der Wert des Authentifizierungszählers CE wird bevorzugt für die Berechnung des Geheimcodes CSN eingesetzt, während der Wert des Transaktionszählers CT bevorzugt für die Berechnung des Authentifizierungszertifikats CA genutzt wird.
[TEXT FEHLT] onsleitungen 102, 103 und 104 innerhalb des Bereichs sein, der durch r₁ und r₂ begrenzt wird. D. h. die Bitbreiten der zweiten, dritten und vierten Kommunikationsleitungen können sich in dem Intervall [r₁; r₂] befinden.
Im folgenden wird mit Bezug auf 2 eine weitere Ausführungsform der vorliegenden Erfindung beschrieben. 2 veranschaulicht, wie eine Vielzahl von Kombinatorschaltungen 100, wie in Bezug auf 1 beschrieben, in einer Kaskade verbunden sein können, um eine Anpassung an unterschiedliche Zahlen von Kommunikationskanälen zu erlauben.
Es wird eine Anzahl von m Kombinatorschaltungen 100a, 100b, ..., 100m einer ersten Stufe S1, jede zum Kombinieren von n Kommunikationskanälen φ11, ..., φ11n; φ21, ..., φ2n; φm1, ..., φmn gezeigt. Ferner wird als eine zweite Stufe S2 eine Kombinatorschaltung 210 zum Kombinieren der m Ausgangssignale der ersten Stufe veranschaulicht.
Wie in Bezug auf 1 ausgeführt wurde, werden die Übertragungsleitungen für jeden der Kommunikationskanäle eine Bitbreite w haben, und in Übereinstimmung mit der obigen Beschreibung von 1 werden auch die Ausgangsleitungen von jeder der Kombinatorschaltungen 100a, 100b, ..., 100m jede eine Bitbreite r1 entsprechend Gleichung (1) haben.
Daher empfängt die Kombinatorschaltung 210 als eine Eingabe die Ausgangssignale von den Kombinatorschaltungen 100a, 100b, ..., 100m der ersten Stufe, wobei jede eine Bitbreite r₁ hat. Und deshalb wird in Übereinstimmung mit dem obigen die Kombinatorschaltung 210 der zweiten Stufe S2 eine Ausgangsbitbreite von rq = ⌈lg2(m(2r1 – 1))⌉ Gleichung 3 zum Kombinieren aller Eingangskommunikationskanäle ohne Verlust haben.
Ferner sind Steuermittel 220 zum Steuern der Operation der Kaskadenanordnung von Kombinatorschaltungen vorgesehen. Wie in der ersten Ausführungsform empfängt das Steuermittel einen externen Takt mit der Rate fc entsprechend der Abtastrate der Kommunikationskanäle. Wie zuvor werden die Schaltungen 100a, 100b, ..., 100m der ersten Stufe durch den externen Takt bei der Rate fc und bei einem externen Takt mit der Rate n·fc entsprechend gesteuert.
Ferner wird die Kombinatorschaltung 210 der zweiten Stufe bei einer Rate betrieben, die m Mal höher als die Rate der Kombinatorschaltungen der ersten Stufe ist. Deshalb werden das erste Register und der Multiplexer der Kombinatorschaltung 210 der zweiten Stufe unter Verwendung eines Takts mit der Rate m·fc gesteuert. Das zweite Register der Schaltung 210 der zweiten Stufe wird bei einer Rate fc entsprechend der Rate des kombinierten Signals betrieben.
Gemäß dem obigen hat, falls eine Vielzahl von Stufen vorgesehen ist, jede Kombinatorschaltung einer bestimmten Stufe der Kaskadenanordnung eine Ausgangsbitbreite wo = ⌈lg2(ni(2wi – 1))⌉ Gleichung 4mit
ni = Anzahl von Eingangssignalen der Kombinatorschaltung einer bestimmten Stufe,
wi = Bitbreite der Eingangssignale,
und wobei ⌈x⌉ erneut die Obergrenzenoperation bezeichnet, die den kleinsten ganzzahligen Wert auswählt, der gleich oder größer x ist.

Claims

Gerät zum Kombinieren in einer Vielzahl von Zyklen einer Vielzahl von digitalen Kommunikationskanälen, wobei jeder über Kommunikationsleitungen mit einer ersten Bitbreite übertragen wird, umfassend: einen Multiplexer (110) zum Multiplexen der Vielzahl von digitalen Kommunikationskanälen in ein multiplextes digitales Signal, ein erstes Register (130) zum Speichern von Zwischenergebnissen, einen Addierer (120) zum Addieren von Abtastwerten der digitalen Kommunikationskanäle und Zwischenergebnisse, die in dem ersten Register (130) gespeichert sind, wobei einer der Eingänge von dem Addierer (120) mit dem Multiplexer (110) über eine erste Verbindungsleitung (101) mit der ersten Bitbreite verbunden ist, der Ausgang von dem Addierer (120) mit dem Eingang des ersten Registers (130) über eine zweite Verbindungsleitung (102) mit einer zweiten Bitbreite, die größer als die erste Bitbreite ist, verbunden ist, und der Ausgang von dem ersten Register (130) mit dem anderen Eingang von dem Addierer (120) über eine dritte Verbindungsleitung (103) mit der zweiten Bitbreite verbunden ist, und wobei in einer Anzahl von Zyklen entsprechend der Anzahl von digitalen Kommunikationskanälen ein kombinierter Aus gabeabtastwert durch aufeinanderfolgendes Addieren in jedem Zyklus eines Abtastwerts von einem der Kommunikationskanäle zu einem vorher erhaltenen Zwischenergebnis, das in dem ersten Register (130) gespeichert ist, generiert wird.
Gerät nach Anspruch 1, wobei die zweite Bitbreite die kleinste ganze Zahl gleich oder größer einer ersten Grenze ist, die durch lg2(n(2w – 1))bestimmt wird, wobei n = Anzahl von Kommunikationskanälen ist, und w = die erste Bitbreite ist.
Gerät nach Anspruch 1, wobei die zweite Bitbreite die kleinste ganze Zahl gleich oder größer einer zweiten Grenze ist, die durch
bestimmt wird, wobei n = Anzahl von Kommunikationskanälen ist, und w_avg = mittlere Signalbitbreite ist.
Gerät nach Anspruch 2 und 3, wobei die zweite Bitbreite eine ganze Zahl gleich oder kleiner der ersten Grenze und gleich oder größer der zweiten Grenze ist.
Gerät nach einem der Ansprüche 1 bis 4, wobei die kombinierten Ausgabesymbole zu einem zweiten Register für eine weitere Bearbeitung über eine Leitung mit der zweiten Bitbreite übertragen werden.
Gerät nach einem der Ansprüche 1 bis 5, wobei die Kommunikationskanalsignale, die zu kombinieren sind, Signale sind, die in einem CDMA-Telekommunikationssystem übertragen werden.
Vorrichtung, umfassend eine Vielzahl von Geräten gemäß einem der Ansprüche 1 bis 6, die in einer Kaskade angeordnet sind, wobei die Ausgabebitbreite einer bestimmten Stufe der Kaskadenanordnung durch [lg2(ni(2wi – 1))]bestimmt wird, wobei ni = Anzahl von Eingabesignalen der Kombiniererschaltung einer bestimmten Stufe ist, wi = Bitbreite von Eingabesignalen ist.