JPH11136101A - 符号系列生成器 - Google Patents
符号系列生成器Info
- Publication number
- JPH11136101A JPH11136101A JP9295168A JP29516897A JPH11136101A JP H11136101 A JPH11136101 A JP H11136101A JP 9295168 A JP9295168 A JP 9295168A JP 29516897 A JP29516897 A JP 29516897A JP H11136101 A JPH11136101 A JP H11136101A
- Authority
- JP
- Japan
- Prior art keywords
- code
- generator
- output
- sequence
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 移動無線のように伝搬遅延が変化しても、干
渉が少ない複数の符号を１個の生成器で生成可能とす
る。 【解決手段】 Ｍ系列生成器１１の出力はシフトレジス
タ３１と排他的論理和算器３２−０とへ供給され、シフ
トレジスタ３１の各シフト段Ｓ１，Ｓ２の各出力は排他
的論理和算器３２−１，３２−２へ供給され、Ｍ系列生
成器１２の出力は和算器３２−０〜３２−１へ供給さ
れ、クロック発生器３３の出力クロックで生成器１１，
１２、和算器３２−０〜３２−２が同時に動作し、和算
器３２−０〜３２−２から、複数のゴールド符号を同時
に得る。
渉が少ない複数の符号を１個の生成器で生成可能とす
る。 【解決手段】 Ｍ系列生成器１１の出力はシフトレジス
タ３１と排他的論理和算器３２−０とへ供給され、シフ
トレジスタ３１の各シフト段Ｓ１，Ｓ２の各出力は排他
的論理和算器３２−１，３２−２へ供給され、Ｍ系列生
成器１２の出力は和算器３２−０〜３２−１へ供給さ
れ、クロック発生器３３の出力クロックで生成器１１，
１２、和算器３２−０〜３２−２が同時に動作し、和算
器３２−０〜３２−２から、複数のゴールド符号を同時
に得る。
Description
【０００１】
【発明の属する技術分野】この発明は、複数の互いに直
交関係にある複数の符号系列を同時に生成する符号生成
器に関する。
交関係にある複数の符号系列を同時に生成する符号生成
器に関する。
【０００２】
【従来の技術】この種の符号系列生成器は、通信の分野
においてさまざまな目的に使用される。例えば、無線通
信で伝送情報の秘匿のために、送信側のディジタルデー
タにスクランブル回路によって秘匿コード（符号）と呼
ばれる符号系列を掛け合わせ、受信側のデスクランブル
回路では、受信データに送信側の秘匿コードと同じ種類
で同じ位相の秘匿コードを掛け合わせる。また、ＣＤＭ
Ａ無線通信では、拡散符号と呼ばれる符号系列を用いて
多元接続を行っている。送信側では、データに拡散符号
を掛け合わせて送信を行い、受信側では、受信信号に拡
散コード（符号）を掛け合わせた後にデータを取り出
す。異なるコード（符号）は直交しており、送信側と受
信側で同じ種類で同じ位相の拡散符号を用いる事で通信
を行う。
においてさまざまな目的に使用される。例えば、無線通
信で伝送情報の秘匿のために、送信側のディジタルデー
タにスクランブル回路によって秘匿コード（符号）と呼
ばれる符号系列を掛け合わせ、受信側のデスクランブル
回路では、受信データに送信側の秘匿コードと同じ種類
で同じ位相の秘匿コードを掛け合わせる。また、ＣＤＭ
Ａ無線通信では、拡散符号と呼ばれる符号系列を用いて
多元接続を行っている。送信側では、データに拡散符号
を掛け合わせて送信を行い、受信側では、受信信号に拡
散コード（符号）を掛け合わせた後にデータを取り出
す。異なるコード（符号）は直交しており、送信側と受
信側で同じ種類で同じ位相の拡散符号を用いる事で通信
を行う。
【０００３】秘匿無線通信やＣＤＭＡ無線通信におい
て、送信側で使用している符号系列が未知の場合、受信
側では送信側の符号系列の種類を検索する必要がある。
その際、複数の符号系列を用いて並列に行えば、検索の
時間を短縮することができる。また、ＣＤＭＡ無線通信
において、１ユーザ（利用者）が複数の符号系列を同時
に用いれば（マルチコード）、高速伝送が可能となるた
め、多種多様なサービスを提供することができる。
て、送信側で使用している符号系列が未知の場合、受信
側では送信側の符号系列の種類を検索する必要がある。
その際、複数の符号系列を用いて並列に行えば、検索の
時間を短縮することができる。また、ＣＤＭＡ無線通信
において、１ユーザ（利用者）が複数の符号系列を同時
に用いれば（マルチコード）、高速伝送が可能となるた
め、多種多様なサービスを提供することができる。
【０００４】この符号系列としては符号間の直交性が優
れた例えばゴールド符号系列が用いられる。ゴールド符
号系列生成器は図３に示すように、第１Ｍ系列生成器１
１と、第２Ｍ系列生成器１２と、これらＭ系列生成器１
１，１２の両出力の排他的論理和を計算する排他的論理
和算器１３とよりなる。第１、第２Ｍ系列生成器１１，
１２は互いに異なるＭ系列、つまりどのような位相関係
で比較しても互いに異なる符号を生成する。
れた例えばゴールド符号系列が用いられる。ゴールド符
号系列生成器は図３に示すように、第１Ｍ系列生成器１
１と、第２Ｍ系列生成器１２と、これらＭ系列生成器１
１，１２の両出力の排他的論理和を計算する排他的論理
和算器１３とよりなる。第１、第２Ｍ系列生成器１１，
１２は互いに異なるＭ系列、つまりどのような位相関係
で比較しても互いに異なる符号を生成する。
【０００５】Ｍ系列生成器１１はシフトレジスタ１４と
排他的論理和算器１５により構成されていて、シフトク
ロックごとに各シフト段の値が終段Ｓｅ側にシフトさ
れ、シフトレジスタ１４の終段ＳｅよりＭ系列が出力さ
れると共にその出力と、途中のシフト段の出力との排他
的論理和が排他的論理和算器１５でとられ、その出力が
シフトシジスタ１４の初段Ｓｉに入力される。第２Ｍ系
列生成器１２はそのシフトレジスタの複数シフト段に排
他的論理和算器１５をそれぞれ接続し、出力との排他的
論理和をとり初段に入力している。つまり、排他的論理
和算器を接続するシフト段の位置又は／及び数を異なら
せることにより、互いに異なるＭ系列を生成する。Ｍ系
列を構成するシフトレジスタ１４内のレジスタ値は周期
性があり、レジスタ値の取りうるすべての組み合わせが
終了すればもとの初期値に戻る。シフトレジスタ１４の
シフト段数をｎとすれば周期長は２n −１ビットであ
る。
排他的論理和算器１５により構成されていて、シフトク
ロックごとに各シフト段の値が終段Ｓｅ側にシフトさ
れ、シフトレジスタ１４の終段ＳｅよりＭ系列が出力さ
れると共にその出力と、途中のシフト段の出力との排他
的論理和が排他的論理和算器１５でとられ、その出力が
シフトシジスタ１４の初段Ｓｉに入力される。第２Ｍ系
列生成器１２はそのシフトレジスタの複数シフト段に排
他的論理和算器１５をそれぞれ接続し、出力との排他的
論理和をとり初段に入力している。つまり、排他的論理
和算器を接続するシフト段の位置又は／及び数を異なら
せることにより、互いに異なるＭ系列を生成する。Ｍ系
列を構成するシフトレジスタ１４内のレジスタ値は周期
性があり、レジスタ値の取りうるすべての組み合わせが
終了すればもとの初期値に戻る。シフトレジスタ１４の
シフト段数をｎとすれば周期長は２n −１ビットであ
る。
【０００６】異なるゴールド符号系列は、Ｍ系列を構成
するシフトレジスタの初期値を変化させることで生成す
ることが出来る。ユーザは異なる複数のゴールド符号系
列を同時に使用することで、送信側のゴールド符号系列
同定時間の短縮や、高速データ伝送を実現する。従来に
おいて、無線通信分野においては異なる複数の符号系列
を同時に生成するためには、各符号系列ごとに符号生成
器を用いていた。このため、生成符号系列の数が多い
と、回路規模や消費電力が増大する。
するシフトレジスタの初期値を変化させることで生成す
ることが出来る。ユーザは異なる複数のゴールド符号系
列を同時に使用することで、送信側のゴールド符号系列
同定時間の短縮や、高速データ伝送を実現する。従来に
おいて、無線通信分野においては異なる複数の符号系列
を同時に生成するためには、各符号系列ごとに符号生成
器を用いていた。このため、生成符号系列の数が多い
と、回路規模や消費電力が増大する。
【０００７】特開平７−２６４０９８号公報にはスペク
トル拡散通信方式において、複数の拡散符号を同時に生
成する符号生成器として図５Ａに示すものが示されてい
る。つまりＭ系列生成器１６の出力を末尾ビット付加器
１７−０へ供給すると共にシフトレジスタ１８へ供給
し、シフトレジスタ１８の各シフト段の出力をそれぞれ
末尾ビット付加器１７−１〜１７−ｎへ供給し、末尾ビ
ット付加器１７−０〜１７−ｎよりそれぞれ互いに直交
した符号系列を出力する。Ｍ系列生成器１６、シフトレ
ジスタ１８、末尾ビット付加器１７−０〜１７−ｎは、
同一のクロックにより動作させられる。
トル拡散通信方式において、複数の拡散符号を同時に生
成する符号生成器として図５Ａに示すものが示されてい
る。つまりＭ系列生成器１６の出力を末尾ビット付加器
１７−０へ供給すると共にシフトレジスタ１８へ供給
し、シフトレジスタ１８の各シフト段の出力をそれぞれ
末尾ビット付加器１７−１〜１７−ｎへ供給し、末尾ビ
ット付加器１７−０〜１７−ｎよりそれぞれ互いに直交
した符号系列を出力する。Ｍ系列生成器１６、シフトレ
ジスタ１８、末尾ビット付加器１７−０〜１７−ｎは、
同一のクロックにより動作させられる。
【０００８】このようにしてｎ＋１個の拡散符号を生成
する。図４Ｂに示した符号生成器によれば、各符号系列
ごとに符号生成器を用いる場合より回路規模及び消費電
力が共に小さくなる。
する。図４Ｂに示した符号生成器によれば、各符号系列
ごとに符号生成器を用いる場合より回路規模及び消費電
力が共に小さくなる。
【０００９】
【発明が解決しようとする課題】しかし図５Ａに示した
符号生成器において、末尾ビット付加器１７−０〜１７
−ｎで各入力された符号系列、つまり位相が１ビットず
つ順次ずれた符号の各末尾（符号周期の終り）に１ビッ
トを付加して相互の直交性を与えているが、１ビットず
れるだけで、符号間に大きな相互相関が生じてしまう。
末尾ビット付加器１７−０，１７−１の出力符号が例え
ば図５Ｂに示す符号１、符号２とする（各符号１，２の
末尾にはそれぞれ“１”が付加されている）。符号１が
例えば伝送路遅延で１ビット右へシフトすると、この１
ビット右シフト符号１と、符号２とは最初の１ビット
と、末尾の１ビットの２ビットしか異なっておらず、両
符号の相互相関は著しく大きくなり、異なる符号として
扱えなくなる。
符号生成器において、末尾ビット付加器１７−０〜１７
−ｎで各入力された符号系列、つまり位相が１ビットず
つ順次ずれた符号の各末尾（符号周期の終り）に１ビッ
トを付加して相互の直交性を与えているが、１ビットず
れるだけで、符号間に大きな相互相関が生じてしまう。
末尾ビット付加器１７−０，１７−１の出力符号が例え
ば図５Ｂに示す符号１、符号２とする（各符号１，２の
末尾にはそれぞれ“１”が付加されている）。符号１が
例えば伝送路遅延で１ビット右へシフトすると、この１
ビット右シフト符号１と、符号２とは最初の１ビット
と、末尾の１ビットの２ビットしか異なっておらず、両
符号の相互相関は著しく大きくなり、異なる符号として
扱えなくなる。
【００１０】このように図５Ａに示した符号発生器で生
成された複数の符号は移動通信のような伝搬遅延が変動
している通信に使用すると、チャネル間干渉が生じるお
それがある。この発明の目的は回路規模が小さく、消費
電力も小さく、しかも符号相互間に位相ずれが生じても
常に相互相関が小さい、つまり常に直交性が得られる複
数の符号を同時に生成する符号生成器を提供することに
ある。
成された複数の符号は移動通信のような伝搬遅延が変動
している通信に使用すると、チャネル間干渉が生じるお
それがある。この発明の目的は回路規模が小さく、消費
電力も小さく、しかも符号相互間に位相ずれが生じても
常に相互相関が小さい、つまり常に直交性が得られる複
数の符号を同時に生成する符号生成器を提供することに
ある。
【００１１】
【課題を解決するための手段】請求項１の発明によれば
第１、第２符号生成器より互いに異なるほゞ直交関係の
符号系列が生成され、第１符号生成器の出力がシフトレ
ジスタに入力され、上記第１符号生成器の出力と、上記
シフトレジスタの各シフト段の各出力と、上記第２符号
生成器の出力との排他的論理和が複数排他的論理和算器
でそれぞれとられて符号系列をそれぞれ出力する。
第１、第２符号生成器より互いに異なるほゞ直交関係の
符号系列が生成され、第１符号生成器の出力がシフトレ
ジスタに入力され、上記第１符号生成器の出力と、上記
シフトレジスタの各シフト段の各出力と、上記第２符号
生成器の出力との排他的論理和が複数排他的論理和算器
でそれぞれとられて符号系列をそれぞれ出力する。
【００１２】上記第１、第２符号生成器と、上記シフト
レジスタ及び上記複数の排他的論理和算器とはクロック
発生器からの同一クロックで動作させられる。請求項２
の発明によれば、第１、第２符号生成器より互いに異な
るほゞ直交関係の符号系列が生成され、第１符号生成器
に内蔵され、符号系列生成に用いられる遅延素子の互い
に異なる遅延段の各出力と、上記第２符号生成器の出力
との排他的論理和が複数の排他的論理和算器で、それぞ
れとられて複数の符号系列が出力される。第１、第２符
号生成器と、複数排他的論理和算器とはクロック発生器
からの同一クロックにより動作される。
レジスタ及び上記複数の排他的論理和算器とはクロック
発生器からの同一クロックで動作させられる。請求項２
の発明によれば、第１、第２符号生成器より互いに異な
るほゞ直交関係の符号系列が生成され、第１符号生成器
に内蔵され、符号系列生成に用いられる遅延素子の互い
に異なる遅延段の各出力と、上記第２符号生成器の出力
との排他的論理和が複数の排他的論理和算器で、それぞ
れとられて複数の符号系列が出力される。第１、第２符
号生成器と、複数排他的論理和算器とはクロック発生器
からの同一クロックにより動作される。
【００１３】
【発明の実施の形態】この発明の実施の形態を直接拡散
法のＣＤＭＡ方式無線機の逆拡散部に適用した場合につ
いて説明する。この種の無線機の逆拡散部は、図１Ａに
示すように、制御部２１からの情報に基づき、複数の種
類の拡散符号がこの発明による拡散符号生成器２２にお
いて生成され、受信信号は複数の逆拡散器２３において
前記複数の拡散符号の対応するものによってそれぞれ逆
拡散され、逆拡散された信号は複数の同期検波器２４に
おいてそれぞれ同期検波され、ユーザデータとして出力
される。
法のＣＤＭＡ方式無線機の逆拡散部に適用した場合につ
いて説明する。この種の無線機の逆拡散部は、図１Ａに
示すように、制御部２１からの情報に基づき、複数の種
類の拡散符号がこの発明による拡散符号生成器２２にお
いて生成され、受信信号は複数の逆拡散器２３において
前記複数の拡散符号の対応するものによってそれぞれ逆
拡散され、逆拡散された信号は複数の同期検波器２４に
おいてそれぞれ同期検波され、ユーザデータとして出力
される。
【００１４】この発明による符号生成器２２の実施例
（請求項１）を図１Ｂに図３と対応する部分に同一符号
を付けて示す。第１Ｍ系列生成器１１から生成されるＭ
系列をこの実施例ではシフトレジスタ３１に入力する。
第１Ｍ系列生成器１１の終段Ｓｅからは遅延がないＭ系
列、シフトレジスタ３１の第１段Ｓ１からは１ビット遅
延のＭ系列、第２段Ｓ２からは２ビット遅延のＭ系列が
それぞれ生成される。終段Ｓｅから出力されるＭ系列を
排他的論理和算器３２−０に入力し、第１段Ｓ１から出
力されるＭ系列を排他的論理和算器３２−１に入力し、
第２段Ｓ２から出力されるＭ系列を排他的論理和算器３
２−２に入力する。第２のＭ系列生成器１２の出力を前
記３つの排他的論理和算器３２−０〜３２−２に入力す
る。
（請求項１）を図１Ｂに図３と対応する部分に同一符号
を付けて示す。第１Ｍ系列生成器１１から生成されるＭ
系列をこの実施例ではシフトレジスタ３１に入力する。
第１Ｍ系列生成器１１の終段Ｓｅからは遅延がないＭ系
列、シフトレジスタ３１の第１段Ｓ１からは１ビット遅
延のＭ系列、第２段Ｓ２からは２ビット遅延のＭ系列が
それぞれ生成される。終段Ｓｅから出力されるＭ系列を
排他的論理和算器３２−０に入力し、第１段Ｓ１から出
力されるＭ系列を排他的論理和算器３２−１に入力し、
第２段Ｓ２から出力されるＭ系列を排他的論理和算器３
２−２に入力する。第２のＭ系列生成器１２の出力を前
記３つの排他的論理和算器３２−０〜３２−２に入力す
る。
【００１５】第１のＭ系列生成器１１と、第２のＭ系列
生成器１２とシフトレジスタ３１とすべての排他的論理
和算器３２−０〜３２−２とをクロック発生器３３から
の同一クロックで動作させる。この構成により、排他的
論理和算器３２−０〜３２−２から異なる複数のゴール
ド符号が同時に生成される。請求項２の発明の実施例を
図２に図１Ｂと対応する部分に同一符号を付けて示す。
この例では、Ｍ系列生成器１１内のシフトレジスタ１４
を用いて、生成されるＭ系列に遅延量を与える。即ち第
１のＭ系列生成器１１内のシフトレジスタ１４の終段Ｓ
ｅから出力されるＭ系列を排他的論理和算器３２−０に
入力し、終段Ｓｅの前のシフト段Ｓｅ−１から生成され
るＭ系列を排他的論理和算器３２−１に入力し、シフト
段Ｓｅ−２から出力されるＭ系列を排他的論理和算器３
２−２に入力する。第２のＭ系列生成器１２の出力は前
記３つの排他的論理和算器３２−０〜３２−２に入力す
る。第１のＭ系列生成器１１と、第２のＭ系列生成器１
２と、すべての排他的論理和算器３２−０〜３２−２を
クロック発生器３２の同一クロックで動作させる。この
場合も異なる複数のゴールド符号が同時に生成される。
生成器１２とシフトレジスタ３１とすべての排他的論理
和算器３２−０〜３２−２とをクロック発生器３３から
の同一クロックで動作させる。この構成により、排他的
論理和算器３２−０〜３２−２から異なる複数のゴール
ド符号が同時に生成される。請求項２の発明の実施例を
図２に図１Ｂと対応する部分に同一符号を付けて示す。
この例では、Ｍ系列生成器１１内のシフトレジスタ１４
を用いて、生成されるＭ系列に遅延量を与える。即ち第
１のＭ系列生成器１１内のシフトレジスタ１４の終段Ｓ
ｅから出力されるＭ系列を排他的論理和算器３２−０に
入力し、終段Ｓｅの前のシフト段Ｓｅ−１から生成され
るＭ系列を排他的論理和算器３２−１に入力し、シフト
段Ｓｅ−２から出力されるＭ系列を排他的論理和算器３
２−２に入力する。第２のＭ系列生成器１２の出力は前
記３つの排他的論理和算器３２−０〜３２−２に入力す
る。第１のＭ系列生成器１１と、第２のＭ系列生成器１
２と、すべての排他的論理和算器３２−０〜３２−２を
クロック発生器３２の同一クロックで動作させる。この
場合も異なる複数のゴールド符号が同時に生成される。
【００１６】つまり第１Ｍ系列生成器１１から互いに位
相のずれた複数のＭ系列を得、これら複数のＭ系列と第
２Ｍ系列生成器の出力との各排他的論理和をとってそれ
ぞれゴールド符号としている。上述では２つのＭ系列を
用いたが、３つ以上のＭ系列生成回路を用いその出力の
排他的論理和を計算することで得られる複数の符号系列
を生成することもできる。即ち例えば図４に図１Ｂと対
応する部分に同一符号を付けて示す。つまり図１Ｂに示
した構成に対し、更に第２のＭ系列生成器１２の出力を
第２シフトレジスタ３４に入力し、第２シフトレジスタ
３４のシフト段Ｓ５の出力を排他的論理和算器３５−１
に入力し、シフト段Ｓ４の出力を排他的論理和算器３５
−２に入力し、排他的論理和算器３５−１，３５−２に
第１Ｍ系列生成器１１の出力をそれぞれ入力し、排他的
論理和算器３２−０，３５−１，３５−２，３２−１，
３２−２の各出力を排他的論理和算器３６−０〜３６−
４に入力し、かつこれら排他的論理和算器３６−０〜３
６−４に第３Ｍ系列生成器３７の出力を入力する。全て
のＭ系列生成器１１，１２，３７と、全てのシフトレジ
スタ３１，３４と全ての排他的論理和算器を同一クロッ
クで動作させることにより、異なる複数の符号系列が排
他的論理和算器３６−０〜３６−４から同時に生成され
る。
相のずれた複数のＭ系列を得、これら複数のＭ系列と第
２Ｍ系列生成器の出力との各排他的論理和をとってそれ
ぞれゴールド符号としている。上述では２つのＭ系列を
用いたが、３つ以上のＭ系列生成回路を用いその出力の
排他的論理和を計算することで得られる複数の符号系列
を生成することもできる。即ち例えば図４に図１Ｂと対
応する部分に同一符号を付けて示す。つまり図１Ｂに示
した構成に対し、更に第２のＭ系列生成器１２の出力を
第２シフトレジスタ３４に入力し、第２シフトレジスタ
３４のシフト段Ｓ５の出力を排他的論理和算器３５−１
に入力し、シフト段Ｓ４の出力を排他的論理和算器３５
−２に入力し、排他的論理和算器３５−１，３５−２に
第１Ｍ系列生成器１１の出力をそれぞれ入力し、排他的
論理和算器３２−０，３５−１，３５−２，３２−１，
３２−２の各出力を排他的論理和算器３６−０〜３６−
４に入力し、かつこれら排他的論理和算器３６−０〜３
６−４に第３Ｍ系列生成器３７の出力を入力する。全て
のＭ系列生成器１１，１２，３７と、全てのシフトレジ
スタ３１，３４と全ての排他的論理和算器を同一クロッ
クで動作させることにより、異なる複数の符号系列が排
他的論理和算器３６−０〜３６−４から同時に生成され
る。
【００１７】ここでＭ系列生成器１１，１２，３７は互
いに異なるＭ系列を生成するものである。第１Ｍ系列生
成器１１、第２Ｍ系列生成器１２の一方、又は双方の代
わりに、互いにほゞ直交関係にある符号系列を生成する
符号生成器を用いてもよい。また図２の実施例では第１
Ｍ系列生成器１１に内蔵されている符号生成に用いられ
る遅延素子としてシフトレジスタを利用したが、第１Ｍ
系列生成器１１の代わりに他の符号生成器を用い、その
内蔵する符号系列生成に用いる遅延素子の異なる遅延段
からそれぞれ符号系列を取出して、第２Ｍ系列生成器１
２の出力又は他の符号生成器の出力との各排他的論理和
を求めてもよい。また上述では２つの符号生成器でゴー
ルド符号又はこれに近い符号を複数同時に生成すること
を基本としたが、同時に生成される複数の符号系列は互
いに直交関係にあればよく、Ｍ系列、ウオールシュ符号
など他の符号系列でもよい。
いに異なるＭ系列を生成するものである。第１Ｍ系列生
成器１１、第２Ｍ系列生成器１２の一方、又は双方の代
わりに、互いにほゞ直交関係にある符号系列を生成する
符号生成器を用いてもよい。また図２の実施例では第１
Ｍ系列生成器１１に内蔵されている符号生成に用いられ
る遅延素子としてシフトレジスタを利用したが、第１Ｍ
系列生成器１１の代わりに他の符号生成器を用い、その
内蔵する符号系列生成に用いる遅延素子の異なる遅延段
からそれぞれ符号系列を取出して、第２Ｍ系列生成器１
２の出力又は他の符号生成器の出力との各排他的論理和
を求めてもよい。また上述では２つの符号生成器でゴー
ルド符号又はこれに近い符号を複数同時に生成すること
を基本としたが、同時に生成される複数の符号系列は互
いに直交関係にあればよく、Ｍ系列、ウオールシュ符号
など他の符号系列でもよい。
【００１８】
【発明の効果】以上述べたようにこの発明によれば、符
号系列生成器を複数準備することなく、簡易な構成で符
号系列を複数生成することが可能となり、更に１ビット
付加器より排他的論理和算器の方が回路が単純であり、
回路規模や消費電流を少なくすることが出来る。しか
も、生成された符号はゴールド符号又はこれに近いもの
であり、これら間の相関は、その位相を相対的にずらし
ても小さいのである。
号系列生成器を複数準備することなく、簡易な構成で符
号系列を複数生成することが可能となり、更に１ビット
付加器より排他的論理和算器の方が回路が単純であり、
回路規模や消費電流を少なくすることが出来る。しか
も、生成された符号はゴールド符号又はこれに近いもの
であり、これら間の相関は、その位相を相対的にずらし
ても小さいのである。
【００１９】従って特に実施例のように携帯電話機では
回路規模や消費電流をなるべく小さくすることが望まれ
ており、かつ伝搬遅延が移動端末の移動により常に変化
しており、このような場合も干渉が少なく、正しくチャ
ネル分離を行うことができる。
回路規模や消費電流をなるべく小さくすることが望まれ
ており、かつ伝搬遅延が移動端末の移動により常に変化
しており、このような場合も干渉が少なく、正しくチャ
ネル分離を行うことができる。
【図１】Ａはこの発明を直接拡散法ＣＤＭＡ方式無線機
の逆拡散部に適用した例を示すブロック図、Ｂは請求項
１の発明実施例を示すブロック図である。
の逆拡散部に適用した例を示すブロック図、Ｂは請求項
１の発明実施例を示すブロック図である。
【図２】請求項２の発明の実施例を示すブロック図。
【図３】従来のゴールド符号系列生成器を示すブロック
図。
図。
【図４】この発明の他の実施例を示すブロック図。
【図５】Ａは１個の符号生成器で同時に複数の符号を生
成する従来のものを示すブロック図、Ｂはその問題点を
説明するための符号列の例を示す図である。
成する従来のものを示すブロック図、Ｂはその問題点を
説明するための符号列の例を示す図である。
Claims (2)
- 【請求項１】 互いに異なるほゞ直交関係にある符号系
列を生成する第１、第２符号生成器と、 上記第１符号生成器の出力が入力されるシフトレジスタ
と、 上記第１符号生成器の出力と、上記シフトレジスタの各
シフト段の各出力と、上記第２符号生成器の出力との排
他的論理和演算を行い、それぞれ符号系列を出力する複
数排他的論理和算器と、 上記第１、第２符号生成器と、上記シフトレジスタ及び
上記複数の排他的論理和算器とを同一クロックで動作さ
せるクロックを発生するクロック発生器と、を具備する
符号系列生成器。 - 【請求項２】 互いに異なるほゞ直交関係にある符号系
列を生成する第１、第２符号生成器と、 上記第１符号生成器に内蔵されている符号系列生成のた
めの遅延素子の互いに異なる遅延段の各出力と、上記第
２符号生成器の出力との排他的論理和演算を行い、それ
ぞれ符号系列を出力する複数排他的論理和算器と、 上記第１、第２符号生成器、上記複数の排他的論理和算
器とを同一クロックで動作させるクロックを発生させる
クロック発生器と、 を具備する符号系列生成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9295168A JPH11136101A (ja) | 1997-10-28 | 1997-10-28 | 符号系列生成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9295168A JPH11136101A (ja) | 1997-10-28 | 1997-10-28 | 符号系列生成器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11136101A true JPH11136101A (ja) | 1999-05-21 |
Family
ID=17817123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9295168A Pending JPH11136101A (ja) | 1997-10-28 | 1997-10-28 | 符号系列生成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11136101A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012533260A (ja) * | 2009-07-13 | 2012-12-20 | パンテック カンパニー リミテッド | 無線通信システムにおけるシーケンスの生成方法及びその装置 |
| JP2020119313A (ja) * | 2019-01-24 | 2020-08-06 | 富士通株式会社 | 乱数生成器、半導体装置、及びプログラム |
-
1997
- 1997-10-28 JP JP9295168A patent/JPH11136101A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012533260A (ja) * | 2009-07-13 | 2012-12-20 | パンテック カンパニー リミテッド | 無線通信システムにおけるシーケンスの生成方法及びその装置 |
| US9009207B2 (en) | 2009-07-13 | 2015-04-14 | Pantech Co., Ltd. | Method for generating a sequence in a wireless communication system, and apparatus for same |
| JP2020119313A (ja) * | 2019-01-24 | 2020-08-06 | 富士通株式会社 | 乱数生成器、半導体装置、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3302021B2 (ja) | 複数符号系列同時生成器及びそれを使用したｃｄｍａ無線受信装置 | |
| KR100420404B1 (ko) | 부호분할다중접근통신용확산부호발생기및이것을사용한부호분할다중접근통신시스템 | |
| US7362867B1 (en) | Apparatus and method for generating scrambling code in UMTS mobile communication system | |
| US6667708B2 (en) | Method and system for a programmable code generator | |
| CN100397809C (zh) | 生成伪噪声状态的装置和方法 | |
| AU738415B2 (en) | A method and an arrangement for despreading a coded sequence in a communication system | |
| KR19990023752A (ko) | 씨디엠에이 이동통신시스템의 의사직교부호를 이용한 대역확산신호 발생장치 및 방법 | |
| KR20080005906A (ko) | Ｃｄｍａ 시스템 전송 매트릭스 계수 계산을 행하는 사용자장치 | |
| JP3234202B2 (ja) | 擬似雑音系列の出力装置、送信装置、受信装置、通信システム、擬似雑音系列の出力方法、送信方法、受信方法、および、情報記録媒体 | |
| JP3116923B2 (ja) | 周波数拡散変調回路 | |
| JPH11136101A (ja) | 符号系列生成器 | |
| JP2941651B2 (ja) | 移動通信方式 | |
| JPH05130068A (ja) | 周波数拡散変調装置 | |
| US6928105B2 (en) | Vector tree correlator for variable spreading rates | |
| KR100358007B1 (ko) | 광대역 코드 분할 다중 접속 시스템의 초기 동기 획득 장치 | |
| US7120186B2 (en) | Methods and apparatus for use in generating data sequences for spread spectrum communications | |
| US5721734A (en) | Code division multiple access unit and code division multiple access method | |
| JPH1011268A (ja) | 擬似ランダム系列符号発生装置 | |
| JP4287059B2 (ja) | 結合器 | |
| KR100424628B1 (ko) | 이동통신시스템에서 확산부호 생성장치 및 방법 | |
| Iacono et al. | Memory optimization techniques for UMTS code generation | |
| Mahfouz et al. | A secure spreader/despreader for code division multiple access applications | |
| Galluzzo et al. | CODE GENERATION FOR WIDEBAND CDMA | |
| Nallanathan et al. | Performance of generalized lapped transform (GLT) based CDMA system in a multipath fading channel | |
| KR20040034589A (ko) | 직교 확산 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040713 |