KR20030023443A - 수신 장치, 수신 방법 및 반도체 장치 - Google Patents

수신 장치, 수신 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20030023443A
KR20030023443A KR1020020025818A KR20020025818A KR20030023443A KR 20030023443 A KR20030023443 A KR 20030023443A KR 1020020025818 A KR1020020025818 A KR 1020020025818A KR 20020025818 A KR20020025818 A KR 20020025818A KR 20030023443 A KR20030023443 A KR 20030023443A
Authority
KR
South Korea
Prior art keywords
path
detection range
detecting
receiving
signal
Prior art date
Application number
KR1020020025818A
Other languages
English (en)
Other versions
KR100822590B1 (ko
Inventor
구로이와고이치
다니구치쇼지
가나스기마사미
스기모토주니치
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030023443A publication Critical patent/KR20030023443A/ko
Application granted granted Critical
Publication of KR100822590B1 publication Critical patent/KR100822590B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70754—Setting of search window, i.e. range of code offsets to be searched
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70701—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation featuring pilot assisted reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70702—Intercell-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects
    • H04B2201/7071—Efficiency-related aspects with dynamic control of receiver resources

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 복수의 패스를 경유하여 수신된 수신 신호 각각의 패스 타이밍의 검출에 소비되는 전력을 감소시키는 것을 목적으로 한다.
수신 수단(50a)은 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신한다. 패스 검출 수단(50b)은 수신 수단(50a)에 의해서 수신된 수신 신호의 각각의 패스 타이밍을 검출한다. 패스 검출 범위 설정 수단(50c)은 패스 검출 수단에 의해서 검출된 패스 타이밍 정보에 기초하여 패스 검출 수단(50b)에 의한 패스의 검출 범위를 설정한다.

Description

수신 장치, 수신 방법 및 반도체 장치{RECEIVING UNIT, RECEIVING METHOD AND SEMICONDUCTOR DEVICE}
본 발명은 수신 장치, 수신 방법 및 반도체 장치에 관한 것으로, 특히 기지국으로부터 송신된 신호를 수신하여 복조하는 수신 장치, 수신 방법 및 기지국으로부터 송신된 신호를 처리하는 반도체 장치에 관한 것이다.
CDMA(Code Division Multiple Access) 통신 방식에서는 복수의 채널 정보 또는 사용자로부터의 전송 정보는 확산 부호에 의해 다중화되어 무선 회선을 통해 전송된다.
이동 통신에서는 이동체의 속도 및 반송파의 주파수에 의해서 결정되는 최대 주파수를 갖는 랜덤한 진폭 위상의 변화 및 페이딩이 발생한다. 그 결과, 고정의 무선 통신과 비교하여 안정된 수신이 곤란해진다.
이러한 주파수 선택성 페이딩의 영향에 의한 통신의 열화를 경감하는 것으로서 대역 확산 통신 방식이 있다. 대역 확산 통신 방식에서는 협대역의 신호를 광대역으로 확산하여 송신하기 때문에, 어떤 고유의 주파수에서 수신 전계 강도의 저하가 발생하더라도 그 밖의 대역으로부터 정보를 복원할 수 있기 때문이다.
또한, 이동 통신에서는 건조물이나 지형에 기인하는 지연파에 의해 페이딩이 발생하면 멀티패스 페이딩 환경이 되는 것이 알려져 있다.
직접 확산 방식의 경우 지연파는 확산 부호에 대하여 간섭파가 되기 때문에 수신 특성의 열화를 초래한다. 그래서, 지연파를 이용함으로써 특성 개선을 도모하는 방법으로서 RAKE 수신 방식이 알려져 있다.
RAKE 수신 방식은 멀티패스의 각 패스를 통해 도래하는 각 지연파마다 역확산을 행하여, 각각의 지연 시간을 일치시키고 수신 레벨에 따라서 가중시켜 가산함으로써 멀티패스의 영향을 최대한 억제하는 방법이다.
여기서, 멀티패스를 서치하는 수단이 패스 서치 블록이며, 매치드 필터부, 지연 프로파일 적분부, 패스 선택부로 구성되어 있다. 도 11은 RAKE 수신 방식에 기초하는 종래의 수신 장치의 블록도이다.
이 도면에 도시한 바와 같이, 종래의 수신 장치는 안테나(10), 수신부(11), 직교 검파부(12), A/D(Analog to Digital) 변환부(13, 14), 패스 서치부(15) 및 RAKE 합성/복조부(16)에 의해서 구성되어 있다.
여기서, 안테나(10)는 기지국으로부터 송신되어 온 전파를 포착한다.
수신부(11)는 안테나(10)에 의해서 포착된 전파를 RF(Radio Frequency) 신호로 변환하고, 또한 IF(Intermediate Frequency) 신호로 변환하여 출력한다.
직교 검파부(12)는 수신부(11)로부터 출력된 IF 신호에 직교 검파를 실시하여 Ich(Channel) 신호 및 Qch 신호를 분리 복조한다.
A/D 변환부(13, 14)는 직교 검파부(12)로부터 출력된 Ich 신호와 Qch 신호를 각각 디지털 신호로 변환하여 출력한다.
패스 서치부(15)는 A/D 변환부(13) 및 A/D 변환부(14)로부터 출력된 디지털 신호를 입력하고 멀티패스를 서치하여 각각의 패스 타이밍을 출력한다.
RAKE 합성/복조부(16)는 패스 서치부(15)로부터 공급된 타이밍 신호를 참조하여 A/D 변환부(13, 14)로부터 출력된 Ich 신호 및 Qch 신호 각각의 패스마다 역확산 처리를 실시하여, 이 역확산에 의해서 얻어진 I 심볼 데이터 및 Q 심볼 데이터를 원래의 데이터로 복조하여, 복조 결과를 합성하여 출력한다.
도 12는 패스 서치부(15)의 상세한 구성예를 도시하는 도면이다. 이 도면에 도시한 바와 같이 패스 서치부(15)는 매치드 필터(30), 지연 프로파일 적분부(31) 및 패스 선택부(32)에 의해 구성되어 있다.
매치드 필터(30)는 256 탭의 매치드 필터에 의해 구성되어 Ich 신호와 Qch 신호의 각각에 포함되는 원하는 신호의 자기 상관값(auto-correlation)을 연산하여 출력한다.
지연 프로파일 적분부(31)는 전력화부(31a) 및 메모리(31b)에 의해 구성되어 있고, 매치드 필터(30)의 출력을 적분하여 상승 평균을 산출함으로써 전력값을 산출하여 출력한다.
여기서, 전력화부(31a)는 입력된 Ich 신호와 Qch 신호의 각각을 슬롯 단위로 적분하여 상승 평균을 산출함으로써 전력화하고, 또한 프레임 단위(슬롯보다도 큰 단위)로 적분하여 출력한다.
메모리(31b)는 전력화부(31a)에 의해서 처리를 실행할 때에 연산 도중의 데이터를 일시적으로 저장한다.
패스 선택부(32)는 지연 프로파일 적분부(31)로부터 출력된 데이터를 참조하여, 수신 신호가 큰 패스를 상위로부터 n 개 선택하여 그 타이밍을 나타내는 정보를 유효 멀티패스 정보로서 출력한다.
다음에는 이상의 종래예의 동작에 관해서 설명한다.
기지국으로부터 송신되어 온 전파는 안테나(10)에 의해서 포착되어 수신부(11)에 공급된다.
수신부(11)는 안테나(10)에 의해서 포착된 전파를 우선 RF 신호로 변환한 후 IF 신호로 변환하여 출력한다.
직교 검파부(12)는 수신부(11)로부터 출력된 신호에 대하여 정현파를 승산하여 Ich 신호를 생성하는 동시에 여현파를 승산하여 Qch 신호를 생성하여 출력한다.
A/D 변환부(13)는 직교 검파부(12)로부터 출력된 Ich 신호(아날로그 신호)를 디지털 신호로 변환하여 출력한다.
A/D 변환부(14)는 직교 검파부(12)로부터 출력된 Qch 신호(아날로그 신호)를 디지털 신호로 변환하여 출력한다.
패스 서치부(15)는 Ich 신호와 Qch 신호에 대하여 소정의 처리를 실시함으로써, 전력이 큰 패스를 상위로부터 n 개 선택하여 각각의 패스 타이밍을 출력한다. 즉, 송신기로부터 송신되는 신호의 수신 레벨은 도 13에 도시한 바와 같이 멀티패스에 따라서 변화되고, 또한 수신기로의 도달 시간도 패스마다 다르다. 그래서, 패스 서치부(15)의 매치드 필터(30)는 Ich 신호와 Qch 신호를 입력하여 각각의 신호에 대하여 소정의 역확산 부호를 승산함으로써, Ich 신호와 Qch 신호의 각각에 포함되는 사용자 채널의 신호를 추출하여 출력한다.
지연 프로파일 적분부(31)의 전력화부(31a)는 매치드 필터(30)로부터 출력된 데이터를 우선 슬롯 단위로 적분한다. 다음에, 전력화부(31a)는 슬롯 단위로 적분된 데이터의 상승 평균을 연산함으로써 전력화한다. 이 경우, Ich 신호와 Qch 신호의 2 종류가 존재하기 때문에 전력화부(31a)는 예컨대, (I + jQ) × (I - jQ) = I ×I + Q × Q를 연산함으로써 전력값으로 변환한다. 그리고, 전력화된 데이터를 또한 프레임 단위로 적분하여 출력한다.
패스 선택부(32)는 지연 프로파일 적분부(31)로부터 출력된 데이터를 참조하여, 복수의 패스 중 전력이 큰 것을 상위로부터 n 개 선택하여 그 타이밍을 나타내는 정보를 유효 멀티패스 정보로서 출력한다.
이 때, 멀티패스를 검출하는 범위로서는 도 14에 도시한 바와 같이, 전회(前回) 검출한 최대 멀티패스를 중심으로 하여 그 전후 128 칩의 범위가 설정되어 있고, 합계로 256 칩이 고정되어 있다. 이러한 설정은 멀티패스의 발생이 가장 크다고 예상되는 지형 데이터에 기초하고 있다.
그런데, 칩 단위의 수신 신호를 오버 샘플링함으로써 검출 정밀도를 향상시키는 것도 행해지고 있다. 예컨대, 오버 샘플링수가 4이고, 수신 비트수가 Ich 및 Qch 모두 6 비트일 경우 Ich는 256 × 4 ×6=1024 ×6 비트가 되고, 한편 Qch도 256 × 4 ×6=1024 ×6 비트가 된다.
일반적으로, 매치드 필터(30)는 시프트 레지스터와 가산 트리로 구성되기 때문에, 이와 같이 오버 샘플링 동작을 시키면 1024 × 6에 대응하는 방대한 수의 시프트 레지스터나 가산 트리가 기본 클록에 동기하여 동작하기 때문에 그 소비 전력도 커지게 된다.
또한, 지연 프로파일 적분부(31)에서는 1 슬롯당 1024 샘플 데이터가 발생하기 때문에 메모리(31b)는 이들 모든 데이터를 저장하기 위해 1024 워드의 메모리가 필요하게 된다.
또한, 패스 선택부(32)에서는 지연 프로파일 적분부(31)로부터 출력된 1024 샘플 데이터 중에서 예컨대, 상위 3개의 멀티패스를 선택하여 출력할 필요가 있다.
전술한 바와 같이, 종래의 수신 장치에서는 멀티패스의 발생이 가장 크다고 예상되는 지형 데이터에 기초하여 멀티패스를 검출하고 있었기 때문에 일반적인 환경에서의 사용시에는 불필요하게 넓은 범위에서 패스의 검출이 행해지게 된다.
그 결과, 소비 전력이 매우 커져, 특히 이동 통신과 같이 배터리의 용량에 제한이 있는 경우에는 통신 시간을 충분히 확보할 수 없다고 하는 문제점이 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 멀티패스 추종 방식을 채용하는 수신 장치의 패스 추종 동작을 효율적으로 하는 동시에 소비 전력을 감소시킬 수 있는 수신 장치와 수신 방법 및 그와 같은 처리를 가능하게 하는 반도체 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 동작 원리를 설명하는 원리도.
도 2는 본 발명의 실시 형태의 구성예를 도시하는 도면.
도 3은 도 2에 도시하는 패스 서치부의 상세한 구성예를 도시하는 도면.
도 4는 도 3에 도시하는 매치드 필터의 상세한 구성예를 도시하는 도면.
도 5는 도 3에 도시하는 패스 서치폭 제어부의 상세한 구성예를 도시하는 도면.
도 6은 지연 프로파일 적분부에서 출력된 신호가 3가지의 피크를 가지는 경우의 일례를 도시하는 도면.
도 7은 슬롯, 심볼 및 창의 관계의 일례를 도시하는 도면.
도 8은 도 2에 도시하는 실시예에 있어서 실행되는 처리의 일례를 설명하는 흐름도.
도 9는 전원이 투입되고 기지국에 접속되기까지의 처리의 일례를 설명하는 흐름도.
도 10은 PSCH, SSCH, PCCPCH 및 PCICH의 관계를 도시하는 도면.
도 11은 종래에서의 수신 장치의 구성예를 도시하는 도면.
도 12는 도 11에 도시하는 패스 서치부의 상세한 구성예를 도시하는 도면.
도 13은 송신기로부터 송신되는 신호의 수신 레벨이 멀티패스에 따라서 변화되고, 또한 도달 시간도 패스마다 다른 모습을 도시하는 도면.
도 14는 멀티패스를 검출하는 범위의 일례를 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : 안테나
11 : 수신부
12 : 직교 검파부
13 : A/D 변환부
14 : A/D 변환부
15 : 패스 서치부
16 : RAKE 합성/복조부
30 : 매치드 필터
31 : 지연 프로파일 적분부
31a : 전력화부
31b : 메모리
32 : 패스 선택부
33 : 패스 서치폭 제어부
33a : 창폭 계산부
33b : 내부 동작 타이밍 발생부
50 : 수신 장치
50a : 수신 수단
50b : 패스 검출 수단
50c : 패스 검출 범위 설정 수단
70 : 패스 서치부
본 발명에서는 상기 과제를 해결하기 위해서 도 1에 도시하는 기지국으로부터 송신된 신호를 수신하여 복조하는 수신 장치(50)에 있어서, 상기 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신하는 수신 수단(50a)과, 상기 수신 수단(50a)에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 수단(50b)과, 상기 패스 검출 수단(50b)에 의해서 검출된 패스 타이밍 정보에 기초하여 상기 패스 검출 수단(50b)에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 수단(50c)을 갖는 것을 특징으로 하는 수신 장치(50)가 제공된다.
여기서, 수신 수단(50a)은 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신한다. 패스 검출 수단(50b)은 수신 수단(50a)에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출한다. 패스 검출 범위 설정 수단(50c)은 패스 검출 수단(50b)에 의해서 검출된 패스 타이밍 정보에 기초하여, 패스 검출 수단(50b)에 의한 패스의 검출 범위를 설정한다.
또한, 기지국으로부터 송신된 신호를 수신하여 복조하는 수신 방법에 있어서, 상기 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신하는 수신 단계와, 상기 수신 단계에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 단계와, 상기 패스 검출 단계에 의해서 검출된 패스 타이밍 정보에 기초하여, 상기 패스 검출 단계에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 단계를 갖는 것을 특징으로 하는 수신 방법이 제공된다.
여기서, 수신 단계는 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신한다. 패스 검출 단계는 수신 단계에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출한다. 패스 검출 범위 설정 단계는 패스 검출 단계에 의해서 검출된 패스 타이밍 정보에 기초하여 패스 검출 단계에 의한 패스의 검출 범위를 설정한다.
또한, 기지국으로부터 송신된 신호를 처리하는 반도체 장치에 있어서, 복수의 패스를 경유하여 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 수단과, 상기 패스 검출 수단에 의해서 검출된 패스 타이밍 정보에 기초하여, 상기 패스 검출 수단에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 수단을 갖는 것을 특징으로 하는 반도체 장치가 제공된다.
여기서, 패스 검출 수단은 복수의 패스를 경유하여 수신된 수신 신호 각각의 패스 타이밍을 검출한다. 패스 검출 범위 설정 수단은 패스 검출 수단에 의해 검출된 패스 타이밍 정보에 기초하여, 패스 검출 수단에 의한 패스의 검출 범위를 설정한다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
도 1은 본 발명의 동작 원리를 설명하는 원리도이다. 이 도면에 도시한 바와 같이, 본 발명의 수신 장치(50)는 수신 수단(50a), 패스 검출 수단(50b) 및 패스 검출 범위 설정 수단(50c)에 의해 구성되어 있다.
여기서, 수신 수단(50a)은 기지국으로부터 송신되어, 복수의 패스를 경유하여 전송되어 온 전파를 수신하여 대응하는 전기 신호로 변환한다.
패스 검출 수단(50b)은 수신 수단(50a)에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출한다.
패스 검출 범위 설정 수단(50c)은 패스 검출 수단(50b)에 의한 패스의 검출 범위를 설정한다.
다음에, 이상의 원리도의 동작에 관해서 설명한다. 또, 이하에서는 패스 검출 수단(50b)이 256 탭의 매치드 필터에 의해 구성되어 있는 것으로서 설명한다.
기지국으로부터 송신된 전파가 복수의 패스를 경유하여 수신 장치(50)에 도달했다고 하면, 수신 수단(50a)은 이들 전파를 수신하여 대응하는 전기 신호로 변환하여 패스 검출 수단(50b)에 출력한다.
패스 검출 수단(50b)은 수신 수단(50a)으로부터 출력된 수신 신호에 대하여 소정의 역확산 부호를 승산함으로써 원하는 신호를 추출하는 동시에, 그 신호에 포함되어 있는 패스를 검출한다. 구체적으로는, 패스 검출 수단(50b)은 245 탭의 매치드 필터를 갖고 있고, 입력된 수신 신호와 역확산 부호를 구성하는 256개의 계수를 승산하여 상관값을 산출하여 얻어진 상관값을 전력화한다. 그리고, 전력화된 신호에 포함되어 있는 복수의 패스 중, 에너지가 큰 상위 3개의 패스에 관한 타이밍 정보를 유효 멀티패스 정보로서 출력한다.
패스 검출 범위 설정 수단(50c)은 패스 검출 수단(50b)에 의한 패스의 검출 범위를 설정한다. 즉, 패스 검출 수단(50b)이 상위 3개의 패스를 검색하는 경우에는 전회의 검색 결과를 참조하여 그 3개의 패스를 포함하는 최소의 영역을 다음번의 검색 범위로서 설정한다.
그 결과, 3개의 패스를 포함하는 범위 외에 대해서는 패스 검출 수단(50b)의 동작을 정지할 수 있게 된다. 그 결과, 장치 전체의 소비 전력을 감소시킬 수 있게 된다.
다음에는 도 2를 참조하여 본 발명의 실시예에 관해서 설명한다.
이 도면에 도시한 바와 같이, 본 발명의 수신 장치는 안테나(10), 수신부(11), 직교 검파부(12), A/D 변환부(13, 14), 패스 서치부(70) 및 RAKE 합성/복조부(16)에 의해 구성되어 있다. 도 11의 경우와 비교하면 패스 서치부(70)의 구성이 다르다.
여기서, 안테나(10)는 기지국으로부터 송신되어 온 전파를 포착한다.
수신부(11)는 안테나(10)에 의해 포착된 전파를 RF 신호로 변환하고, 또한 IF 신호로 변환하여 출력한다.
직교 검파부(12)는 수신부(11)로부터 출력된 IF 신호에 대하여 직교 검파를 실시하여 Ich 신호 및 Qch 신호를 분리 복조한다.
A/D 변환부(13, 14)는 직교 검파부(12)로부터 출력된 Ich 신호와 Qch 신호를 각각 디지털 신호로 변환하여 출력한다.
패스 서치부(70)는 A/D 변환부(13) 및 A/D 변환부(14)로부터 출력된 디지털 신호를 입력하고 멀티패스를 서치하여 각각의 패스 타이밍을 출력한다.
RAKE 합성/복조부(16)는 패스 서치부(70)로부터 공급된 타이밍 신호를 참조하여 A/D 변환부(13, 14)로부터 출력된 Ich 신호 및 Qch 신호 각각의 패스마다 역확산 처리를 실시하여, 역확산에 의해서 얻어진 I 심볼 데이터 및 Q 심볼 데이터를원래의 데이터로 복조하여 복조 결과를 합성하여 출력한다.
도 3은 패스 서치부(70)의 상세한 구성예를 도시하는 도면이다. 이 도면에 도시한 바와 같이, 패스 서치부(70)는 매치드 필터(30), 지연 프로파일 적분부(31), 패스 선택부(32) 및 패스 서치폭 제어부(33)에 의해 구성되어 있다. 또한, 도 12와 비교하면 도 3에서는 패스 서치폭 제어부(33)가 새롭게 추가되어 있다. 그 이외는 도 12의 경우와 동일하다.
매치드 필터(30)는 256 탭의 매치드 필터에 의해서 구성되어 Ich 신호와 Qch 신호의 각각에 포함되는 원하는 신호의 자기 상관값을 연산하여 출력한다.
도 4는 매치드 필터(30)의 상세한 구성예를 도시하는 도면이다. 또, 이 구성예는 Ich 또는 Qch의 어느 한쪽의 구성을 도시한 도면이다.
이 도면에 도시한 바와 같이, 매치드 필터(30)는 FF(Flip Flop) (80-1∼80-N), FF(81-1∼81-N), 승산 회로(82-1∼82-N) 및 가산 회로(83)에 의해 구성되어 있다.
FF(80-1∼80-N)은 A/D 변환부(13) 또는 A/D 변환부(14)로부터 입력된 수신 데이터를, 도시하지 않는 클록 신호에 동기하여 순차 지연하면서 다음 단의 FF에 이송한다.
FF(81-1∼81-N)은 역확산 부호를 입력하여 순차적으로 다음 단의 FF에 이송한다. 또, FF(81-1∼81-N)은 역확산 부호의 전부가 저장 완료된 경우에는 이송 처리를 중단한다.
승산 회로(82-1∼82-N)는 FF(80-1∼80-N)으로부터 각각 출력된 데이터와FF(81-1∼81-N)으로부터 각각 출력된 데이터를 승산하여 얻어진 결과를 출력한다.
가산 회로(83)는 승산 회로(82-1∼82-N)로부터 출력된 데이터의 총계를 구하여 역확산 데이터로서 출력한다.
도 3으로 되돌아가면, 지연 프로파일 적분부(31)는 전력화부(31a) 및 메모리(31b)에 의해 구성되어 있고, 매치드 필터(30)의 출력을 적분하여 상승 평균을 산출함으로써 전력값을 산출하여 출력한다.
여기서, 전력화부(31a)는 입력된 Ich 신호와 Qch 신호의 각각을 슬롯 단위로 적분하여 상승 평균을 산출함으로써 전력화하고, 또한 프레임 단위(슬롯보다도 큰 단위)로 적분하여 출력한다.
메모리(31b)는 전력화부(31a)에 의해 처리를 실행할 때에 연산 도중의 데이터를 일시적으로 저장한다. 또, 메모리(31b)는 예컨대, 복수의 뱅크 메모리에 의해구성되어 패스 서치폭 제어부(33)의 제어에 따른 수의 뱅크가 동작하는 구성이 되고, 동작의 대상으로 되어 있지 않은 뱅크에 관해서는 전력이 공급되지 않는 것 등에 의해 비활성화 상태가 된다.
패스 선택부(32)는 지연 프로파일 적분부(31)로부터 출력된 데이터를 참조하여, 수신 신호가 큰 패스를 상위로부터 n 개 선택하여 그 타이밍을 도시하는 정보를 유효 멀티패스 정보로서 출력한다.
패스 서치폭 제어부(33)는 패스 선택부(32)로부터 출력된 유효 패스 정보를 참조하여 매치드 필터(30), 지연 프로파일 적분부(31) 및 패스 선택부(32)를 제어한다.
도 5는 패스 서치폭 제어부(33)의 상세한 구성예에 관해서 설명하는 도면이다. 이 도면에 도시한 바와 같이, 패스 서치폭 제어부(33)는 창폭 계산부(33a) 및 내부 동작 타이밍 발생부(33b)에 의해 구성되어 있다.
여기서, 창폭 계산부(33a)는 매치드 필터(30)에서의 패스 서치의 범위, 즉 창의 폭을 계산한다.
내부 동작 타이밍 발생부(33b)는 창폭 계산부(33a)에 의해서 산출된 창에 따른 타이밍 신호를 발생하여 매치드 필터(30), 지연 프로파일 적분부(31) 및 패스 선택부(32)에 공급한다.
다음에는 이상의 본 발명의 실시예의 동작에 관해서 설명한다.
기지국으로부터 송신되어 온 전파는 안테나(10)에 의해서 포착되어 수신부(11)에 공급된다.
수신부(11)는 안테나(10)에 의해서 포착된 전파를 우선 RF 신호로 변환한 후 IF 신호로 변환하여 출력한다.
직교 검파부(12)는 수신부(11)로부터 출력된 신호에 대하여 정현파를 승산하여 Ich 신호를 생성하는 동시에 여현파를 승산하여 Qch 신호를 생성하여 출력한다.
A/D 변환부(13)는 직교 검파부(12)로부터 출력된 Ich 신호(아날로그 신호)를 디지털 신호로 변환하여 출력한다.
A/D 변환부(14)는 직교 검파부(12)로부터 출력된 Qch 신호(아날로그 신호)를 디지털 신호로 변환하여 출력한다.
A/D 변환부(13, 14)로부터 출력된 데이터는 후술하는 바와 같이 우선, 주변기지국(셀) 서치 처리가 실시되어 슬롯의 선두, 프레임의 선두 및 스크램블링 코드(역확산 부호)가 추출된다. 또, 추출된 스크램블링 코드는 패스 서치부(70)에 공급된다.
패스 서치부(70)의 매치드 필터(30)는 추출된 스크램블링 코드를 FF(81-1)에 공급하고, 클록 신호에 동기하여 다음 단의 FF에 순차적으로 이송한다. 그 결과, 스크램블링 코드는 FF(81-1∼81-N)에 저장되게 된다. 또, 이상과 같은 동작은 Ich와 Qch의 양쪽에서 실행된다.
스크램블링 코드가 저장되면 A/D 변환부(13, 14)로부터 Ich 데이터 및 Qch 데이터의 공급이 개시된다. 도 4에 도시하는 매치드 필터(30)에서는 FF(80-1)에 수신 데이터(Ich 데이터 또는 Qch 데이터)가 공급되고, 클록 신호에 동기하여 초단의 FF(80-1)에 공급된 수신 데이터가 순차적으로 다음 단의 FF에 이송된다. 또한, 그 때 승산 회로(82-1∼82-N)에 의해서 FF(80-1∼80-N)의 각각으로부터 출력된 수신 데이터와 FF(81-1∼81-N)의 각각으로부터 출력된 스크램블링 코드가 승산되고, 또한 가산 회로(83)에 의해서 가산되어 역확산 데이터로서 출력된다.
매치드 필터(30)로부터 출력된 역확산 데이터는 지연 프로파일 적분부(31)에 입력된다.
지연 프로파일 적분부(31)에서는 매치드 필터(30)로부터 출력된 역확산 데이터를 전력화부(31a)가 슬롯 단위로 적분한다. 이 때, 입력된 데이터는 메모리(31b)에 이미 저장되어 있는 이전의 데이터와 가산된다. 이러한 동작이 반복됨으로써, 메모리(31b)에는 소정 기간의 데이터의 블록 적분값이 저장된다.
계속해서, 전력화부(31a)는 슬롯 단위로 적분된 Ich와 Qch의 데이터에 대하여 (I+jQ) ×(I-jQ)를 연산하여 전력값을 산출한다.
계속해서, 전력화부(31a)는 전력화된 데이터를 프레임 단위로 적분하여 얻어진 결과를 패스 선택부(32)에 출력한다.
패스 선택부(32)는 지연 프로파일 적분부(31)로부터 출력된 신호의 피크를 큰 순서대로 3가지 선택하여 그 타이밍을 유효 멀티패스 정보로서 출력한다.
예컨대, 도 6에 도시한 바와 같이, 지연 프로파일 적분부(31)로부터 출력된 신호가 3가지의 피크를 가지는 경우에는 패스 선택부(32)는 유효 멀티패스 정보로서, 이들 3가지의 피크의 타이밍 정보로서 t1, t2, t3을 출력한다.
패스 서치폭 제어부(33)는 유효 멀티패스 정보를 입력하여 창폭 계산부(33a)에 공급한다.
창폭 계산부(33a)는 입력한 타이밍 신호의 폭(t3-t1)을 계산하여, 이 폭에 소정의 마진을 가산한 것을 창으로서 설정한다. 또, 소정의 값을 가산하는 것이 아니라, 타이밍 신호의 폭에 소정의 값(＞ 1)을 승산함으로써 마진을 부가하는 것도 가능하다.
다음에, 창폭 계산부(33a)는 3가지의 유효 멀티패스 중에 최대의 수신 레벨을 가지는 t1이 창의 중심에 위치하도록 창을 설정한다. 그리고, 창폭 계산부(33a)는 설정한 창에 관한 정보를 내부 동작 타이밍 발생부(33b)에 통지한다. 도 6의 예에서는 총계하여 256 칩의 데이터 중, t1을 중심으로 하는 64 칩의 폭이 창으로서 설정되어 있다.
내부 동작 타이밍 발생부(33b)는 데이터 양에 따라서 메모리(31b)의 동작을 제한하는 설정을 행한다.
예컨대, 메모리(31b)를 복수의 영역으로 분할하여, 각각의 부분에 공급하는 전원을 독립적으로 ON 또는 OFF 할 수 있는 구조로 한다. 그리고, 창폭에 따라서 필요한 영역만을 동작시키고, 다른 영역에 관해서는 동작을 정지시킴으로써 메모리에 의한 전력의 소비를 필요 최소한으로 억제할 수 있다.
다음에, 내부 동작 타이밍 발생부(33b)는 패스 서치가 개시되면 창의 개시 시간이 되었는지의 여부를 판단하여, 개시 시간이 된 경우에는 매치드 필터(30), 지연 프로파일 적분부(31) 및 패스 선택부(32)에 통지한다.
그 결과, 매치드 필터(30)의 FF(80-1)에 대하여 수신 데이터의 공급이 시작되어 가산 회로(83)로부터는 역확산 부호와의 상관값이 출력된다. 또, 창의 종료 시간이 된 경우에는 매치드 필터(30)의 동작은 정지되기 때문에 매치드 필터(30)를 필요 최소한만 동작시킴으로써 쓸데없는 전력의 소비를 억제할 수 있다.
매치드 필터(30)로부터 출력된 신호는 지연 프로파일 적분부(31)에 공급되고, 그래서 전술한 경우와 같이 전력화 처리가 실행되지만, 매치드 필터(30)로부터 출력되는 데이터는 창에 의해서 지정된 범위의 데이터만이 되기 때문에 메모리(31b)의 일부의 영역의 동작을 정지시켜 전력의 소비를 억제할 수 있다.
지연 프로파일 적분부(31)로부터 출력된 데이터는 패스 선택부(32)에 공급되어 전술한 경우와 같이 3가지 피크의 타이밍 정보로서 t1∼t3이 검출된다. 또, t1∼t3을 검출할 때의 처리에서는 대상이 되는 데이터가 감소하기(도 6의 예에서는256 칩에서 64 칩으로 감소한다)하기 때문에 패스 선택부(32)의 연산량도 적어진다. 그 결과, 패스 선택부(32)의 소비 전력도 감소시킬 수 있게 된다.
이와 같이 하여, 유효 멀티패스 정보가 생성되면, 패스 서치폭 제어부(33)는 이 정보를 입력하여 다음 패스 서치에서의 창폭을 설정하여 내부 동작 타이밍을 발생한다. 그리고, 다음 패스 서치 처리가 실행되게 된다.
그런데, 이러한 처리가 소정의 횟수 또는 소정의 기간 반복되면, 창폭 계산부(33a)는 무조건적으로 창폭을 256 칩으로 리셋한다. 이와 같이, 소정의 기간마다 창을 리셋함으로써 창의 밖에 존재하는 패스에 관해서도 누락시키는 일없이 처리할 수 있게 된다.
도 7은 슬롯, 심볼 및 창의 관계를 도시한 도면이다. 도 7(B)에 도시한 바와 같이, 각 슬롯은 2 비트의 정보를 포함하는 심볼로 구성되어 있다. 또, 1 심볼은 256 칩에 해당한다.
그리고, 도 7(D)에 도시한 바와 같이, 창폭이 256 칩인 경우에는 도면에 해칭하여 나타낸 바와 같이 심볼의 모든 시간에 있어서 패스 서치 처리가 실행된다.
또한, 도 7(E)에 도시한 바와 같이 창폭이 64 칩인 경우에는 도면에 해칭하여 나타낸 바와 같이 심볼의 일부의 시간에 있어서만 패스 서치 처리가 실행된다.
이것으로부터, 도 7(D)에 도시하는 종래의 방법에 비교되어 도 7(E)에 도시하는 본 실시예의 방법에 따르면 패스 서치 처리를 간헐적으로 실행함으로써 소비 전력을 감소시킬 수 있게 된다.
또, 기지국이 복수 존재하는 경우에는 각 기지국마다 창을 설정하여, 전술한것과 같은 처리를 실행함으로써 소비 전력의 감소를 도모할 수 있게 된다.
또한, 수신기와 각 기지국 사이의 지형이 기지국마다 큰 폭으로 다른 경우는 드물기 때문에 대표적인 기지국을 선택하여 창을 설정하고, 그 창을 다른 기지국에도 적용할 수 있다. 그와 같은 처리에 따르면 각 기지국마다 창을 설정할 필요가 없어지기 때문에 그 만큼만 처리를 감소시켜 그 결과로서 소비 전력을 감소시킬 수 있게 된다.
다음에, 도 8을 참조하여 이상의 처리를 흐름도로 정리한 것에 관해서 설명한다. 이 흐름도가 시작되면 이하의 단계가 실행된다.
단계 S30:
패스 서치폭 제어부(33)의 창폭 계산부(33a)는 창폭을 256 칩으로 설정한다.
단계 S31:
창폭 계산부(33a)는 패스 선택부(32)로부터 유효 멀티패스 정보(t1∼t3의 타이밍을 나타내는 정보)를 수신한다.
단계 S32:
창폭 계산부(33a)는 t3으로부터 t1의 값을 감산한 값을 2배하여 얻어진 값을 t로 한다.
단계 S33:
창폭 계산부(33a)는 t에 소정의 마진값(tm)을 가산한 값을 창폭으로서 설정한다.
단계 S34:
창폭 계산부(33a)는 최대 피크인 t1이 창의 중심에 위치하도록 창을 설정한다.
단계 S35:
내부 동작 타이밍 발생부(33b)는 창폭 계산부(33a)에 의해 설정된 창폭으로부터 패스 서치 때에 발생하는 데이터 양을 산출하여, 지연 프로파일 적분부(31)의 메모리(31b)가 불필요한 영역에 대해서는 그 동작을 제한한다. 또, 동작을 제한하는 방법으로서, 불필요한 영역에 대해서는 전원의 공급을 정지하거나 액세스를 제한하거나 클록의 공급을 정지하거나 하는 방법 등을 생각할 수 있다.
단계 S36:
내부 동작 타이밍 발생부(33b)는 패스 서치가 시작되었는지의 여부를 판정하여 시작되었다고 판정한 경우에는 단계 S37로 진행하고, 그 이외의 경우에는 같은 처리를 반복한다.
단계 S37:
내부 동작 타이밍 발생부(33b)는 창의 개시 시간이 되었는지의 여부를 판정하여 개시 시간이 되었다고 판정한 경우에는 단계 S38로 진행하고, 그 이외의 경우에는 같은 처리를 반복한다.
단계 S38:
내부 동작 타이밍 발생부(33b)는 내부 동작 개시 타이밍을 발생하여 매치드 필터(30)에 공급한다. 그 결과, 매치드 필터(30)는 수신 데이터와 역확산 부호의 상관값을 산출하는 처리를 시작한다.
단계 S39:
내부 동작 타이밍 발생부(33b)는 창의 종료 시간이 되었는지의 여부를 판정하여 종료 시간이 되었다고 판정한 경우에는 단계 S40으로 진행하고, 그 이외의 경우에는 같은 처리를 반복한다.
단계 S40:
내부 동작 타이밍 발생부(33b)는 내부 동작 종료 타이밍을 발생하여 매치드 필터(30)에 공급한다. 그 결과, 매치드 필터(30)는 수신 데이터와 역확산 부호와의 상관값을 산출하는 처리를 종료한다.
단계 S41:
창폭 계산부(33a)는 처리를 시작하고 나서 소정 시간이 경과했는지의 여부를 판정하여 소정의 시간이 경과했다고 판정한 경우에는 단계 S30으로 되돌아가 같은 처리를 반복하고, 그 이외의 경우에는 단계 S42로 진행한다. 이 단계의 처리에 의해 일정 시간이 경과하면 창폭이 256 칩으로 리셋되게 된다.
단계 S42:
패스 서치폭 제어부(33)는 처리를 종료했는지의 여부를 판정하여, 종료하지 않은 경우에는 단계 S31로 되돌아가 같은 처리를 반복한다. 또한, 그 이외의 경우에는 처리를 종료한다.
이상의 처리에 따르면 전술한 바와 같이 창폭을 제한함으로써 소비 전력을 감소시킬 수 있게 된다.
다음에, 도 9∼도 10을 참조하여 본 실시예의 더욱 상세한 동작에 관해서 설명한다.
단계 S60:
수신 장치에 전원이 투입되면 수신 장치의 도시하지 않는 셀 서치부는 수신 신호의 슬롯의 선두에 포함되어 있는 PSCH(Primary Synchronization Channel) (도 10 참조)를 검출함으로써 슬롯의 선두를 검출한다.
단계 S61:
셀 서치부는 수신 신호의 각 슬롯의 선두에 포함되어 있는 SSCH(Secondary Synchronization Channel) (도 10 참조)를 검출함으로써 프레임의 선두를 검출한다. 즉, SSCH에는 소정의 번호가 부여되어 있기 때문에 이 번호를 찾아감으로써 프레임의 선두를 특정할 수 있다.
단계 S62:
셀 서치부는 스크램블링 코드가 저장되어 있는 CPICH(Common Pilot Channel) (도 10 참조)의 선두를 검출하여 기지국 고유의 스크램블링 코드를 특정한다.
단계 S63:
패스 서치부(70)는 CPICH(도 10 참조)를 참조하여 패스 추종 및 멀티패스 검출 처리를 실행한다.
단계 S64:
RAKE 합성/복조부(16)는 PCCPCH(Primary Common Contro1 Physical Channel) (도 10 참조)로부터 통지 정보를 수신한다.
단계 S65:
RAKE 합성/복조부(16)는 CPICH를 참조하여 수신 신호의 레벨 측정 처리를 실행한다.
이상에 나타내는 처리에 따르면 수신 장치에 전원이 투입되었을 때에 기지국을 검출하여 통신을 할 수 있게 된다.
또, 이상의 실시예에서는 유효 멀티패스 정보로부터 창폭을 일의로(uniquely) 결정하도록 했지만, 창폭이 급격히 변화되면 사상(捨象)되는 패스가 발생하는 것도 생각할 수 있기 때문에 창폭이 급격히 변화하지 않도록 전회의 창폭과 이번회의 창폭의 차분이 소정 값을 넘지 않도록 제어하는 것도 가능하다. 그와 같은 처리에 따르면 패스 서치에서의 오동작의 발생을 감소시킬 수 있게 된다.
또, 이상의 실시예에서는 이동 통신용의 수신 장치를 예로 들어 설명했지만, 본 발명의 주요 부분은 패스 서치부(70)이기 때문에 이 부분만을 반도체 장치로서 실시할 수도 있다.
또한, 패스 서치부(70)뿐만 아니라 다른 구성 부분을 반도체 장치에 포함시키고 실시할 수 있는 것은 물론이다.
또한, 이상의 실시예에서는 3가지의 패스를 검출하는 경우를 예를 들어 설명했지만 패스 수가 이 이외의 경우라도 본 발명을 적용할 수 있는 것은 물론이다.
(부기 1) 기지국으로부터 송신된 신호를 수신하여 복조하는 수신 장치에 있어서,
상기 기지국으로부터 송신되어, 복수의 패스를 경유하여 전송되어 온 신호를수신하는 수신 수단과,
상기 수신 수단에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 수단과,
상기 패스 검출 수단에 의해서 검출된 패스 타이밍 정보에 기초하여, 상기 패스 검출 수단에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 수단을 갖는 것을 특징으로 하는 수신 장치.
(부기 2) 상기 패스 검출 범위 설정 수단은 상기 패스 검출 수단에 의한 패스 검출 처리의 실행 단위마다 패스 검출 범위를 설정하는 것을 특징으로 하는 부기 1 기재의 수신 장치.
(부기 3) 상기 패스 검출 수단은 검출된 복수의 패스 중에서, 그 수신 신호의 에너지가 큰 순서대로 n 개의 패스를 유효 멀티패스로서 선택하는 패스 선택 수단을 갖고, 상기 패스 검출 범위 설정 수단은 선택한 상기 n 개의 유효 멀티패스가 전부 포함되도록 상기 패스 검출 수단의 검출 범위를 설정하는 검출 범위 계산 수단을 갖는 것을 특징으로 하는 부기 1 기재의 수신 장치.
(부기 4) 상기 패스 검출 수단은 검출된 복수의 패스 중에서, 그 수신 신호의 에너지가 큰 순서대로 n 개의 패스를 유효 멀티패스로서 선택하는 패스 선택 수단을 갖고, 상기 패스 검출 범위 설정 수단은 선택한 상기 n 개의 유효 멀티패스가 전부 포함되는 동시에, 소정의 마진을 갖도록 상기 패스 검출 수단의 검출 범위를 설정하는 검출 범위 계산 수단을 갖는 것을 특징으로 하는 부기 1 기재의 수신 장치.
(부기 5) 상기 패스 검출 범위 설정 수단은 상기 마진을 확보하기 위해 소정의 값을 상기 검출 범위에 가산하는 것을 특징으로 하는 부기 4 기재의 수신 장치.
(부기 6) 상기 패스 검출 범위 설정 수단은 상기 마진을 확보하기 위해서 소정의 값(＞ 1)을 상기 검출 범위에 승산하는 것을 특징으로 하는 부기 4 기재의 수신 장치.
(부기 7) 상기 패스 검출 범위 설정 수단은 전회의 설정값과 이번회의 설정값의 차분이 소정의 범위에 들어가도록 패스 검출 범위를 설정하는 것을 특징으로 하는 부기 1 기재의 수신 장치.
(부기 8) 상기 패스 검출 범위 설정 수단은 소정의 주기마다 상기 패스 검출 범위를 최대의 검출 범위에 초기화하는 것을 특징으로 하는 부기 1 기재의 수신 장치.
(부기 9) 상기 패스 검출 범위 설정 수단은 복수의 기지국이 존재하는 경우에는 기지국마다 패스 검출 범위를 설정하는 것을 특징으로 하는 부기 1 기재의 수신 장치.
(부기 10) 상기 패스 검출 범위 설정 수단은 복수의 기지국이 존재하는 경우에도 모든 기지국에 대하여 공통의 패스 검출 범위를 설정하는 것을 특징으로 하는 부기 1 기재의 수신 장치.
(부기 11) 상기 패스 검출 수단은 상기 수신 신호와 소정의 역확산 부호와의 상관값을 적분하는 적분 수단을 갖고,
상기 적분 수단은 상기 패스 검출 범위 설정 수단에 의해 검출된 패스 검출범위에 대응하는 상관값만의 적분을 행하는 것을 특징으로 하는 부기 1 기재의 수신 장치.
(부기 12) 상기 패스 검출 범위 설정 수단은 상기 패스 검출 수단의 검출 범위에 따라서 상기 적분 수단의 처리의 개시/종료를 제어하는 타이밍 신호를 발생시키는 내부 동작 타이밍 발생 수단을 갖는 것을 특징으로 하는 부기 11 기재의 수신 장치.
(부기 13) 상기 적분 수단은 복수의 기억 영역으로 구성되어 상기 적분의 연산 도중의 데이터를 일시적으로 저장하는 기억 수단을 갖고, 상기 패스 검출 범위 설정 수단은 상기 복수의 기억 영역 중 상기 패스 검출 수단의 검출 범위에 따른 수의 기억 영역만을 선택적으로 동작시켜 다른 기억 영역의 동작은 정지시키는 내부 동작 타이밍 발생 수단을 갖는 것을 특징으로 하는 부기 11 기재의 수신 장치.
(부기 14) 상기 패스 검출 수단에 의해 검출된 패스를 선택하는 패스 선택 수단을 또한 가지고,
상기 패스 선택 수단은 상기 패스 검출 범위 설정 수단에 의해서 설정된 패스 검출 범위에 대응하는 패스를 선택하는 것을 특징으로 하는 부기 1 기재의 수신 장치.
(부기 15) 상기 패스 검출 범위 설정 수단은 상기 패스 검출 수단의 검출 범위에 따라서 상기 패스 선택 수단의 처리의 개시/종료를 제어하는 타이밍 신호를 발생시키는 내부 동작 타이밍 발생 수단을 갖는 것을 특징으로 하는 부기 14 기재의 수신 장치.
(부기 16) 기지국으로부터 송신된 신호를 수신하여 복조하는 수신 방법에 있어서,
상기 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신하는 수신 단계와,
상기 수신 단계에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 단계와,
상기 패스 검출 단계에 있어서 검출된 패스 타이밍 정보에 기초하여, 상기 패스 검출 단계에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 단계를 갖는 것을 특징으로 하는 수신 방법.
(부기 17) 기지국으로부터 송신된 신호를 처리하는 반도체 장치에 있어서,
복수의 패스를 경유하여 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 수단과,
상기 패스 검출 수단에 있어서 검출된 패스 타이밍 정보에 기초하여, 상기 패스 검출 수단에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 수단을 갖는 것을 특징으로 하는 반도체 장치.
이상 설명한 바와 같이, 본 발명에서는 기지국으로부터 송신된 신호를 수신하여 복조하는 수신 장치에 있어서, 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신하는 수신 수단과, 이 수신 수단에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 수단과, 이 패스 검출 수단에의해서 검출된 패스 타이밍 정보에 기초하여 패스 검출 수단에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 수단을 설치하도록 했기 때문에 패스 검출 수단을 간헐적으로 동작시킴으로써 소비 전력을 감소시킬 수 있게 된다.
또한, 기지국으로부터 송신된 신호를 수신하여 복조하는 수신 방법에 있어서, 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신하는 수신 단계와, 이 수신 단계에 의해 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 단계와, 이 패스 검출 단계에 의해서 검출된 패스 타이밍 정보에 기초하여 패스 검출 단계에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 단계를 설치하도록 했기 때문에 전지의 수명을 연장시킬 수 있다.
또한, 기지국으로부터 송신된 신호를 처리하는 반도체 장치에 있어서, 복수의 패스를 경유하여 수신된 수신 신호의 각각의 패스 타이밍을 검출하는 패스 검출 수단과, 이 패스 검출 수단에 의해 검출된 패스 타이밍 정보에 기초하여 패스 검출 수단에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 수단을 설치하도록 했기 때문에 반도체 장치의 발열을 감소시킬 수 있게 된다.

Claims (10)

  1. 기지국으로부터 송신된 신호를 수신하여 복조하는 수신 장치에 있어서,
    상기 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신하는 수신 수단과,
    상기 수신 수단에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 수단과,
    상기 패스 검출 수단에 의해서 검출된 패스 타이밍 정보에 기초하여 상기 패스 검출 수단에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 수단을 갖는 것을 특징으로 하는 수신 장치.
  2. 제1항에 있어서, 상기 패스 검출 범위 설정 수단은 상기 패스 검출 수단에 의한 패스 검출 처리의 실행 단위마다 패스 검출 범위를 설정하는 것을 특징으로 하는 수신 장치.
  3. 제1항에 있어서, 상기 패스 검출 수단은 검출된 복수의 패스 중에서 그 수신 신호의 에너지가 큰 순서대로 n 개의 패스를 유효 멀티패스로서 선택하는 패스 선택 수단을 가지고, 상기 패스 검출 범위 설정 수단은 선택한 상기 n 개의 유효 멀티패스가 전부 포함되도록 상기 패스 검출 수단의 검출 범위를 설정하는 검출 범위 계산 수단을 갖는 것을 특징으로 하는 수신 장치.
  4. 제1항에 있어서, 상기 패스 검출 수단은 검출된 복수의 패스 중에서 그 수신 신호의 에너지가 큰 순서대로 n 개의 패스를 유효 멀티패스로서 선택하는 패스 선택 수단을 갖고, 상기 패스 검출 범위 설정 수단은 선택한 상기 n 개의 유효 멀티패스가 전부 포함되는 동시에 소정의 마진을 갖도록 상기 패스 검출 수단의 검출 범위를 설정하는 검출 범위 계산 수단을 갖는 것을 특징으로 하는 수신 장치.
  5. 제1항에 있어서, 상기 패스 검출 범위 설정 수단은 전회의 설정값과 이번회의 설정값의 차분이 소정의 범위에 들어가도록 패스 검출 범위를 설정하는 것을 특징으로 하는 수신 장치.
  6. 제1항에 있어서, 상기 패스 검출 범위 설정 수단은 소정의 주기마다 상기 패스 검출 범위를 최대의 검출 범위로 초기화하는 것을 특징으로 하는 수신 장치.
  7. 제1항에 있어서, 상기 패스 검출 수단은 상기 수신 신호와 소정의 역확산 부호의 상관값을 적분하는 적분 수단을 가지고,
    상기 적분 수단은 상기 패스 검출 범위 설정 수단에 의해서 검출된 패스 검출 범위에 대응하는 상관값만의 적분을 행하는 것을 특징으로 하는 수신 장치.
  8. 제1항에 있어서, 상기 패스 검출 수단에 의해서 검출된 패스를 선택하는 패스 선택 수단을 또한 가지며,
    상기 패스 선택 수단은 상기 패스 검출 범위 설정 수단에 의해서 설정된 패스 검출 범위에 대응하는 패스를 선택하는 것을 특징으로 하는 수신 장치.
  9. 기지국으로부터 송신된 신호를 수신하여 복조하는 수신 방법에 있어서,
    상기 기지국으로부터 송신되어 복수의 패스를 경유하여 전송되어 온 신호를 수신하는 수신 단계와,
    상기 수신 단계에 의해서 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 단계와,
    상기 패스 검출 단계에 의해서 검출된 패스 타이밍 정보에 기초하여 상기 패스 검출 단계에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 단계를 갖는 것을 특징으로 하는 수신 방법.
  10. 기지국으로부터 송신된 신호를 처리하는 반도체 장치에 있어서,
    복수의 패스를 경유하여 수신된 수신 신호 각각의 패스 타이밍을 검출하는 패스 검출 수단과,
    상기 패스 검출 수단에 의해서 검출된 패스의 타이밍 정보에 기초하여, 상기 패스 검출 수단에 의한 패스의 검출 범위를 설정하는 패스 검출 범위 설정 수단을 갖는 것을 특징으로 하는 반도체 장치.
KR20020025818A 2001-09-12 2002-05-10 수신 장치, 수신 방법 및 반도체 장치 KR100822590B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001276343A JP3970565B2 (ja) 2001-09-12 2001-09-12 受信装置、受信方法、および、半導体装置
JPJP-P-2001-00276343 2001-09-12

Publications (2)

Publication Number Publication Date
KR20030023443A true KR20030023443A (ko) 2003-03-19
KR100822590B1 KR100822590B1 (ko) 2008-04-16

Family

ID=19101057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20020025818A KR100822590B1 (ko) 2001-09-12 2002-05-10 수신 장치, 수신 방법 및 반도체 장치

Country Status (6)

Country Link
US (1) US6934553B2 (ko)
EP (1) EP1294104B1 (ko)
JP (1) JP3970565B2 (ko)
KR (1) KR100822590B1 (ko)
CN (1) CN1235375C (ko)
DE (1) DE60202919T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917814B2 (en) * 2002-08-06 2005-07-12 Motorola, Inc. Method and mobile station for reporting multi-path signals based on a report window
JP4012444B2 (ja) * 2002-08-06 2007-11-21 松下電器産業株式会社 遅延プロファイル作成方法および遅延プロファイル作成装置
KR100479864B1 (ko) * 2002-11-26 2005-03-31 학교법인 중앙대학교 이동 통신 시스템에서의 하향링크 신호의 구성 방법과동기화 방법 및 그 장치 그리고 이를 이용한 셀 탐색 방법
JP4238987B2 (ja) * 2003-10-08 2009-03-18 日本電気株式会社 Ｃｄｍａ受信方法及び装置
US7460583B2 (en) * 2003-12-15 2008-12-02 Telefonaktiebolaget Lm Ericsson (Publ) Method for path searching and verification
CN1938602B (zh) 2004-04-08 2013-09-11 洛克达公司 不连贯脉冲沿相关
JP2006180146A (ja) * 2004-12-22 2006-07-06 Nec Corp Ｃｄｍａ受信装置及びそれに用いるパスサーチ方法
JP4583265B2 (ja) * 2005-07-21 2010-11-17 富士通株式会社 無線通信装置及び無線通信方法
US7620099B2 (en) * 2005-07-28 2009-11-17 Broadcom Corporation WCDMA terminal baseband processing module having multi-path scanner module
JP5423505B2 (ja) * 2010-03-17 2014-02-19 富士通株式会社 無線基地局及び通信方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2856198B2 (ja) * 1997-06-11 1999-02-10 日本電気株式会社 スペクトラム拡散受信機
JP3308481B2 (ja) * 1998-01-09 2002-07-29 沖電気工業株式会社 相関値算出装置
JP3952335B2 (ja) * 1998-03-10 2007-08-01 ソニー株式会社 受信方法及び受信装置
JPH11298401A (ja) 1998-04-14 1999-10-29 Matsushita Electric Ind Co Ltd 同期処理装置及び同期処理方法
JP3028804B2 (ja) * 1998-07-03 2000-04-04 日本電気株式会社 Ｃｄｍａ受信方法及び受信回路
US6229842B1 (en) * 1998-07-16 2001-05-08 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive path selection threshold setting for DS-CDMA receivers
US6275483B1 (en) * 1998-09-03 2001-08-14 Texas Instruments Incorporated Fast and accurate identification of spread spectrum signals
JP3031351B2 (ja) * 1998-09-24 2000-04-10 日本電気株式会社 Ｃｄｍａ受信装置及びそれに用いるパス検出方法並びにその制御プログラムを記録した記録媒体
JP3600529B2 (ja) * 1999-03-01 2004-12-15 富士通株式会社 Ｃｄｍａ用受信機
WO2000065738A1 (fr) * 1999-04-27 2000-11-02 Yozan Inc. Recepteur amrc a sequence directe
US6377615B1 (en) * 1999-09-30 2002-04-23 Ericsson Inc. Apparatus and methods for receiving information using variable length accumulation searchers

Also Published As

Publication number Publication date
DE60202919T2 (de) 2005-07-21
JP2003087211A (ja) 2003-03-20
US20030050022A1 (en) 2003-03-13
CN1235375C (zh) 2006-01-04
JP3970565B2 (ja) 2007-09-05
KR100822590B1 (ko) 2008-04-16
DE60202919D1 (de) 2005-03-17
CN1404273A (zh) 2003-03-19
EP1294104A1 (en) 2003-03-19
EP1294104B1 (en) 2005-02-09
US6934553B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
US5910948A (en) Acquisition scheme and receiver for an asynchronous DS-CDMA cellular communication system
AU756272B2 (en) Cellular system, mobile portable apparatus, base station apparatus, optimum path detecting method, and apparatus thereof
US6038250A (en) Initial synchronization method and receiver for DS-CDMA inter base station asynchronous cellular system
US7224720B2 (en) Correlator and delay lock loop circuit
KR100552076B1 (ko) Cdma통신시스템에있어서의신호수신장치
WO2003026147A2 (en) Method and apparatus for step two of w-cdma searching
JPH10190528A (ja) スペクトル拡散受信機
TWI392247B (zh) 用於ｗｃｄｍａ射頻收發器的基帶處理模組
EP1112622A1 (en) User terminal parallel searcher
US7003022B2 (en) Matched filter and receiver for mobile radio communication system
KR100361408B1 (ko) Cdma 통신을 위한 동기포착회로
KR100822590B1 (ko) 수신 장치, 수신 방법 및 반도체 장치
KR20030097906A (ko) 시분할 멀티플렉스 동기화 시퀀스를 탐색하기 위한 방법및 장치
KR20040018613A (ko) 이동 통신 시스템의 동기 획득 장치 및 방법
US8442094B2 (en) Cell search using rake searcher to perform scrambling code determination
KR100493103B1 (ko) 비동기 방식의 차세대 이동 통신 시스템에서의 동기 획득장치 및 방법
JP3824482B2 (ja) Ｃｄｍａ受信装置
KR20020054222A (ko) 파일럿심벌과 컨트롤심벌이 시분할로 구성되어 있는디에스-씨디엠에이 신호의 최적 탐색 방법 및 그에 따른장치
JP2002141830A (ja) マッチトフィルタ
AU2776602A (en) Delay profile measurement for a spread spectrum receiver
KR20070095333A (ko) 스크램블링 코드 결정을 실행하는 레이크 탐색기를 사용한셀 탐색
JP2003234676A (ja) 無線通信装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020510

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060810

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020510

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070510

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080319

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080408

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080408

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110318

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120322

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130321

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140319

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170317

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190328

Start annual number: 12

End annual number: 12

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220119