JP2006246267A - ソフトミュート回路 - Google Patents
ソフトミュート回路 Download PDFInfo
- Publication number
- JP2006246267A JP2006246267A JP2005061709A JP2005061709A JP2006246267A JP 2006246267 A JP2006246267 A JP 2006246267A JP 2005061709 A JP2005061709 A JP 2005061709A JP 2005061709 A JP2005061709 A JP 2005061709A JP 2006246267 A JP2006246267 A JP 2006246267A
- Authority
- JP
- Japan
- Prior art keywords
- mute
- circuit
- reference voltage
- signal
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
【課題】 分解能を上げることなくスムーズなミュート処理を行なう。
【解決手段】 上記課題を解決するために、異なる電流源である第1の電流源及び第2の電流源21と、n個の抵抗R1〜Rnと、第1の電流源20と第2の電流源21と抵抗R1〜Rnによって生成される基準電圧とRSSI信号とを比較するためのコンパレータ22と、コンパレータ22の出力信号をデジタル化するADC処理回路23と、を備えたADC処理回路9を用いてRSSI信号のA/D変換を行なう。
【選択図】 図2
【解決手段】 上記課題を解決するために、異なる電流源である第1の電流源及び第2の電流源21と、n個の抵抗R1〜Rnと、第1の電流源20と第2の電流源21と抵抗R1〜Rnによって生成される基準電圧とRSSI信号とを比較するためのコンパレータ22と、コンパレータ22の出力信号をデジタル化するADC処理回路23と、を備えたADC処理回路9を用いてRSSI信号のA/D変換を行なう。
【選択図】 図2
Description
本発明は、ラジオ受信機の受信レベルが低下するに応じて、受信信号等にミュート処理を施してノイズを低減させ、聴感をよくするミュート回路に関する。
ラジオ受信機では、受信レベルの低下に応じて徐々に(段階的に)その出力信号に対してミュート処理を行なうミュート回路を備えている。これにより、ノイズ感を低減して聴感を向上している。
上述のミュート処理は、RSSI回路等によって検出した受信レベル(受信電界強度)をA/Dコンバータでデジタル値に変換後、この値に基づいてミュート回路の利得をデジタル的に制御することで実現されている。
図6は、ミュート回路62を備えるFMラジオ受信機の従来例を示している。
リミッタアンプ4で振幅一定となったFM信号は、FM復調部5でFM検波が行なわれ、ミュート回路62を介してステレオ復調部7に入力される。ステレオ復調部7では、FM信号からステレオ信号を生成しスピーカー等に出力される。
リミッタアンプ4で振幅一定となったFM信号は、FM復調部5でFM検波が行なわれ、ミュート回路62を介してステレオ復調部7に入力される。ステレオ復調部7では、FM信号からステレオ信号を生成しスピーカー等に出力される。
一方、RSSI回路8は、リミッタアンプ4の出力信号から受信電界強度(以下、「RSSI信号」という)を検出し、検出されたRSSI信号は、ADC回路60でデジタル化されてデジタル制御部61に入力される。
デジタル制御部61では、RSSI信号に応じて、ミュート信号を生成しミュート回路62に出力する。そして、ミュート回路62では、FM復調部5で検波された信号に対してミュート信号に応じたミュート処理を行なうこととなる。
また、図6に示したADC回路60は、図7に示すように、基準電圧を生成する電流源70と、n個の抵抗R1〜Rnと、電流源70と抵抗R1〜Rnから生成される基準電圧とRSSI信号とを比較するコンパレータ22と、コンパレータ22の出力信号をデジタル化するADC処理回路71と、を備えている。
ADC処理回路71は、SW1〜SWn−1を順次ON状態に切換えて、各抵抗での電位とRSSI信号とをコンパレータ22で比較して一致した電位をnビットのデジタル信号に変換する。そして、変換されたデジタル信号は、デジタル制御部61に入力される。
以上に説明したADC回路60、及びミュート回路62の出力信号は、それぞれ図8、図9のようになる。
図8及び図9は、ADC回路60が4ビット分解能の場合を示している。したがって、図8に示すように、RSSI回路8からの信号Vmin〜Vmaxは、16分割されたデジタル値に変換されている。
図8及び図9は、ADC回路60が4ビット分解能の場合を示している。したがって、図8に示すように、RSSI回路8からの信号Vmin〜Vmaxは、16分割されたデジタル値に変換されている。
また、ミュート回路62は、図8に示すソフトミュート制御区間において、当該デジタル値にしたがってミュート処理を行なうので、オーディオ出力レベルも段階的に出力レベルが変位する。
特開平06−276408号公報
特開2000−165242号公報
図8及び図9に示すように、オーディオ出力レベルは、ソフトミュート制御区間のRSSI信号に対する分解能に依存し、階段状の波形となる。すなわち、スピーカ等に出力されるオーディオ出力は、段階的にミュートされているように聞こえることとなる。
聴感上、この階段の段差をできるだけ小さくしたいが、ADC回路60の分解能を上げる必要があり、回路規模が大きくなってしまうという問題があった。
特許文献1には、第1の基準電圧発生部でAD変換最高端電位を決定し、第2又は第3の基準電圧発生部を選択的に切換えることによってAD変換最低端電位を決定することにより、入力信号を最適なダイナミックレンジでAD変換処理を行なうレンジ可変AD変換装置について開示されている。
特許文献1には、第1の基準電圧発生部でAD変換最高端電位を決定し、第2又は第3の基準電圧発生部を選択的に切換えることによってAD変換最低端電位を決定することにより、入力信号を最適なダイナミックレンジでAD変換処理を行なうレンジ可変AD変換装置について開示されている。
特許文献2には、入力電圧レベルに合わせて、D/A変換器又はA/D変換器の基準電圧を可変にすることによって、D/A変換器又はA/D変換器のダイナミックレンジを拡大するD/A変換器又はA/D変換器について開示されている。
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、分解能を上げることなくスムーズなミュート処理を行なうことが可能となるソフトミュート回路を提供することである。
上記課題を解決するために、本発明に係るソフトミュート回路は、異なる基準電圧を生成し、該基準電圧のいずれか一方と受信電界強度との比較結果から該受信電界強度のデジタル値を生成するA/D変換回路と、該A/D変換回路で生成されるデジタル値が所定の値以下になると前記基準電圧を他方の基準電圧に切換えると共に、前記デジタル値に応じたミュート信号を生成するデジタル制御回路と、該デジタル制御回路からのミュート信号に応じてオーディオ出力にミュート処理を行なうミュート回路と、を備える。
本発明によると、デジタル制御回路は、所定の値以下になると、この所定の値以下とならない程度に等しい基準電圧にA/D変換回路が有する基準電圧を切換えるので、A/D変換回路は、所定の値以下(ただし、0より大)の値についてA/D変換回路が有する分解能のデジタル値に変換する。
したがって、このデジタル値から生成されるミュート信号に応じてミュート処理されたオーディオ出力レベルは、受信電界強度のフルレンジに対してA/D変換して得るデジタル値から生成されるミュート信号に応じてミュート処理されたオーディオ出力レベルと比較して、受信電界強度の低下に応じて段階的に低下する際の段差を小さくすることが可能となる。
また、本発明に係るソフトミュート回路は、受信電界強度の全範囲に対応した大きさの第1の基準電圧と、受信電界強度の所定のソフトミュート制御範囲に対応した大きさの第2の基準電圧と、を選択的に切換え可能であり、選択された方の基準電圧と受信電界強度との比較に基づいて該受信電界強度をデジタル値に変換するA/D変換手段と、受信電界強度が前記ソフトミュート制御範囲外にある場合は前記A/D変換手段の基準電圧を前記第1の基準電圧に切替え、一方、受信電界強度が前記ソフトミュート制御範囲内にある場合は前記A/D変換手段の基準電圧を前記第2の基準電圧に切換える基準電圧切換制御手段と、前記A/D変換手段から出力された前記デジタル値に応じたミュート信号を生成するミュート信号生成手段と、該ミュート信号生成手段からのミュート信号に応じてオーディオ出力にミュート処理を行なうミュート手段と、を備えるものであっても同様の効果を奏する。
すなわち、受信電界強度が前記ソフトミュート制御範囲内にある場合には前記A/D変換手段の基準電圧を前記第2の基準電圧に切換え、この第2の基準電圧に基づいて受信電界強度をデジタル変換するので、このデジタル値から生成されるミュート信号に応じてミュート処理されたオーディオ出力レベルは、第1の基準電圧に基づいてA/D変換して得るデジタル値から生成されるミュート信号に応じてミュート処理されたオーディオ出力レベルと比較して、受信電界強度の低下に応じて段階的に低下する際の段差を小さくすることが可能となる。
以上のように、本発明によると、分解能を上げることなくスムーズなミュート処理を行なうソフトミュート回路を提供することが可能となる。
以下、本発明の実施形態について図1から図5に基づいて説明する。なお、本実施形態に係るソフトミュート回路は、pチャンネルとnチャンネルMOSトランジスタを製造できるCMOSプロセスにより半導体回路基盤上に成形される。
図1は、本実施例に係るソフトミュート回路をFMラジオ受信機に使用した場合の構成例を示すブロック図である。
図1に示すFMラジオ受信機は、スーパへテロダイン方式のFMラジオ受信機の主要部であり、受信した放送波からステレオ信号を生成するためのRF(Radio Frequency)部2、IF(Intermediate Frequency)部3、リミッタアンプ4、FM復調部5、及びステレオ復調部7と、受信電界強度を検出するRSSI回路(Received Signal Strength Indicator)8と、RSSI回路8で検出した受信電界強度(RSSI信号)をデジタル化するADC回路9、RSSI信号に応じてミュート回路6を制御するデジタル制御部10、及びFM復調部5からのステレオ復調信号に対してミュート処理を施すミュート回路6と、を備えている。
図1に示すFMラジオ受信機は、スーパへテロダイン方式のFMラジオ受信機の主要部であり、受信した放送波からステレオ信号を生成するためのRF(Radio Frequency)部2、IF(Intermediate Frequency)部3、リミッタアンプ4、FM復調部5、及びステレオ復調部7と、受信電界強度を検出するRSSI回路(Received Signal Strength Indicator)8と、RSSI回路8で検出した受信電界強度(RSSI信号)をデジタル化するADC回路9、RSSI信号に応じてミュート回路6を制御するデジタル制御部10、及びFM復調部5からのステレオ復調信号に対してミュート処理を施すミュート回路6と、を備えている。
アンテナ1で受信した放送波は、RF部2によって以降の処理に必要なレベルまで増幅されるとともに、希望波以外の信号が減衰される。そして、IF部3が備える、例えば、局部発振回路の信号と混合することによってIF信号に変換される。
IF信号は、リミッタアンプ4で振幅が制限され振幅一定のFM信号となる。そして、FM復調部5でFM検波が行なわれ、ミュート回路6を介してステレオ復調部7に入力される。ステレオ復調部7では、FM信号からステレオ信号を生成しスピーカー等に出力される。
一方、リミッタアンプ4の出力信号(IF信号)は、RSSI回路8にも出力され、当該RSSI回路8において受信電界強度(RSSI信号)が検出される。検出されたRSSI信号は、ADC回路9でデジタル化されてデジタル制御部10に入力される。デジタル制御部10では、入力信号であるRSSI信号(検出した受信電界強度)に応じて、ミュート信号を生成しミュート回路6に出力する。
ミュート回路6では、FM復調部5から入力されるステレオ復調信号に対してミュート信号に応じたミュート処理を行なうこととなる。すなわち、受信電界強度が小さくなるに応じて、ステレオ復調部7への出力信号レベルを小さくすることとなる。
また、デジタル制御部10は、ADC回路9からのRSSI信号を監視し、受信電界強度が所定の信号レベル以下(ソフトミュート制御範囲)になると、ADC回路9の電流源の切換えを行なう。すなわち、ADC回路9の電流源を切換えることによってA/D変換時の基準電圧を変更して、ADC回路9のフルレンジを狭くすることでADC回路9の分解能を高くする。
A/D変換する信号レベルの範囲をRSSI信号に応じて切換えて、限定した範囲(ソフトミュート制御区間)の信号レベルに対するA/D変換時の分解能を上げることが可能となる。
以下、本発明の実施例に係るソフトミュート回路を構成するミュート回路6、ADC回路9、及びデジタル制御部10について説明する。
図2は、図1に示した本実施例に係るADC回路9の構成例を示す図である。
図2は、図1に示した本実施例に係るADC回路9の構成例を示す図である。
図2に示すADC回路9は、異なる電流源である第1の電流源及び第2の電流源21と、n個の抵抗R1〜Rnと、第1の電流源20若しくは第2の電流源21と抵抗R1〜Rnで生成する基準電圧とRSSI信号とを比較するためのコンパレータ22と、コンパレータ22の出力信号をデジタル化するADC処理回路23と、を備えている。
また、ADC回路9は、第1の電流源20又は第2の電流源21をデジタル制御部10からの指示に応じて選択的に切換えるためのスイッチSWa及びSWbと、ADC処理回路23の指示に応じて抵抗R1〜Rnを切換えるスイッチS1〜SWn−1とを備えている。
第1の電流源20と第2の電流源21は、それぞれ電流J1、J2(>J1)の電流源であり、第1の電流源20及び抵抗R1〜Rnによって以下に示す基準電圧Vtを生成し、第2の電流源21及び抵抗R1〜Rnによって以下に示す基準電圧Vmaxを生成する。
すなわち、第1の電流源20は、ソフトミュート制御区間のみのRSSI信号をデジタル変換するに必要な基準電圧を生成できる程度の小さい電流源であり、第2の電流源21は、RSSI信号の全範囲をデジタル変換するに必要な基準電圧を生成できる大きさの電流源である。
そして、これら第1の電流源20及び第2の電流源21は、デジタル制御部10がSWa及びSWbのON/OFFを制御することによって選択的に切換えられる。
ここで、RSSI信号の範囲をVmin〜Vmaxとし、ソフトミュート制御区間をVmin〜Vt(閾値)とすると、デジタル制御部10は、ADC回路9から入力されるデジタル化されたRSSI信号と例えばデジタル制御部10が備えるレジスタに格納されたVtとを比較し、ADC回路9からの入力信号がVt以下の時には、SWaをON状態、SWbをOFF状態に制御し、入力信号がVt以上の時には、SWaをOFF状態、SWbをON状態に制御する。
ここで、RSSI信号の範囲をVmin〜Vmaxとし、ソフトミュート制御区間をVmin〜Vt(閾値)とすると、デジタル制御部10は、ADC回路9から入力されるデジタル化されたRSSI信号と例えばデジタル制御部10が備えるレジスタに格納されたVtとを比較し、ADC回路9からの入力信号がVt以下の時には、SWaをON状態、SWbをOFF状態に制御し、入力信号がVt以上の時には、SWaをOFF状態、SWbをON状態に制御する。
第1の電流源20又は第2の電流源21からの電流は、抵抗R1〜Rnを流れることによって各抵抗で電圧降下が発生する。そして、各抵抗での電位(基準電位)は、コンパレータ22に入力されてRSSI信号と比較される。
この時、ADC処理回路23は、SW1〜SWn−1を順次ON状態に切換えて、各抵抗での電位を選択し、この選択した電位とRSSI信号とコンパレータ22で比較して一致した電位(基準電位)をnビットのデジタル信号に変換する。そして、変換されたデジタル信号は、デジタル制御部10に入力されることとなる。
以上に説明したように、Vmin〜Vtの範囲のRSSI信号は、nビットの分解能に変換されるので、より高精度にRSSI信号を検出することが可能となる。したがって、デジタル制御部10で生成するミュート信号の精度を向上することが可能となるので、結果として、ミュート回路6でのよりスムーズなソフトミュート処理を可能とする効果を奏する。
なお、デジタル制御部10は、CPUを備えた演算回路で構成し、プログラムに記載された命令に従ってCPUに演算をさせることによって実現してもよいし、DHL(Hardware Description Language)やCPLD(Complex Programmable Logic Device)といったプログラマブル論理回路によって実現してもよい。
以上の説明では、SWaとSWbとをRSSI信号に応じて選択的にON状態とするように切換えているが、これに限定する趣旨ではなく、例えば、SWaとSWbがON状態の場合と、SWaのみがONの状態と、SWbのみがONの状態と、をRSSI信号に応じて切換えても良い。
この場合、デジタル制御部10には、閾値Vt1及びVt2(>Vt1)を持たせてRSSI信号がVmin〜Vt1の時にはSWaをON状態とし、Vt1〜Vt2の時にはSWbをON状態とし、Vt2〜Vmaxの時にはSWa及びSWbをON状態とすればよい。
以上の説明において、第1の電流源20と第2の電流源21の2つの電流源を使用しているが、使用する電流源の数を限定する趣旨ではない。少なくとも2以上の電流源を選択的に切換えることによって、本実施例と同様の効果を得ることができる。
図3は、本実施例に係るADC回路9によってデジタル化されたRSSI信号と受信電界強度との関係を示す図である。
以下、説明を容易とするためにADC回路9は4ビットの分解能を備えているとして説明するが、これに限定する趣旨ではない。
以下、説明を容易とするためにADC回路9は4ビットの分解能を備えているとして説明するが、これに限定する趣旨ではない。
本実施例において、RSSI信号がVt〜Vmaxの時には、第2の電流源21が使用されるので、RSSI信号Vmin〜Vmaxに対して、4ビットの分解能を持つデジタル値が生成される。
一方、RSSI信号がVmin〜Vtの時には、第1の電流源20が使用されるので、RSSI信号Vmin〜Vtに対して、4ビットの分解能を持つデジタル値が生成される。
したがって、図3に示すようにRSSI信号Vt〜Vmaxの分解能に対してRSSI信号Vmin〜Vtの分解能の方が高いことがわかる。すなわち、ソフトミュート制御区間におけるRSSI信号をより高い分解能で表すことが可能となっている。
図4は、本実施例に係るミュート回路6の構成例を示している。
本実施例に係るミュート回路6は、オペアンプ40と、抵抗Ra及び抵抗R1〜Rnと、から構成されている。
本実施例に係るミュート回路6は、オペアンプ40と、抵抗Ra及び抵抗R1〜Rnと、から構成されている。
抵抗R1〜Rnは直列に接続されており、抵抗R1〜Rnの抵抗値r1〜rnは、それぞれ同一又は異なる抵抗値を有する。また、各抵抗間にはSW1〜SWnが接続され、デジタル制御部10からのミュート信号に応じてON/OFFを切換えることによって、抵抗値をr1〜r1+r2+・・・+rnまで変化することができる。
デジタル制御部10は、ADC回路9でデジタル化されたRSSI信号の大きさがVt以下の場合に、その信号の大きさに応じて順次SW1〜SWnのいずれか1つのスイッチをON状態にする。
例えば、図3に説明したように、ADC回路9が4ビットの分解能を備えている場合、図4に示したミュート回路6には抵抗R1〜R16、SW1〜SW16を設ける。
そして、デジタル制御部10は、ソフトミュート制御区間以外の場合には、SW16をON状態とする。また、ソフトミュート制御区間の場合には、ADC回路9からの信号(4ビットの分解能)が「1111(2進数、以下同じ)」以上の場合にSW15をON状態にする。
そして、デジタル制御部10は、ソフトミュート制御区間以外の場合には、SW16をON状態とする。また、ソフトミュート制御区間の場合には、ADC回路9からの信号(4ビットの分解能)が「1111(2進数、以下同じ)」以上の場合にSW15をON状態にする。
また、ADC回路9からの信号が「1110」の場合には、SW14をON状態にする。同様に、順次ADC回路9からの信号に応じてSW2〜SW14をON状態にし、ADC回路9からの信号が「0001」以下の場合には、SW1をON状態にすればよい。
ここで、デジタル制御部10がミュート信号によって上述のようにスイッチSW1〜SWnを切換えるためには、例えば、pチャネルMOSトランジスタとnチャネルMOSトランジスタとを並列に接続して構成するトランスファーゲートを使用し、対象のスイッチを構成するトランスファーゲートのゲート電圧をHighにするミュート信号を生成すればよい。
オペアンプ40の利得は、抵抗Raと抵抗R1〜Rnの比、すなわち、ΣRi/Ra(iは1〜nの自然数)で決定されるので、上述のようにデジタル制御部10からのミュート信号によってr1/Ra〜(r1+r2+・・・+rn)/Raまで制御することができる。
以上に説明した処理によって、FM復調部5で復調されたステレオ復号信号は、オペアンプ40においてデジタル制御部10からのミュート信号に応じたミュート処理が行なわれてステレオ復調部7に出力される。
図5は、本実施例に係るミュート回路6と受信電界強度との関係を示す図である。
図3と同様に、説明を容易とするためにADC回路9は4ビットの分解能を備えているとして説明するが、これに限定する趣旨ではない。
図3と同様に、説明を容易とするためにADC回路9は4ビットの分解能を備えているとして説明するが、これに限定する趣旨ではない。
本実施例において、RSSI信号がVt〜Vmaxの時には、図4で説明したようにSW16がON状態となる。したがって、RSSI信号Vmin〜Vmaxに対して4ビットの分解能を持つRSSI信号(デジタル値)が生成されてデジタル制御部10に入力される。
この時、オペアンプ40の利得は最大であるので、オーディオ出力レベルは最大値のまま一定となる。
一方、RSSI信号がVmin〜Vtの時には、RSSI信号Vmin〜Vtに対して、4ビットの分解能を持つRSSI信号(デジタル値)が生成されるので、RSSI信号がVtから低下するに応じて順次SW15、SW14、・・・、SW1がON状態となるように制御される。
一方、RSSI信号がVmin〜Vtの時には、RSSI信号Vmin〜Vtに対して、4ビットの分解能を持つRSSI信号(デジタル値)が生成されるので、RSSI信号がVtから低下するに応じて順次SW15、SW14、・・・、SW1がON状態となるように制御される。
したがって、図5に示すように、ソフトミュート制御区間のオーディオ出力レベルは、図9に示したソフトミュート制御区間のオーディオ出力レベルに比べて段差の小さいソフトミュート制御が行なわれていることがわかる。
以上に説明したように、本発明によるとADC回路9の分解能を上げることなくミュート制御区間のRSSI信号に対する分解能を上げることができるので、回路規模を大きくすることなく、デジタル制御のソフトミュート回路によってミュート処理されたオーディオ出力の切り替わり段差を小さくすることが可能となる。
1 ・・・ アンテナ
2 ・・・ RF部
3 ・・・ IF部
4 ・・・ リミッタアンプ
5 ・・・ FM復調部
6 ・・・ ソフトミュート回路
7 ・・・ ステレオ復調部
8 ・・・ RSSI回路
9 ・・・ ADC回路
10 ・・・ デジタル制御部
20 ・・・ 第1の電流源
21 ・・・ 第2の電流源
22 ・・・ オペアンプ
23 ・・・ ADC処理回路
2 ・・・ RF部
3 ・・・ IF部
4 ・・・ リミッタアンプ
5 ・・・ FM復調部
6 ・・・ ソフトミュート回路
7 ・・・ ステレオ復調部
8 ・・・ RSSI回路
9 ・・・ ADC回路
10 ・・・ デジタル制御部
20 ・・・ 第1の電流源
21 ・・・ 第2の電流源
22 ・・・ オペアンプ
23 ・・・ ADC処理回路
Claims (5)
- 互いに異なる複数の基準電圧を生成し、該基準電圧のいずれか一方と受信電界強度との比較結果から該受信電界強度のデジタル値を生成するA/D変換回路と、
該A/D変換回路で生成されるデジタル値が所定の値以下になると該所定の値以下とならない程度に等しい前記基準電圧に切換えると共に、前記デジタル値に応じたミュート信号を生成するデジタル制御回路と、
該デジタル制御回路からのミュート信号に応じてオーディオ出力にミュート処理を行なうミュート回路と、
を備えることを特徴とするソフトミュート回路。 - 前記A/D変換回路は、互いに異なる第1の電流源と第2の電流源とを切換えることによって異なる基準電圧を生成し、該基準電圧と受信電界強度信号との比較結果が一致した前記基準電圧をデジタル値に変換して出力し、
前記デジタル制御回路は、
該A/D変換回路で生成されるデジタル値と所定の値とを比較し、該所定の値以下になると前記第1の電流源から前記第2の電流源に切換えると共に、前記A/D変換回路からの信号からミュート信号を生成して出力する、
ことを特徴とする請求項1に記載のソフトミュート回路。 - 前記ミュート回路は、
直列に接続された2以上の抵抗がオペアンプに対して負帰還となるように接続され、
前記抵抗と前記オペアンプの出力端とには他の抵抗をバイパスするためのスイッチがそれぞれに設けられ、
前記ミュート信号に応じて前記スイッチのON/OFFを制御して前記オペアンプの利得を制御して該オペアンプに入力されるステレオ復調信号にミュート処理を行なう、
ことを特徴とする請求項2に記載のソフトミュート回路。 - 受信電界強度の全範囲に対応した大きさの第1の基準電圧と、受信電界強度の所定のソフトミュート制御範囲に対応した大きさの第2の基準電圧と、を選択的に切換え可能であり、選択された方の基準電圧と受信電界強度との比較に基づいて該受信電界強度をデジタル値に変換するA/D変換手段と、
受信電界強度が前記ソフトミュート制御範囲外にある場合は前記A/D変換手段の基準電圧を前記第1の基準電圧に切替え、一方、受信電界強度が前記ソフトミュート制御範囲内にある場合は前記A/D変換手段の基準電圧を前記第2の基準電圧に切換える基準電圧切換制御手段と、
前記A/D変換手段から出力された前記デジタル値に応じたミュート信号を生成するミュート信号生成手段と、
該ミュート信号生成手段からのミュート信号に応じてオーディオ出力にミュート処理を行なうミュート手段と、
を備えることを特徴とするソフトミュート回路。 - 前記A/D変換手段は、多段接続された複数の抵抗と、
該複数の抵抗に定電流を流して前記第1の基準電圧を生成するための第1の電流源と、
前記複数の抵抗に定電流を流して前記第2の基準電圧を生成するための、前記第1の電流源よりも電流値の小さな第2の電流源と、
前記基準電圧切換制御手段による制御に従って前記複数の抵抗と前記第1又は第2の電流源との接続を選択的に切換える第1のスイッチ手段と、
該第1のスイッチ手段により前記第1又は第2の電流源が選択された状態で、前記複数の抵抗に発生する電圧の取り出し位置を順次切換えることにより基準電圧の大きさを段階的に順次切換える第2のスイッチ手段と、
該第2のスイッチ手段で段階的に順次切換えられる基準電圧と受信電界強度との比較に基づいて該受信電界強度をデジタル値に変換する変換手段と、
を備えることを特徴とする請求項4に記載のソフトミュート回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061709A JP2006246267A (ja) | 2005-03-07 | 2005-03-07 | ソフトミュート回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061709A JP2006246267A (ja) | 2005-03-07 | 2005-03-07 | ソフトミュート回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006246267A true JP2006246267A (ja) | 2006-09-14 |
Family
ID=37052171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005061709A Withdrawn JP2006246267A (ja) | 2005-03-07 | 2005-03-07 | ソフトミュート回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006246267A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109692A (ja) * | 2010-11-16 | 2012-06-07 | Ricoh Co Ltd | 利得切換型増幅器およびそれを用いたオーディオ機器 |
JP2013050404A (ja) * | 2011-08-31 | 2013-03-14 | Anden | 電流検出回路 |
-
2005
- 2005-03-07 JP JP2005061709A patent/JP2006246267A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109692A (ja) * | 2010-11-16 | 2012-06-07 | Ricoh Co Ltd | 利得切換型増幅器およびそれを用いたオーディオ機器 |
JP2013050404A (ja) * | 2011-08-31 | 2013-03-14 | Anden | 電流検出回路 |
US9007051B2 (en) | 2011-08-31 | 2015-04-14 | Anden Co., Ltd. | Electric current detection circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2207264B1 (en) | Analogue to digital converting | |
US7486216B2 (en) | Multi-bit pipeline analog-to-digital converter capable of altering operating mode | |
US8344927B2 (en) | Analog digital converting device and reference voltage controlling method thereof | |
US6734817B2 (en) | A/D converter, method of A/D conversion, and signal processing device | |
JPH11340831A (ja) | 高精度a/d変換器 | |
US8032099B2 (en) | Automatic gain control circuit using gain shift | |
JP2008535396A (ja) | 動的ゲイン及び位相補償のための方法及び装置 | |
US7683652B2 (en) | Low-voltage detection circuit | |
US7126507B2 (en) | Analog-digital converter using clock boosting | |
KR20190039552A (ko) | 입력 신호 충실도 및 출력 요건들에 기초한 다중 경로 지상 분열 | |
US20020168037A1 (en) | System and method of dual mode automatic gain control for a digital radio receiver | |
JP5741579B2 (ja) | 電力検出回路 | |
JP3938925B2 (ja) | 低ビットレート信号に基づくビットレート判定回路 | |
JPH09289426A (ja) | 自動利得制御方法及び自動利得制御装置 | |
JP2006246267A (ja) | ソフトミュート回路 | |
JP2010141776A (ja) | Ad変換装置の補正方法、ad変換装置、無線機 | |
US6421098B1 (en) | Method and apparatus for changing automatic gain control points of digital television signals | |
TWI385916B (zh) | 無線接收器之增益控制電路 | |
US8364109B2 (en) | Receiver | |
JP2001326575A (ja) | A/dコンバータ装置 | |
JP2007336013A (ja) | ソフトミュート回路 | |
JP2005252779A (ja) | ミュート回路 | |
JP3880485B2 (ja) | ステレオ復調回路 | |
JP2007096958A (ja) | Agc回路およびそれを備えた高周波受信装置 | |
JPWO2007080715A1 (ja) | ディジタル受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |