JP7215253B2 - 静電容量検出装置 - Google Patents

静電容量検出装置 Download PDF

Info

Publication number
JP7215253B2
JP7215253B2 JP2019046086A JP2019046086A JP7215253B2 JP 7215253 B2 JP7215253 B2 JP 7215253B2 JP 2019046086 A JP2019046086 A JP 2019046086A JP 2019046086 A JP2019046086 A JP 2019046086A JP 7215253 B2 JP7215253 B2 JP 7215253B2
Authority
JP
Japan
Prior art keywords
capacitance
detection
capacitor
intermediate potential
combined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019046086A
Other languages
English (en)
Other versions
JP2020148605A (ja
Inventor
秀哉 倉知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Aisin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Aisin Corp filed Critical Aisin Seiki Co Ltd
Priority to JP2019046086A priority Critical patent/JP7215253B2/ja
Priority to US16/815,321 priority patent/US11346873B2/en
Publication of JP2020148605A publication Critical patent/JP2020148605A/ja
Application granted granted Critical
Publication of JP7215253B2 publication Critical patent/JP7215253B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Geophysics And Detection Of Objects (AREA)

Description

本発明は、静電容量検出装置に関するものである。
従来、静電容量検出装置としては、例えば特許文献1に記載されたものが知られている。この静電容量検出装置は、基準容量と、該基準容量に接続され検出対象物の存否に基づいて容量が変動する検出容量(被測定容量)と、基準容量を初期化する第1スイッチと、基準容量及び検出容量の間に配置される第2スイッチと、検出容量を初期化する第3スイッチと、制御回路とを備える。制御回路は、第1スイッチの操作による基準容量の初期化後、第2スイッチの操作と第3スイッチの操作とからなるスイッチ操作を複数回行うとともに、基準容量及び検出容量の間の電位である中間電位を取得し、更に中間電位が参照電位を下回るときのスイッチ操作の操作回数を導出する。この操作回数を以降、カウント値と呼ぶ。このカウント値は、検出容量の容量に相関しており、カウント値の導出によって検出容量の容量が検出される。
また、当初に導出されたカウント値と、その後に導出されたカウント値との差分に基づいて検出容量の容量変化が検出される。従って、前記カウント値の差分と所定の判定閾値との大小関係に基づいて検出対象物の存否が判定可能となる。
ここで、検出容量の容量は、例えば検出対象物が存在しない初期状態であっても測定系に含まれる寄生容量の影響を受けて変化する。一方、検出容量の容量は、検査回数の周知の指数関数となっている。つまり、検出容量の容量は、検査回数と比例関係になっていない。従って、検出容量の容量変化が同一であったとしても、寄生容量を含む検出容量の絶対値が小さいときには前記カウント値の差分が相対的に大きくなり、反対に寄生容量を含む検出容量の絶対値が大きいときには前記カウント値の差分が相対的に小さくなる。つまり、検出容量の容量に含まれる寄生容量に応じて前記カウント値の差分、即ち検出対象物の存否の判定感度が変動する。
そこで、特許文献2に記載された静電容量検出装置では、検出対象物の存在に伴って生じる検出容量の容量変化相当の容量を有する感度補償容量を検出容量と選択的に並列接続可能な構成を採用している。そして、検出容量のみの状態で導出された検査回数と、検出容量及び感度補償容量の並列接続の状態で導出された検査回数との差分を判定閾値として設定することが提案されている。この場合、検出対象物の存在に伴って生じる検出容量の容量変化に合わせて判定閾値が設定されることで、寄生容量を含む検出容量の絶対値に、検出対象物の存否の判定閾値を追従させることができるという。
特許第4356003号公報 特許第4310695号公報
ところで、特許文献1、2では、カウント値の導出によって検出容量の容量及びその容量変化を検出する。従って、1カウント分の容量が検出分解能となるから検出対象物の存否の判定精度を向上させるためには、スイッチ操作の操作回数を増やす必要がある。例えばスイッチ操作の操作回数は、数万回のオーダーとなる。これにより、検出対象物の存否の判定に必要な時間が増加する。
一方、検出対象物の存否の判定に必要な時間が増加すると、該判定に係る電源(第1及び第2の電位源)に重畳する低周波ノイズや電源自体の変動幅の増加の影響が顕著になって、逆に判定精度が低下する可能性もある。つまり、判定精度を向上させるべくスイッチ操作の操作回数を増やすことが、逆に判定精度の低下を招く可能性がある。
本発明の目的は、検出対象物の存否の判定に必要な時間を短縮しつつ、検出対象物の存否の判定閾値を好的に設定できる静電容量検出装置を提供することにある。
上記課題を解決する静電容量検出装置は、互いに容量の異なる複数の並列接続のコンデンサを有し、それら複数のコンデンサのオン・オフ状態が選択的に切り替えられることで合成容量が変化するコンデンサアレイと、前記コンデンサアレイに直列接続された検出コンデンサと、前記複数のコンデンサを選択的にオン・オフ状態に切り替えるスイッチング制御部と、前記合成容量及び前記検出コンデンサの容量による電源の容量分圧の電位である中間電位を検出する検出部と、前記中間電位と予め設定された参照電位との大小関係が反転する付近の前記合成容量のうちのいずれかを基準合成容量として取得する取得部と、前記合成容量が前記基準合成容量であるときの前記中間電位の変化量と判定閾値との大小関係に基づいて、検出対象物の存否を判定する判定部と、前記検出対象物の存在に伴って生じる前記検出コンデンサの容量変化に基づく前記中間電位の変化量が生じるように、前記基準合成容量を予め設定された所定の容量変化量だけ変更するべく前記スイッチング制御部を制御する容量変更部と、前記基準合成容量における前記中間電位と前記変更された基準合成容量における前記中間電位との差分に基づき前記判定閾値を設定する設定部とを備える。
この構成によれば、前記取得部により、前記中間電位が前記参照電位に一致するときの前記コンデンサアレイの容量付近の前記基準合成容量が取得される。そして、前記判定部により、前記合成容量が前記基準合成容量であるときの前記中間電位の変化量と前記判定閾値との大小関係に基づいて、前記検出対象物の存否が判定される。
前記検出対象物の存在に伴って生じる前記検出コンデンサの容量変化は、該検出コンデンサの容量に含まれる寄生容量とは無関係である。一方、前記合成容量が前記基準合成容量であるときの前記検出コンデンサの容量変化に伴う前記中間電位の変化量、即ち前記検出対象物の存否の判定閾値は、寄生容量を含む前記検出コンデンサの容量の絶対値に応じて変動する。従って、前記合成容量が前記基準合成容量であるとき、前記検出対象物の存在に伴って前記検出コンデンサに容量変化が生じたときの前記中間電位の変化量を予め把握できれば、寄生容量を含む前記検出コンデンサの容量の絶対値に関わらず、前記検出対象物の存否の判定閾値が好適に設定される。
ここで、前記中間電位は、前記合成容量及び前記検出コンデンサの容量による電源の容量分圧の電位であることで、前記検出コンデンサの容量変化に代えて、前記基準合成容量を変化させても、同様の変化量が生じる。前記容量変更部により、前記基準合成容量を前記所定の容量変化量だけ変更するべく前記スイッチング制御部が制御されることで、前記検出対象物の存在に伴う前記中間電位の変化量が生じる。前記設定部により、前記基準合成容量であるときの前記中間電位と前記変更された基準合成容量であるときの前記中間電位との差分に基づき前記判定閾値が設定されることで、寄生容量を含む前記検出コンデンサの容量の絶対値に関わらず、前記検出対象物の存否の判定閾値を好的に設定できる。
また、前記合成容量は、前記スイッチング制御部による前記複数のコンデンサの選択的なオン・オフ状態への切り替えによって、前記判定閾値の設定に係る前記基準合成容量へと速やかに収束させることができる。従って、判定閾値の設定に必要な時間をより短縮できる。
上記静電容量検出装置について、前記検出部は、前記中間電位と前記参照電位との差分電圧を検出することが好ましい。
この構成によれば、前記検出部は、前記中間電位と前記参照電位との差分電圧を検出すればよいため、例えば前記中間電位の全範囲に比べて検出に要する範囲をより縮小できる。
上記静電容量検出装置について、前記中間電位と前記参照電位との前記差分電圧を増幅する増幅部を備えることが好ましい。
この構成によれば、前記増幅部により、前記中間電位と前記参照電位との前記差分電圧が増幅されることで、該差分電圧をより際立たせることができる。
上記静電容量検出装置について、前記中間電位と前記参照電位との前記差分電圧をAD変換するAD変換部を備えることが好ましい。
この構成によれば、前記中間電位と前記参照電位との前記差分電圧をデジタル値で扱うことができ、より円滑な演算処理を実現できる。
上記静電容量検出装置について、前記設定部で設定する前記判定閾値が所定の正常判定数値範囲に収まるか否かに基づいて正常か否かを判定する自己診断部を備えることが好ましい。
この構成によれば、前記自己診断部により、装置自体が正常か否かを判定できる。
本発明は、検出対象物の存否の判定に必要な時間を短縮しつつ、検出対象物の存否の判定閾値を好的に設定できる効果がある。
静電容量検出装置の一実施形態についてその電気的構成を示す回路図。 同実施形態の静電容量検出装置についてそのコンデンサアレイを示す回路図。 同実施形態の静電容量検出装置について判定閾値の設定態様を説明するグラフ。 (a)~(c)は、ビットの重みを示す説明図。 同実施形態の静電容量検出装置について自己診断部による正常か否かの判定態様を説明するグラフ。 同実施形態の静電容量検出装置について自己診断部による正常か否かの判定態様を説明するグラフ。 同実施形態の静電容量検出装置について判定閾値の設定態様を示すフローチャート。 静電容量検出装置の変形形態についてそのコンデンサアレイを示す回路図。
以下、静電容量検出装置の一実施形態について説明する。
図1に示すように、静電容量検出装置は、コンデンサアレイ11と、検出コンデンサ12と、第1スイッチ13と、第2スイッチ14と、第3スイッチ15と、増幅部としての差動増幅回路16と、AD変換部としてのAD変換回路17と、制御回路18とを備える。
コンデンサアレイ11は、可変の合成容量Csを有する。すなわち、図2に示すように、コンデンサアレイ11は、直列接続のコンデンサ22及びスイッチ23を有する容量部21が複数(例えば8つ)並列接続されることで構成されている。これら複数のコンデンサ22の容量は、互いに異なるように設定されている。具体的には、容量が最小となるコンデンサ22の容量をC0で表すと、全てのコンデンサ22の容量C0,C1,C2,C3,C4,C5,C6,C7は下式(1)を満たすように設定されている。
Cn=C0×2^n、n=0~7…(1)
また、容量Cnのコンデンサ22に接続されるスイッチ23は、制御回路18により設定されるコンデンサアレイ11の制御値bn(n=0~7)に応じてオン状態及びオフ状態が切り替えられる。すなわち、スイッチ23は、制御値bnが「1」であるときにオン状態となり、制御値bnが「0」であるときにオフ状態となる。
従って、コンデンサアレイ11の合成容量Csは、制御値bn(n=0~7)に応じて下式(2)で表される。
Cs=b0・C0+b1・C1+…+b7・C7…(2)
つまり、合成容量Csは、容量C0を最小単位(LSB)に、制御値bn(「1」又は「0」)に応じて変化する。
なお、コンデンサアレイ11は、例えば周囲環境が変化したりしても、各コンデンサ22の容量C0~C7が変動することがないように配置されている。
図1に示すように、検出コンデンサ12は、図示しない検出対象物が存在しなければ、それ自体の容量や周囲環境で決定される寄生容量などを含む概ね安定した容量(以下、「検出容量Cx」ともいう)を有する。ただし、検出容量Cxは、周囲環境が変化することで、これに含まれる寄生容量と共に変化する。また、検出容量Cxは、検出対象物が存在することで変動する。「検出対象物の存在」とは、例えば検出コンデンサ12への検出対象物の近接又は接触を意味する。
コンデンサアレイ11及び検出コンデンサ12は、直列接続で電源(V1)に接続されている。すなわち、コンデンサアレイ11は、一端が電源としての高側電位V1に電気的に接続されており、他端が第2スイッチ14を介して検出コンデンサ12の一端に電気的に接続されている。そして、検出コンデンサ12は、他端が電源としての低側電位V2(<V1)に電気的に接続されている。低側電位V2は、例えばグランドと等電位(=0)に設定される。
第1スイッチ13は、コンデンサアレイ11を初期化する(コンデンサに蓄積された電荷を放電する)。具体的には、第1スイッチ13は、コンデンサアレイ11(複数の容量部21)の両端子間に接続、即ち並列接続されており、オン状態及びオフ状態への切り替わりに伴ってコンデンサアレイ11の両端子間をそれぞれ接続及び遮断する。より厳密には、例えば複数の容量部21の全てのスイッチ23がオン状態にあるとき、第1スイッチ13は、オン状態への切り替わりに伴って複数の容量部21の全てのコンデンサ22の両端子間を接続・初期化する(コンデンサに蓄積された電荷を放電する)。第2スイッチ14は、コンデンサアレイ11及び検出コンデンサ12間に電気的に接続されており、オン状態及びオフ状態への切り替わりに伴ってコンデンサアレイ11及び検出コンデンサ12間をそれぞれ接続及び遮断する。第3スイッチ15は、検出コンデンサ12を初期化する(コンデンサに蓄積された電荷を放電する)。具体的には、第3スイッチ15は、検出コンデンサ12の両端子間に接続、即ち並列接続されており、オン状態及びオフ状態への切り替わりに伴って検出コンデンサ12の両端子間をそれぞれ接続及び遮断する。
差動増幅回路16は、その正極入力端子+にコンデンサアレイ11及び検出コンデンサ12の接続点N1が接続されている。差動増幅回路16の負極入力端子-には、電源に直列接続された一対の抵抗Rの接続点N2が増幅回路19を介して接続されている。差動増幅回路16は、接続点N1における電位である中間電位Voutと、一対の抵抗Rにより電源を二分した参照電位Vref(=V1/2)とを入力して、それらの差分電圧ΔV(=Vout-Vref)を増幅及び出力する。
なお、中間電位Voutは、コンデンサアレイ11の合成容量Cs及び検出コンデンサ12の検出容量Cxによる電源の容量分圧の電位であって、下式(3)で表される。
Vout=V1/(1+Cx/Cs)…(3)
つまり、中間電位Voutは、合成容量Csに対する検出容量Cxの比(=Cx/Cs)に反比例する。
差分電圧ΔVは、下式(4)で表される。
ΔV=Vout-Vref=V1/(1+Cx/Cs)-V1/2…(4)
従って、合成容量Csが検出容量Cxに一致するとき(Cx/Cs=1)、中間電位Voutが参照電位Vrefに一致して差分電圧ΔVがゼロとなる。
なお、差分電圧ΔVの極性は、合成容量Csよりも検出容量Cxの方が大きいときに負となり、合成容量Csよりも検出容量Cxの方が小さいときに正となる。従って、差動増幅回路16は、制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させるときの合成容量Cs及び検出容量Cxの大小関係を判定する比較器としても機能する。
AD変換回路17は、例えば10ビットの符号付であって、差動増幅回路16で増幅された差分電圧ΔVをAD変換して制御回路18に出力する。なお、式(4)から明らかなように、合成容量Cs及び検出容量Cxの偏差が小さいとき(Cx/Cs≒1)、差分電圧ΔVはゼロに近似するものの、合成容量Cs及び検出容量Cxの偏差が大きいときには差分電圧ΔVは絶対値の大きな正数又は負数になる。
従って、AD変換回路17のAD変換の最小単位(LSB)が一定である場合、差動増幅回路16は、差分電圧ΔVの絶対値に合わせて増幅率を変更可能に構成されていることが好ましい。この場合、差動増幅回路16は、例えば制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させる場合のように差分電圧ΔVの絶対値が所定値を超える場合には相対的に小さく設定された増幅率で差分電圧ΔVを増幅する。一方、差動増幅回路16は、差分電圧ΔVの絶対値が所定値を下回る場合には相対的に大きく設定された増幅率で差分電圧ΔVを増幅する。これらにより、AD変換回路17は、差分電圧ΔVの絶対値に合わせて実質的に変更された最小単位でAD変換可能となる。
制御回路18は、例えばMCU(マイコン)を主体に構成されており、合成容量Cs及び検出容量Cxによる電源の容量分圧の電位である中間電位Voutを発生させるべく、第1スイッチ13、第2スイッチ14及び第3スイッチ15を駆動制御する。具体的には、制御回路18は、以下のような処理Aを行う。
1.第1スイッチ13及び第3スイッチ15を共にオン状態、第2スイッチ14をオフ状態にして、コンデンサアレイ11及び検出コンデンサ12の各々の端子間の短絡によって電荷を放電させる。つまり、コンデンサアレイ11及び検出コンデンサ12の各々を初期化する。
2.第1スイッチ13及び第3スイッチ15を共にオフ状態、第2スイッチ14をオン状態にして、コンデンサアレイ11及び検出コンデンサ12を直列接続する。そして、接続点N1に中間電位Voutを発生させる。
3.差動増幅回路16で増幅され、AD変換回路17でAD変換された差分電圧ΔV(=Vout-V1/2)を入力して該差分電圧ΔVを検出する。
つまり、検出部18aとしての制御回路18は、中間電位Voutに相関する差分電圧ΔVを検出する。
また、スイッチング制御部18bとしての制御回路18は、制御値bn(n=0~7)を設定するとともに、該制御値bn(n=0~7)に応じてコンデンサアレイ11の複数のコンデンサ22を選択的にオン状態及びオフ状態に切り替えるべく、複数のスイッチ23を駆動制御する。このとき、制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csが変化することは既述のとおりである。そして、制御回路18は、制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させるとき、AD変換回路17でAD変換された差分電圧ΔVの極性に基づき決定された制御値bnをその内蔵するメモリに記憶する。
すなわち、制御回路18は、検出コンデンサ12の検出容量Cxに近似する合成容量Csを取得するために、いわゆる二分探索の手法を用いる。具体的には、制御回路18は、以下のような処理Bを行う。
1.コンデンサアレイ11の制御値bnの最上位ビットである制御値b7を「1」、他の全ての下位ビットである制御値b6~b0を「0」に設定する。すなわち、設定値を「1000_0000」にする。
2.前述の処理Aに従って差分電圧ΔV(=Vout-V1/2)を入力等する。
3.差分電圧ΔVの極性に応じて制御値b7を「1」又は「0」に決定する。そして、制御値b7の決定値aをその内蔵するメモリに記憶する。すなわち、差分電圧ΔVの極性が負である場合、検出容量Cxよりも合成容量Cs(=C7)の方が小さいことから、制御値b7の決定値aを「1」にする。一方、差分電圧ΔVの極性が正である場合、検出容量Cxよりも合成容量Cs(=C7)の方が大きいことから、制御値b7の決定値aを「0」にする。
4.同様に次のビットである制御値b6を「1」、他の全ての下位ビットである制御値b5~b0を「0」に設定する。すなわち、設定値を「a100_0000」にする。
5.前述の処理Aに従って差分電圧ΔV(=Vout-V1/2)を入力等する。
6.差分電圧ΔVの極性に応じて当該制御値b6を「1」又は「0」に決定する。そして、当該制御値b6の決定値bをその内蔵するメモリに記憶する。
7.4~6の処理を同様に繰り返して、次のビットである制御値b5~b0を「1」又は「0」に決定するとともに、それらの決定値c~hをその内蔵するメモリに記憶する。
以上により、取得部18cとしての制御回路18は、設定値「abcd_efgh」で表される合成容量Cs(以下、「第1基準合成容量Csb1」ともいう)を取得する。
Csb1=a・C7+b・C6+…+h・C0…(5)
つまり、設定値「abcd_efgh」に合わせて制御値bn(n=0~7)が設定されることで、合成容量Csが第1基準合成容量Csb1に一致する。
図3に示すように、仮に基準合成容量Csbとしての第1基準合成容量Csb1は、検出容量Cxに最も近似する該検出容量Cxよりも小さい合成容量Csであるとする。そして、合成容量Csが第1基準合成容量Csb1であるときの中間電位Voutは、参照電位Vrefに最も近似する該参照電位Vrefよりも小さい中間電位Voutである。
なお、第1基準合成容量Csb1に最小の容量C0を加算した合成容量Cs(以下、「第2基準合成容量Csb2」ともいう)は、検出容量Cxに最も近似する該検出容量Cxよりも大きい合成容量Csである。そして、合成容量Csが第2基準合成容量Csb2であるときの中間電位Voutは、参照電位Vrefに最も近似する該参照電位Vrefよりも大きい中間電位Voutである。
つまり、中間電位Voutと参照電位Vrefとの大小関係が反転する隣り合う第1基準合成容量Csb1及び第2基準合成容量Csb2は、コンデンサアレイ11の分解能の範囲で表される検出容量Cxに最も近似する合成容量Csである。
ここで、合成容量Csが第1基準合成容量Csb1であるとき、検出対象物の存在に伴って検出容量Cxが変化すると、これに伴って中間電位Voutが変化する。判定部18dとしての制御回路18は、合成容量Csが第1基準合成容量Csb1であるときの中間電位Voutに近似する参照電位Vref(=V1/2)に対する中間電位Voutの電圧変化量DVと判定閾値ΔVthとの大小関係に基づいて、検出対象物の存否を判定する。すなわち、制御回路18は、電圧変化量DVが判定閾値ΔVthよりも大きいときに検出対象物が存在していると判定する。反対に、制御回路18は、電圧変化量DVが判定閾値ΔVth以下のときに検出対象物が存在していないと判定する。
ところで、検出対象物の存否の判定に係る判定閾値ΔVthは、検出対象物の存在時に想定される検出容量Cxの所定の容量変化ΔCが生じたときの電圧変化量DV(以下、「判定電圧変化量DVj」ともいう)に一致していることが好ましい。これは、式(3)で表したように、中間電位Voutは、合成容量Csに対する検出容量Cxの比(=Cx/Cs)に反比例しており、検出容量Cxの容量変化ΔCが同一であったとしても、そのときの検出容量Cxに応じて中間電位Voutの電圧変化量DVが異なるためである。すなわち、検出容量Cxの容量変化ΔCが同一であったとしても、寄生容量が小さいときには中間電位Voutの電圧変化量DVが相対的に大きくなり、反対に寄生容量が大きいときには中間電位Voutの電圧変化量DVが相対的に小さくなる。
また、式(3)から明らかなように、合成容量Csが第1基準合成容量Csb1に一致するとき、検出容量Cxの容量変化ΔCに伴う判定電圧変化量DVjは、第1基準合成容量Csb1を予め設定された所定の容量変化量ΔCx_thだけ変更するときの電圧変化量DVと等価にすることができる。
DVj=V1/(1+(Cx+ΔC)/Csb1)-V1/2
=V1/(1+Cx/(Csb1-ΔCx_th))-V1/2
より、
ΔCx_th=ΔC・Csb1/(Cx+ΔC)…(6)
つまり、合成容量Csを第1基準合成容量Csb1から式(6)で表される容量変化量ΔCx_thだけ減少させれば、中間電位Voutに判定電圧変化量DVjが生じる。容量変更部18eとしての制御回路18は、検出対象物の存在に伴って生じる検出容量Cxの容量変化ΔCに基づく判定電圧変化量DVjが生じるように、第1基準合成容量Csb1を予め設定された所定の容量変化量ΔCx_thだけ変更するべくスイッチング制御部18bを制御する。
具体的には、仮に容量変化量ΔCx_thが設定値「0000_0010」で表されるとする。この場合、制御回路18は、設定値「abcd_efgh」から設定値「0000_0010」を減算した設定値(=「abcd_efgh」-「0000_0010」)を演算する。演算された設定値に合わせて制御値bn(n=0~7)が設定されると、合成容量Csが第1基準合成容量Csb1から容量変化量ΔCx_thだけ減算した容量(=Csb1-ΔCx_th)に一致する。
設定部18fとしての制御回路18は、合成容量Csが第1基準合成容量Csb1であるときの中間電位Voutと容量変化量ΔCx_thだけ減算された第1基準合成容量Csb1における中間電位Voutとの差分を判定閾値ΔVthとして設定する。
ここで、判定閾値ΔVthは、中間電位Voutの前記差分であるため、差動増幅回路16における増幅率を任意に変更したとしても検出対象物の存否判定に係るそれらの関係は同等となる。また、容量変化量ΔCx_thが比較的小さければ、合成容量Csが第1基準合成容量Csb1から容量変化量ΔCx_thだけ変化するときに、これに比例して中間電位Voutが変化すると近似できる。さらに、式(6)から近似されるように、検出容量Cxの容量変化ΔCが比較的小さければ、該容量変化ΔCは容量変化量ΔCx_thと比例関係にあると見なせる。そこで、本実施形態では、検出容量Cxが第1基準合成容量Csb1と同等であるときの検出容量Cxの変化量と中間電位Voutの電圧変化量とが同値になるように差動増幅回路16における増幅率を設定している。これにより、AD変換回路17でAD変換された差分電圧ΔVのデジタル値をそのまま検出容量Cxの変化量として扱うことができる。
すなわち、図4(a)~(c)に示すように、前述の二分探索の手法で決定される制御値bnのビットBn(n=0~7)の等価容量としてその順番で容量Cn(n=0~7)が対応する。一方、既述のように、中間電位Voutが参照電位Vrefに近いときに、差分電圧ΔVのデジタル値は、合成容量Csの分解能相当の変化に伴う中間電位Voutの電圧変動よりも小さな最小単位で表されていることで、このときの差分電圧ΔVのデジタル値は、基本的に容量Cnよりも小さな容量が対応する。
具体的には、このときの差動増幅回路16における増幅率は、AD変換回路17の入力範囲が容量C3相当となり、且つ、判定閾値ΔVthの2倍以上となるように決められる。そして、差分電圧ΔVのデジタル値のビットBn(n=0~8)の等価容量としてその順番で下式(7)で表される容量Cdn(n=0~8)が対応する。最上位のビットB9は、差分電圧ΔVのデジタル値の符号を表している。
Cdn=C0×2^(n-7)、n=0~8…(7)
つまり、容量Cdnは、基本的に容量Cnよりも小さな容量が対応するものの、その上位の容量Cd7,Cd8は容量Cnと重複している。
既述のように、差分電圧ΔVのデジタル値はそのまま検出容量Cxの変化量として扱うことができるため、該検出容量Cxは、合成容量Csを表す8ビットの制御値bnと、重みを合わせた差分電圧ΔVのデジタル値を加算したもの、即ち合成容量Csの制御値bnを7ビット左シフトしたものと差分電圧ΔVのデジタル値とを加算したものとなる。
以上により、AD変換回路17は、最小分解能がC3/2^10、最大入力範囲が容量C7の2倍程度となる。特に、コンデンサアレイ11の第1基準合成容量Csb1が決まっていれば、前述のように決めた差動増幅回路16における増幅率を維持したまま、例えば容量C2相当の判定閾値ΔVthの検出・設定に供することができる。
制御回路18は、判定閾値ΔVthの設定に際し、この演算を実行する。なお、制御回路18は、検出対象物の存否を判定する際、合成容量Csを第1基準合成容量Csb1にするべくスイッチング制御部18bを制御する。そして、制御回路18は、前述のように決めた差動増幅回路16における増幅率を維持したまま、差分電圧ΔVのデジタル値を入力する。そして、制御回路18は、前述のように電圧変化量DVに相当する差分電圧ΔVのデジタル値と判定閾値ΔVthとの大小関係に基づいて、検出対象物の存否を判定する。
また、自己診断部18gとしての制御回路18は、設定部18fで設定する判定閾値ΔVthが所定の正常判定数値範囲に収まるか否かに基づいて正常か否かを判定する。すなわち、図5に示すように、寄生容量を含む検出コンデンサ12の検出容量Cxと同等に決まっているコンデンサアレイ11の合成容量Cs、即ち制御値bnを変化させることで、検出対象物の存否の判定閾値ΔVthとなる電圧変化量DVを設定部18fにより設定できるが、この行為は全回路を動作させている。このため、いずれか1つでも故障していれば、判定閾値ΔVthとして設定される電圧変化量DVは間違ったものが設定される。すなわち、電圧変化量DVが異常値となる。従って、寄生容量を含む検出コンデンサ12の検出容量Cxと同等である寄生容量を含む合成容量Csと感度の関係は予め把握できるため、判定閾値ΔVthとなる電圧変化量DVに対しマージンをもって監視規格値を設定してモニタすることで静電容量検出装置の異常を検出できる。
図5では、予め把握された合成容量Csと電圧変化量DVとの関係を表すグラフにおいて、検出範囲内の電圧変化量DVに所定の加算値Vpだけ加算した上限閾値DVu(=DV+Vp)と、当該検出範囲内の電圧変化量DVに所定の減算値Vmだけ減算した下限閾値DVl(=DV-Vm)との間に挟まれた正常判定数値範囲Z1を監視規格値とする例を示している。従って、制御回路18は、寄生容量を含む検出コンデンサ12の検出容量Cxと同等に決まっているコンデンサアレイ11の合成容量Cs、即ち制御値bnを変化させたとき、電圧変化量DVが正常判定数値範囲Z1に収まっていれば正常判定を行う。反対に、制御回路18は、電圧変化量DVが正常判定数値範囲Z1から外れていれば異常判定を行う。
あるいは、図6では、予め把握された合成容量Csと電圧変化量DVとの関係を表すグラフにおいて、検出範囲内の電圧変化量DVよりも大きい所定の上限閾値DVKuと、当該検出範囲内の電圧変化量DVよりも小さい所定の下限閾値DVKlとの間に挟まれた正常判定数値範囲Z2を監視規格値とする例を示している。従って、制御回路18は、寄生容量を含む検出コンデンサ12の検出容量Cxと同等に決まっているコンデンサアレイ11の合成容量Cs、即ち制御値bnを変化させたとき、電圧変化量DVが正常判定数値範囲Z2に収まっていれば正常判定を行う。反対に、制御回路18は、電圧変化量DVが正常判定数値範囲Z2から外れていれば異常判定を行う。
次に、制御回路18による判定閾値ΔVthの設定態様について総括して説明する。この処理は、例えば制御回路18の起動時に実行されてもよいし、定時割り込みにより実行されてもよい。
図7に示すように、処理がこのルーチンに移行すると、ステップS1において制御回路18は、前述の処理A,Bにより、コンデンサアレイ11の合成容量Csを変化させつつ、これに伴って変化する中間電位Vout、より厳密には差分電圧ΔVを検出する。
続いて、ステップS2において制御回路18は、中間電位Voutと参照電位Vrefとの大小関係が反転する隣り合う二つの合成容量Csのうちのいずれか一方である第1基準合成容量Csb1を基準合成容量Csbとして取得する。
次に、ステップS3において制御回路18は、検出対象物の存在に伴って生じる検出容量Cxの容量変化ΔCに基づく中間電位Voutの電圧変化量DVが生じるように、第1基準合成容量Csb1を容量変化量ΔCx_thだけ変更する。
そして、ステップS4において制御回路18は、合成容量Csが第1基準合成容量Csb1から変更されたときの差分電圧ΔVを検出する。
次に、ステップS5において制御回路18は、このときの差分電圧ΔVに基づいて、判定閾値ΔVthを設定する。
本実施形態の作用及び効果について説明する。
(1)本実施形態では、取得部18cにより、中間電位Voutが参照電位Vrefに一致するときのコンデンサアレイ11の容量に直近の基準合成容量Csbが取得される。そして、判定部18dにより、合成容量Csが基準合成容量Csbであるときの中間電位Voutの電圧変化量DVと判定閾値ΔVthとの大小関係に基づいて、検出対象物の存否が判定される。
検出対象物の存在に伴って生じる検出コンデンサ12の容量変化は、該検出コンデンサ12の容量に含まれる寄生容量とは無関係である。一方、合成容量Csが基準合成容量Csbであるときの検出コンデンサ12の容量変化に伴う中間電位Voutの電圧変化量DV、即ち検出対象物の存否の判定閾値ΔVthは、検出コンデンサ12の寄生容量を含む検出容量Cxの絶対値に応じて変動する。従って、合成容量Csが基準合成容量Csbであるとき、検出対象物の存在に伴って検出コンデンサ12に容量変化が生じたときの中間電位Voutの電圧変化量DVを予め把握できれば、検出コンデンサ12の寄生容量を含む検出容量Cxの絶対値に関わらず、検出対象物の存否の判定閾値ΔVthが好適に設定される。
ここで、中間電位Voutは、合成容量Cs及び検出コンデンサ12の容量による電源の容量分圧の電位であることで、検出コンデンサ12の容量変化に代えて、基準合成容量Csbを変化させても、同様の電圧変化量DVが生じる。容量変更部18eにより、基準合成容量Csbを所定の容量変化量ΔCx_thだけ変更するべくスイッチング制御部18bが制御されることで、検出対象物の存在に伴う中間電位Voutの電圧変化量DVが生じる。設定部18fにより、基準合成容量Csbであるときの中間電位Voutと変更された基準合成容量Csbであるときの中間電位Voutとの差分に基づき判定閾値ΔVthが設定されることで、検出コンデンサ12の寄生容量を含む検出容量Cxの絶対値や外乱(外部電極の状態や配線容量等)に関わらず、検出対象物の存否の判定感度を好的に設定できる。そして、ひいては検出対象物の存否をより正確に判定できる。
また、合成容量Csは、スイッチング制御部18bによる複数のコンデンサ22の選択的なオン・オフ状態への切り替えによって、判定閾値ΔVthの設定に係る基準合成容量Csbへと速やかに収束させることができる。例えば複数のコンデンサ22の選択的なオン状態及びオフ状態への切り替え回数は、十数回のオーダーとなる。従って、判定閾値ΔVthの設定や検出対象物の存否の判定に必要な時間をより短縮できる。
さらに、特許文献2のように、検出コンデンサと並列に感度補償容量をスイッチを介して接続する必要がなく、既存のコンデンサアレイ11の制御可能な合成容量を利用して判定閾値ΔVthを設定できるため、回路構成をより簡素化できる。
(2)本実施形態では、検出部18aは、中間電位Voutと参照電位Vrefとの差分電圧ΔVを検出すればよいため、例えば中間電位Voutの全範囲に比べて検出に要する範囲をより縮小でき、高価で回路規模の大きい高分解能ADCも不要となるため、コストを削減できる。
(3)本実施形態では、差動増幅回路16により、中間電位Voutと参照電位Vrefとの差分電圧ΔVが増幅されることで、該差分電圧ΔVをより際立たせることができ、ひいてはSN比をより向上できる。特に、差動増幅回路16の特性が完全差動であれば、同相ノイズをカットできる。また、差分電圧ΔVの絶対値に合わせて差動増幅回路16の増幅率を変更すれば、AD変換の最小単位(LSB)が一定のAD変換回路17であってもその最小単位を実質的に変更できる。従って、簡易な構成のAD変換回路17を採用でき、ひいてはコストを削減できる。
さらに、AD変換回路17でAD変換された差分電圧ΔVのデジタル値が検出容量Cxの電圧変化量に一致するように差動増幅回路16における増幅率を設定したことで、判定閾値ΔVthの設定等に要する演算負荷をより軽減できる。
(4)本実施形態では、AD変換回路17により、中間電位Voutと参照電位Vrefとの差分電圧ΔVがAD変換されることで、該差分電圧ΔVをデジタル値で扱うことができ、より円滑な演算処理を実現できる。
(5)本実施形態では、判定閾値ΔVthの設定や検出対象物の存否の判定に必要な時間をより短縮できることで、回路停止時間を長くでき、装置全体としてより低消費電流化できる。あるいは、判定閾値ΔVthの設定や検出対象物の存否の判定に必要な時間をより短縮できることで、電源(高側電位V1等)に重畳する低周波ノイズや電源自体の変動幅の増加の影響を受けにくくでき、ひいては検出対象物の存否をより高精度に判定できる。
(6)本実施形態では、検出対象物の存否の判定に係る中間電位Voutの電圧変化量DVの演算に必要な時間をより短縮できることで、例えば一定時間内の演算回数をより増加できる。従って、一定時間内に演算された電圧変化量DVを平均するなどのフィルタリング処理を行うことで、検出対象物の存否をより高精度に判定できる。
(7)本実施形態では、例えば検出コンデンサ12の容量に相関する基準合成容量Csbに対応する判定閾値を表すマッピングデータを記憶する必要がないことで、回路構成をより簡素化できる。あるいは、マッピングデータのように段階的に変化する判定閾値に比べ、実測により判定閾値ΔVthをより正確に設定できる。あるいは、判定閾値ΔVthが実測であることで、例えば検出コンデンサ12の電極形状自体を変えても好適に判定閾値ΔVthを設定できる。
(8)本実施形態では、判定閾値ΔVthの設定に際し、検出対象物の存否判定と同様の動作を行うことで、該判定に先立って、例えば異常検出など自己診断が可能である。
(9)本実施形態では、複数のコンデンサ22の容量Cn(n=0~7)が2のべき乗の関係になっていることで、二分探索により最短で基準合成容量Csbを取得でき、ひいては判定閾値ΔVthの設定等に必要な時間をより短縮できる。
(10)本実施形態では、設定部18fで設定する判定閾値ΔVthが所定の正常判定数値範囲Z1,Z2に収まるか否かに基づいて正常か否かを判定する自己診断部18gを備える。従って、自己診断部18gにより、装置自体が正常か否かを判定できる。
本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・図8に示すように、例えば容量変化量ΔCx_thが極めて小さく、容量Cnの分解能で表せない場合は、専用の調整容量部51を複数の容量部21に更に並列接続してもよい。調整容量部51は、直列接続の調整コンデンサ52及び調整スイッチ53を有する。調整コンデンサ52は、容量Cnの分解能で表せない容量Cmを有する。容量Cmは、調整コンデンサ52をオン状態にするとともに、容量Cn(n=0~7)のいずれかのオン・オフ状態を切り替えることで、合成容量Csを容量変化量ΔCx_thだけ減じることができるように設定されている。
または、Cm=ΔCx_thとして常時オンしておき、容量変化量ΔCx_thだけ減じるときにオフするようにしてもよい。合成容量Csに常時容量Cmだけのオフセットが発生するが、容量の変化量を検出する装置においては問題とならない。
・前記実施形態において、容量変化量ΔCx_thが制御値bnのビットで表せない場合、容量変化量ΔCx_thに最も近いビットを採用すればよい。
・前記実施形態において、第2基準合成容量Csb2を基準合成容量Csbとしてもよい。つまり、取得部18cとしての制御回路18は、ADCの入力範囲内で閾値判定ができることを前提として中間電位と参照電位との大小関係が反転する付近の合成容量のうちのいずれかを基準合成容量Csbとして取得すればよい。この場合、制御回路18は、隣り合う二つの合成容量のうちの中間電位及び参照電位の偏差が小さい方の合成容量を基準合成容量Csbとして取得することが好ましい。これにより、第1及び第2基準合成容量Csb1,Csb2の間で合成容量Csと中間電位Voutとが比例関係にあると見なせば、差分電圧ΔVは容量C0の1/2以下相当の値となる。
・前記実施形態において、電源の容量分圧の電位の調整目標値である参照電位Vrefは、「V1/2」に限定されるものではなく、例えば「V1/3」など任意に変更してもよい。
・前記実施形態において、コンデンサアレイ11の複数のコンデンサ22の容量Cn(n=0~7)は、式(1)に示すような2のべき乗の関係になっていなくてもよい。例えば容量Cn(n=0~7)は、3以上の自然数のべき乗の関係になっていてもよい。
・前記実施形態において、コンデンサアレイ11のコンデンサ22は、互いに容量が異なるのであればその個数は任意である。また、複数のコンデンサ22の容量は、2以上の自然数のべき乗の関係になっていてもよいし、一定の偏差で漸増する関係になっていてもよい。
・前記実施形態において、AD変換回路17は、例えば制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させる場合のように差分電圧ΔVの絶対値が所定値を超える場合にはその旨を表す一定のデジタル値を出力するとともに、差分電圧ΔVの絶対値が所定値を下回る場合には該差分電圧ΔVを表すデジタル値を出力するものであってもよい。
あるいは、AD変換回路17は、差分電圧ΔVの絶対値に合わせてAD変換の最小単位(LSB)を変更可能なように、複数ユニット又は複数チャネルで構成されていてもよい。この場合、AD変換回路17は、例えば制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させる場合のように差分電圧ΔVの絶対値が所定値を超える場合には相対的に大きく設定された最小単位でAD変換したデジタル値を出力する。一方、AD変換回路17は、差分電圧ΔVの絶対値が所定値を下回る場合には相対的に小さく設定された最小単位でAD変換したデジタル値を出力する。
いずれにしても、AD変換回路17は、差分電圧ΔVの絶対値が所定値を下回るとき、即ち中間電位Voutが参照電位Vrefに近いときに、合成容量Csの分解能相当の変化に伴う中間電位Voutの電圧変動よりも小さな最小単位でAD変換するものであればよい。
・前記実施形態において、AD変換回路17を省略して検出コンデンサ12の容量をアナログ処理で検出してもよい。
・前記実施形態において、差動増幅回路16を省略して差分電圧ΔVをそのままAD変換回路17でAD変換してもよい。
・前記実施形態において、差動増幅回路16に代えて中間電位Voutを増幅する増幅器を採用してもよい。あるいは、差動増幅回路16を省略して中間電位VoutをそのままAD変換回路17でAD変換してもよい。つまり、検出部18aとしての制御回路18は、中間電位Voutを検出するものであってもよい。
・前記実施形態において、検出対象物の存否の判定に係る検出コンデンサ12は複数であってもよい。なお、複数の検出コンデンサ12により個別の検出対象物の存否を判定する場合、それら以外の回路構成(コンデンサアレイ11等)と、例えば時分割などで選択的に接続するスイッチを設ければよい。複数の検出コンデンサ12の判定閾値ΔVthが個別に設定可能であることはいうまでもない。このような複数の検出コンデンサ12による検出対象物の存否の判定は、各検出コンデンサ12による検出対象物の存否の判定に必要な時間が短縮されていることで実現できる。
・前記実施形態において、接続点N1及び制御回路18の間に、中間電位Vout及び参照電位Vrefを入力してそれらの大小関係を判定するコンパレータを設けてもよい。そして、前述の二分探索の際、差動増幅回路16等に代えて、コンパレータにより中間電位Vout及び参照電位Vrefの大小関係、即ち合成容量Cs及び検出容量Cxの大小関係を判定させてもよい。この場合であっても、制御回路18は、コンパレータによる判定結果に基づいて、コンデンサアレイ11の設定値「abcd_efgh」を決定できる。
上記実施形態及び変更例から把握できる技術的思想について記載する。
(イ)上記静電容量検出装置において、
前記複数のコンデンサの容量は、2のべき乗の関係になっている、静電容量検出装置。
この構成によれば、二分探索により最短で前記第1合成容量及び前記第2合成容量を取得できる。
ΔCx_th…容量変化量、ΔV…差分電圧、C0~C7,Cd0~Cd8,Cm…容量、Cs…合成容量、Csb1…第1基準合成容量、Csb2…第2基準合成容量、Cx…検出容量、ΔVth…判定閾値、Vref…参照電位、Vout…中間電位、11…コンデンサアレイ、12…検出コンデンサ、13…第1スイッチ、14…第2スイッチ、15…第3スイッチ、16…差動増幅回路(増幅部)、17…AD変換回路(AD変換部)、18…制御回路、18a…検出部、18b…スイッチング制御部、18c…取得部、18d…判定部、18e…容量変更部、18f…設定部、18g…自己診断部、21…容量部、22…コンデンサ、23…スイッチ、51…調整容量部、52…調整コンデンサ、53…調整スイッチ。

Claims (5)

  1. 互いに容量の異なる複数の並列接続のコンデンサを有し、それら複数のコンデンサのオン・オフ状態が選択的に切り替えられることで合成容量が変化するコンデンサアレイと、
    前記コンデンサアレイに直列接続された検出コンデンサと、
    前記複数のコンデンサを選択的にオン・オフ状態に切り替えるスイッチング制御部と、
    前記合成容量及び前記検出コンデンサの容量による電源の容量分圧の電位である中間電位を検出する検出部と、
    前記中間電位と予め設定された参照電位との大小関係が反転する付近の前記合成容量のうちのいずれかを基準合成容量として取得する取得部と、
    前記合成容量が前記基準合成容量であるときの前記中間電位の変化量と判定閾値との大小関係に基づいて、検出対象物の存否を判定する判定部と、
    前記検出対象物の存在に伴って生じる前記検出コンデンサの容量変化に基づく前記中間電位の変化量が生じるように、前記基準合成容量を予め設定された所定の容量変化量だけ変更するべく前記スイッチング制御部を制御する容量変更部と、
    前記基準合成容量における前記中間電位と前記変更された基準合成容量における前記中間電位との差分に基づき前記判定閾値を設定する設定部とを備えた、静電容量検出装置。
  2. 請求項1に記載の静電容量検出装置において、
    前記検出部は、前記中間電位と前記参照電位との差分電圧を検出する、静電容量検出装置。
  3. 請求項2に記載の静電容量検出装置において、
    前記中間電位と前記参照電位との前記差分電圧を増幅する増幅部を備えた、静電容量検出装置。
  4. 請求項2又は3に記載の静電容量検出装置において、
    前記中間電位と前記参照電位との前記差分電圧をAD変換するAD変換部を備えた、静電容量検出装置。
  5. 請求項1に記載の静電容量検出装置において、
    前記設定部で設定する前記判定閾値が所定の正常判定数値範囲に収まるか否かに基づいて正常か否かを判定する自己診断部を備えた、静電容量検出装置。
JP2019046086A 2019-03-13 2019-03-13 静電容量検出装置 Active JP7215253B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019046086A JP7215253B2 (ja) 2019-03-13 2019-03-13 静電容量検出装置
US16/815,321 US11346873B2 (en) 2019-03-13 2020-03-11 Capacitance detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019046086A JP7215253B2 (ja) 2019-03-13 2019-03-13 静電容量検出装置

Publications (2)

Publication Number Publication Date
JP2020148605A JP2020148605A (ja) 2020-09-17
JP7215253B2 true JP7215253B2 (ja) 2023-01-31

Family

ID=72424527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019046086A Active JP7215253B2 (ja) 2019-03-13 2019-03-13 静電容量検出装置

Country Status (2)

Country Link
US (1) US11346873B2 (ja)
JP (1) JP7215253B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6962889B2 (ja) * 2018-09-20 2021-11-05 矢崎総業株式会社 自己診断機能付き電圧測定装置、及び、電圧測定装置の自己診断方法
US20220184811A1 (en) * 2019-04-16 2022-06-16 Yujin Robot Co., Ltd. Method and system for initialization diagnosis of mobile robot
JP7248559B2 (ja) * 2019-10-30 2023-03-29 ラピスセミコンダクタ株式会社 半導体装置及び容量センサ装置
JP2022115310A (ja) * 2021-01-28 2022-08-09 セイコーエプソン株式会社 集積回路
CN112965605A (zh) * 2021-03-31 2021-06-15 安徽大学 一种近程电容式静态手势识别系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003028741A (ja) 2001-07-11 2003-01-29 Toyota Central Res & Dev Lab Inc 静電容量型センサ装置
JP4310695B2 (ja) 2004-03-30 2009-08-12 アイシン精機株式会社 静電容量変化検出装置
US20100244859A1 (en) 2009-03-27 2010-09-30 Texas Instruments Incorporated Deconvolution-based capacitive touch detection circuit and method
JP2013088383A (ja) 2011-10-21 2013-05-13 Asahi Kasei Electronics Co Ltd 静電容量検出回路、およびタッチセンサの信号処理回路
JP2015169516A (ja) 2014-03-06 2015-09-28 アルプス電気株式会社 センサ装置の検査方法及びそのセンサ装置
JP2017083402A (ja) 2015-10-30 2017-05-18 アイシン精機株式会社 静電容量検出装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356003B2 (ja) 2003-09-30 2009-11-04 アイシン精機株式会社 静電容量検出装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003028741A (ja) 2001-07-11 2003-01-29 Toyota Central Res & Dev Lab Inc 静電容量型センサ装置
JP4310695B2 (ja) 2004-03-30 2009-08-12 アイシン精機株式会社 静電容量変化検出装置
US20100244859A1 (en) 2009-03-27 2010-09-30 Texas Instruments Incorporated Deconvolution-based capacitive touch detection circuit and method
JP2013088383A (ja) 2011-10-21 2013-05-13 Asahi Kasei Electronics Co Ltd 静電容量検出回路、およびタッチセンサの信号処理回路
JP2015169516A (ja) 2014-03-06 2015-09-28 アルプス電気株式会社 センサ装置の検査方法及びそのセンサ装置
JP2017083402A (ja) 2015-10-30 2017-05-18 アイシン精機株式会社 静電容量検出装置

Also Published As

Publication number Publication date
JP2020148605A (ja) 2020-09-17
US11346873B2 (en) 2022-05-31
US20200292601A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
JP7215253B2 (ja) 静電容量検出装置
US9658270B2 (en) Inspection method of sensor device and sensor device
JP5429207B2 (ja) 容量式物理量検出装置
US9702914B2 (en) Capacitance measurement device and electronic device thereof
US10074004B2 (en) Capacitive fingerprint sensor with integrator
KR101239844B1 (ko) 터치 감지 장치
US10338022B2 (en) Sensor circuit and method for measuring a physical or chemical quantity
TWI392877B (zh) 電容感測電路以及電容差異感測方法
EP3709514B1 (en) Capacitance detection device
US20100141275A1 (en) Electrostatic capacitance detection device, electrostatic capacitance detection circuit, electrostatic capacitance detection method, and initialization method
US10572058B2 (en) Integrator circuit device and operating method thereof
TW201821958A (zh) 電容値量測電路及電容値量測方法
KR20180093871A (ko) 전압 측정 회로
JP6275194B2 (ja) 光電池と光度測定デバイスを有するシステム及び光電池が受けた光度を測定する方法
US10088497B2 (en) Acceleration sensor
WO2019187516A1 (ja) 静電容量検出装置
US10473329B2 (en) Flame sense circuit with variable bias
JP7298366B2 (ja) 静電容量検出装置
JP4161873B2 (ja) 静電容量型距離センサ
JP2017188733A (ja) 信号処理回路、クーロンカウンタ回路、電子機器
CN113075459B (zh) 静电容量检测装置
JP6399447B2 (ja) 赤外線検出装置
US20230266371A1 (en) Impedance measurement
CN111707297A (zh) 传感器补偿电路
JP2017200057A (ja) 半導体装置、電池監視システム、及びテスト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220215

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230102

R150 Certificate of patent or registration of utility model

Ref document number: 7215253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150