KR101706283B1 - 다중 입력 신호를 위한 아날로그-디지털 변환 장치 - Google Patents

다중 입력 신호를 위한 아날로그-디지털 변환 장치 Download PDF

Info

Publication number
KR101706283B1
KR101706283B1 KR1020150125255A KR20150125255A KR101706283B1 KR 101706283 B1 KR101706283 B1 KR 101706283B1 KR 1020150125255 A KR1020150125255 A KR 1020150125255A KR 20150125255 A KR20150125255 A KR 20150125255A KR 101706283 B1 KR101706283 B1 KR 101706283B1
Authority
KR
South Korea
Prior art keywords
sample
hold amplifier
analog
controller
digital converter
Prior art date
Application number
KR1020150125255A
Other languages
English (en)
Inventor
이수형
나윤미
양희관
Original Assignee
주식회사 씨자인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨자인 filed Critical 주식회사 씨자인
Priority to KR1020150125255A priority Critical patent/KR101706283B1/ko
Priority to US15/217,029 priority patent/US9628100B2/en
Application granted granted Critical
Publication of KR101706283B1 publication Critical patent/KR101706283B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

다중 입력 신호를 위한 아날로그-디지털 변환 장치는, 샘플앤드홀드 증폭기; 상기 샘플앤드홀드 증폭기로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기; 및 상기 샘플앤드홀드 증폭기의 증폭 이득을 제어하는 제어기;를 포함한다.

Description

다중 입력 신호를 위한 아날로그-디지털 변환 장치{ANALOG TO DIGITAL CONVERTER FOR MULTI-INPUT SIGNAL}
본 발명은 다중 입력 신호를 위한 아날로그-디지털 변환 장치에 관한 것으로, 더욱 상세하게는 샘플앤드홀드 증폭기의 증폭 이득 및 바이어스 전류의 제어에 의해 입력 버퍼의 사용을 제한하고 동적 영역을 확보할 수 있는 다중 입력 신호를 위한 아날로그-디지털 변환 장치에 관한 것이다.
도 1은 종래의 다중 입력 신호를 위한 아날로그-디지털 변환 장치(100)의 구성도를 나타낸다.
도 1로부터 알 수 있는 바와 같이, 종래의 다중 입력 신호를 위한 아날로그-디지털 변환 장치(100)는, 다수의 입력 신호, 즉 다중 입력 신호 각각을 버퍼(110)를 이용하여 안정화시킨 후, 멀티플렉서(120)로 입력으로 사용한다.
멀티플렉서(120)는, 제어기(150)의 제어 정보에 의해 다수의 버퍼의 출력 중 하나를 선택하여 샘플앤드홀드 증폭기(130)로 입력하고, 샘플앤드홀드 증폭기(130)의 출력을 아날로그-디지털 변환기(140)에서 디지털 신호로 변환하게 된다.
이때 아날로그-디지털 변환기(140)는, 기준신호생성기(160)로부터 출력되는 고정된 기준전압을 이용하여 고정된 동적 영역의 신호를 출력하게 된다.
즉, 종래의 다중 입력 신호를 위한 아날로그-디지털 변환 장치(100)는 다수의 입력 버퍼(110)가 있어야 하고, 아날로그-디지털 변환기(140)의 동적 영역이 고정되어 신호의 왜곡 및 전류의 최적화에는 어려움이 있었다.
본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 입력 버퍼를 구비하지 않더라도, 아날로그-디지털 변환기의 동적 영역을 입력 신호에 따라 최적화 가능하며, 전류 소모 또한 감소시킬 수 있는 다중 입력 신호를 위한 아날로그-디지털 변환 장치를 제공하는 것에 그 목적이 있다.
다중 입력 신호를 위한 아날로그-디지털 변환 장치는, 샘플앤드홀드 증폭기; 상기 샘플앤드홀드 증폭기로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기; 및 상기 샘플앤드홀드 증폭기의 증폭 이득을 제어하는 제어기;를 포함한다.
구체적으로 상기 샘플앤드홀드 증폭기는, 입력단에 위치한 입력 커패시터; 및 출력단으로부터 입력단으로 부궤환하는 부궤환 커패시터;를 포함하되, 상기 입력 커패시터 또는 상기 부궤환 커패시터 중 적어도 하나는, 병렬로 연결된 다수의 커패시터를 포함하는 커패시터 뱅크인 것을 특징으로 한다.
아울러, 상기 제어기는, 상기 커패시터 뱅크의 병렬로 연결된 다수의 커패시터에 연결된 스위치의 온오프를 제어하는 것에 의해 상기 샘플앤드홀드 증폭기의 이득을 제어하는 것이 바람직하다.
바람직하게는 상기 제어기는, 상기 아날로그-디지털 변환 장치로 입력되는 다중 입력 신호 또는 상기 샘플앤드홀드 증폭기로 입력되는 신호의 스윙폭에 따라, 상기 샘플앤드홀드 증폭기의 이득을 제어하는 것을 특징으로 한다. 구체적으로 상기 제어기는, 상기 아날로그-디지털 변환 장치로 입력되는 다중 입력 신호 또는 상기 샘플앤드홀드 증폭기로 입력되는 신호의 스윙폭이 커질수록 상기 샘플앤드홀드 증폭기의 이득은 작아지도록 제어하는 것이 바람직하다.
아울러, 상기 제어기는, 상기 샘플앤드홀드 증폭기의 바이어스 전류 또는 상기 샘플앤드홀드 증폭기의 출력 버퍼에 흐르는 전류 중 적어도 하나를 제어할 수 있는 것을 특징으로 한다. 구체적으로 상기 제어기는, 상기 샘플앤드홀드 증폭기의 이득이 감소될 경우, 상기 샘플앤드홀드 증폭기의 바이어스 전류 또는 상기 샘플앤드홀드 증폭기의 출력 버퍼에 흐르는 전류 중 적어도 하나를 감소하도록 제어하는 것이 바람직하다.
또한, 상기 제어기는, 상기 샘플앤드홀드 증폭기의 샘플링 속도를 증가시킬 경우, 상기 샘플앤드홀드 증폭기의 바이어스 전류 또는 상기 샘플앤드홀드 증폭기의 출력 버퍼에 흐르는 전류 중 적어도 하나를 증가시키는 것을 특징으로 한다.
바람직하게는 본 발명의 아날로그-디지털 변환 장치는, 상기 아날로그-디지털 변환기의 동적 영역 설정에 이용될 수 있는 기준전압을 생성하는 기준신호생성기;를 더 포함하되, 상기 제어기는, 상기 기준신호생성기의 동작을 제어하는 것을 특징으로 한다. 이때 상기 제어기는, 상기 샘플앤드홀드 증폭기의 출력 신호의 스윙폭에 따라 상기 기준전압을 조정하는 것이 바람직하다. 즉, 상기 제어기는, 상기 샘플앤드홀드 증폭기의 출력 신호의 스윙폭이 감소하면 상기 아날로그-디지털 변환기의 동적 영역이 감소하도록 상기 기준전압을 조정하고, 상기 샘플앤드홀드 증폭기의 출력 신호의 스윙폭이 증가하면 상기 아날로그-디지털 변환기의 동적 영역이 증가하도록 상기 기준전압을 조정하는 것을 특징으로 한다.
본 발명의 다중 입력 신호를 위한 아날로그-디지털 변환 장치에 따르면, 입력 버퍼를 구비하지 않더라도, 아날로그-디지털 변환기의 동적 영역을 입력 신호에 따라 최적화 가능하며, 전류 소모 또한 감소시킬 수 있다.
도 1은 종래의 다중 입력 신호를 위한 아날로그-디지털 변환 장치의 구성도.
도 2는 본 발명의 바람직한 일실시예에 따른 다중 입력 신호를 위한 아날로그-디지털 변환 장치의 구성도.
도 3은 본 발명의 바람직한 일실시예에 따른 샘플앤드홀드 증폭기의 구성도.
도 4는 커패시터 뱅크의 예시도.
도 5는 다중 입력 신호의 스윙폭과 샘플앤드홀드 증폭기의 이득과의 관계설명도.
도 6은 본 발명의 바람직한 일실시예에 따른 기준신호생성기의 구성도.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예에 따른 다중 입력 신호를 위한 아날로그-디지털 변환 장치에 대해 상세히 설명하기로 한다.
본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.
먼저 도 2는 본 발명의 바람직한 일실시예에 따른 다중 입력 신호를 위한 아날로그-디지털 변환 장치(200)의 구성도를 나타낸다.
도 2로부터 알 수 있는 바와 같이, 본 발명의 바람직한 일실시예에 따른 다중 입력 신호를 위한 아날로그-디지털 변환 장치(200)는, 멀티플렉서(Multiplexer, 220), 샘플앤드홀드증폭기(Sample and Hold Amplifier, 230), 아날로그-디지털 변환기(Analog to Digital Converter, 240), 제어기(250) 및 기준신호생성기(260)를 포함한다.
멀티플렉서(220)는, 여러 개의 입력선 중에서 하나를 선택하여 단일 출력선으로 연결하는 조합회로로, 다중 입력 신호 중 하나의 신호를 선택하여 출력하는 역할을 한다.
샘플앤드홀드 증폭기(230)는, 멀티플렉서(220)로부터의 출력 신호를 기억하여 그 다음에 기억해야 할 신호가 올 때까지 보유하고 증폭하는 역할을 한다.
아날로그-디지털 변환기(240)는, 샘플앤드홀드 증폭기(230)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 역할을 한다.
기준신호생성기(260)는, 아날로그-디지털 변환기(240)의 동적 영역 설정에 이용될 수 있는 기준전압을 생성하는 역할을 한다. 즉, 기준신호생성기(260)에서 생성되는 기준전압을 이용하여 아날로그-디지털 변환기(240)의 동적 영역(Dynamic Range)이 결정되게 된다.
제어기(250)는, 멀티플렉서(220), 샘플앤드홀드 증폭기(230) 및 아날로그-디지털 변환기(240)의 동작을 제어하는 역할을 한다. 제어기(250)는 멀티플렉서(220)의 동작을 제어하는 제 1 제어부(251), 샘플앤드홀드 증폭기(230)의 동작을 제어하는 제 2 제어부(252) 및 기준신호생성기(260) 및 아날로그-디지털 변환기(240)의 동작을 제어하는 제 3 제어부(253)를 포함하여 구성된다.
제 1 제어부(251)는, 멀티플렉서(220)가 다중 입력 신호 중 하나를 선택하도록 제어하는 역할을 한다.
도 3은 본 발명의 바람직한 일실시예에 따른 샘플앤드홀드 증폭기(230)의 구성도를 나타낸다.
본 발명의 바람직한 제 1 실시예에 따른 샘플앤드홀드 증폭기(230)는, 입력단에 위치한 입력 커패시터(Ci) 및 출력단으로부터 입력단으로 부궤환(Negative Feedback)하는 부궤환 커패시터(Cf)를 포함한다.
입력 커패시터(Ci) 또는 부궤환 커패시터(Cf) 중 적어도 하나는, 병렬로 연결된 다수의 커패시터를 포함하는 커패시터 뱅크(Capacitor Bank, C_bank)인 것이 바람직하다.
도 4는 커패시터 뱅크(C_bank)의 예시도이다.
제 2 제어부(252)는, 커패시터 뱅크(C_bank)의 병렬로 연결된 다수의 커패시터에 연결된 스위치의 온오프를 제어하는 것에 의해 샘플앤드홀드 증폭기(230)의 이득을 제어할 수 있다. 즉, 제 2 제어부(252)는 입력 커패시터(Ci) 또는 부궤환 커패시터(Cf) 중 적어도 하나의 값을 조정하는 것에 의해 샘플앤드홀드 증폭기(230)의 이득을 제어하는 것이다.
도 5는 다중 입력 신호의 스윙폭과 샘플앤드홀드 증폭기(230)의 이득과의 관계 설명도이다.
제 2 제어부(252)는, 본 발명의 아날로그-디지털 변환 장치(200)로 입력되는 다중 입력 신호 또는 샘플앤드홀드 증폭기(230)로 입력되는 신호의 스윙폭에 따라, 샘플앤드홀드 증폭기(230)의 이득을 제어하는 것을 특징으로 한다.
구체적으로, 제 2 제어부(252)는, 본 발명의 아날로그-디지털 변환 장치(200)로 입력되는 다중 입력 신호 또는 샘플앤드홀드 증폭기(230)로 입력되는 신호의 스윙폭에 따라, 미리 설정된 이득으로 샘플앤드홀드 증폭기(230)가 동작하도록 제어하되, 아날로그-디지털 변환 장치(200)로 입력되는 다중 입력 신호 또는 샘플앤드홀드 증폭기(230)로 입력되는 신호의 스윙폭이 커질수록 샘플앤드홀드 증폭기(230)의 이득은 작아지도록 제어한다. 즉, 제 2 제어부(252)는, 아날로그-디지털 변환 장치(200)로 입력되는 다중 입력 신호 또는 샘플앤드홀드 증폭기(230)로 입력되는 신호의 스윙폭이 작아질수록 샘플앤드홀드 증폭기(230)의 이득은 커지도록 제어한다.
아울러, 샘플앤드홀드 증폭기(230)의 이득이 감소될 경우, 제 2 제어부(252)는 샘플앤드홀드 증폭기(230)의 바이어스 전류 또는 샘플앤드홀드 증폭기(230)의 출력 버퍼에 흐르는 전류 중 적어도 하나를 감소하도록 제어하는 것이 바람직하다. 즉, 샘플앤드홀드 증폭기(230)의 이득이 증가될 경우, 제 2 제어부(252)는 샘플앤드홀드 증폭기(230)의 바이어스 전류 또는 샘플앤드홀드 증폭기(230)의 출력 버퍼에 흐르는 전류 중 적어도 하나를 증가하도록 제어한다. 이는 샘플앤드홀드 증폭기(230)의 이득이 감소되는 경우, 샘플앤드홀드 증폭기(230)의 출력은 높은 전류를 소모하지 않아도 정상 동작할 수 있기 때문이다. 마찬가지로 샘플앤드홀드 증폭기(230)의 이득이 증가되는 경우, 샘플앤드홀드 증폭기(230)의 출력은 높은 전류에 의해 정상 동작할 수 있다.
또한, 제 2 제어부(252)는, 샘플앤드홀드 증폭기(230)의 출력의 스윙폭이 감소하면, 샘플앤드홀드 증폭기(230)의 샘플링 속도를 증가시킬 수 있다. 제 2 제어부(252)는, 샘플링 속도의 증가를 위해 샘플앤드홀드 증폭기(230)의 바이어스 전류 또는 샘플앤드홀드 증폭기(230)의 출력 버퍼에 흐르는 전류 중 적어도 하나를 증가시킬 필요가 있다. 즉, 제 2 제어부(252)는 샘플앤드홀드 증폭기(230)의 출력의 스윙폭이 증가하면, 샘플앤드홀드 증폭기(230)의 샘플링 속도를 감소시킬 필요가 있을 수 있다. 제 2 제어부(252)는, 샘플링 속도의 감소를 위해 샘플앤드홀드 증폭기(230)의 바이어스 전류 또는 샘플앤드홀드 증폭기(230)의 출력 버퍼에 흐르는 전류 중 적어도 하나를 감소시킬 필요가 있다.
도 6은 본 발명의 바람직한 일실시예에 따른 기준신호생성기(260)의 구성도이다.
도 6으로부터 알 수 있는 바와 같이, 본 발명의 바람직한 일실시예에 따른 기준신호생성기(260)는, 직렬로 연결된 다수의 저항, 버퍼, 버퍼의 제 1 입력 및 제 2 입력이 각각 다수의 저항 사이의 노드 중 하나의 노드와 연결되도록 하는 다수의 스위치를 포함한다. 이 스위치의 온오프를, 제 3 제어부(253)가 제어하는 것에 의해, 아날로그-디지털 변환기(240)의 동적 영역의 상한(Vref1)과 하한(Vref2)이 설정되게 된다.
제 3 제어부(253)는, 샘플앤드홀드 증폭기(230)의 출력 신호의 스윙폭에 따라, 기준신호생성기(260)의 스위치를 온오프 제어하여, 기준전압을 조정하는 것을 특징으로 한다.
구체적으로 제 3 제어부(253)는, 샘플앤드홀드 증폭기(230)의 출력 신호의 스윙폭이 감소하면 아날로그-디지털 변환기(240)의 동적 영역이 감소하도록 기준전압을 조정한다. 아울러, 제 3 제어부(253)는 샘플앤드홀드 증폭기(230)의 출력 신호의 스윙폭이 증가하면 아날로그-디지털 변환기(240)의 동적 영역이 증가하도록 기준전압을 조정한다.
상술한 바와 같이 본 발명의 다중 입력 신호를 위한 아날로그-디지털 변환 장치(200)에 따르면, 입력 버퍼를 구비하지 않더라도, 아날로그-디지털 변환기(240)의 동적 영역을 입력 신호에 따라 최적화 가능하며, 전류 소모 또한 감소시킬 수 있음을 알 수 있다.
100 : 종래의 다중 입력 신호를 위한 아날로그-디지털 변환 장치
200 : 본 발명의 다중 입력 신호를 위한 아날로그-디지털 변환 장치
110 : 입력 버퍼 120, 220 : 멀티플렉서
130, 230 : 샘플앤드홀드 증폭기 140, 240 : 아날로그-디지털 변환기
150, 250 : 제어기 160, 260 : 기준신호생성기
251 : 제 1 제어부 252 : 제 2 제어부
253 : 제 3 제어부
Ci : 입력 커패시터 Cf : 부궤환 커패시터

Claims (11)

  1. 아날로그-디지털 변환 장치에 있어서,
    샘플앤드홀드 증폭기;
    상기 샘플앤드홀드 증폭기로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기; 및
    상기 샘플앤드홀드 증폭기의 증폭 이득을 제어하는 제어기;를 포함하되,
    상기 샘플앤드홀드 증폭기는,
    입력단에 위치한 입력 커패시터; 및
    출력단으로부터 입력단으로 부궤환하는 부궤환 커패시터;를 포함하되,
    상기 입력 커패시터 또는 상기 부궤환 커패시터 중 적어도 하나는, 병렬로 연결된 다수의 커패시터를 포함하는 커패시터 뱅크인 것을 특징으로 하고,
    상기 제어기는, 상기 커패시터 뱅크의 병렬로 연결된 다수의 커패시터에 연결된 스위치의 온오프를 제어하는 것에 의해 상기 샘플앤드홀드 증폭기의 이득을 제어하되, 상기 아날로그-디지털 변환 장치로 입력되는 다중 입력 신호 또는 상기 샘플앤드홀드 증폭기로 입력되는 신호의 스윙폭에 따라 상기 샘플앤드홀드 증폭기의 이득을 제어하고, 상기 아날로그-디지털 변환 장치로 입력되는 다중 입력 신호 또는 상기 샘플앤드홀드 증폭기로 입력되는 신호의 스윙폭이 커질수록 상기 샘플앤드홀드 증폭기의 이득은 작아지도록 제어하는 것을 특징으로 하는 다중 입력 신호를 위한 아날로그-디지털 변환 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제어기는,
    상기 샘플앤드홀드 증폭기의 바이어스 전류 또는 상기 샘플앤드홀드 증폭기의 출력 버퍼에 흐르는 전류 중 적어도 하나를 제어할 수 있는 것을 특징으로 하는 다중 입력 신호를 위한 아날로그-디지털 변환 장치.
  7. 제6항에 있어서,
    상기 제어기는,
    상기 샘플앤드홀드 증폭기의 이득이 감소될 경우, 상기 샘플앤드홀드 증폭기의 바이어스 전류 또는 상기 샘플앤드홀드 증폭기의 출력 버퍼에 흐르는 전류 중 적어도 하나를 감소하도록 제어하는 것을 특징으로 하는 다중 입력 신호를 위한 아날로그-디지털 변환 장치.
  8. 제7항에 있어서,
    상기 제어기는,
    상기 샘플앤드홀드 증폭기의 샘플링 속도를 증가시킬 경우, 상기 샘플앤드홀드 증폭기의 바이어스 전류 또는 상기 샘플앤드홀드 증폭기의 출력 버퍼에 흐르는 전류 중 적어도 하나를 증가시키는 것을 특징으로 하는 다중 입력 신호를 위한 아날로그-디지털 변환 장치.
  9. 제1항에 있어서,
    상기 아날로그-디지털 변환 장치는,
    상기 아날로그-디지털 변환기의 동적 영역 설정에 이용될 수 있는 기준전압을 생성하는 기준신호생성기;를 더 포함하되,
    상기 제어기는,
    상기 기준신호생성기의 동작을 제어하는 것을 특징으로 하는 다중 입력 신호를 위한 아날로그-디지털 변환 장치.
  10. 제9항에 있어서,
    상기 제어기는,
    상기 샘플앤드홀드 증폭기의 출력 신호의 스윙폭에 따라 상기 기준전압을 조정하는 것을 특징으로 하는 다중 입력 신호를 위한 아날로그-디지털 변환 장치.
  11. 제10항에 있어서,
    상기 제어기는,
    상기 샘플앤드홀드 증폭기의 출력 신호의 스윙폭이 감소하면 상기 아날로그-디지털 변환기의 동적 영역이 감소하도록 상기 기준전압을 조정하고, 상기 샘플앤드홀드 증폭기의 출력 신호의 스윙폭이 증가하면 상기 아날로그-디지털 변환기의 동적 영역이 증가하도록 상기 기준전압을 조정하는 것을 특징으로 하는 다중 입력 신호를 위한 아날로그-디지털 변환 장치.
KR1020150125255A 2015-09-04 2015-09-04 다중 입력 신호를 위한 아날로그-디지털 변환 장치 KR101706283B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150125255A KR101706283B1 (ko) 2015-09-04 2015-09-04 다중 입력 신호를 위한 아날로그-디지털 변환 장치
US15/217,029 US9628100B2 (en) 2015-09-04 2016-07-22 Analog-to-digital conversion device for multiple input signals and conversion method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150125255A KR101706283B1 (ko) 2015-09-04 2015-09-04 다중 입력 신호를 위한 아날로그-디지털 변환 장치

Publications (1)

Publication Number Publication Date
KR101706283B1 true KR101706283B1 (ko) 2017-02-13

Family

ID=58155978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150125255A KR101706283B1 (ko) 2015-09-04 2015-09-04 다중 입력 신호를 위한 아날로그-디지털 변환 장치

Country Status (2)

Country Link
US (1) US9628100B2 (ko)
KR (1) KR101706283B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004477A (ko) * 1999-06-29 2001-01-15 오희범 열전 반도체 모듈
KR20050012558A (ko) * 2003-07-25 2005-02-02 삼성전자주식회사 증폭기 및 그 증폭방법과 이를 이용한 아날로그 처리회로및 이미지 픽업회로
KR20060058791A (ko) * 2004-11-25 2006-06-01 한국전자통신연구원 멀티플라잉 디지털-아날로그 변환기 및 이를 이용하는다중 경로 파이프 라인 아날로그-디지털 변환기
KR20150096193A (ko) * 2014-02-14 2015-08-24 한국전자통신연구원 다중이득 모드를 지원하는 저잡음 증폭기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699325A (en) * 1969-10-09 1972-10-17 Shell Oil Co Time-shared instantaneous gain-ranging amplifier
JPS60124125A (ja) * 1983-12-08 1985-07-03 Ishida Scales Mfg Co Ltd 多入力信号高速アナログ・デジタル変換回路
KR100286322B1 (ko) 1997-09-11 2001-04-16 김영환 아날로그/디지털변환회로
TWI395411B (zh) * 2010-02-12 2013-05-01 Novatek Microelectronics Corp 多通道類比數位轉換電路與其類比數位轉換方法
US8742963B2 (en) * 2011-09-09 2014-06-03 Agency For Science, Technology And Research Recording circuit and a method of controlling the same
CN103384152B (zh) * 2012-05-03 2016-11-23 联发科技（新加坡）私人有限公司 模数转换器、模数转换方法及集成电路芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004477A (ko) * 1999-06-29 2001-01-15 오희범 열전 반도체 모듈
KR20050012558A (ko) * 2003-07-25 2005-02-02 삼성전자주식회사 증폭기 및 그 증폭방법과 이를 이용한 아날로그 처리회로및 이미지 픽업회로
KR20060058791A (ko) * 2004-11-25 2006-06-01 한국전자통신연구원 멀티플라잉 디지털-아날로그 변환기 및 이를 이용하는다중 경로 파이프 라인 아날로그-디지털 변환기
KR20150096193A (ko) * 2014-02-14 2015-08-24 한국전자통신연구원 다중이득 모드를 지원하는 저잡음 증폭기

Also Published As

Publication number Publication date
US9628100B2 (en) 2017-04-18
US20170070235A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
US20140320330A1 (en) Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof
US7504973B2 (en) Gain-variable analog/digital converter, gain adjustment method for gain-variable analog/digital converter, and system including gain-variable analog/digital converter
KR102221061B1 (ko) 노이즈 제거 기능을 가지는 램프 신호 발생 장치
JP2010251885A (ja) Ａｇｃ回路
CN105743340A (zh) 雪崩光电二极管的偏压产生电路及相关的控制电路
KR20140137886A (ko) 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
KR101706283B1 (ko) 다중 입력 신호를 위한 아날로그-디지털 변환 장치
JP5196208B2 (ja) 音量調整装置
JP2009246752A5 (ko)
CN101789766A (zh) 增益调节装置与方法
TWI446726B (zh) 連續逼近暫存式類比數位轉換器
US10555269B2 (en) Amplifier circuit having controllable output stage
US20100085229A1 (en) Algorithmic analog-to-digital converter
US20150231987A1 (en) Adjustment Module and Battery Management System Thereof
US20160006449A1 (en) Adjustable and buffered reference for adc resolution and accuracy enhancements
AU2015349443A1 (en) DC offset cancellation method and device
JP2009171057A (ja) 増幅回路
JP2006157409A (ja) オーディオ増幅装置
CN106787689B (zh) 一种电荷泵装置及其反馈控制方法
US7724166B2 (en) A/D converter
JP2012209612A (ja) オーディオアンプ装置
CN113993028B (zh) 信号处理电路、方法及骨传导耳机
JP2005260449A (ja) Ａｄ変換器
KR20090071705A (ko) 기준전압 선택회로를 이용한 아날로그-디지털 변환기
KR101097846B1 (ko) 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 4