TWI395411B - 多通道類比數位轉換電路與其類比數位轉換方法 - Google Patents

多通道類比數位轉換電路與其類比數位轉換方法 Download PDF

Info

Publication number
TWI395411B
TWI395411B TW099104755A TW99104755A TWI395411B TW I395411 B TWI395411 B TW I395411B TW 099104755 A TW099104755 A TW 099104755A TW 99104755 A TW99104755 A TW 99104755A TW I395411 B TWI395411 B TW I395411B
Authority
TW
Taiwan
Prior art keywords
group
output
circuit
analog
sampling
Prior art date
Application number
TW099104755A
Other languages
English (en)
Other versions
TW201128958A (en
Inventor
Chun An Tsai
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW099104755A priority Critical patent/TWI395411B/zh
Priority to US13/027,213 priority patent/US8416110B2/en
Publication of TW201128958A publication Critical patent/TW201128958A/zh
Application granted granted Critical
Publication of TWI395411B publication Critical patent/TWI395411B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

多通道類比數位轉換電路與其類比數位轉換方法
本發明是有關於一種多通道類比數位轉換電路(Analog Digital Conversion Circuit)與其類比數位轉換方法，且特別是有關於一種共享類比數位轉換核心(Analog Digital Conversion Core)之多通道類比數位轉換電路與其類比數位轉換方法。
類比數位轉換電路之應用廣泛。類比數位轉換電路可應用於多通道/多重輸入/多重輸出下。然而，以目前現有的類比數位轉換電路而言，如果有N個(N為正整數)通道的話，則需要N個類比數位轉換電路。如此，將導致電路面積增加，使得電路成本提高。
故而，需要一種新的類比數位轉換電路架構，即使應用於多通道/多重輸入/多重輸出下，其電路面積仍不會大幅增加，電路成本亦不會大幅提高。
本發明的一例係有關於一種類比數位轉換電路與其方法，當應用於多通道/多重輸入/多重輸出下，後端的類比數位轉換核心與輸出電路可被多個前端的取樣電路所共享，以減少電路面積與電路成本。
本發明之一例提出一種多通道類比數位轉換電路，包括：複數取樣電路，取樣並暫存複數組類比輸入信號；單一輸出電路，耦接至該些取樣電路，由該些取樣電路所共享；以及單一類比數位轉換核心，耦接至該輸出電路，由該些取樣電路所共享。
本發明之另一例提出一種多通道類比數位轉換電路，包括：複數取樣電路，取樣並暫存複數組類比輸入信號；單一輸出電路，耦接至該些取樣電路，由該些取樣電路所共享；以及單一類比數位轉換核心，耦接至該輸出電路，由該些取樣電路所共享。該些取樣電路依序將所取樣之該些組類比輸入信號送至該輸出電路。該輸出電路將該些組類比輸入信號依序送至該類比數位轉換核心。該類比數位轉換核心依序將該些組類比輸入信號轉換成複數數位輸出信號。
本發明之又一例提出一種類比數位轉換方法，應用於一多通道類比數位轉換電路。該類比數位轉換方法包括：同時取樣並暫存複數組類比輸入信號；依序對所取樣之該些組類比輸入信號進行類比數位轉換，以依序輸出複數數位輸出信號；避免影響尚未被轉換之個別組類比輸入信號；以及使得一共同電壓耦合至已被轉換之個別組類比輸入信號。
為讓本發明之上述內容能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
於根據本發明實施例之類比數位轉換電路架構中，當應用於多通道/多重輸入/多重輸出下，後端的類比數位轉換核心與輸出電路可被多個前端的取樣電路所共享，以減少電路面積與電路成本。
底下，列舉數個實施例，以說明應用於2個通道、3個通道及4個通道下之本發明數個實施例之類比數位轉換電路之架構與其操作原理。
第一實施例：2個通道
第1圖顯示根據本發明第一實施例之類比數位轉換電路之架構圖。第2圖顯示根據本發明第一實施例之類比數位轉換電路之操作波形圖。本發明第一實施例之類比數位轉換電路可應用於2個通道，亦即，本發明第一實施例之類比數位轉換電路可接收2組類比輸入信號，並將之轉換成2組數位輸出信號。在本說明書中，1個通道的意思是指，接收1組類比輸入信號，並將之轉換成1個數位輸出信號。
如第1圖所示，根據本發明第一實施例之類比數位轉換電路100包括：取樣/保持電路110與類比數位轉換核心50。類比數位轉換核心50將類比信號轉換成數位信號。取樣/保持電路110包括多個取樣電路120A與120B、以及輸出電路130。取樣電路之個數基本上對應(相同)於通道個數。
取樣電路120A包括：緩衝電路(BF)121A~121D、多個開關F1、多個開關F2、多個開關F3與多個電容C1。緩衝電路121A與121C分別緩衝類比輸入信號Vinp1與Vinn1。緩衝電路121B與121D皆緩衝共同電壓Vcom。
該些開關F1之第一個耦接於緩衝電路121A與電容C1(上方)之間；亦即，該些開關F1之第一個之導通/關閉決定緩衝於緩衝電路121A內之類比輸入信號Vinp1能否耦合至電容C1(上方)。該些開關F1之第二個耦接於緩衝電路121C與電容C1(下方)之間；亦即，該些開關F1之第二個之導通/關閉決定緩衝於緩衝電路121C內之類比輸入信號Vinn1能否耦合至電容C1(下方)。該些開關F1之第三個耦接於電容C1(上方)與共同電壓Vcom之間；亦即，該些開關F1之第三個之導通/關閉決定共同電壓Vcom能否耦合至電容C1(上方)。該些開關F1之第四個耦接於電容C1(下方)與共同電壓Vcom之間；亦即，該些開關F1之第四個之導通/關閉決定共同電壓Vcom能否耦合至電容C1(下方)。
該些開關F2之第一個耦接於兩個電容C1之間；亦即，該些開關F2之第一個之導通/關閉決定兩個電容C1之間是否會電荷共享。該些開關F2之第二個耦接於電容C1(上方)與輸出電路130之間；亦即，該些開關F2之第二個之導通/關閉決定電容C1(上方)所儲存電荷是否送至輸出電路130。該些開關F2之第三個耦接於電容C1(下方)與輸出電路130之間；亦即，該些開關F2之第三個之導通/關閉決定電容C1(下方)所儲存電荷是否送至輸出電路130。
該些開關F3之第一個耦接於緩衝電路121B與電容C1(上方)之間；亦即，該些開關F3之第一個之導通/關閉決定緩衝於緩衝電路121B內之共同電壓Vcom能否耦合至電容C1(上方)。該些開關F3之第二個耦接於緩衝電路121D與電容C1(下方)之間；亦即，該些開關F3之第二個之導通/關閉決定緩衝於緩衝電路121D內之共同電壓Vcom能否耦合至電容C1(下方)。
取樣電路120B：緩衝電路121E~121H、多個開關F1、多個開關F4、多個開關F5與多個電容C2。由於取樣電路120B之內部元件之耦接關係類似於取樣電路120A之內部元件之耦接關係，故其細節在此省略。
輸出電路130包括：操作放大器(OP)131、多個開關FZ與多個電容CF。多個開關FZ之第一個耦接於共同電壓Vcom與操作放大器之一第一輸入端之間；亦即，該些開關FZ之第一個之導通/關閉決定共同電壓Vcom是否耦接至操作放大器之第一輸入端。多個開關FZ之第二個耦接於共同電壓Vcom與操作放大器之一第二輸入端之間；亦即，該些開關FZ之第二個之導通/關閉決定共同電壓Vcom是否耦接至操作放大器之第二輸入端。多個開關FZ之第三個耦接於操作放大器之兩輸出端之間；亦即，該些開關FZ之第三個之導通/關閉決定操作放大器之兩輸出端電壓(Voutp與Voutn)是否相等。
現請同時參考第1圖與第2圖，以說明本發明第一實施例之操作原理。操作時脈2*CLK會輸入至類比數位轉換電路100內之所有緩衝電路121A~121H、輸出電路130之操作放大器131與類比數位轉換核心50。第2圖中之控制信號SF1、SF2、SF3、SF4、SF5與SFZ分別控制開關F1、F2、F3、F4、F5與FZ。於本實施例中，當控制信號為邏輯高時，開關會導通；反之，當控制信號為邏輯低時，開關會關閉。控制信號可由控制器(未示出)根據操作時脈2*CLK而產生。
在取樣(sample)的時期內(第2圖標示為S)，開關F1為導通，使得緩衝於緩衝電路121A、121C、121E與121G內之2組類比輸入信號分別充電至電容C1與電容C2；此時，開關FZ也是導通，使得操作放大器之兩輸出端電壓(Voutp與Voutn)彼此相等。
在第一資料保持時期內(第2圖標示為H1)，開關F1與FZ皆為不導通，但開關F2為導通，使得儲存於電容C1內之資料(亦即第1組類比輸入信號Vinp1與Vinn1)經由電容CF而輸出至操作放大器131之兩輸出端，以送往後端的類比數位轉換核心50，而且，此時類比數位轉換核心50後端之開關會切換以送出第1通道的數位輸出信號DOUT1。另外，此時，開關F5須為導通，使得儲存於電容C2內之資料(亦即第2組類比輸入信號Vinp2與Vinn2)不會受影響。也就是說，於第一資料保持時期後，類比數位轉換電路會將第1組類比輸入信號Vinp1與Vinn1轉換成數位輸出信號DOUT1。
在第二資料保持時期內(第2圖標示為H2)，開關F1與FZ皆為不導通，但開關F4為導通，使得儲存於電容C2內之資料(亦即第2組類比輸入信號Vinp2與Vinn2)經由電容CF而輸出至操作放大器131之兩輸出端，以送往後端的類比數位轉換核心50；而且，此時類比數位轉換核心50後端之開關會切換以送出第2通道的數位輸出信號DOUT2。另外，此時，開關F3須為導通，使得共同電壓Vcom能耦合至電容C1內。也就是說，於第二資料保持時期後，類比數位轉換電路會將第2組類比輸入信號Vinp2與Vinn2轉換成數位輸出信號DOUT2。
重複上述操作(S~H2)，以將類比輸入信號依序送往類比數位轉換核心50，轉換成數位輸出信號後，依序輸出。
第二實施例：3個通道
第3圖顯示根據本發明第二實施例之類比數位轉換電路之架構圖。第4圖顯示根據本發明第二實施例之類比數位轉換電路之操作波形圖。本發明第二實施例之類比數位轉換電路可應用於3個通道，亦即，本發明第二實施例之類比數位轉換電路可接收3組類比輸入信號，並將之轉換成3組數位輸出信號。
如第3圖所示，根據本發明第二實施例之類比數位轉換電路300包括：取樣/保持電路310與類比數位轉換核心50。取樣/保持電路310包括多個取樣電路320A、320B與320C、以及輸出電路130。
取樣電路320A包括：緩衝電路321A~321D、多個開關F1、多個開關F2、多個開關F3與多個電容C1。取樣電路320B包括：緩衝電路321E~321H、多個開關F1、多個開關F4、多個開關F5與多個電容C2。取樣電路320C包括：緩衝電路321I~321L、多個開關F1、多個開關F6、多個開關F7與多個電容C3。於第二實施例中，取樣電路320A~320C之架構相同或相似於第一實施例中之取樣電路120A與120B，故其細節在此省略。
現請同時參考第3圖與第4圖，以說明本發明第二實施例之操作原理。操作時脈3*CLK會輸入至類比數位轉換電路300內之所有緩衝電路321A~321L、輸出電路130之操作放大器131與類比數位轉換核心50。第4圖中之控制信號SF1、SF2、SF3、SF4、SF5、SF6、SF7與SFZ分別控制開關F1、F2、F3、F4、F5、F6、F7與FZ。
在取樣(sample)的時期內(第4圖標示為S)，開關F1為導通，使得緩衝於緩衝電路321A、321C、321E、321G、321I與321K內之3組類比輸入信號分別充電至電容C1、電容C2與電容C3；此時，開關FZ也是導通，使得操作放大器之兩輸出端電壓(Voutp與Voutn)彼此相等。
在第一資料保持時期內(第4圖標示為H1)，開關F1與FZ皆為不導通，但開關F2為導通，使得儲存於電容C1內之資料(亦即第1組類比輸入信號Vinp1與Vinn1)經由電容CF而輸出至操作放大器131之兩輸出端，以送往後端的類比數位轉換核心50；而且，此時類比數位轉換核心50後端之開關會切換以送出第1通道的數位輸出信號DOUT1。另外，此時，開關F5與F7須為導通，使得儲存於電容C2與電容C3內之資料(亦即第2組類比輸入信號Vinp2與Vinn2，以及第3組類比輸入信號Vinp3與Vinn3)不會受影響。也就是說，於第一資料保持時期後，類比數位轉換電路會將第1組類比輸入信號Vinp1與Vinn1轉換成數位輸出信號DOUT1。
在第二資料保持時期內(第4圖標示為H2)，開關F1與FZ皆為不導通，但開關F4為導通，使得儲存於電容C2內之資料(亦即第2組類比輸入信號Vinp2與Vinn2)經由電容CF而輸出至操作放大器131之兩輸出端，以送往後端的類比數位轉換核心50；而且，此時類比數位轉換核心50後端之開關會切換以送出第2通道的數位輸出信號DOUT2。另外，此時，開關F3須為導通，使得共同電壓Vcom能耦合至電容C1內；而且，開關F7須為導通，使得儲存於電容C3內之資料(亦即第3組類比輸入信號Vinp3與Vinn3)不會受影響。也就是說，於第二資料保持時期後，類比數位轉換電路會將第2組類比輸入信號Vinp2與Vinn2轉換成數位輸出信號DOUT2。
在第三資料保持時期內(第4圖標示為H3)，開關F1與FZ皆為不導通，但開關F6為導通，使得儲存於電容C3內之資料(亦即第3組類比輸入信號Vinp3與Vinn3)經由電容CF而輸出至操作放大器131之兩輸出端，以送往後端的類比數位轉換核心50；而且，此時類比數位轉換核心50後端之開關會切換以送出第3通道的數位輸出信號DOUT3。另外，此時，開關F3與F5須為導通，使得共同電壓Vcom能耦合至電容C1與電容C2內。也就是說，於第三資料保持時期後，類比數位轉換電路會將第3組類比輸入信號Vinp3與Vinn3轉換成數位輸出信號DOUT3。
重複上述操作(S~H3)，以將類比輸入信號依序送往類比數位轉換核心50，轉換成數位輸出信號後，依序輸出。
第三實施例：4個通道
第5圖顯示根據本發明第三實施例之類比數位轉換電路之架構圖。第6圖顯示根據本發明第三實施例之類比數位轉換電路之操作波形圖。本發明第三實施例之類比數位轉換電路可應用於4個通道，亦即，本發明第二實施例之類比數位轉換電路可接收4組類比輸入信號，並將之轉換成4組數位輸出信號。
如第5圖所示，根據本發明第三實施例之類比數位轉換電路500包括：取樣/保持電路510與類比數位轉換核心50。取樣/保持電路510包括多個取樣電路520A、520B、520C與520D、以及輸出電路130。
取樣電路520A包括：緩衝電路521A~521D、多個開關F1、多個開關F2、多個開關F3與多個電容C1。取樣電路520B包括：緩衝電路521E~521H、多個開關F1、多個開關F4、多個開關F5與多個電容C2。取樣電路520C包括：緩衝電路521I~521L、多個開關F1、多個開關F6、多個開關F7與多個電容C3。取樣電路520D包括：緩衝電路521M~521P、多個開關F1、多個開關F8、多個開關F9與多個電容C4。於第三實施例中，取樣電路520A~520D之架構相同或相似於第一實施例中之取樣電路120A~120B，故其細節在此省略。
現請同時參考第5圖與第6圖，以說明本發明第三實施例之操作原理。操作時脈4*CLK會輸入至類比數位轉換電路500內之所有緩衝電路521A~521P、輸出電路130之操作放大器131與類比數位轉換核心50。第6圖中之控制信號SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF8、SF9與SFZ分別控制開關F1、F2、F3、F4、F5、F6、F7、F8、F9與FZ。
在取樣的時期內(第6圖標示為S)，開關F1為導通，使得緩衝於緩衝電路521A、521C、521E、521G、521I、521K、521M與521O內之4組類比輸入信號分別充電至電容C1、電容C2、電容C3與電容C4；此時，開關FZ也是導通，使得操作放大器之兩輸出端電壓(Voutp與Voutn)彼此相等。
在第一資料保持時期內(第6圖標示為H1)，開關F1與FZ皆為不導通，但開關F2為導通，使得儲存於電容C1內之資料(亦即第1組類比輸入信號Vinp1與Vinn1)經由電容CF而輸出至操作放大器131之兩輸出端，以送往後端的類比數位轉換核心50；而且，此時類比數位轉換核心50後端之開關會切換以送出第1通道的數位輸出信號DOUT1。另外，此時，開關F5、F7與F9須為導通，使得儲存於電容C2、電容C3與電容C4內之資料(亦即第2組類比輸入信號Vinp2與Vinn2、第3組類比輸入信號Vinp3與Vinn3，以及第4組類比輸入信號Vinp4與Vinn4)不會受影響。也就是說，於第一資料保持時期後，類比數位轉換電路會將第1組類比輸入信號Vinp1與Vinn1轉換成數位輸出信號DOUT1。
在第二資料保持時期內(第6圖標示為H2)，開關F1與FZ皆為不導通，但開關F4為導通，使得儲存於電容C2內之資料(亦即第2組類比輸入信號Vinp2與Vinn2)經由電容CF而輸出至操作放大器131之兩輸出端，以送往後端的類比數位轉換核心50；而且，此時類比數位轉換核心50後端之開關會切換以送出第2通道的數位輸出信號DOUT2。另外，此時，開關F3須為導通，使得共同電壓Vcom能耦合至電容C1內；而且，開關F7與F9須為導通，使得儲存於電容C3與電容C4內之資料(亦即第3組類比輸入信號Vinp3與Vinn3，以及第4組類比輸入信號Vinp4與Vinn4)不會受影響。也就是說，於第二資料保持時期後，類比數位轉換電路會將第2組類比輸入信號Vinp2與Vinn2轉換成數位輸出信號DOUT2。
在第三資料保持時期內(第6圖標示為H3)，開關F1與FZ皆為不導通，但開關F6為導通，使得儲存於電容C3內之資料(亦即第3組類比輸入信號Vinp3與Vinn3)經由電容CF而輸出至操作放大器131之兩輸出端，以送往後端的類比數位轉換核心50；而且，此時類比數位轉換核心50後端之開關會切換以送出第3通道的數位輸出信號DOUT3。另外，此時，開關F3與F5須為導通，使得共同電壓Vcom能耦合至電容C1與電容C2內；而且，開關F9須為導通，使得儲存於電容C4內之資料(亦即第4組類比輸入信號Vinp4與Vinn4)不會受影響。也就是說，於第三資料保持時期後，類比數位轉換電路會將第3組類比輸入信號Vinp3與Vinn3轉換成數位輸出信號DOUT3。
在第四資料保持時期內(第6圖標示為H4)，開關F1與FZ皆為不導通，但開關F8為導通，使得儲存於電容C4內之資料(亦即第4組類比輸入信號Vinp4與Vinn4)經由電容CF而輸出至操作放大器131之兩輸出端，以送往後端的類比數位轉換核心50；而且，此時類比數位轉換核心50後端之開關會切換以送出第4通道的數位輸出信號DOUT4。另外，此時，開關F3、F5與F7須為導通，使得共同電壓Vcom能耦合至電容C1、電容C2與電容C3。也就是說，於第四資料保持時期後，類比數位轉換電路會將第4組類比輸入信號Vinp4與Vinn4轉換成數位輸出信號DOUT4。
重複上述操作(S~H4)，以將類比輸入信號依序送往類比數位轉換核心50，轉換成數位輸出信號後，依序輸出。
習知此技者根據以上說明當可知本發明更可應用於更多通道的其他可能實施例，此皆在本發明精神範圍內。比如，當操作時脈的速度愈快時，根據本發明上述或其他實施例之類比數位轉換電路可應用於更多通道。
故而，於本發明實施例中，當應用於多通道時，由於後端的輸出電路與類比數位轉換核心能被共享，故而，本發明實施例之電路面積較小，使得電路成本節省，產品更具競爭力。比如，當應用於N通道時，根據本發明上述或其他實施例之類比數位轉換電路之電路面積可能只有習知類比數位轉換電路的電路面積的1/N。
而且，只要操作時脈N*CLK的速度夠快，根據本發明上述或其他實施例之類比數位轉換電路可具有高解析度，低邊際效應(side effect)。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300、500．．．類比數位轉換電路
110、310、510．．．取樣/保持電路
50．．．類比數位轉換核心
120A、120B、320A、320B、320C、520A、520B、520C、520D．．．取樣電路
130．．．輸出電路
121A~121D、321A~321L、521A~521P．．．緩衝電路
F1~F9、FZ．．．開關
C1~C4、CF．．．電容
131．．．操作放大器
第1圖顯示根據本發明第一實施例之類比數位轉換電路之架構圖。
第2圖顯示根據本發明第一實施例之類比數位轉換電路之操作波形圖。
第3圖顯示根據本發明第二實施例之類比數位轉換電路之架構圖。
第4圖顯示根據本發明第二實施例之類比數位轉換電路之操作波形圖。
第5圖顯示根據本發明第三實施例之類比數位轉換電路之架構圖。
第6圖顯示根據本發明第三實施例之類比數位轉換電路之操作波形圖。
100．．．類比數位轉換電路
110．．．取樣/保持電路
50．．．類比數位轉換核心
120A、120B．．．取樣電路
130．．．輸出電路
121A~121D．．．緩衝電路
F1~F5、FZ．．．開關
C1~C2、CF．．．電容
131．．．操作放大器

Claims (9)

  1. 一種多通道類比數位轉換電路，包括：複數取樣電路，取樣並暫存複數組類比輸入信號；單一輸出電路，耦接至該些取樣電路，由該些取樣電路所共享；以及單一類比數位轉換核心，耦接至該輸出電路，由該些取樣電路所共享；其中，該些取樣電路至少包括一第一取樣電路與一第二取樣電路，該第一取樣電路包括複數第一緩衝電路組、一第一開關組與一第一電容組，該第一取樣電路取樣並暫存一第一組類比輸入信號；以及該第二取樣電路包括複數第二緩衝電路組、一第二開關組與一第二電容組，該第二取樣電路取樣並暫存一第二組類比輸入信號；以及該輸出電路包括一操作放大器、一輸出開關組與一輸出電容組。
  2. 如申請專利範圍第1項所述之類比數位轉換電路，其中，於一取樣時期內，依據該第一開關組與該第二開關組之一導通/關閉情況，將緩衝於該第一與該第二緩衝電路組內之該第一組與該第二組類比輸入信號分別儲存至該第一與該第二電容組；以及依據該輸出電路之該輸出開關組之一導通/關閉 情況，使得該操作放大器之兩輸出端之兩輸出電壓相等；在一第一資料保持時期內，將儲存於該第一電容組內之該第一組類比輸入信號經由該輸出電容組而輸出至該操作放大器之該兩輸出端，以送往該類比數位轉換核心；以及控制該第二開關組之該導通/關閉情況，使得儲存於該第二電容組內之該第二組類比輸入信號不受影響；以及在一第二資料保持時期內，將儲存於該第二電容組內之該第二組類比輸入信號經由該輸出電容組而輸出至該操作放大器之該兩輸出端，以送往該類比數位轉換核心；以及控制該第一開關組之該導通/關閉情況，使得一共同電壓耦合至該第一電容組。
  3. 如申請專利範圍第1項所述之類比數位轉換電路，其中，該些取樣電路更包括一第三取樣電路該第三取樣電路包括複數第三緩衝電路組、一第三開關組與一第三電容組，該第三取樣電路取樣並暫存一第三組類比輸入信號。
  4. 如申請專利範圍第3項所述之類比數位轉換電路，其中，於一取樣時期內，依據該第一、該第二與該第三開關組之一導通/關閉情況，將緩衝於該第一緩衝電路組、該第二緩衝電路組與該第三緩衝電路組內之該第一組、該第二組與該第三 組類比輸入信號分別儲存至該第一、該第二與該第三電容組；以及依據該輸出電路之該輸出開關組之一導通/關閉情況，使得該操作放大器之兩輸出端之兩輸出電壓相等；在一第一資料保持時期內，將儲存於該第一電容組內之該第一組類比輸入信號經由該輸出電容組而輸出至該操作放大器之該兩輸出端，以送往該類比數位轉換核心；控制該第二與該第三開關組之該導通/關閉情況，使得儲存於該第二與該第三電容組內之該第二與該第三組類比輸入信號不受影響；以及在一第二資料保持時期內，將儲存於該第二電容組內之該第二組類比輸入信號經由該輸出電容組而輸出至該操作放大器之該兩輸出端，以送往該類比數位轉換核心；控制該第三開關組之該導通/關閉情況，使得儲存於該第三電容組內之該第三組類比輸入信號不受影響；以及控制該第一開關組之該導通/關閉情況，使得一共同電壓耦合至該第一電容組；以及在一第三資料保持時期內，將儲存於該第三電容組內之該第三組類比輸入信號經由該輸出電容組而輸出至該操作放大器之該兩輸出端，以送往該類比數位轉換核心；以及控制該第一與該第二開關組之該導通/關閉情 況，使得該共同電壓耦合至該第一與該第二電容組。
  5. 如申請專利範圍第3項所述之類比數位轉換電路，其中，該些取樣電路更包括一第四取樣電路該第四取樣電路包括複數第四緩衝電路組、一第四開關組與一第四電容組，該第四取樣電路取樣並暫存一第四組類比輸入信號。
  6. 如申請專利範圍第5項所述之類比數位轉換電路，其中，於一取樣時期內，依據該第一、該第二、該第三與該第四開關組之一導通/關閉情況，將緩衝於該第一、該第二、該第三與該第四緩衝電路組內之該第一組、該第二組、該第三組與該第四組類比輸入信號分別儲存至該第一、該第二、該第三與該第四電容組；以及依據該輸出電路之該輸出開關組之一導通/關閉情況，使得該操作放大器之兩輸出端之兩輸出電壓相等；在一第一資料保持時期內，將儲存於該第一電容組內之該第一組類比輸入信號經由該輸出電容組而輸出至該操作放大器之該兩輸出端，以送往該類比數位轉換核心；控制該第二、該第三與該第四開關組之該導通/關閉情況，使得儲存於該第二、該第三與該第四電容組內之該第二組、該第三組與該第四組類比輸入信號不受影響；以及在一第二資料保持時期內， 將儲存於該第二電容組內之該第二組類比輸入信號經由該輸出電容組而輸出至該操作放大器之該兩輸出端，以送往該類比數位轉換核心；控制該第三與該第四開關組之該導通/關閉情況，使得儲存於該第三與該第四電容組內之該第三組與該第四組類比輸入信號不受影響；以及控制該第一開關組之該導通/關閉情況，使得一共同電壓耦合至該第一電容組；以及在一第三資料保持時期內，將儲存於該第三電容組內之該第三組類比輸入信號經由該輸出電容組而輸出至該操作放大器之該兩輸出端，以送往該類比數位轉換核心；控制該第四開關組之該導通/關閉情況，使得儲存於該第四電容組內之該第四組類比輸入信號不受影響；以及控制該第一與該第二開關組之該導通/關閉情況，使得該共同電壓耦合至該第一與該第二電容組；以及在一第四資料保持時期內，將儲存於該第四電容組內之該第四組類比輸入信號經由該輸出電容組而輸出至該操作放大器之該兩輸出端，以送往該類比數位轉換核心；以及控制該第一、該第二與該第三開關組之該導通/關閉情況，使得該共同電壓耦合至該第一、該第二與該第三電容組。
  7. 一種多通道類比數位轉換電路，包括： 複數取樣電路，取樣並暫存複數組類比輸入信號；單一輸出電路，耦接至該些取樣電路，由該些取樣電路所共享；以及單一類比數位轉換核心，耦接至該輸出電路，由該些取樣電路所共享，其中，該些取樣電路依序將所取樣之該些組類比輸入信號送至該輸出電路，該輸出電路將該些組類比輸入信號依序送至該類比數位轉換核心，該類比數位轉換核心依序將該些組類比輸入信號轉換成複數數位輸出信號；其中，該些取樣電路至少包括一第一取樣電路與一第二取樣電路，該第一取樣電路包括複數第一緩衝電路組、一第一開關組與一第一電容組，該第一取樣電路取樣並暫存一第一組類比輸入信號；以及該第二取樣電路包括複數第二緩衝電路組、一第二開關組與一第二電容組，該第二取樣電路取樣並暫存一第二組類比輸入信號；以及該輸出電路包括一操作放大器、一輸出開關組與一輸出電容組。
  8. 如申請專利範圍第7項所述之類比數位轉換電路，其中，於一取樣時期內，該些取樣電路同時取樣並暫存該些組類比輸入信號；以及於一資料保持時期內，該些取樣電路依序將所取樣之該些組類比輸入 信號送至該輸出電路；避免影響暫存於個別取樣電路內之尚未被送出之個別組類比輸入信號；以及使得一共同電壓耦合至已送出個別組類比輸入信號之個別取樣電路。
  9. 一種類比數位轉換方法，應用於一多通道類比數位轉換電路，該類比數位轉換方法包括：以複數取樣電路同時取樣並暫存複數組類比輸入信號；依序對所取樣之該些組類比輸入信號進行類比數位轉換，以依序輸出複數數位輸出信號；避免影響尚未被轉換之個別組類比輸入信號；以及使得一共同電壓耦合至已被轉換之個別組類比輸入信號；其中，該些取樣電路至少包括一第一取樣電路與一第二取樣電路，該第一取樣電路包括複數第一緩衝電路組、一第一開關組與一第一電容組，該第一取樣電路取樣並暫存一第一組類比輸入信號；以及該第二取樣電路包括複數第二緩衝電路組、一第二開關組與一第二電容組，該第二取樣電路取樣並暫存一第二組類比輸入信號。
TW099104755A 2010-02-12 2010-02-12 多通道類比數位轉換電路與其類比數位轉換方法 TWI395411B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099104755A TWI395411B (zh) 2010-02-12 2010-02-12 多通道類比數位轉換電路與其類比數位轉換方法
US13/027,213 US8416110B2 (en) 2010-02-12 2011-02-14 Multi-channel analog digital conversion circuit and analog digital conversion method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099104755A TWI395411B (zh) 2010-02-12 2010-02-12 多通道類比數位轉換電路與其類比數位轉換方法

Publications (2)

Publication Number Publication Date
TW201128958A TW201128958A (en) 2011-08-16
TWI395411B true TWI395411B (zh) 2013-05-01

Family

ID=44369281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099104755A TWI395411B (zh) 2010-02-12 2010-02-12 多通道類比數位轉換電路與其類比數位轉換方法

Country Status (2)

Country Link
US (1) US8416110B2 (zh)
TW (1) TWI395411B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9172387B2 (en) 2013-09-09 2015-10-27 Microchip Technology Incorporated Sampling input stage with multiple channels
US9509325B1 (en) * 2015-05-07 2016-11-29 Texas Instruments Incorporated Diagnostic monitoring for analog-to-digital converters
KR101706283B1 (ko) * 2015-09-04 2017-02-13 주식회사 씨자인 다중 입력 신호를 위한 아날로그-디지털 변환 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400283B1 (en) * 2006-12-19 2008-07-15 Actel Corporation Mixed signal system-on-a-chip integrated simultaneous multiple sample/hold circuits and embedded analog comparators
TW200935761A (en) * 2008-02-06 2009-08-16 O2Micro Inc Analog to digital converter and signals converting method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124125A (ja) * 1983-12-08 1985-07-03 Ishida Scales Mfg Co Ltd 多入力信号高速アナログ・デジタル変換回路
CN1015494B (zh) 1989-07-27 1992-02-12 浙江大学 多通道高速数据采集装置
US6094153A (en) * 1998-02-25 2000-07-25 Intel Corporation Analog-to-digital converter circuit
US6597299B1 (en) * 2001-04-30 2003-07-22 Engim, Inc. Compensation techniques for electronic circuits
US7307572B2 (en) * 2005-06-15 2007-12-11 Freescale Semiconductor, Inc. Programmable dual input switched-capacitor gain stage
JP4302672B2 (ja) * 2005-07-14 2009-07-29 シャープ株式会社 Ａｄ変換器
US7649559B2 (en) 2006-08-30 2010-01-19 Aptina Imaging Corporation Amplifier offset cancellation devices, systems, and methods
US7411533B2 (en) * 2006-10-05 2008-08-12 Intel Corporation ADC for simultaneous multiple analog inputs
US7705756B2 (en) * 2006-11-03 2010-04-27 Slicex, Inc. Multi-channel analog-to-digital converter
US7683677B2 (en) 2007-08-06 2010-03-23 Mediatek Inc. Sample-and-hold amplification circuits
TW200935751A (en) 2008-02-04 2009-08-16 Mediatek Inc Sample-and-hold amplifiers
JP2010109602A (ja) * 2008-10-29 2010-05-13 Toshiba Corp Ａ／ｄ変換器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400283B1 (en) * 2006-12-19 2008-07-15 Actel Corporation Mixed signal system-on-a-chip integrated simultaneous multiple sample/hold circuits and embedded analog comparators
TW200935761A (en) * 2008-02-06 2009-08-16 O2Micro Inc Analog to digital converter and signals converting method thereof

Also Published As

Publication number Publication date
US20110199245A1 (en) 2011-08-18
TW201128958A (en) 2011-08-16
US8416110B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
CN108242927B (zh) 模数转换器
US9479190B2 (en) Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
CN105281773B (zh) 用于多信道取样sar adc的系统及方法
US8836567B2 (en) Integration and analog to digital conversion circuit with common capacitors and operating method thereof
KR102456587B1 (ko) 래치 회로, 그 래치 기반의 이중 데이터 레이트 링 카운터, 하이브리드 카운팅 장치, 아날로그-디지털 변환 장치, 및 씨모스 이미지 센서
CN101783684B (zh) 管线式模数转换器
CN107040260B (zh) 异步逐次逼近型模数转换电路
KR101680080B1 (ko) 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 sar adc
US20130135129A1 (en) Sensor Circuit for Concurrent Integration of Multiple Differential Signals and Operating Method Thereof
US20120081244A1 (en) Method and apparatus for analog to digital conversion
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
TWI395411B (zh) 多通道類比數位轉換電路與其類比數位轉換方法
KR101746064B1 (ko) 축차 근사형 ad 변환기
US20110148500A1 (en) Sample hold circuit and method thereof for eliminating offset voltage of analog signal
CN104135289B (zh) 校准列级多参考电压单斜adc的方法及装置
US10715757B2 (en) A/D converter
US9509925B2 (en) Device and method of transferring sensed data in image sensor
CN117375617A (zh) 一种用于cmos图像传感器的两步式列级模数转换器
US9357151B1 (en) Shared counter circuit with low-voltage signal output for a column-parallel single slope ADC
JP2005210182A (ja) アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ
CN102170291B (zh) 多通道模拟数字转换电路与其模拟数字转换方法
WO2018047457A1 (ja) アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法
CN101093997A (zh) Ad/da变换兼用装置
JPWO2018194115A1 (ja) 信号処理回路、それを用いた分散メモリ、ｒｏｍおよびｄａｃ
KR102089872B1 (ko) 커패시터가 직렬로 연결된 d/a 변환기를 사용한 축차 근사 a/d변환기