CN117375617A - 一种用于cmos图像传感器的两步式列级模数转换器 - Google Patents

Abstract

本发明涉及模数转换器技术领域，更具体的，涉及一种用于CMOS图像传感器的两步式列级模数转换器。本发明的两步式列级模数转换器包括：公共开关模块、斜坡发生器、N个相同结构的列级电路单元。本发明将快闪ADC和单斜ADC进行电路结构和功能上的融合，一方面基于快闪ADC功能状态对信号电压Vsig进行粗量化并存储在存储电容中、将高2位数字码转换结果存入锁存器，另一方面，基于单斜ADC功能状态对信号电压Vsig进行细量化得到低10位数字码并存入静态存储器，从而完成对12bit的整个转换。本发明的转换器可以缩短量化时间，并提高转换速度，解决了现有传统单斜ADC转换速度低、量化时间长、转换周期长的问题。

Description

一种用于CMOS图像传感器的两步式列级模数转换器

技术领域

本发明涉及模数转换器技术领域，更具体的，涉及一种用于CMOS图像传感器的两步式列级模数转换器。

背景技术

CMOS图像传感器是一种利用CMOS工艺制造的图像传感器，它可以将光学图像转换成电信号，从而实现对图像的数字化采集。CMOS图像传感器中最重要的模块之一是模数转换器(ADC)，它负责将传感器中的模拟信号转换成数字信号，以便后续的数字信号处理和图像生成。ADC的性能直接影响着图像传感器的动态范围、信噪比、分辨率和数据传输速度等关键指标，因此，研究高速、低功耗、小面积的ADC对于提高CMOS图像传感器的性能具有重要意义。

在图像传感器的读出电路中，通常采用以下三种架构的ADC：像素级ADC、芯片级ADC和列级ADC。其中，像素级ADC是将每个像素的模拟信号直接转换成数字信号，这种架构的优点是可以直接获取每个像素的数字信号，但是它的面积和功耗较大。芯片级ADC是将整个像素阵列的模拟信号转换成数字信号，这种架构的优点是均匀一致性很好，但是它对ADC的速度要求比较高。列级ADC则是将一列像素的模拟信号转换成数字信号，这种架构的优点是转换速度快、面积和功耗较小，但是需要额外的电路来实现对每列像素的数字信号进行串并转换。

因此，对于大型像素阵列，采用列级ADC可以实现更高的转换速度和更低的功耗和面积。而在各种列级ADC中，单斜ADC由于面积小和结构简单等优点应用的最广泛，但传统单斜ADC存在转换速度低的缺点，对于Nbit的模数转换需要2^N个周期，量化时间和转换周期都偏长。

随着像素数目的不断增加，对ADC的转换速度的要求也在不断增加。因此，提高单斜ADC转换速度的研究已经成为了当前CMOS图像传感器的一个研究热点。

发明内容

基于此，有必要针对传统单斜ADC存在转换速度低、量化时间长、转换周期长的问题，提供了一种用于CMOS图像传感器的两步式列级模数转换器。

本发明采用以下技术方案实现：

本发明公开了一种用于CMOS图像传感器的两步式列级模数转换器，包括：公共开关模块、斜坡发生器、N个相同结构的列级电路单元。

斜坡发生器用于提供两个连续的、向上的斜坡信号Vramp；其中，两个斜坡信号Vramp包括一个小斜坡Vramp1和一个大斜坡Vramp2，起点电压值均为VL。

N个相同结构的列级电路单元用于对若干路像素信号进行处理；其中，每路像素信号均为12bit。第n个列级电路单元用于处理3路像素信号；3路像素信号包括第3n+1路像素信号、第3n+2路像素信号、第3n+3路像素信号；n∈[1,N]。

第n个列级电路单元包括：PGA模块、采样保持模块、存储电容模块、内置开关模块、电阻阵列模块、比较器模块、转码模块、计数器模块、静态存储器模块、锁存器模块。

其中，内置开关模块与公共开关模块配合使用，用于对第n个列级电路单元进行复位、量化复位电压Vrst、快闪ADC粗量化信号电压Vsig、单斜ADC细量化信号电压Vsig的功能状态依次切换。

PGA模块用于对输入的3路像素信号进行放大，并进行第一级相关双采样得到复位电压Vrst和信号电压Vsig。

采样保持模块用于采样并存储复位电压Vrst和信号电压Vsig。

存储电容模块用于在复位时依据参考电压VL’和参考电压VL形成电压差ΔV、在快闪ADC粗量化信号电压Vsig时存储信号电压Vsig经过快闪ADC粗量化后得到的粗量化电压Vsig’；其中，VL’＝VL+ΔV，ΔV＞0。

比较器模块用于根据不同功能状态下其输入端电压的不同输出对应的信号；其中，在量化复位电压Vrst时，比较器模块依据电压差ΔV、小斜坡Vramp1、复位电压Vrst输出电平信号；在快闪ADC粗量化信号电压Vsig时，比较器模块依据信号电压Vsig输出温度计码；在单斜ADC细量化信号电压Vsig时，比较器模块依据大斜坡Vramp2、信号电压Vsig、粗量化电压Vsig’输出电平信号。

电阻阵列模块位于存储电容模块、比较器模块之间，用于对参考电压VH、参考电压VL进行分压。

转码模块包括解码子模块、编码子模块，解码子模块用于将比较器模块输出的温度计码转换成4位二进制码；编码子模块用于将4位二进制码转换成高2位数字码。

锁存器模块用于存储高2位数字码。

计数器模块用于依据比较器模块输出的电平信号进行计数。

静态存储器模块用于在单斜ADC细量化信号电压Vsig时将计数器模块中的计数作为低10位数字码进行存储。

该种用于CMOS图像传感器的两步式列级模数转换器实现根据本公开的实施例的方法或过程。

与现有技术相比，本发明具备如下有益效果：

本发明将快闪ADC和单斜ADC进行电路结构和功能上的融合，一方面基于快闪ADC功能状态对信号电压Vsig进行粗量化并存储在存储电容中、将高2位数字码转换结果存入锁存器，另一方面，基于单斜ADC功能状态对信号电压Vsig进行细量化得到低10位数字码并存入静态存储器，从而完成对12bit的整个转换。相比于传统单斜ADC需要对信号电压Vsig进行12bit量化，本发明的转换器可以缩短量化时间，并提高转换速度。

附图说明

图1为本发明实施例1中用于CMOS图像传感器的两步式列级模数转换器的简要结构图；

图2为图1中模数转换器的具体电路图；

图3为图2中第n个列级电路单元与公共开关模块、斜坡发生器的连接图；

图4为图3左部区域的放大图；

图5为图3右部区域的放大图；

图6为图3的第n个列级电路单元进行模数转换时的时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，当组件被称为“安装于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“设置于”另一个组件，它可以是直接设置在另一个组件上或者可能同时存在居中组件。当一个组件被认为是“固定于”另一个组件，它可以是直接固定在另一个组件上或者可能同时存在居中组件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“或/及”包括一个或多个相关的所列项目的任意的和所有的组合。

实施例1

请参阅图1，展示了本实施例1提供的用于CMOS图像传感器的两步式列级模数转换器，其包括：公共开关模块、斜坡发生器、N个相同结构的列级电路单元。

N个相同结构的列级电路单元用于对若干路像素信号进行处理；其中，每路像素信号均为12bit。而公共开关模块和斜坡发生器则作为N个列级电路单元的公用部件。其中，公共开关模块与列级电路单元中的内置开关模块配合使用。斜坡发生器则用于提供两个连续的、向上的斜坡信号Vramp；其中，两个斜坡信号Vramp包括一个小斜坡Vramp1和一个大斜坡Vramp2，起点电压值均为VL。

取N个列级电路单元中的第n个为例：第n个列级电路单元用于处理3路像素信号；3路像素信号包括第3n+1路像素信号、第3n+2路像素信号、第3n+3路像素信号；n∈[1,N]。也就是说，N个列级电路单元中可以处理3N+3路像素信号。

对于第n个列级电路单元，按照功能划分成10个模块，包括：内置开关模块、PGA模块、采样保持模块、存储电容模块、电阻阵列模块、比较器模块、转码模块、计数器模块、静态存储器模块、锁存器模块。

下面对各个模块进行功能说明：

1，内置开关模块与公共开关模块配合使用，用于对第n个列级电路单元进行4种功能状态的依次切换。4种功能状态分别为复位、量化复位电压Vrst、快闪ADC粗量化信号电压Vsig、单斜ADC细量化信号电压Vsig。

2，PGA模块用于对输入的3路像素信号进行放大，并进行第一级相关双采样得到复位电压Vrst和信号电压Vsig。

3，采样保持模块用于采样并存储复位电压Vrst和信号电压Vsig。

4，存储电容模块用于：①在复位时依据参考电压VL’和参考电压VL形成电压差ΔV；②在快闪ADC粗量化信号电压Vsig时存储信号电压Vsig经过快闪ADC粗量化后得到的粗量化电压Vsig’。其中，VL’＝VL+ΔV，ΔV＞0。

5，比较器模块用于根据不同功能状态下其输入端电压的不同输出对应的信号。

具体的：

①在量化复位电压Vrst时，比较器模块依据电压差ΔV、小斜坡Vramp1、复位电压Vrst输出电平信号；

②在快闪ADC粗量化信号电压Vsig时，比较器模块依据信号电压Vsig输出温度计码；

③在单斜ADC细量化信号电压Vsig时，比较器模块依据大斜坡Vramp2、信号电压Vsig、粗量化电压Vsig’输出电平信号。

6，电阻阵列模块位于存储电容模块、比较器模块之间，用于对参考电压VH、参考电压VL进行分压。

7，转码模块包括解码子模块、编码子模块。解码子模块用于将比较器模块输出的温度计码转换成4位二进制码；编码子模块用于将4位二进制码转换成高2位数字码。

8，锁存器模块用于存储高2位数字码。

9，计数器模块用于依据比较器模块输出的电平信号进行计数。

10，静态存储器模块用于在单斜ADC细量化信号电压Vsig时将计数器模块中的计数作为低10位数字码进行存储。

参看图2，展示了图1的用于CMOS图像传感器的两步式列级模数转换器的具体电路图。

下面对各模块的具体连接关系进行说明：

1，公共开关模块包括开关SS7、S8。SS7的第一端连接斜坡发生器的输出端、第二端连接S8的第一端。SS8的第二端连接参考电压VL’。

2，PGA模块包括3个可编程增益放大器。第1个可编程增益放大器的输入端用于输入第3n+1路像素信号；第2个可编程增益放大器的输入端用于输入第3n+2路像素信号；第3个可编程增益放大器的输入端用于输入第3n+3路像素信号。

可编程增益放大器具有两个作用：1、对像素信号进行放大以降低后级ADC引入的比较器噪音及量化噪音对读出电路的影响；2、实现第一级相关双采样(CDS)，改变像素信号的摆幅方向，得到复位电压Vrst和信号电压Vsig。

3，采样保持模块包括3个采样保持电路。第1个采样保持电路的输入端连接第1个可编程增益放大器的输出端；第2个采集保持电路的输出端连接第2个可编程增益放大器的输出端；第3个采集保持电路的输出端连接第3个可编程增益放大器的输出端。

每个采样保持电路均包括两个采样电容(图中未画出)，分别采样经过可编程增益放大器得到的复位电压Vrst和信号电压Vsig。

4，内置开关模块包括开关S1～S7、S9～S11、SS1～SS6、SC1～SC3、SF1～SF8。比较器模块包括比较器Comp1～Comp3。计数器模块包括3个计数器。

S1、S2、S3、S4的第一端相连、并连接S5的第二端、S6的第二端、S7的第二端；S1的第二端连接SF1的第一端；S2的第二端连接SF2的第一端；S3的第二端连接SF3的第一端；S4的第二端连接参考电压VL；S5的第一端与SC1的第二端相连；S6的第一端与SC2的第二端相连；S7的第一端与SC3的第二端相连。

第1个采样保持电路的输出端连接S9的第一端、SS1的第一端；第2个采样保持电路的输出端连接S10的第一端、SS2的第一端；第3个采样保持电路的输出端连接S11的第一端、SS3的第一端。

此外，参看图,4，将第1个采样保持电路的输出视作Vin1、第2个采样保持电路的输出视作Vin2、第3个采样保持电路的输出视作Vin3。

S9、S10、S11的第二端相连、并连接SS1的第二端、SF4的第一端、Comp1的同相输入端；SS2的第二端连接SF4的第二端、SF5的第一端、Comp2的同相输入端；SS3的第二端连接SF5的第二端、Comp3的同相输入端。

参看图4，将S9、S10、S11的第二端的输出视作Vin。

SF1的第二端连接Comp1的反向输入端；SF2的第二端连接Comp2的反向输入端；SF3的第二端连接Comp3的反向输入端。

参看图5，将Comp1的反向输入端的输入视作V1、Comp2的反向输入端的输入视作V2、Comp3的反向输入端的输入视作V3。

Comp1的输出端连接SS4的第一端、SF6的第一端；Comp2的输出端连接SS5的第一端、SF7的第一端；Comp3的输出端连接SS6的第一端、SF8的第一端；SF6、SF7、SF8的第二端连接转码模块。

参看图5，将Comp1的输出端的输出视作Cout1、Comp2的输出端的输出视作Cout2、Comp3的输出端的输出视作Cout3。

第1个计数器、第2个计数器、第3个计数器的控制端连接CLK信号；第1个计数器的输入端连接SS4的第二端；第2个计数器的输入端连接SS5的第二端；第3个计数器的输入端连接SS6的第二端。

需要说明的是，S1～S4的开关状态依据解码子模块输出的二进制码。

5，存储电容模块包括电容C1～C3。C1的上极板与S5的第一端连接、下极板与S8的第一端连接；C2的上极板与S6的第一端连接、下极板与S8的第一端连接；C3的上极板与S7的第一端连接、下极板与S8的第一端连接。

需要说明的是，C1、C2、C3的电容相同，便于复位时在电容两端形成相同的电压差ΔV。

6，电阻阵列模块包括电阻R1～R4。R1的一端连接参考电压VH，另一端与S1的第二端连接；R2的一端R1的另一端，另一端与S2的第二端连接；R3的一端连接R2的另一端，另一端与S3的第二端连接；R4的一端连接R3的另一端，另一端连接参考电压VL。

需要说明的是，R1、R2、R3、R4的阻值相等，实现均匀分压。

7，锁存器模块包括3个锁存器。第1个锁存器的输入端、第2个锁存器的输入端、第3个锁存器的输入端与编码子模块连接。

8，静态存储器模块包括3个静态存储器。第1个静态存储器的输入端连接第1个计数器的输出端；第2个静态存储器的输入端连接第2个计数器的输出端；第3个静态存储器的输入端连接第3个计数器的输出端。

基于上面的功能模块以及电路结构，本发明对12bit像素信号进行模数转换的原理如下，即公开了一种模数转换方法，包括以下步骤：

1，先进行复位：在复位时，S4～S8闭合；其他开关断开。

C1、C2、C3的上极板连通参考电压VL，下极板连通参考电压VL’。这样，C1、C2、C3进行充电，上下极板的电压差为ΔV(下极板的电压为VL’，上极板的电压为VL)。

2，接着进行量化复位电压Vrst：在量化复位电压Vrst时，SC1～SC3、SS1～SS7闭合；其余开关断开。

3个采样保持电路均输出复位电压Vrst＝VL。参看图6，此时Vin1＝Vin2＝Vin3＝Vrst＝VL。VL作为3个比较器的同相输入端电压；斜坡发生器产生小斜坡Vramp1。

在开始阶段，C1、C2、C3的下极板与斜坡发生器连通，由于Vramp1的起点从VL开始，并基于电荷守恒作用，使得C1、C2、C3的上极板电压为VL-ΔV、并作为3个比较器的反相输入端的电压。参看图6，此时V1＝V2＝V3＝VL-ΔV。

这样，3个比较器的反相输入端的电压小于同相输入端的电压，均输出高电平，此阶段3个计数器向下计数。

随着小斜坡Vramp1的上升，其电压值逐渐变大，3个比较器的反相输入端的电压也随之上升，当3个比较器的反相输入端的电压大于同相输入端的电压，均输出低电平，使3个计数器停止计数。此时，3个计数器记录下复位电压Vrst对应的负码。

具体的，第1个计数器存储Vin1对应的负码、并作为基础数一；第2个计数器存储Vin2对应的负码、并作为基础数二；第3个计数器存储Vin3对应的负码、并作为基础数三；这样即完成量化复位电压Vrst。

3，然后进行快闪ADC粗量化信号电压Vsig：

快闪ADC粗量化信号电压Vsig时，SF1～SF8、S8闭合，SS1～SS7、SC1、SC2、SC3断开，第1个采样保持电路输出信号电压Vsig1，第2个采样保持电路输出信号电压Vsig2，第3个采样保持电路输出信号电压Vsig3。参看图6，此时，Vin1＝Vsig1、Vin2＝Vsig2、Vin3＝Vsig3；VL<Vsig1<VL+(VH-VL)/4,VL+(VH-VL)/4<Vsig2<VL+(VH-VL)/2,VL+(VH-VL)/2<Vsig2<VL+3(VH-VL)/4。

对Vsig1、Vsig2、Vsig3按时序依次进行处理：

第一，S5、S9闭合，S6、S7、S10、S11断开，Vsig1通过电阻阵列模块、比较器模块生成第1个温度计码；第1个温度计码经过解码子模块转换成第1个二进制码；第1个二进制码控制S1、S2、S3、S4的开关状态，以将Vsig1的粗量化电压Vsig1’存储在C1中；第1个二进制码经过编码器模块转换成高2位数字码、并存储在第1个锁存器中。

第二，S6、S10闭合，S5，S7，S10、S11断开，Vsig2通过电阻阵列模块、比较器模块生成第2个温度计码；第2个温度计码经过解码子模块转换成第2个二进制码；第2个二进制码控制S1、S2、S3、S4的开关状态，以将Vsig2的粗量化电压Vsig2’存储在C2中；第2个二进制码经过编码器模块转换成高2位数字码、并存储在第2个锁存器中。

第三，S7、S11闭合，S5，S6，S9、S10断开，Vsig3通过电阻阵列模块、比较器模块生成第3个温度计码；第3个温度计码经过解码子模块转换成第3个二进制码；第3个二进制码控制S1、S2、S3、S4的开关状态，以将Vsig3的粗量化电压Vsig3’存储在C3中；第3个二进制码经过编码器模块转换成高2位数字码、并存储在第3个锁存器中。

这样，三个粗量化电压Vsig1’～Vsig3’被存储在C1、C2、C3中；同时，三路像素信号的高2位数字码被存储在3个锁存器中。

4，最后进行单斜ADC细量化信号电压Vsig：

在单斜ADC细量化信号电压Vsig时，SC1～SC3、SS1～SS7闭合；其他开关断开。

第1个采样保持电路输出信号电压Vsig1、并作为第1个比较器的同相输入端电压；第2个采样保持电路输出信号电压Vsig2、并作为第2个比较器的同相输入端电压；第3个采样保持电路输出信号电压Vsig3，并作为第3个比较器的同相输入端电压。参看图6，此时，Vin1＝Vsig1、Vin2＝Vsig2、Vin3＝Vsig3。斜坡发生器产生大斜坡Vramp2。

在开始阶段，第1个比较器的反相输入端的电压为Vramp2+Vsig1’，第2个比较器的反相输入端的电压为Vramp2+Vsig2’，第3个比较器的反相输入端的电压为Vramp2+Vsig3’；参看图6，此时，V1＝Vramp2+Vsig1’、V2＝Vramp2+Vsig2’、V3＝Vramp2+Vsig3’。3个比较器的反相输入端的电压小于同相输入端的电压，均输出高电平，此阶段3个计数器对应在负码的基础上向上计数。

具体的，第1个计数器在基础数一上进行叠加计数；第2个计数器在基础数二上进行叠加计数；第3个计数器在基础数三上进行叠加计数。

随着大斜坡Vramp2的上升，其电压值逐渐变大，3个比较器的反相输入端的电压也随之上升，当3个比较器的反相输入端的电压大于同相输入端的电压时，均输出低电平，使3个计数器停止计数。此时，3个静态存储器对应将3个计数器的计数存为低10位数字码。

具体的，第1个静态存储器存储第1个计数器的最后计数值、并存为低10位数字码；第2个静态存储器存储第2个计数器的最后计数值、并存为低10位数字码；第3个静态存储器存储第3个计数器的最后计数值、并存为低10位数字码。

在细量化结束后，模数转换也就结束了。将锁存器中的高2位数字码与静态存储器中的低10位数字码对应结合，即为最终的转换输出。

具体的，第1个锁存器中的高2位数字码和第1个静态存储器中的低10位数字码结合，作为第3n+1路像素信号的转换输出；第2个锁存器中的高2位数字码和第2个静态存储器中的低10位数字码结合，作为第3n+2路像素信号的转换输出；第3个锁存器中的高2位数字码和第3个静态存储器中的低10位数字码结合，作为第3n+3路像素信号的转换输出。

由于上述过程中采用了2bit快闪ADC对信号电压进行粗量化，使单斜ADC量化位数变为10位，而粗量化的过程是很快的，相比于直接使用12bit单斜ADC，速度提高了4倍，因此该电路整体上可以提高转换速度、缩短量化时间。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种用于CMOS图像传感器的两步式列级模数转换器，其特征在于，

公共开关模块；

斜坡发生器，其用于提供两个连续的、向上的斜坡信号Vramp；其中，两个斜坡信号Vramp包括一个小斜坡Vramp1和一个大斜坡Vramp2，起点电压值均为VL；

以及

N个相同结构的列级电路单元，用于对若干路像素信号进行处理；其中，每路像素信号均为12bit；第n个列级电路单元用于处理3路像素信号；3路像素信号包括第3n+1路像素信号、第3n+2路像素信号、第3n+3路像素信号；n∈[1,N]；

第n个列级电路单元包括：PGA模块、采样保持模块、存储电容模块、内置开关模块、电阻阵列模块、比较器模块、转码模块、计数器模块、静态存储器模块、锁存器模块；

其中，所述内置开关模块与公共开关模块配合使用，用于对第n个列级电路单元进行复位、量化复位电压Vrst、快闪ADC粗量化信号电压Vsig、单斜ADC细量化信号电压Vsig的功能状态依次切换；所述PGA模块用于对输入的3路像素信号进行放大，并进行第一级相关双采样得到复位电压Vrst和信号电压Vsig；所述采样保持模块用于采样并存储复位电压Vrst和信号电压Vsig；所述存储电容模块用于在复位时依据参考电压VL’和参考电压VL形成电压差ΔV、在快闪ADC粗量化信号电压Vsig时存储信号电压Vsig经过快闪ADC粗量化后得到的粗量化电压Vsig’；其中，VL’＝VL+ΔV，ΔV＞0；所述比较器模块用于根据不同功能状态下其输入端电压的不同输出对应的信号；其中，在量化复位电压Vrst时，比较器模块依据电压差ΔV、小斜坡Vramp1、复位电压Vrst输出电平信号；在快闪ADC粗量化信号电压Vsig时，比较器模块依据信号电压Vsig输出温度计码；在单斜ADC细量化信号电压Vsig时，比较器模块依据大斜坡Vramp2、信号电压Vsig、粗量化电压Vsig’输出电平信号；所述电阻阵列模块位于存储电容模块、比较器模块之间，用于对参考电压VH、参考电压VL进行分压；所述转码模块包括解码子模块、编码子模块，解码子模块用于将比较器模块输出的温度计码转换成4位二进制码；所述编码子模块用于将4位二进制码转换成高2位数字码；所述锁存器模块用于存储高2位数字码；所述计数器模块用于依据比较器模块输出的电平信号进行计数；所述静态存储器模块用于在单斜ADC细量化信号电压Vsig时将计数器模块中的计数作为低10位数字码进行存储。

2.根据权利要求1所述的用于CMOS图像传感器的两步式列级模数转换器，其特征在于，所述公共开关模块包括：开关SS7、S8；其中，

SS7的第一端连接斜坡发生器的输出端、第二端连接S8的第一端；

SS8的第二端连接参考电压VL’。

3.根据权利要求2所述的用于CMOS图像传感器的两步式列级模数转换器，其特征在于，所述PGA模块包括3个可编程增益放大器；其中，

第1个可编程增益放大器的输入端用于输入第3n+1路像素信号；

第2个可编程增益放大器的输入端用于输入第3n+2路像素信号；

第3个可编程增益放大器的输入端用于输入第3n+3路像素信号；

所述采样保持模块包括3个采样保持电路；其中，

第1个采样保持电路的输入端连接第1个可编程增益放大器的输出端；

第2个采集保持电路的输出端连接第2个可编程增益放大器的输出端；

第3个采集保持电路的输出端连接第3个可编程增益放大器的输出端。

4.根据权利要求3所述的用于CMOS图像传感器的两步式列级模数转换器，其特征在于，所述内置开关模块包括：开关S1～S7、S9～S11、SS1～SS6、SC1～SC3、SF1～SF8；所述比较器模块包括：比较器Comp1～Comp3；所述计数器模块包括3个计数器；

S1～S4的开关状态依据解码子模块输出的二进制码；

S1、S2、S3、S4的第一端相连、并连接S5的第二端、S6的第二端、S7的第二端；S1的第二端连接SF1的第一端；S2的第二端连接SF2的第一端；S3的第二端连接SF3的第一端；S4的第二端连接参考电压VL；S5的第一端与SC1的第二端相连；S6的第一端与SC2的第二端相连；S7的第一端与SC3的第二端相连；

第1个采样保持电路的输出端连接S9的第一端、SS1的第一端；第2个采样保持电路的输出端连接S10的第一端、SS2的第一端；第3个采样保持电路的输出端连接S11的第一端、SS3的第一端；

S9、S10、S11的第二端相连、并连接SS1的第二端、SF4的第一端、Comp1的同相输入端；SS2的第二端连接SF4的第二端、SF5的第一端、Comp2的同相输入端；SS3的第二端连接SF5的第二端、Comp3的同相输入端；

SF1的第二端连接Comp1的反向输入端；SF2的第二端连接Comp2的反向输入端；SF3的第二端连接Comp3的反向输入端；

Comp1的输出端连接SS4的第一端、SF6的第一端；Comp2的输出端连接SS5的第一端、SF7的第一端；Comp3的输出端连接SS6的第一端、SF8的第一端；SF6、SF7、SF8的第二端连接转码模块；

第1个计数器、第2个计数器、第3个计数器的控制端连接CLK信号；第1个计数器的输入端连接SS4的第二端；第2个计数器的输入端连接SS5的第二端；第3个计数器的输入端连接SS6的第二端。

5.根据权利要求4所述的用于CMOS图像传感器的两步式列级模数转换器，其特征在于，所述存储电容模块包括：电容C1～C3；其中，

C1的上极板与S5的第一端连接、下极板与S8的第一端连接；

C2的上极板与S6的第一端连接、下极板与S8的第一端连接；

C3的上极板与S7的第一端连接、下极板与S8的第一端连接；

所述电阻阵列模块包括：电阻R1～R4；其中，

R1的一端连接参考电压VH，另一端与S1的第二端连接；

R2的一端连接R1的另一端，另一端与S2的第二端连接；

R3的一端连接R2的另一端，另一端与S3的第二端连接；

R4的一端连接R3的另一端，另一端连接参考电压VL。

6.根据权利要求5所述的用于CMOS图像传感器的两步式列级模数转换器，其特征在于，所述锁存器模块包括3个锁存器；其中，

第1个锁存器的输入端、第2个锁存器的输入端、第3个锁存器的输入端与编码子模块连接；

所述静态存储器模块包括3个静态存储器；其中，

第1个静态存储器的输入端连接第1个计数器的输出端；

第2个静态存储器的输入端连接第2个计数器的输出端；

第3个静态存储器的输入端连接第3个计数器的输出端。

7.根据权利要求6所述的用于CMOS图像传感器的两步式列级模数转换器，其特征在于，在复位时，S4～S8闭合；C1、C2、C3的上极板连通参考电压VL，下极板连通参考电压VL’；C1、C2、C3进行充电，上下极板的电压差为ΔV。

8.根据权利要求7所述的用于CMOS图像传感器的两步式列级模数转换器，其特征在于，在量化复位电压Vrst时，SC1～SC3、SS1～SS7闭合；3个采样保持电路均输出复位电压Vrst＝VL；VL作为3个比较器的同相输入端电压；斜坡发生器产生小斜坡Vramp1；

在开始阶段，C1、C2、C3的上极板电压为VL-ΔV、并作为3个比较器的反相输入端的电压；3个比较器的反相输入端的电压小于同相输入端的电压，均输出高电平，此阶段3个计数器向下计数；

随着小斜坡Vramp1的上升，3个比较器的反相输入端的电压也随之上升，当3个比较器的反相输入端的电压大于同相输入端的电压，均输出低电平，使3个计数器停止计数；此时，3个计数器记录下复位电压Vrst对应的负码。

9.根据权利要求8所述的用于CMOS图像传感器的两步式列级模数转换器，其特征在于，在快闪ADC粗量化信号电压Vsig时，SF1～SF8、S8闭合，SS1～SS7、SC1、SC2、SC3断开，第1个采样保持电路输出信号电压Vsig1，第2个采样保持电路输出信号电压Vsig2，第3个采样保持电路输出信号电压Vsig3；

对Vsig1、Vsig2、Vsig3按时序依次进行处理；其中，

S5、S9闭合，S6、S7、S10、S11断开，Vsig1通过电阻阵列模块、比较器模块生成第1个温度计码；第1个温度计码经过解码子模块转换成第1个二进制码；第1个二进制码控制S1、S2、S3、S4的开关状态，以将Vsig1的粗量化电压Vsig1’存储在C1中；第1个二进制码经过编码器模块转换成高2位数字码、并存储在第1个锁存器中；

S6、S10闭合，S5，S7，S10、S11断开，Vsig2通过电阻阵列模块、比较器模块生成第2个温度计码；第2个温度计码经过解码子模块转换成第2个二进制码；第2个二进制码控制S1、S2、S3、S4的开关状态，以将Vsig2的粗量化电压Vsig2’存储在C2中；第2个二进制码经过编码器模块转换成高2位数字码、并存储在第2个锁存器中；

S7、S11闭合，S5，S6，S9、S10断开，Vsig3通过电阻阵列模块、比较器模块生成第3个温度计码；第3个温度计码经过解码子模块转换成第3个二进制码；第3个二进制码控制S1、S2、S3、S4的开关状态，以将Vsig3的粗量化电压Vsig3’存储在C3中；第3个二进制码经过编码器模块转换成高2位数字码、并存储在第3个锁存器中。

10.根据权利要求9所述的用于CMOS图像传感器的两步式列级模数转换器，其特征在于，在单斜ADC细量化信号电压Vsig时，SC1～SC3、SS1～SS7闭合；第1个采样保持电路输出信号电压Vsig1、并作为第1个比较器的同相输入端电压；

第2个采样保持电路输出信号电压Vsig2、并作为第2个比较器的同相输入端电压；第3个采样保持电路输出信号电压Vsig3，并作为第3个比较器的同相输入端电压；斜坡发生器产生大斜坡Vramp2；

在开始阶段，第1个比较器的反相输入端的电压为Vramp2+Vsig1’，第2个比较器的反相输入端的电压为Vramp2+Vsig2’，第3个比较器的反相输入端的电压为Vramp2+Vsig3’；3个比较器的反相输入端的电压小于同相输入端的电压，均输出高电平，此阶段3个计数器对应在负码的基础上向上计数；

随着大斜坡Vramp2的上升，3个比较器的反相输入端的电压也随之上升，当3个比较器的反相输入端的电压大于同相输入端的电压时，均输出低电平，使3个计数器停止计数；此时，3个静态存储器对应将3个计数器的计数存为低10位数字码。