KR20070091575A - 고체 촬상 장치, 그 구동 방법, 및 카메라 - Google Patents

고체 촬상 장치, 그 구동 방법, 및 카메라 Download PDF

Info

Publication number
KR20070091575A
KR20070091575A KR1020070022075A KR20070022075A KR20070091575A KR 20070091575 A KR20070091575 A KR 20070091575A KR 1020070022075 A KR1020070022075 A KR 1020070022075A KR 20070022075 A KR20070022075 A KR 20070022075A KR 20070091575 A KR20070091575 A KR 20070091575A
Authority
KR
South Korea
Prior art keywords
analog
digital
signal
bit
digital converter
Prior art date
Application number
KR1020070022075A
Other languages
English (en)
Other versions
KR101342227B1 (ko
Inventor
히로끼 사또
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20070091575A publication Critical patent/KR20070091575A/ko
Application granted granted Critical
Publication of KR101342227B1 publication Critical patent/KR101342227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

격자 형상으로 배치된 복수의 화소와, 화소를 행마다 선택하는 순차 주사 장치와, 상기 화소로부터의 화소 신호가 공급되는 수직 신호선에 접속되어, 상기 수직 신호선으로부터의 출력 신호 혹은 그 출력 신호를 샘플링한 화소 출력 신호를 제1 비트 길이의 아날로그-디지털 변환하는 제1 아날로그-디지털 변환기와, 상기 제１ 아날로그-디지털 변환기의 변환 동작을 완료한 후, 상기 화소 출력 신호로부터 상기 제1비트 길이에 대응한 아날로그 신호를 감산한 후, 제2 비트 길이의 아날로그-디지털 변환을 행하는 제２ 아날로그-디지털 변환기를 가지는 아날로그-디지털 변환기를 포함하는 고체 촬상 장치가 개시된다.
고체 촬상 장치, 아날로그-디지털 변환기, 캐패시터, P채널 FET, 컴퍼레이터

Description

고체 촬상 장치, 그 구동 방법, 및 카메라{SOLID-STATE IMAGING DEVICE, METHOD OF DRIVING THE SAME, AND CAMERA}
도 1은 아날로그-디지털 변환기를 포함하는 고체 촬상 장치의 블록 구성을 나타낸 도면이다．
도 2는 도 1에 나타낸 아날로그-디지털 변환기의 블록 구성을 나타내는 도면이다．
도 3a 내지 3c는 도 2에 나타낸 아날로그-디지털 변환기의 스테이트 머신의 기능을 나타낸 도면이다．
도 4는 도 2에 나타낸 아날로그-디지털 변환기의 동작을 설명하기 위한 타이밍차트다.
도 5는 다른 아날로그-디지털 변환기의 블록 구성을 나타낸 도면이다.
도 6은 도 5에 나타낸 아날로그-디지털 변환기의 동작을 설명하기 위한 타이밍차트다.
도 7은 다른 아날로그-디지털 변환기의 동작을 설명하기 위한 타이밍차트다.
도 8은 종래예의 고체 촬상 장치의 블록 구성을 나타낸 도면이다．
도 9는 도 8의 고체 촬상 장치에 이용되는 아날로그-디지털 변환기의 동작을 설명하기 위한 타이밍차트다.
도 10은 다른 종래예의 고체 촬상 장치의 블록 구성을 나타낸 도면이다.
도 11은 도 10의 고체 촬상 장치에 이용되는 아날로그-디지털 변환기의 동작을 설명하기 위한 타이밍차트다.
도 12는 본 발명의 실시예에 따른 카메라의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 화소부
20 : 제１ 아날로그-디지털 변환기
30 : 제2 아날로그-디지털 변환기
100, 200, 300, 400, 500 : 고체 촬상 장치
220-1∼220-m, 330-1∼330-m : n비트 아날로그-디지털 변환기
201, 301, 320, 431, 531 : 컴퍼레이터
202, 302 : m비트 카운터
203, 303 : 스테이트 머신
205, 210, 305, 310 : P채널FET
206, 207, 306, 307 : N채널FET
208, 308, 533-1∼533-n : 캐패시터
209, 430-1∼430-m : n-m 비트 아날로그-디지털 변환기
534-1∼534-n, 535-1∼535-n, 536,537 : 스위치
209 : n-m비트 아날로그-디지털 변환기
211, 311 : 정전류원
321 : n-m 비트 카운터
532 : 래치/로직 회로
[특허 문헌1] 일본 특개 2002-34037호 공보
본 발명은, 고체 촬상 장치에서 복수의 수직 신호선의 출력에 제공되는 열병렬형(column-parallel) 아날로그-디지털 변환기를 포함하고, 소자 정밀도를 완화해 변환 시간을 단축한 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 카메라에 관한 것이다.
종래의 도 8에 나타내는 열병렬형의 아날로그-디지털 변환기를 탑재한 고체 촬상 장치(400)는 일반적으로는 싱글 슬로프를 이용한 카운터·램프형의 아날로그-디지털 변환기를 이용한 예가 많다.
도 8에 나타내는 아날로그-디지털 변환기의 동작을 도 9의 타이밍차트를 이용하여 설명한다. 외부로부터의 광을 광전 변환에 의해 전기 신호로 변환하는 복수의 화소(411-11∼411-nm)가 격자 형상으로 배열된 화소 어레이(410)에서, 수직 선택 회로(401)에 의해, 화소 어레이(410)가 있는 행이 선택된다. 그 선택된 행에 있는 화소(411-11∼411-nm), 즉, 화소 어레이(410)의 열방향에 있는 수직 신호선 vsl1∼vslm으로부터 화소의 신호(이하, '화소 출력 신호'라고 함)이 출력된다.
이 수직 신호선 vsl1∼vslm 각각은 열 마다 설치된 컴퍼레이터(431)의 한쪽의 입력 단자(양극측 또는 비반전 입력 단자)에 접속되어 있다. 컴퍼레이터(431)의 다른 한쪽의 입력 단자(음극측 또는 반전 입력 단자)에는 별도로 설치된 클럭 신호에 따른 아날로그 출력(전압)이 공급되는 디지털-아날로그 변환기(420)의 출력 nslope가 접속되어 있다.
즉, 수직 신호선 vsl1∼vslm으로부터의 화소 출력 신호가 nslope보다 작은 경우에는 컴퍼레이터(431)로부터의 출력 ncompout는“L(low)”레벨이 되고, vs1∼vslm으로부터의 화소 출력 신호가 nslope보다 클 경우에는 ncompout는“H(high)”레벨이 된다. 이 컴퍼레이터(431)로부터의 출력 신호 ncompout는 n비트 카운터(432)에 입력되어, 클럭 신호 clk에 따라서 카운트치를 증감시킨다(도 8에서는 클럭에 의해 값이 1씩 감소하고 있는 예임).
카운터 값은 리세트 신호 rst에서 초기값 iinit가 되고, 컴퍼레이터(431)로부터의 출력 신호 ncompout가“H”레벨이 된 시점에서 카운트치의 증감을 정지하고, 그 카운트치를 유지하고 있다(도 9에서의 값 i). 이 카운트치는 n비트 카운터(432)의 n비트 출력 데이터[n-1:0]로서 출력되어, 다른 열에서 제공된 다른 카운터로부터의 출력에 따라 순차적으로 출력된다.
또한, 도 10에 나타내는 바와 같이, 다른 열병렬형의 아날로그-디지털 변환기(530-1∼530-m)을 탑재한 고체 촬상 장치(500)도 제안되어 있다. 이것은 소위 축차 비교형으로 불리우는 아날로그-디지털 변환기(530-1∼530-m)을 고체 촬상 장치(500)에 이용한 예다.
우선, 도 10에 나타내는 열병렬형의 아날로그-디지털 변환기(530-1∼530-m)의 구성에 대해서 설명하고, 그 다음에 그 아날로그-디지털 변환 동작을 도 11의 타이밍차트를 이용하여 설명한다.
수직 신호선 vsl1∼vslm은, 도 8과 같이 컴퍼레이터(531)의 양극측에 접속되어 있다.
컴퍼레이터(531)의 출력 ncompout는 래치/로직 회로(532)에 접속되어 있다. 이 래치/로직 회로(532)로부터는 캐패시터C(533-1), C/2(533-2),..., C/2n(533-n)의 용량을 갖는 복수의 캐패시터의 극판에 접속된 스위치(534-1∼534-n 및 535-1∼535-n)의 제어 신호가 나와 있고, 이 스위치(534-1∼534-n, 535-1∼535-n)은 이 극판을 vref2 혹은 그라운드에 접속한다. 이것들의 캐패시터C(533-1), C/2(533-2),..., C/2n(533-n)의 다른 한쪽의 극판은 컴퍼레이터(531)의 음극측 vcomp에 접속되어 있다. 또한,컴퍼레이터(531)의 음극측 vcomp과 수직 신호선vsl1∼vslm은, 리세트 신호 rst를 제어 신호에 이용한 스위치(536, 537)를 통하여 vref1에 접속된다.
다음으로, 이 축차 비교형 아날로그-디지털 변환기(530-1∼530-m)의 동작에 대해서 설명한다.
처음에 리세트 신호 rst가“H”레벨이 되었을 때, 컴퍼레이터(531)의 음극측 vcomp과 수직 신호선 vsl이 같은 전압 vref1이 되고, 또한 모든 캐패시터C(533-1), C/2(533-2),..., C/2n(533-n)의 컴퍼레이터((531))측과 역의 극판의 전압을 그라운드에 접속하고, 리세트 동작을 행한다.
다음으로, 화소(511-11∼511-nm)의 신호의 판독을 행하면, 수직 신호선 vsl1∼vslm의 레벨은 그 신호의 판독에 따른 전압이 된다. 따라서, 이때 클럭 신호 clk가“H”레벨일 때에, 캐패시터C(533-1)의 컴퍼레이터((531))측과 역의 극판에 전압 vref2를 인가하여, 래치/로직 회로(532)로부터 스위치(534-1)의 제어 신호를 출력시킨다.
그렇게 하면, vcomp은 vref1 + vref2의 전압이 되고, n-1비트째의 컴퍼레이터((531))의 비교 동작을 행한다. 이 때, 도 10의 예에서는 vcomp보다도 vs1의 전압이 높기 때문에, 컴퍼레이터(531)의 출력은“H”레벨이 된다(시각 t6). 따라서, 클럭 신호 clk가“L”레벨일 때에, 이 값을 데이터[n-1]로서 래치 해둔다(시각t7).
다음으로, 클럭 신호 clk가“H”레벨일 때에(시각t8), 캐패시터C/2(533-2)의 컴퍼레이터(531)측과 역의 극판에 전압 vref2을 인가하여, 래치/로직 회로(532)로부터 스위치(534-2, 535-2)의 제어 신호를 출력한다. 그렇게 하면, vcomp는 vref1 + vref2/2의 전압이 되고, 따라서, n-2비트째의 컴퍼레이터(531)의 비교 동작을 행한다.
이때, 도 10의 예에서는 신호 vsl의 레벨보다 높게 음극측 vcomp의 전압 레벨을 설정하고, 래치/로직 회로(532)로부터 스위치(534-2, 535-2)의 제어 신호를 출력시킨다. 이에 따라, 음극측 vcomp의 전압은 vref1 + vref2/2의 전압이 되고, n-2비트째의 컴퍼레이터(531)의 비교 동작을 행한다.
이때, 도 10의 예에서는 수직선 신호 vsl1보다도 vcomp의 전압이 높기 때문에, 컴퍼레이터(531)의 출력은“L”레벨이 된다. 따라서, 클럭 신호 clk가“L”레벨일 때에 이 값을 데이터[n-2]로서 래치해 둔다(시각t9). 다음으로 clk가“H”레벨이 되었을 때, 캐패시터 C/2의 컴퍼레이터(531)측과 역의 극판을 그라운드에 접속한다.
이하 마찬가지로 하여, C/2n(533-n)까지 동작시킴으로써, n비트의 데이터[n-1:0]의 값을 확정시켜, 그 후에 데이터 선을 통해서 값을 전송한다. 이것과 유사의 기술이 특허 문헌 1에 개시되어 있다.
그러나, 도 8에 나타내는 싱글 슬로프를 이용한 카운터·램프형의 아날로그-디지털 변환기에서는, 아날로그-디지털 변환의 정밀도를 증가시키고자 했을 경우, 변환 시간을 증가시키든지, 또는 클록 주파수를 증가시키지 않으면 안되는 문제가 있다. 예를 들면, n비트에서의 아날로그-디지털 변환에 필요로 하는 클럭수는, 2n-1사이클이며, 이것이 n+1비트로 확장했다고 하면, 2n+1-1사이클과 거의 2배의 클럭수가 필요하게 되고, 이것을 실현하기 위해서는, 2배 정도의 변환 시간을 요 하거나, 클록 주파수를 2배 정도 증가시키지 않으면 안되고, 전자에서는 고체 촬상 장치의 고 프레임 레이트화, 다 화소화등의 고속 동작의 방해가 되고, 후자에서는 소 비 전력의 증가나 소자의 고 정밀도화를 야기해버린다.
또한, 도 10에 나타내는 축차 비교형의 아날로그-디지털 변환기에서는, 아날로그-디지털 변환의 정밀도를 증가시키려고 했을 경우에, 카운터·램프형 같은 변환 시간의 증가등의 문제는 없지만, 복수의 캐패시터를 이용하고 있고, 그 가공 정밀도가 아날로그-디지털 변환의 정밀도에 영향을 미치기 때문에, 어느 정도 캐패시터의 레이아웃을 크게 하지 않으면 안되고, 코스트가 증가해버리는 문제가 발생한다.
본 발명의 목적은, 카운터·램프형과 같은 변환 시간의 증가나 축차 비교형의 레이아웃 면적 증가등의 문제를 해결하고, 소자 정밀도를 완화함과 함께 변환 시간을 단축하는 열병렬형의 아날로그-디지털 변환기를 구비한 고체 촬상 장치, 그 고체 촬상 장치의 구동 방법, 및 카메라를 제공하는 것에 있다.
본 발명의 실시예에 따르면, 본 발명의 고체 촬상 장치는, 격자 형상으로 배치된 복수의 화소와, 화소를 행마다 선택하는 순차 주사 장치와, 상기 화소로부터의 화소 신호가 공급되는 수직 신호선에 접속되어, 상기 수직 신호선으로부터의 출력 신호 혹은 그 출력 신호를 샘플링한 화소 출력 신호를 제1 비트 길이의 아날로그-디지털 변환하는 제１ 아날로그-디지털 변환기와, 상기 제１ 아날로그-디지털 변환기의 변환 동작을 완료한 후, 상기 화소 출력 신호로부터 상기 제1비트 길이에 대응한 아날로그 신호를 감산한 후, 제2 비트 길이의 아날로그-디지털 변환을 행하는 제２ 아날로그-디지털 변환기를 가지는 아날로그-디지털 변환기를 포함하는 고 체 촬상 장치가 제공된다.
본 발명의 다른 실시예에 따르면, 본 발명의 고체 촬상 장치는, 격자 형상으로 배치된 복수의 화소와, 화소를 행마다 선택하는 순차 주사 장치와, 상기 화소로부터 얻을 수 있는 아날로그 신호를 n비트(n은 임의의 양의 정수)의 디지털 신호로 변환하는, 열병렬로 배치된 복수의 아날로그-디지털 변환기를 포함한다. 상기 고체 촬상 장치에서는, 상기 복수의 아날로그-디지털 변환기는 상위 m비트(m은 n보다 작은 임의의 양의 정수)와 하위 n-m비트의 아날로그-디지털 변환기들로 나뉘어져 있고, 상기 화소로부터의 출력 신호 혹은 그 출력 신호를 샘플링하여 얻어진 화소 출력 신호를 아날로그-디지털 변환할 때에, 상기 아날로그-디지털 변환은 상기 상위 m비트상에서 초기에 수행되며, 상기 화소 출력 신호로부터 상기 상위 m비트에 대응한 신호를 감산한 후, 상기 하위 n-m비트의 아날로그-디지털 변환을 행하는 고체 촬상 장치가 제공된다.
본 발명의 다른 실시예에 따르면, 본 발명의 고체 촬상 장치는, 격자 형상으로 배치된 복수의 화소와, 상기 화소를 행마다 선택하는 순차 주사 장치와, 상기 화소로부터 얻을 수 있는 아날로그 신호를 n비트(n은 임의인 양의 정수)의 디지털 신호로 변환하는, 열병렬로 배치된 복수의 아날로그-디지털 변환기를 포함하며, 상기 복수의 아날로그-디지털 변환기는 상위 m비트와 하위 n-m비트의 아날로그-디지털 변환기로 나뉘어져 있고, 상기 상위 m비트의 아날로그-디지털 변환은, 열병렬로 배열된 컴퍼레이터와 클럭 카운터에 의해 수행되며, 상기 컴퍼레이터의 한쪽의 입력에는 화소 출력 신호가 입력되어, 다른 쪽의 입력에는 디지털-아날로그 변환기로 부터의 참조 신호 출력이 입력되고, 상기 참조 신호가 소정의 초기값으로부터 시작해서 클럭 입력에 따라 변화되며, 상기 컴퍼레이터에 입력된 화소 출력 신호와 참조 신호 사이의 대소관계가 역전했을 때, 상기 컴퍼레이터의 출력 신호가 변화되어, 상기 화소 출력 신호에 따른 클럭 수를 카운트하고, 상기 클럭 수에 따른 디지털 값을 얻어서 상기 화소 출력 신호의 상위 m비트의 아날로그-디지털 변환 값을 얻을 수 있고, 상기 화소 출력 신호 상의 하위 n-m비트는, 상기 컴퍼레이터의 출력 신호가 변화되었을 때부터, 다음 클럭 사이클이 시작될 때까지의 기간에 열마다 설치된 캐패시터에 전하를 축적하여 상기 화소 출력 신호의 하위 n-m비트에 대응한 신호를 샘플링하고, 이 샘플링한 신호의 전압을 부가적으로 제공된 하위 n-m비트의 아날로그-디지털 변환기에서 아날로그-디지털 변환하여 상기 화상출력 신호를 n비트로 아날로그-디지털 변환함에 의해, 아날로그-디지털 변환이 수행되는 고체 촬상 장치가 제공된다.
고체 촬상 장치의 열병렬형의 아날로그-디지털 변환에서, 상위 m비트와 하위n-m비트의 아날로그-디지털 변환을 분리하는 것으로, 상위 m비트는 2m의 오더정도, 하위 n-m비트는 2n-m의 오더정도의 변환 시간의 단축, 소자 정밀도의 완화를 실현할 수 있다.
또한, 고체 촬상 장치의 열병렬형의 아날로그-디지털 변환에서, 축차 비교형보다도 면적이 작지만 변환 시간이 걸리는 카운터·램프형의 아날로그-디지털 변환의 하위 n-m비트에 대응한 전압을 캐패시터에 충전하는 것으로 샘플링을 행하고, 별도로 설치된 하위 n-m비트용의 아날로그-디지털 변환을 행함으로써, 변환 시간을 단축할 수 있고, 또한 그 샘플링된 전압에는 게인이 결려 있는 것으부터 소자 정밀도의 완화를 실현할 수 있다.
<실시예>
도 1에, 본 발명의 실시 형태인 열병렬형의 아날로그-디지털 변환기를 구비한 고체 촬상 장치(100)를 나타낸다.
고체 촬상 장치(100)는, 후술하는 화소부 (10), 상위 m비트의 제1 아날로그-디지털 변환기(20), 하위n-m(여기서, m, n은 양의 임의의 정수에서 n > m이라고 한다) 비트의 제2 아날로그-디지털 변환기(30), 도시되지 않은 타이밍 신호 발생기, 수직 선택 회로(11), 수평 선택 회로(50)등으로 구성되어 있다.
도시되지 않은 타이밍 신호 발생기는, 고체 촬상 장치(100)의 센서 외부로부터 수직 동기 신호, 수평 동기 신호, 센서 구동용 클럭, 센서 리세트용 신호를 수신한다. 타이밍 신호 발생기는 전술한 입력 신호를 이용하여, 수직 선택 회로(11), 수평 선택 회로(50), 열병렬 AD변환부(제1 및 제2 아날로그-디지털 변환기(20,30))을 구동하기 위한 타이밍 신호를 생성한다.
수직 선택 회로(11)는 타이밍 신호 발생기로부터 행 정보를 수취하고, 행 정보에서 지정한 행만을 선택하고, 수평 라인을 1줄로부터 순차적으로 선택한다.
각 화소는, 화소부(10)에 n행 m열의 행렬(매트릭스)형상으로 배치되어, PD(포토·다이오드), 트랜스퍼 게이트용 MOS 트랜지스터, FD(플로팅·디퓨전), 리세트용 MOS트랜지스터, 증폭용 MOS 트랜지스터등으로 구성되어 있다. 이 증폭용 MOS 트랜지스터의 출력은 수직 신호선에 접속되어, PD에서 검출된 화소(출력)신호가 수직 신호선을 통해서 열병렬 AD변환부로 출력된다.
열병렬 AD변환부는, 제1 아날로그-디지털 변환기(20), 디지털-아날로그 변환기(41-1∼41-m), 가산기(42-1∼42-m)와 제2 아날로그-디지털 변환기(30)로 구성되어 있다.
제1 아날로그-디지털 변환기(20)는 열병렬 아날로그-디지털 변환기(21-1∼21-m)으로 구성되어, 수직 신호선 vsl1∼vslm으로부터 화소 출력 신호가 공급된다.
또한, 제2 아날로그-디지털 변환기(30)는 열병렬 아날로그-디지털 변환기(31-1∼31-m)로 구성되어, 제1 아날로그-디지털 변환기(30)의 열병렬 아날로그-디지털 변환기(21-1∼21-m)와 쌍으로 설치되고 있다.
가산기(42-1∼42-m)의 입력 단자 각각은 디지털-아날로그 변환기(41-1∼41-m)의 출력과 수직 신호선 vsl1∼vslm에 각각 접속되고, 그 출력은 제2 아날로그-디지털 변환기(30)를 구성하는 열병렬 아날로그-디지털 변환기(31-1∼31-m)에 접속된다.
그리고, 제1 아날로그-디지털 변환기(21-1∼21-m)와 제2 아날로그-디지털 변환기(31-1∼31-m)의 출력은 데이터[n-1:0]의 라인에 접속된다.
이하, 열병렬 AD 변환기(제1 아날로그-디지털 변환기(21-1∼21-m)와 제2 아날로그-디지털 변환기(31-1∼31-m)가 각 수직선에 접속된 구성예에 대해서 설명하지만, 열병렬형 아날로그-디지털 변환기는 반드시 모든 수직 신호선에 접속되는 구성의 고체 촬상 장치에 한정되는 것은 아니다.
예를 들면, 2열, 3열 마다 1개의 열병렬 AD변환기를 설치하고, 소정의 타이밍에서 수직 신호선을 절환해서 AD변환기에 입력하고, 대응하는 병렬 AD 변환기는 신호를 디지털 신호로 변환해도 된다.
수직 신호선 vsl1∼vslm으로부터 공급된 화소 신호는, 제1 아날로그-디지털 변환기(20)에 입력되어, 제2 아날로그-디지털 변환기(30)를 통해서 화소부(10)로부터 출력된 화소 신호의 아날로그 신호를 디지털 신호로 변환한다.
이 아날로그-디지털 변환기는 적어도 2개의 아날로그-디지털 변환기로 구성되어, 제1 단의 제1 아날로그-디지털 변환기(20)로 상위의 소정 비트의 아날로그-디지털 변환을 행하고, 그 다음에 이 상위 비트를 디지털-아날로그 변환기(41-1∼41-m)로 DA(디지털-아날로그)변환하고, 가산기(42-1∼42-m)로 입력 화소 신호와의 차분을 취하고, 이 차분에 대하여 다음 단의 제2 아날로그-디지털 변환기(30)로 2회째의 아날로그-디지털 변환 동작을 행한다. 이하 마찬가지의 동작을 반복한다.
전술한 제1과 제2 아날로그-디지털 변환기(20, 30)의 아날로그-디지털 변환 방식은 여러가지 변환 방식이 있어, 본 실시 형태에서의 변환 방식에 한정되는 것은 아니다.
수평 선택 회로(50)는, 열방향으로 배열된 열병렬 아날로그-디지털 변환기(제1 아날로그-디지털 변환기(20), 제2 아날로그-디지털 변환기(30))에 접속되고, 상기 타이밍 신호 발생기로부터 출력된 클럭 신호에 동기해서 소정의 타이밍에서 열병렬형의 아날로그-디지털 변환기를 순차적으로 선택하고, 각 열의 화소 출력 신호의 디지털 변환된 데이터를 도출한다.
다음으로, 도 1에 나타낸 고체 촬상 장치(100)의 하나의 실시 형태로서 2단구성의 아날로그-디지털 변환기에 대해서 설명한다. 화소부(10)로부터 출력된 화소 출력 신호는 수직 신호선을 통하고, 열병렬 마다 설치된 n비트의 아날로그-디지털 변환기(20, 30)에 입력된다. 이 n비트의 아날로그-디지털 변환기는 상위 m비트와 하위 n-m비트의 아날로그-디지털 변환기로 구성된다.
상위 m비트의 제1 아날로그-디지털 변환기(20)와 하위 n-m비트의 제2 아날로그-디지털 변환기(30)의 구성은 한정되는 것이 아니다. 예를 들면 전병렬형 아날로그-디지털 변환기, 직 병렬 아날로그-디지털 변환기, 카운터·램프형 아날로그-디지털 변환기, 축차 비교형 아날로그-디지털 변환기등이어도 좋고, 또한 이것들을 조합한 것이어도 좋다.
또한, 화소 출력 신호의 하위 n-m비트를 아날로그-디지털 변환하는 제2 아날로그-디지털 변환기(30)의 방식은 여러 가지 있다. 상위 m비트의 제1 아날로그-디지털 변환기(20)로 얻을 수 있는 디지털 신호를 아날로그 신호로 변환해서 상기 화소 입력 신호와 감산하고, 이 감산된 아날로그 신호를 별도로 설치된 하위 n-m비트의 제2 아날로그-디지털 변환기(30)로 아날로그-디지털 변환하는 것으로, 화상 출력 신호의 하위 n-m비트의 데이터를 얻는다.
이 결과, 아날로그 화상 출력 신호를 n비트로 아날로그-디지털 변환한 디지털 데이터를 얻을 수 있다.
그리고, 상위 m비트의 제1 아날로그-디지털 변환기(20)와 하위 n-m비트의 제2 아날로그-디지털 변환기(30)로부터 출력된 디지털 데이터를 합성하고, n비트의 디지털 화상 데이터로서 출력한다.
여기에서는 2단 구성의 아날로그-디지털 변환기의 예를 나타냈지만, 2단 구성에 한정되는 것은 아니고, 3단, 4단,..., n단 구성의 아날로그-디지털 변환기이어도 좋다.
전술한 아날로그-디지털 변환기를 이용한 고체 촬상 장치는, 예를 들면 2단 구성이라고 했을 경우, 상위 m비트 제1 아날로그-디지털 변환에서 얻을 수 있는 화소 출력 신호를 이용하고, 소정 레벨 이하의 신호만 하위 n-m비트의 제2 아날로그-디지털 변환을 행함으로써, 광 샷 잡음(photo-shot-noise)이 적은 저조도의 화소 출력 신호에는 고정밀도의 아날로그-디지털 변환을 행하고, 광 샷 잡음이 큰 고조도의 화소 출력 신호에 대해서는 저 정밀도의 아날로그-디지털 변환을 행함으로써, 저 소비 전력을 실현한 고체 촬상 장치를 실현할 수 있다.
또한, 고체 촬상 장치의 열병렬형의 아날로그-디지털 변환기에서, 축차 비교형보다도 면적이 작지만 변환 시간이 걸리는 카운터·램프형을 이용한 아날로그-디지털 변환기를 이용하고 있음에도 불구하고, 변환 시간을 대폭 단축한 고체 촬상 장치를 실현할 수 있다.
이 2단 구성의 아날로그-디지털 변환기의 적용 예로서, 예를 들면 화상을 촬상할 때의 모니터등 아날로그-디지털 변환에는 상위 m비트만의 아날로그-디지털 변환을 사용하고, 실제의 화상의 촬상등 고정밀도가 요구될 경우에는, 하위 n-m비트의 아날로그-디지털 변환도 사용하는 것으로, 고속인 모니터나 저 소비전력을 실현한 고체 촬상 장치를 실현할 수 있다.
다음으로, 도 2에 아날로그-디지털 변환기(220-1∼220-m)로 구성되는 고체 촬상 장치(200)의 구성예를 나타낸다.
도 2의 아날로그-디지털 변환기(220-1∼220-m)은, 화소(어레이)부에 수직 방향으로 반복해 배치된 수직 신호선 vsl1∼vslm으로부터 취출한 아날로그의 화소 출력 신호를 디지털 신호(데이터)로 변환하는, 상위, 하위의 2개의 아날로그-디지털 변환기(220-1∼220-m)로 구성된 예다.
또한 이 상위, 하위의 2개의 아날로그-디지털 변환기로 구성된 아날로그-디지털 변환기(220-1∼220-m)는, 각 수직 신호선 vsl1∼vslm의 출력이 상위 m비트의 아날로그-디지털 변환기의 입력에 접속되고, 이 상위 m비트의 아날로그-디지털 변환기의 출력이 DA변환된 값으로 입력 화소 신호와의 차가 처리된 후, 하위 n-m비트의 아날로그-디지털 변환기에 입력되어, 거기에서 하위의 아날로그-디지털 변환 동작이 행해지고, 그 결과 화소 디지털 데이터(신호)가 출력된다.
또한 구체적으로는, 상위 m비트의 아날로그-디지털 변환기에 카운터·램프형의 아날로그-디지털 변환기를 적용할 수 있고, 하위 n-m비트 아날로그-디지털 변환기의 변환 방식은 여기에서는 한정되지 않는다.
아날로그-디지털 변환기(220-1∼220-m)의 상위 m비트는, 주로 컴퍼레이터(201)와 m비트 카운터(202)로 구성되고, 또한 하위 n-m비트는 하위 n-m비트의 아날로그 신호를 발생하기 위한 스테이트 머신(203), 하위 아날로그 신호 전압 발생부(204)등으로 구성되는 감산부, n-m비트 아날로그-디지털 변환기(209)등으로 구성되어 있다.
상위 m비트의 아날로그-디지털 변환기에서, 컴퍼레이터(201)의 반전 입력 단자는 mslope(l1)에 접속되고, 비반전 입력 단자는 수직 신호선(vsl1∼vslm)에 접속되고, 출력 단자는 m비트 카운터(202)의 입력에 접속된다. 이 m비트 카운터(202)에는 계수나 리세트용의 클럭 clk가 공급된다. 또 컴퍼레이터(201)의 출력 단자는, 하위 n-m비트 아날로그-디지털 변환기의 일부를 구성하는 스테이트 머신(203)의 입력 단자에 접속된다. m비트 카운터(202)의 출력은 데이터 [n-1:0]라인(15)에 접속되고, 상위(n-1∼n-m)비트의 디지털 데이터를 출력한다.
하위 n-m비트 아날로그-디지털 변환기에서, 스테이트 머신(203)의 입력에 클럭 clk라인(l2), 리세트 신호 rst의 라인(l3), 컴퍼레이터(201)의 출력이 각각 접속된다.
스테이트 머신(203)의 전류 스위치 cursw는 N채널 FET(206)의 게이트에 접속되고, 방전 제어용의 직류 스위치 dcsw는 N채널 FET(207)의 게이트에 접속된다.
P채널 FET(205)의 소스는 기준전위(전원)에 접속되고, 게이트는 라인(l4)과 P채널 FET(210)의 게이트와 드레인에 접속되고, 드레인은 N채널 FET(206)의 드레인에 접속된다.
P채널 FET(210)의 소스는 기준 전위(전원)에 접속되고, 게이트와 드레인은 정전류원(211)의 한쪽의 단자에 접속되고, 이 정전류원의 다른 쪽의 단자는 그라운드에 접속된다.
N채널 FET(206)의 소스는 캐패시터C1(208)의 한쪽의 단자에 접속되고, 또한 N채널 FET(207)의 드레인에 접속된다. N채널 FET(207)의 소스는 그라운드에 접속 된다. 캐패시터 C1의 한쪽의 단자는 n-m비트 아날로그-디지털 변환기(209)의 입력에 접속되고, 다른 쪽의 단자는 그라운드에 접속된다.
하위 n-m의 비트 아날로그-디지털 변환기(209)의 출력 단자는 데이터[n-1:0]라인(15)에 접속되고, 하위 비트 데이터 [n-m:0]의 데이터를 출력한다.
다음으로, 하위 n-m비트의 아날로그-디지털 변환기에 이용되는 스테이트 머신(203)의 동작에 대해서 도 3a 내지 3c를 이용하여 설명한다.
도 3a에 도시한 바와 같이, 스테이트 머신(203)에 리세트 신호 rst가 공급되면, dcsw가“H”레벨이 되고, 캐패시터C1(208)에 충전되어 있었던 전하가 방전되고, 또한 m비트 카운터(202)가 리세트된다. 그리고, 클럭 clk에 동기해서 카운트 동작이 개시되어, 감산 카운터의 상위 m비트의 변환 동작이 행해지고, 또한 mslope전압이 클럭에 수반하여 소정 전압으로부터 선형적으로 감쇠한다.
기준 신호 mslope의 전압과 vsl의 전압이 컴퍼레이터(201)에서 비교되어, mslope가 vsl의 전압 이하가 되면, 카운터 동작은 정지한다. 스테이트 머신(203)의 dcsw가“L”레벨이 되면 캐패시터C1(208)는 방전을 멈추고, 이것과 동시에 cursw가“H”레벨이 되므로 정전류원(211)에 의해 인가되는 것과 같은 전류 i가 캐패시터C1(208)에 충전된다.
다음 클럭(시각t6의 clk)의 상승 cursw가“L” 레벨로 되어 N채널 FET(206)가 OFF(오프)로 설정되어, 캐패시터C1(208)에 충전된 전하가 유지된다. 이 캐패시터C1(208)에 유지된 전하는, 다음 리세트 신호 rst가 입력될때 까지 유지된다. 이 스테이트 머신(203)의 일련의 동작을 도 3b, 3c에 도시한다.
다음으로, 도 2에 나타나는 아날로그-디지털 변환기(220-1∼220-m)의 동작을 도 4의 타이밍차트를 이용하여 설명한다.
도 4의 타이밍차트에서, 시각 t1로 리세트 신호rst가 스테이트 머신(203) 및 m비트 카운터(202)에 공급되어, 리세트 동작이 행해진다. 또한, 스테이트 머신(203)으로부터 출력된 dcsw는 시각t1로부터 시각 t5까지“H”레벨을 유지하고, 이 dcsw의“H”레벨의 신호가 N채널 FET(207)의 게이트에 인가되어 도통하므로, 캐패시터C1(208)의 전하가 방전하고, 그 전위가 시각t5까지 유지된다.
리세트 신호 rst의 하강 시각 t2에 동기해서 m비트 카운터(202)는 카운트 동작을 시작하고, 또 클럭 clk에 수반하여 slope신호가 선형적으로 감소한다. 컴퍼레이터(201)의 반전 입력 단자에 입력된 mslope(신호)가 비반전 입력 단자에 입력된 화소 출력 신호(수직 신호 라인 vsl1로부터 출력된 화소 신호)와 비교되어, mslope가 수직 신호선 vsl1의 화소 신호 레벨 이하가 되면 컴퍼레이터(201)의 출력 단자로부터“H”레벨의 펄스 mcompout가 출력되어(시각 t5), 이하 리세트(rst)될 때까지 이“H”레벨은 유지된다.
m비트 카운터(202)는 시각 t4에서 동작을 종료한다. 이 m비트 카운터(202)의 카운트 방식은 UP, DOWN의 카운터 동작이 있지만 어느 것이라도 좋다.
그 후, 카운트치는 변환되어 상위 m 비트 2진 데이터로서 데이터 [n-1:n-m]가 데이터 라인(15)으로 출력된다.
한편, 스테이트 머신(203)의 dcsw는 mslope 신호와 수직 신호선 vsl1의 화소 출력 신호 레벨이 반전(크로스)한 시각t5로“H”레벨로부터“L”레벨로 변화되고, N채널 FET(207)을 OFF(오프)한다. 그 결과 캐패시터C1(208)의 방전을 종료한다.
시각t5에서, cursw가“L”레벨로부터“H”레벨로 변화되고, cursw는 clk가 상승하는 시각까지 이“H”레벨을 유지하고, 다음 클럭 clk의 상승 시각 t6에서 ”L“레벨로 변화된다.
즉, 시각 t5로부터 다음 클럭 clk의 상승 시각t6까지의 기간, P채널 FET(205)와 N채널 FET(206)를 통해서 캐패시터C1(208)에 전류i가 충전 됨으로써(도 4b), 가상의 하위 n-m비트 변환을 행하기 위한 아날로그 신호가 발생된다.
캐패시터C1(208)에 공급되는 전류값은 P채널 FET(210)과 P채널 FET(205)로 구성되는 커런트 미러 회로에 의해 정전류원(211)으로 발생하는 전류i와 같으므로, 이 정전류원(211)의 전류값 i를 원하는 값으로 설정하고, 시각 t5로부터 시각 t6기간에 축적되어서 얻을 수 있는 전압값을 임의로 설정할 수 있고, 캐패시터C1(208)에 샘플링된 전압에 게인을 걸 수 있고, 소자 정밀도의 완화를 실현할 수 있다.
여기서, 상위 m비트 카운터(202)의 카운터 동작은 clk에서 행해지고 있으므로, 이 상위 m비트의 1LSB는 1클럭 clk의 주기에 대응한다. 하위 n-m비트는 시각t4∼t5 기간 tc에 캐패시터C1(208)에 충전된 전하량이지만, 컴퍼레이터(201)의 입력 신호 mslope와 vsl의 비교 결과를 판별할 수 있는 것은, 양쪽 신호의 레벨이 반전하는 시각(t5)이므로, 시각 t5이후의 기간이다.
따라서, 실제로 측정할 수 있는 것은, 1클럭 주기 tclk으로부터 tc기간을 감산한 기간, 캐패시터C1(208)에 전류를 충전해서 얻을 수 있는 전압값(Vb)이다. 클 럭 tclk(시각 t4로부터 시각 t6 기간)기간에 전류가 충전된 결과 발생하는 전압(도 4에 있어서 Va + Vb의 전압)으로부터 측정 전압(Vb)을 감산하면 참된 하위 n-m비트에 대응하는 아날로그 신호(Va)를 얻을 수 있다.
구체적으로는, 하위 n-m비트의 아날로그-디지털 변환기는, 1클럭 tclk-tc의 기간에 발생하는 아날로그 신호 Vb를 디지털 신호로 변환하고 있으므로, n-m 비트의 풀 스케일(Va+Vb)에 대응하는 디지털 데이터로부터 capout(Vb)에 대응하는 디지털 값을 감산한 데이터(Va에 대응)이 된다.
n-m 비트 아날로그-디지털 변환기(209)로 하위 n-m비트의 아날로그-디지털 변환 동작이 행해진 후, 데이터 [n-m-1:0]의 화상 데이터가 데이터 [n-1:0]라인(15)에 출력된다.
이 하위의 ｎ-m 비트 아날로그-디지털 변환기(209)의 변환 방식은 병렬 방식, 카운터·램프 방식, 축차 변환 방식등 여러가지의 방식을 적용할 수 있다.
상위 m비트의 데이터와 하위 n-m비트의 데이터가 합성된 후, 수평 선택 회로에서, 전술한 수직 신호선(vsl1∼vslm)에 접속된 n비트 아날로그-디지털 변환기(220-1∼220-m)가 순차적으로 선택되어, 디지털 데이터가 도출된다.
이렇게 도 4의 타이밍차트에서 도시한 바와 같은 변환 동작을 행함으로써, 상위 n-m비트의 아날로그-디지털 변환에 요하는 변환 시간이 2m- 1사이클이 되고, 예를 들면 후단의 하위 n-m비트의 아날로그-디지털 변환을 2n-m-1사이클로 행하였다 고 하여도, 도 8에 나타내는 아날로그-디지털 변환기(430-1∼430-m)에 비교하여 변환 시간이 대폭 단축될 수 있다.
예를 들면, n=12, m=8로 하면, 도 8에서는 212-1 = 4095 사이클이 되고, 도 5에서는 28-1 + 212-8 - 1 = 270사이클로 아날로그-디지털 변환을 행할 수 있다.
또한, n비트의 아날로그-디지털 변환에서는 시간 정밀도나 소자 정밀도가 2n-1의 오더정도 필요했지만, 상위 m비트와 하위 n-m비트의 아날로그-디지털 변환을 분리하는 것으로, 상위 m비트는 2m의 오더 정도, 하위 n-m비트는 2n-m의 오더정도로 정밀도를 완화할 수 있다.
또한, 하위 아날로그-디지털 변환기에 공급하는 아날로그 신호(전압) capout는 전류원인(211)의 전류를 i로 했을 때에,
capout = (i/C1)＊tc
(여기서, '*' 는 승산 기호를 나타낸다)이 된다.
전류i와 캐패시터 C1의 값을 적절하게 선택하면, 전압 capout는 tc에 대하여 증폭한 것으로 되고, 이것도 하위 n-m비트의 아날로그-디지털 변환할 때의 소자 정밀도등을 느슨하게 해, 변환 정밀도를 향상시킬 수 있다. 또한, 상위 m비트와 하위 n-m비트로 함으로써, 아날로그-디지털 변환기에 사용하는 소자수를 줄이는 것에 의해, 칩 면적을 작게 할 수 있는 등의 이점이 있다.
다음에, 도 5에 다른 실시 형태예인 아날로그-디지털 변환기(330-1∼330-m) 을 이용한 고체 촬상 장치(300)를 나타낸다.
아날로그-디지털 변환기(330-1∼330-m)는, 도 2에 나타낸 아날로그-디지털 변환기(220-1∼220-m)의 하위 n-m비트를 상위 m비트의 카운터·램프형의 아날로그-디지털 변환기와 같은 구성을 채용한 실시 형태예다.
도 5에 나타내는 고체 촬상 장치(300)는, 각 수직 신호선에 접속된 복수의 아날로그-디지털 변환기(330-1∼330-m)로 구성된다. 도 5의 아날로그-디지털 변환기(330-1∼330-m)의 구성의 상위 m비트의 아날로그-디지털 변환기는 도 2와 마찬가지로, 컴퍼레이터(301)의 반전 입력 단자는 mslope에 접속되고, 비반전 입력 단자는 수직 신호선(vsl1∼vslm)에 접속되고, 출력 단자는 m비트 카운터(302)의 입력에 접속된다. 이 ｍ비트 카운터(302)에는 계수나 리세트용의 클럭clk가 공급되어, m비트 카운터(302)의 출력은 데이터 [n-1:0]라인(l6)에 접속되어서, 상위 (n-1)∼(n-m)비트의 디지털 데이터가 출력된다.
하위 n-m비트의 아날로그-디지털 변환기에서, 스테이트 머신(303)의 입력은 클럭 clk 라인(l2), 리세트 신호 rst라인(l3), 컴퍼레이터(301)의 출력이 각각 접속된다.
스테이트 머신(303)의 전류 스위치 cursw는 N채널 FET(306)의 게이트에 접속되고, 직류 스위치 dcsw는 N채널 FET(307)의 게이트에 접속된다.
P채널 FET(305)의 소스는 기준전위(전원)에 접속되고, 게이트는 라인(l4)과 P채널 FET(10)의 게이트와 드레인에 접속되고, 드레인은 N채널FET(306)의 드레인에 접속된다.
P채널 FET(310)의 소스는 기준전위(전원)에 접속되고, 게이트와 드레인은 정전류원(311)의 한쪽의 단자에 접속되고, 이 정전류원(311)의 다른 쪽의 단자는 그라운드에 접속된다.
N채널 FET(306)의 소스는 캐패시터C1(308)의 한쪽의 단자에 접속되고, 또한 N채널 FET(307)의 드레인에 접속된다. N채널 FET(307)의 소스는 그라운드에 접속된다. 캐패시터의 한 쪽의 단자(capout)은 컴퍼레이터(320)의 비반전 입력 단자에 접속되고, 다른 쪽의 단자는 그라운드에 접속된다.
컴퍼레이터(320)의 반전 입력 단자는 nmslope(라인 15)에 접속되고, 출력 단자는 n-m 비트 카운터(321)의 입력에 접속된다. 또한, 이 n-m 비트 카운터(321)에는, 클럭 clk이 입력되어, 출력 단자는 데이터 [n-1:0] 라인(15)에 접속되고, 하위 비트 데이터 [n-m-1:0]의 데이터가 출력된다.
다음으로, 아날로그-디지털 변환기(330-1∼330-m)의 동작을 도 6의 타이밍차트를 이용하여 설명한다.
화소로부터의 출력 신호는 수직 신호선 vsl∼vslm을 통하고, 열병렬로 설치되고, n비트의 아날로그-디지털 변환기에 입력된다. 이 n비트의 아날로그-디지털 변환기는 상위 m비트와 하위 n-m비트의 아날로그-디지털 변환기로 나뉘어져 있고, 상위 m비트의 아날로그-디지털 변환은, 열병렬로 구비할 수 있었던 컴퍼레이터(301)와 m비트 카운터(302)에 의해, 컴퍼레이터(301)의 한쪽의 입력에는 화소 출력 신호가 입력되고, 다른 쪽의 입력에는 디지털-아날로그 변환기로부터의 참조 신호 출력(mslope)이 입력되어, 참조 신호가 있는 초기값으로부터 시작되고, 클럭 입 력에 의해 그 참조 신호가 변환되고, 그때에 컴퍼레이터(301)에 입력된 화소 출력 신호와 참조 신호와의 대소 관계가 역전했을 때에, 컴퍼레이터(301)의 출력 신호가 변환되는 것으로, 화소 출력 신호에 따른 클럭수를 m비트 카운터(302)로 카운트하고, 클럭수에 따른 디지털 값을 얻는 것으로 화소 출력 신호의 상위 m비트 데이터 [n-1:n-m]를 얻는다.
다음에, 하위 n-m비트의 아날로그-디지털 변환 동작에 대해서 설명한다.
상위 m비트 아날로그-디지털 변환용의 컴퍼레이터(301)의 입력측에서 mslope가 수직 신호선 vsl1∼vslm으로부터 출력되는 화소 신호보다 작아지면, 출력 단자로부터 펄스가 출력되어, 스테이트 머신(303)에 공급된다.
시각 t5에서 스테이트 머신(303)으로부터 출력되는 cursw가“H” 레벨로 되고, N채널 FET(306)의 게이트에 공급되어, N채널 FET가 턴온된다. 그 이후에, 캐패시터C1(308)에 전류가 흐르기 시작하고, 캐패시터C1(308)은 다음 클럭의 상승 시각t6까지 충전된다.
이 캐패시터C1(308)은, 미리 리세트해 둘 필요가 있기 때문에, 캐패시터의 리세트 및 충전을 제어하는 스테이트 머신이 열 마다 설치되어 있다. 이 스테이트 머신의 동작은 전술한 바와 같이 도 3a 내지 3c에서 나타난 바와 동일하므로, 여기에서는 그 설명은 생략한다.
하나의 클럭 clk이 하위 n-m비트의 풀 스케일(Va+Vb)에 대응하고, 하위 n-m비트의 참값은 시각t4로부터 시각t5까지의 기간에 대응하는 전압(Va)이다.
그러나 실제로 측정할 수 있는 것은 컴퍼레이터(301)의 출력이 "H"레벨이 된 시각 t5로부터 다음 클럭의 상승 시각 t6까지의 기간에 대응하는 전압(Vb)이다. 따라서, 캐패시터 C1(308)에 충전된 전하량, 즉 전압 Vb를 디지털 변환하고, 이 디지털 변환된 값을 Va+Vb의 디지털 값에서 감산해서 참된 디지털 값 Va를 구한다.
캐패시터 C1(308)에 충전된 전압 capout은 컴퍼레이터(320)의 비반전 입력 단자에 공급된다. 한편, 컴퍼레이터(320)의 반전 입력 단자에는 라인(15)을 통해서 신호 nmslope가 입력되고，소정의 타이밍에서 클럭 clk에 동기화해서 n-m비트 카운터(321)는 계수 동작을 시작한다.
캐패시터 C1(308)의 출력 전압 capout의 레벨이 nmslope 전압 레벨보다 높게 되면 컴퍼레이터(320)는 출력 단자로부터“H”레벨의 펄스가 출력되어, n-m비트 카운터(321)에 공급된다. n-m비트 카운터(321)는 그 후 계수 동작을 종료한다. 이 계수 값은 도 ６에 나타내는 전압 Vb에 대응한다. 풀 스케일에 대응하는 디지털 값으로부터 이 Vb의 디지털 값을 감산함으로써, 전압 Va에 대응하는 참된 ｎ-m비트의 디지털 데이터 데이터 [n-m-1:0]를 얻을 수 있다.
그 후, 이 하위 n-m비트의 디지털 데이터인 데이터 [n-m-1:0]는 디지털 데이터인 데이터[n-1:0]에 전송되어, 상위 m비트 데이터와 합성되어서 총 n비트 정밀도의 아날로그-디지털 변환된 데이터를 도출한다.
이렇게, 상위 m비트의 아날로그-디지털 변환의 동작, 및 하위 n-m비트에 대응한 화소 출력 신호를 샘플링할 때까지의 동작은 도 1 및 도 3과 기본적으로 동일하다.
이 샘플링한 하위 n-m비트에 대응한 화소 출력 신호를, 아날로그-디지털 변 환할 때에는, 상위 m비트와 같이 카운터 램프형의 열병렬형 아날로그-디지털 변환기로 행한다. 이때, 상위 m비트의 카운터·램프형의 아날로그-디지털 변환기외에 열 마다 컴퍼레이터를 설치하고, 그 컴퍼레이터에 디지털-아날로그 변환의 출력 nmslope를 입력하여, 캐패시터의 전압 capout를 아날로그-디지털 변환한다. 따라서, 상술한 바와 같이 대폭적인 변환 시간의 단축이나 소자 정밀도의 완화를 행할 수 있다.
또한，이 ｎ비트 아날로그-디지털 변환기는, 각열 마다 반드시 설치할 필요는 없고, 예를 들면 2열, 3열 마다 1개 제공되어, 소정의 타이밍에서 절환해서 2, 3화소의 디지털 신호를 각각 출력해도 된다．
다음으로，본 발명의 다른 실시예의 아날로그-디지털 변환기에 대해서 도 7을 이용하여 설명한다.
도 7에 도시된 아날로그-디지털 변환기와 도 5에 도시된 아날로그-디지털 변환기(330-1(330-m))는, 상위 m비트의 아날로그-디지털 변환기에 공급되는 클럭 clk의 주기와 하위 n-m비트의 아날로그-디지털 변환기에 공급되는 클럭 clk의 주기가 다른 점에서 다르다． 이 상위 m비트의 아날로그-디지털 변환기에 공급되는 클럭 주기를, 예를 들면 하위 비트의 클럭 주기보다 길게 설정한다.
상위 m비트의 변환 시간을 기초로 하여，참조 신호 mslope와 수직 신호선 vsl1(∼vslm)로부터 출력된 화소 출력 신호가 컴퍼레이터에서 비교되어, 시각 t5에서 그 크기가 반전해 컴퍼레이터의 출력으로부터 mcompout의 펄스가 출력된다.
펄스 mcompout가 “H”레벨로 변하는 시각 t5에서 스테이트 머신의 전류 스 위치 cursw로부터의 신호 레벨은 “L”레벨로부터 “H”레벨에 변화되고, 전류 스위치 cursw로부터 출력된 신호 레벨을 다음 클럭이 상승하는 시각 t6까지 유지한 후, 캐패시터에 소정량의 전류를 충전하고, 하위 n-m비트의 아날로그-디지털 변환기에 입력하는 아날로그 전압을 샘플링한다.
하위 n-m비트의 아날로그-디지털 변환 동작은 도 5와 마찬가지므로, 여기에서는 설명을 생략한다.
이렇게, 하위 n-m비트의 풀 스케일에 상당하는 1 클럭 clk의 주기 tclk을 하위 아날로그-디지털 변환기의 동작 클럭보다 길게 설정함으로써, 펄스 mcompout과 수직 신호선 vsl1(∼vslm)의 레벨이 교차하는 지점으로부터 다음 클럭(시각 t6)까지의 기간을 길게 설정할 수 있다.
이 결과, 캐패시터에 전류를 충전하는 사이클 ｔｃｌｋ-ｔｃ을 도 5와 비교해서 길게 할 수 있고, 이 캐패시터에 충전되는 전압도 크게 할 수 있으므로, 고정밀도로 하위 n-m비트의 디지털 변환 동작을 행할 수 있다．
이상 설명한 바와 같이, 고체 촬상 장치의 열병렬형의 아날로그-디지털 변환 에서，상위 m비트와 하위 n-m비트의 아날로그-디지털 변환을 분리된다. 따라서, 상위 m비트는 2m의 정도, 하위 n-m비트는 2n-m의 정도의 변환 시간의 단축, 소자 정밀도의 완화를 실현할 수 있다.
또한，고체 촬상 장치의 열병렬형의 아날로그-디지털 변환에서，축차 비교형의 아날로그-디지털 변환 보다도 면적이 작지만 변환 시간이 걸리는 카운터·램프 형의 아날로그-디지털 변환의 하위 n-m비트에 대응한 전압을 캐패시터에 충전하는 것으로 샘플링을 행하고, 부가적으로 설치된 하위 n-m비트용의 아날로그-디지털 변환을 행함으로써, 변환 시간을 단축할 수 있고, 더욱이, 소자 정밀도의 완화를 실현할 수 있다.
고체 촬상 장치의 열병렬형의 아날로그-디지털 변환에서，아날로그-디지털 변환이 축차 비교형보다도 면적이 작지만 변환 시간이 걸리는 카운터·램프형을 이용한 아날로그-디지털 변환을 이용하여 수행된다 할지라도, 변환 시간을 단축할 수 있는 고체 촬상 장치를 실현할 수 있다.
예를 들면, 화상을 촬상할 때의 모니터링을 수행하는 아날로그-디지털 변환의 경우에는, 상위 m비트만의 아날로그-디지털 변환을 사용하고, 실제의 화상을 촬상할 경우에 고정밀도가 요구될 때, 상위 m 비트에 대한 아날로그-디지털 변환에 덧붙여 하위 n-m비트상의 아날로그-디지털 변환도 수행된다. 따라서, 고속 모니터링과 저소비 전력을 실현한 고체촬상 장치를 실현할 수 있다.
상위 m비트의 아날로그-디지털 변환에서 얻을 수 있는 화소 출력 신호를 이용하는 소정 레벨 이하의 신호만에 대한 하위 n-m비트의 아날로그-디지털 변환을 행함으로써, 광 샷 잡음(photo-shot-noise)이 적은 저조도의 화소 출력 신호에 대한 고정밀도의 아날로그-디지털 변환을 행하고, 광 샷 잡음이 큰 고조도의 화소출력 신호에 대해서는 저정밀도의 아날로그-디지털 변환을 행함으로써, 저소비 전력을 실현한 고체 촬상 장치를 실현할 수 있다.
도 12는 본 발명의 다른 실시예에 따르는 카메라의 단면도이다. 본 발명의 실시예에 따르는 카메라는 비디오를 촬상할 수 있는 비디오 카메라의 예이다.
본 발명의 실시예에 따르는 카메라는 고체 촬상 장치(100, 200, 300, 400, 500)에 관한 고체 촬상 장치(1)와, 광 시스템(610), 셔터 장치(611), 구동 회로(612), 및 신호 처리 회로(613)를 포함한다.
광 시스템(610)은 화상을 형성하기 위하여 고체 촬상 장치(1)의 촬상 영역 상의 객체로부터 화상광(입사광)을 포커싱한다. 따라서, 대응 신호의 전하는 소정 주기 동안 고체 촬상 장치(1)에 저장된다.
셔터 장치(611)는 고체 촬상 장치(1)에 관한 광 조사 주기 및 광 차폐 주기를 제어한다.
구동 회로(612)는 고체 촬상 장치(1)의 송신 동작 및 셔터 장치(611)의 셔터 동작을 제어하기 위하여 구동 신호를 공급한다. 고체 촬상 장치(1)의 전하는 구동 회로(612)로부터 공급된 구동 신호(타이밍 신호)를 기초로 전송된다. 신호 처리 회로(613)는 각종 신호 처리를 수행한다. 처리된 화상 신호는 메모리와 같은 기억 매체에 저장되거나 또는 모니터에 출력된다.
고체 촬상 장치의 열병렬형의 아날로그-디지털 변환에서，상위 m비트와 하위 n-m비트의 아날로그-디지털 변환을 분리하여, 상위 m비트는 2m의 정도, 하위 n-m비트는 2n-m의 정도의 변환 시간의 단축, 소자 정밀도의 완화를 실현할 수 있다.
또한，고체 촬상 장치의 열병렬형의 아날로그-디지털 변환에서，축차 비교형 의 아날로그-디지털 변환 보다도 면적이 작지만 변환 시간이 걸리는 카운터·램프형의 아날로그-디지털 변환의 하위 n-m비트에 대응한 전압을 캐패시터에 충전하는 것으로 샘플링을 행하고, 부가적으로 설치된 하위 n-m비트용의 아날로그-디지털 변환을 행함으로써, 변환 시간을 단축할 수 있고, 더욱이, 소자 정밀도의 완화를 실현할 수 있다.
당업자에게는 특허청구범위 또는 그 균등물의 범위 내에서 다양한 수정, 결합, 서브결합 및 변경이 설계 제한 및 다른 요인에 따라 일어날 수 있음을 인식할 것이다.

Claims (18)

  1. 고체 촬상 장치로서,
    격자 형상으로 배치된 복수의 화소와,
    화소를 행마다 선택하는 순차 주사 장치와,
    상기 화소로부터의 화소 신호가 공급되는 수직 신호선에 접속되어, 상기 수직 신호선으로부터의 출력 신호 혹은 그 출력 신호를 샘플링한 화소 출력 신호를 제1 비트 길이의 아날로그-디지털 변환하는 제1 아날로그-디지털 변환 장치와, 상기 제1 아날로그-디지털 변환 장치의 변환 동작을 완료한 후, 상기 화소 출력 신호로부터 상기 제1 비트 길이에 대응한 아날로그 신호를 감산한 후, 제2 비트 길이의 아날로그-디지털 변환을 행하는 제2 아날로그-디지털 변환 장치를 가지는 아날로그-디지털 변환 장치
    를 포함하는 고체 촬상 장치.
  2. 제1항에 있어서, 상기 아날로그-디지털 변환 장치는, 상기 제2 아날로그-디지털 변환 장치의 후단에서 접속되어, 상기 제２ 아날로그-디지털 변환 장치의 변환 동작을 완료한 후, 상기 제2 아날로그-디지털 변환 장치에 입력되는 아날로그 신호로부터 상기 제2 비트 길이에 대응한 아날로그 신호를 감산한 후, 제3 비트 길이의 아날로그-디지털 변환을 행하는 제3 아날로그-디지털 변환 장치를 더 포함하는 고체 촬상 장치.
  3. 제1항에 있어서, 상기 제1 아날로그-디지털 변환 장치는, 상위 m비트의 아날로그-디지털 변환을 행하고, 상기 제2 아날로그-디지털 변환 장치는 하위 n-m (m과 n은 양의 정수에서 n>m이라고 한다) 비트의 아날로그-디지털 변환을 행함으로써, n비트의 아날로그-디지털 변환을 행하는 고체 촬상 장치.
  4. 제1항 내지 제3항중 어느 한 항에 있어서,
    전류 출력부를 가지며, 상기 화소 출력 신호로부터 상기 제1 비트 길이에 대응한 아날로그 신호를 감산하는 감산 처리부를 더 포함하고，
    상기 전류 출력부는 상기 제1 아날로그-디지털 변환 장치의 동작 클럭 사이클의 일부를 이용해서 캐패시터에 하위 n-m비트용 아날로그 신호를 공급하는 고체 촬상 장치.
  5. 제4항에 있어서, 상기 전류 출력부는, 상기 캐패시터에 공급하는 전류량을 가변해서 상기 하위 (n-m) 비트 상의 아날로그 신호의 레벨을 가변하도록 한 고체 촬상 장치.
  6. 제1항에 있어서, 상기 제1 아날로그-디지털 변환 장치는, 카운터·램프형의 아날로그-디지털 변환 장치인 고체 촬상 장치.
  7. 제6항에 있어서, 상기 제1 아날로그-디지털 변환 장치의 동작 클럭 사이클을, 상기 제2 아날로그-디지털 변환 장치의 동작 클럭 사이클보다 길게 한 고체 촬상 장치.
  8. 고체 촬상 장치로서,
    격자 형상으로 배치된 복수의 화소와,
    화소를 행마다 선택하는 순차 주사 장치와,
    상기 화소로부터 얻을 수 있는 아날로그 신호를 n비트(n은 임의의 양의 정수)의 디지털 신호로 변환하는, 열병렬로 배치된 복수의 아날로그-디지털 변환 장치를 포함하며，
    상기 복수의 아날로그-디지털 변환 장치는 상위 m비트(m은 n보다 작은 임의의 양의 정수)와 하위 n-m비트의 아날로그-디지털 변환 장치들로 나뉘어져 있고,
    상기 화소로부터의 출력 신호 혹은 그 출력 신호를 샘플링하여 얻어진 화소 출력 신호를 아날로그-디지털 변환할 때에, 상기 아날로그-디지털 변환은 상기 상위 m비트상에서 초기에 수행되며, 상기 화소 출력 신호로부터 상기 상위 m비트에 대응한 신호를 감산한 후, 상기 하위 n-m비트의 아날로그-디지털 변환을 행하는 고체 촬상 장치.
  9. 제8항에 있어서, 상기 상위 m비트의 아날로그-디지털 변환 장치는 카운터·램프형의 아날로그-디지털 변환 장치인 고체 촬상 장치.
  10. 제8항에 있어서, 전류 출력부를 가지며, 상기 화소 출력 신호로부터 상기 상위 m비트 길이에 대응한 신호를 감산하는 감산 처리부를 더 포함하고，
    상기 전류 출력부는 상기 상위 m비트의 아날로그-디지털 변환 장치의 동작 클럭 사이클의 일부를 이용해서 캐패시터에 하위 n-m비트용 아날로그 신호를 공급하는 고체 촬상 장치.
  11. 제10항에 있어서, 상기 전류 출력부는, 상기 캐패시터에 공급하는 전류량을 가변해서 하위 (n-m) 비트 입력 아날로그 신호의 레벨을 가변하도록 한 고체 촬상 장치.
  12. 제8항에 있어서, 상기 상위 m비트의 아날로그-디지털 변환 장치의 동작 클럭 사이클을, 상기 하위 n-m비트의 아날로그-디지털 변환 장치의 동작 클럭 사이클보다 길게 한 고체 촬상 장치.
  13. 고체 촬상 장치로서,
    격자 형상으로 배치된 복수의 화소와,
    상기 화소를 행마다 선택하는 순차 주사 장치와,
    상기 화소로부터 얻을 수 있는 아날로그 신호를 n비트(n은 임의인 양의 정수)의 디지털 신호로 변환하는, 열병렬로 배치된 복수의 아날로그-디지털 변환 장 치를 포함하며，
    상기 복수의 아날로그-디지털 변환 장치는 상위 m비트와 하위 n-m비트의 아날로그-디지털 변환 장치로 나뉘어져 있고,
    상기 상위 m비트의 아날로그-디지털 변환은, 열병렬로 배열된 비교기와 클럭 카운터에 의해 수행되며, 상기 비교기의 한쪽의 입력에는 화소 출력 신호가 입력되어, 다른 쪽의 입력에는 디지털-아날로그 변환 장치로부터의 참조 신호 출력이 입력되고,
    상기 참조 신호가 소정의 초기값으로부터 시작해서 클럭 입력에 따라 변화되며,
    상기 비교기에 입력된 화소 출력 신호와 참조 신호 사이의 대소관계가 역전했을 때, 상기 비교기의 출력 신호가 변화되어, 상기 화소 출력 신호에 따른 클럭 수를 카운트하고, 상기 클럭 수에 따른 디지털 값을 얻어서 상기 화소 출력 신호의 상위 m비트의 아날로그-디지털 변환 값을 얻을 수 있고,
    상기 화소 출력 신호 상의 하위 n-m비트는, 상기 비교기의 출력 신호가 변화되었을 때부터, 다음 클럭 사이클이 시작될 때까지의 기간에 열마다 설치된 캐패시터에 전하를 축적하여 상기 화소 출력 신호의 하위 n-m비트에 대응한 신호를 샘플링하고, 이 샘플링한 신호의 전압을 부가적으로 제공된 하위 n-m비트의 아날로그-디지털 변환 장치에서 아날로그-디지털 변환하여 상기 화상출력 신호를 n비트로 아날로그-디지털 변환함에 의해, 아날로그-디지털 변환이 수행되는 고체 촬상 장치.
  14. 제13항에 있어서, 상기 고체 촬상 장치는 열병렬로 배열된 비교기와 클럭 카운터를 더 포함하며,
    상기 샘플링된 하위 n-m비트 화소 출력 신호는 상기 비교기의 일 입력 단자에 입력되고, 다른 입력 단자에는 상기 디지털-아날로그 변환 장치로부터의 참조 신호출력이 입력되며,
    상기 참조 신호가 소정의 초기값으로부터 시작해서 클럭 입력에 따라 변하고,
    상기 비교기에 입력된 하위 n-m비트 화소 출력 신호와 참조 신호 사이의 대소관계가 역전했을 때 상기 비교기의 출력 신호가 변하여, 상기 하위 n-m비트 화소 출력 신호에 따른 클럭 수를 카운트하고, 상기 클럭 수에 따른 디지털 값을 얻어서 상기 하위 n-m비트 화소 출력 신호를 아날로그-디지털 변환을 수행하는 고체 촬상 장치.
  15. 제13항에 있어서, 상기 캐패시터에 공급하는 전류량은, 상기 하위 n-m 비트 입력 아날로그 신호의 레벨을 가변하도록 임의로 변경된 고체 촬상 장치.
  16. 제13항에 있어서, 상기 상위 m비트의 아날로그-디지털 변환 장치의 동작 클럭 사이클을 상기 하위 n-m비트의 아날로그-디지털 변환 장치의 동작 클럭 사이클보다 길게 한 고체 촬상 장치.
  17. 격자 형상으로 배치된 복수의 화소와, 화소를 행마다 선택하는 순차 주사 장치와, 상기 화소로부터의 화소 신호가 공급되는 수직신호선에 접속되는 제1 아날로그-디지털 변환 장치와, 제2 아날로그-디지털 변환 장치를 가지는 아날로그-디지털 변환 장치를 포함하는 고체 촬상 장치의 구동 방법으로서,
    상기 제1 아날로그-디지털 변환 장치에 의해, 상기 수직 신호선으로부터의 출력 신호 혹은 그 출력 신호를 샘플링한 화소 출력 신호를 제1 비트 길이의 아날로그-디지털 변환을 수행하는 단계와,
    상기 제1 아날로그-디지털 변환 장치의 변환 동작이 완료한 후, 상기 제2 아날로그-디지털 변환 장치에 의해, 상기 화소 출력 신호로부터 상기 제1비트 길이에 대응한 아날로그 신호를 감산한 후, 제2 비트 길이의 아날로그-디지털 변환을 수행하는 단계
    를 포함하는 고체 촬상 장치의 구동 방법.
  18. 카메라로서,
    격자 형상으로 배치된 복수의 화소와,
    화소를 행마다 선택하는 순차 주사 장치와,
    상기 화소로부터의 화소 신호가 공급되는 수직 신호선에 접속되어, 상기 수직 신호선으로부터의 출력 신호 혹은 그 출력 신호를 샘플링한 화소 출력 신호를 제1 비트 길이의 아날로그-디지털 변환하는 제1 아날로그-디지털 변환 장치와, 상기 제1 아날로그-디지털 변환 장치가 변환 동작을 완료한 후, 상기 화소 출력 신호 로부터 상기 제1비트 길이에 대응한 아날로그 신호를 감산한 후, 제2 비트 길이의 아날로그-디지털 변환을 행하는 제2 아날로그-디지털 변환 장치를 가지는 아날로그-디지털 변환 장치
    를 포함하는 카메라.
KR1020070022075A 2006-03-06 2007-03-06 고체 촬상 장치, 그 구동 방법, 및 카메라 KR101342227B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006059857A JP4802767B2 (ja) 2006-03-06 2006-03-06 アナログ−デジタル変換装置と、それを用いた固体撮像装置とその駆動方法
JPJP-P-2006-00059857 2006-03-06

Publications (2)

Publication Number Publication Date
KR20070091575A true KR20070091575A (ko) 2007-09-11
KR101342227B1 KR101342227B1 (ko) 2013-12-16

Family

ID=38588448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022075A KR101342227B1 (ko) 2006-03-06 2007-03-06 고체 촬상 장치, 그 구동 방법, 및 카메라

Country Status (5)

Country Link
US (1) US8111312B2 (ko)
JP (1) JP4802767B2 (ko)
KR (1) KR101342227B1 (ko)
CN (1) CN101079969B (ko)
TW (1) TWI377838B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203477B2 (en) 2009-04-20 2012-06-19 Samsung Electronics Co., Ltd. Analog-to-digital conversion and implementations thereof
WO2019078483A1 (ko) * 2017-10-19 2019-04-25 광주과학기술원 프레임 레이트의 향상이 가능한 압축 센싱 이미지 센서 및 그의 동작 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995124B2 (en) * 2007-09-14 2011-08-09 Omnivision Technologies, Inc. Image sensor apparatus and method for improved dynamic range with multiple readout circuit paths
JP2009200931A (ja) * 2008-02-22 2009-09-03 Panasonic Corp 固体撮像装置、半導体集積回路装置、および信号処理方法
JP5212022B2 (ja) * 2008-10-30 2013-06-19 ソニー株式会社 固体撮像装置、撮像装置、画素駆動電圧適正化装置、画素駆動電圧適正化方法
US8158923B2 (en) * 2009-01-16 2012-04-17 Raytheon Company Time-frequency fusion digital pixel sensor
JP5332041B2 (ja) 2009-03-13 2013-11-06 ルネサスエレクトロニクス株式会社 固体撮像装置
JP5554644B2 (ja) * 2010-06-29 2014-07-23 パナソニック株式会社 固体撮像装置
EP2421155B1 (en) * 2010-08-02 2013-07-03 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. A hybrid analog-to-digital converter, an image sensor and a method for providing a plurality of ditigal signals
JP5610961B2 (ja) 2010-09-30 2014-10-22 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5901186B2 (ja) * 2011-09-05 2016-04-06 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5445555B2 (ja) * 2011-10-17 2014-03-19 ソニー株式会社 固体撮像装置
WO2013073585A1 (ja) * 2011-11-16 2013-05-23 国立大学法人静岡大学 ランプ信号発生回路及びｃｍｏｓイメージセンサ
JP5500660B2 (ja) 2012-01-23 2014-05-21 国立大学法人東北大学 固体撮像装置
JP5979896B2 (ja) * 2012-02-09 2016-08-31 キヤノン株式会社 固体撮像装置
FR2987526B1 (fr) 2012-02-27 2016-02-26 Centre Nat Rech Scient Dispositif de conversion de signaux analogiques en signaux numeriques
JP6004685B2 (ja) * 2012-03-19 2016-10-12 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5977680B2 (ja) * 2013-01-08 2016-08-24 オリンパス株式会社 固体撮像装置
US10263634B2 (en) 2015-08-19 2019-04-16 Kagoshima University Analog-digital converter
EP3384607A1 (en) 2015-12-02 2018-10-10 Nokia Solutions and Networks Oy Method, system and apparatus
CN105897273B (zh) * 2016-03-28 2019-01-04 烟台睿创微纳技术股份有限公司 一种主次斜率模数转换电路和方法
JP2018072390A (ja) * 2016-10-24 2018-05-10 オリンパス株式会社 撮像装置
CN110418089B (zh) * 2019-08-15 2021-07-23 锐芯微电子股份有限公司 模数转换器以及图像传感器
CN113141444B (zh) 2020-01-19 2023-08-08 Oppo广东移动通信有限公司 图像传感器、成像装置、电子设备、图像处理系统及信号处理方法
CN113126670A (zh) * 2021-03-31 2021-07-16 武汉益邦汽车技术有限公司 一种lpg汽化装置的控制方法及系统
CN113109856A (zh) * 2021-04-06 2021-07-13 明峰医疗系统股份有限公司 基于时分复用技术的ct探测器动态采样方法、系统及计算机可读存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801657A (en) * 1997-02-05 1998-09-01 Stanford University Serial analog-to-digital converter using successive comparisons
JP3141832B2 (ja) * 1997-12-03 2001-03-07 日本電気株式会社 Ａ／ｄ変換器及びこれを用いたａ／ｄ変換装置
EP0952671B1 (en) * 1998-04-24 2004-12-08 Texas Instruments Incorporated Pipeline analog-to-digital conversion system using a modified coding scheme and method of operation
US6757018B1 (en) * 1998-12-18 2004-06-29 Agilent Technologies, Inc. CMOS image sensor with pixel level gain control
US6323800B1 (en) * 2000-02-17 2001-11-27 Advanced Micro Devices, Inc. Pipeline analog to digital (a/d) converter with lengthened hold operation of a first stage
JP2002034037A (ja) 2000-07-19 2002-01-31 Fuji Electric Co Ltd Ｊｐｅｇによる動画像符号化方法
JP3507800B2 (ja) * 2001-02-02 2004-03-15 有限会社リニアセル・デザイン アナログ−デジタル変換器及びこれを用いたイメージセンサ
JP3810318B2 (ja) * 2001-12-28 2006-08-16 有限会社ニューロソリューション アナログデジタル変換装置
JP4069203B2 (ja) * 2003-03-31 2008-04-02 国立大学法人静岡大学 イメージセンサ用２段階ａ／ｄ変換器
US6914549B2 (en) * 2003-09-12 2005-07-05 Texas Instruments Incorporated Reconfigurable analog-to-digital converter
JP2005223460A (ja) * 2004-02-03 2005-08-18 Sanyo Electric Co Ltd アナログデジタル変換方法およびアナログデジタル変換器
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP2005260307A (ja) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd 演算増幅器およびそれを用いたアナログデジタル変換器
JP4928069B2 (ja) * 2004-06-07 2012-05-09 キヤノン株式会社 撮像装置及び撮像システム
JP4289244B2 (ja) * 2004-07-16 2009-07-01 ソニー株式会社 画像処理方法並びに物理量分布検知の半導体装置および電子機器
CN100530324C (zh) * 2004-09-13 2009-08-19 友达光电股份有限公司 数字-模拟转换电路、主动矩阵液晶显示器及转换方法
US7319425B2 (en) * 2005-03-21 2008-01-15 Massachusetts Institute Of Technology Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes
US7148833B1 (en) * 2005-08-26 2006-12-12 Micron Technology, Inc. Sharing operational amplifier between two stages of pipelined ADC and/or two channels of signal processing circuitry
JP4744343B2 (ja) * 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203477B2 (en) 2009-04-20 2012-06-19 Samsung Electronics Co., Ltd. Analog-to-digital conversion and implementations thereof
WO2019078483A1 (ko) * 2017-10-19 2019-04-25 광주과학기술원 프레임 레이트의 향상이 가능한 압축 센싱 이미지 센서 및 그의 동작 방법
US11223785B2 (en) 2017-10-19 2022-01-11 Gwangju Institute Of Science And Technology Compressive sensing image sensor for enhancing frame rate and operating method thereof

Also Published As

Publication number Publication date
CN101079969A (zh) 2007-11-28
KR101342227B1 (ko) 2013-12-16
US20070279506A1 (en) 2007-12-06
CN101079969B (zh) 2011-11-23
TWI377838B (en) 2012-11-21
JP2007243324A (ja) 2007-09-20
US8111312B2 (en) 2012-02-07
TW200742424A (en) 2007-11-01
JP4802767B2 (ja) 2011-10-26

Similar Documents

Publication Publication Date Title
KR101342227B1 (ko) 고체 촬상 장치, 그 구동 방법, 및 카메라
US8836840B2 (en) A/D converter, solid-state image sensing device, and camera system
EP2104235B1 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device.
US7495597B2 (en) Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
EP2071831B1 (en) Solid state imaging device, solid state imaging device drive method, and imaging device
JP5332041B2 (ja) 固体撮像装置
US6885331B2 (en) Ramp generation with capacitors
CN101883220B (zh) 图像传感器、其驱动方法、模块、电子设备、模数转换方法和模数转换器
CN102480602B (zh) 固体摄像装置
US9264642B2 (en) Imaging device, imaging system, and method for driving imaging device for generating and converting signals based on photoelectric and noise
US9548755B2 (en) Analog-to-digital converter with redundancy for image sensor readout
JP2004015208A (ja) 固体撮像装置及びその信号処理方法
CN114503545A (zh) 双斜坡像素读出
US9007252B1 (en) Analog to digital conversion method and related analog to digital converter
JP4403402B2 (ja) Ａｄ変換方法およびａｄ変換装置並びに物理情報取得方法および物理情報取得装置
CN112398472B (zh) 一种用于图像传感器的误差量化10位单斜adc
CN114979526A (zh) 图像传感器读出电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee