JP2009005338A - アナログ−デジタル変換器及びこれを用いたイメージセンサ - Google Patents
アナログ−デジタル変換器及びこれを用いたイメージセンサ Download PDFInfo
- Publication number
- JP2009005338A JP2009005338A JP2008102188A JP2008102188A JP2009005338A JP 2009005338 A JP2009005338 A JP 2009005338A JP 2008102188 A JP2008102188 A JP 2008102188A JP 2008102188 A JP2008102188 A JP 2008102188A JP 2009005338 A JP2009005338 A JP 2009005338A
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage
- analog
- terminal
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】アナログ信号の上限電圧と下限電圧と、クロック信号に基づき下限電圧−ΔVから上限電圧+ΔVの間をn+kビットで量子化した参照電圧と、クロック信号をカウントするカウント値と、第1の端子の電圧と第2の端子の電圧を比較した比較結果信号を出力する比較回路と、比較回路の動作電圧を決める基準電圧と、第2の端子と比較回路出力の間に接続された切替素子と、2i-1×Cの容量に設定されたm個の容量素子と、アナログ信号または下限電圧または上限電圧を切り替えるm個の切替回路と、Cの容量の第2の容量素子と、アナログ信号又は下限電圧または参照電圧を切り替える第2の切替回路と、m+n+1ビットのラッチ回路と、比較結果信号とカウント値と接続され、比較結果信号に基づきm個の切替回路を制御し、mビットの比較結果信号とn+1ビットのカウント値をラッチ回路に書き込む。
【選択図】図2
Description
まず、イメージセンサの構成について、図1を参照して説明する。図1は、本発明のイメージセンサの構成を示す回路構成図である。なお、説明を簡略化するために、3×3画素のイメージセンサで説明する。また、アナログ信号を上位m=2ビット、下位n=3ビットのデジタルデータに変換する場合について説明する。また、積分型AD変換では、クロック信号に基づき下限電圧から上限電圧の間を3.5ビット(k=0.5)で量子化した参照電圧に基づき行う場合について説明する。
次に、3.5ビットデジタル−アナログ変換器の構成について図4を参照して説明する。図4は、3.5ビットデジタル−アナログ変換器の構成を示す回路構成図である。
次に、アナログ−デジタル変換器の構成について図2を参照して説明する。図2は、アナログ−デジタル変換器の構成を示す回路構成図である。
次に、アナログ−デジタル変換器の動作について図3を参照して説明する。図3は、アナログ−デジタル変換器の動作を示すタイミング図である。
ラッチ回路140の1ビット目がHレベルだった場合、コンデンサC1〜C3の電荷Q=4C(Vs−VREF)=3C(VRP−VIN)+C(VRN−VIN)となり、負極端子の電圧VIN=VREF+(VRP×3/4+VRN/4)−Vsとなる。すなわち、アナログ信号Vsが(VRP×3/4+VRN/4)より大きいか否かをコンパレータ120で逐次比較することであり、アナログ信号Vsの上位2ビット目を求めることになる。
ラッチ回路140の1ビット目がLレベルだった場合、コンデンサC1〜C3の電荷Q=4C(Vs−VREF)=3C(VRN−VIN)+C(VRP−VIN)となり、負極端子の電圧VIN=VREF+(VRP/4+VRN×3/4)−Vsとなる。すなわち、アナログ信号Vsが(VRP/4+VRN×3/4)より大きいか否かをコンパレータ120で逐次比較することであり、アナログ信号Vsの上位2ビット目を求めることになる。
ラッチ回路140の1ビット目がHレベルかつ2ビット目がHレベルだった場合、コンデンサC1〜C3の電荷Q=4C(Vs−VREF)=3C(VRP−VIN)+C(Vramp−VIN)となり、負極端子の電圧VIN=VREF+(VRP×3/4+Vramp/4)−Vsとなる。すなわち、アナログ信号Vs>(VRP×3/4+Vramp/4)となった時点をコンパレータ120で比較検出することであり、アナログ信号Vsの下位3.5ビットを求めることになる。
ラッチ回路140の1ビット目がHレベルかつ2ビット目がLレベルだった場合、コンデンサC1〜C3の電荷Q=4C(Vs−VREF)=2C(VRP−VIN)+C(VRN−VIN)+C(Vramp−VIN)となり、負極端子の電圧VIN=VREF+(VRP/2+VRN/4+Vramp/4)−Vsとなる。すなわち、アナログ信号Vs>(VRP/2+VRN/4+Vramp/4)となった時点をコンパレータ120で比較検出することであり、アナログ信号Vsの下位3.5ビットを求めることになる。
ラッチ回路140の1ビット目がLレベルかつ2ビット目がHレベルだった場合、コンデンサC1〜C3の電荷Q=4C(Vs−VREF)=2C(VRN−VIN)+C(VRP−VIN)+C(Vramp−VIN)となり、負極端子の電圧VIN=VREF+(VRN/2+VRP/4+Vramp/4)−Vsとなる。すなわち、アナログ信号Vs>(VRN/2+VRP/4+Vramp/4)となった時点をコンパレータ120で比較検出することであり、アナログ信号Vsの下位3.5ビットを求めることになる。
ラッチ回路140の1ビット目がLレベルかつ2ビット目がLレベルだった場合、コンデンサC1〜C3の電荷Q=4C(Vs−VREF)=3C(VRN−VIN)+C(Vramp−VIN)となり、負極端子の電圧VIN=VREF+(VRN×3/4+Vramp/4)−Vsとなる。すなわち、アナログ信号Vs>(VRN×3/4+Vramp/4)となった時点をコンパレータ120で比較検出することであり、アナログ信号Vsの下位3.5ビットを求めることになる。
Claims (3)
- アナログ信号を伝送するアナログ信号線と、
前記アナログ信号の上限電圧を伝送する上限電圧線と、
前記アナログ信号の下限電圧を伝送する下限電圧線と、
ΔV=(前記上限電圧−前記下限電圧)×k/2(kは0<k<1の実数)とすると、クロック信号に基づき前記下限電圧−ΔVから前記上限電圧+ΔVの間をn+kビット(nは1以上の自然数)で量子化した参照電圧を伝送する参照電圧線と、
第1の端子と第2の端子とを有し前記第1の端子に印加された電圧と前記第2の端子に印加された電圧とを比較した比較結果信号を比較結果出力端子から出力する比較回路と、
前記第1の端子と接続され前記比較回路の動作電圧を決める基準電圧を伝送する基準電圧線と、
前記第2の端子と前記比較結果出力端子との間に接続され、前記アナログ信号線に前記アナログ信号が伝送される期間に導通状態となるスイッチング素子と、
i番目(1≦i≦m、mは1以上の自然数)が2m-i×C(Cは正の実数)の容量に設定され、各々の一端が前記第2の端子に並列に接続されたm個の容量素子と、
前記m個の容量素子の他端の各々に接続され、前記アナログ信号線または前記下限電圧線または前記上限電圧線のいずれかが接続されるように切替可能なm個の切替回路と、
容量値がCに設定され、一端が前記第2の端子に接続された第2の容量素子と、
前記第2の容量素子の他端に接続され、前記アナログ信号線または前記下限電圧線または前記参照電圧線のいずれかが接続されるように切替可能な第2の切替回路と、
前記クロック信号の開始時点からのクロック数をカウントしたカウント値を伝送するカウント線と、
mビットのラッチ回路と、
n+1ビットのラッチ回路と、
前記比較結果出力端子の出力線及び前記カウント線に接続され、前記比較結果信号に基づき前記m個の切替回路を制御し、前記m個の容量素子に前記上限電圧線を順次接続することにより出力される前記比較結果信号を前記mビットのラッチ回路に順次書き込み、前記第2の容量素子に前記参照電圧線を接続することにより出力される前記比較結果信号の電位が第1の電位から第2の電位に変化した時点の前記カウント値を前記n+1ビットのラッチ回路に書き込む制御回路と、
を含む、
ことを特徴とするアナログ−デジタル変換器。 - 請求項1に記載のアナログ−デジタル変換器において、
前記制御回路は、
i番目の前記比較結果信号の電位が前記第1の電位から前記第2の電位に変化してから所定の時間経過後にi番目の前記比較結果信号の電位が前記第2の電位から前記第1の電位に戻るようにi番目の前記切替回路を制御する、
ことを特徴とするアナログ−デジタル変換器。 - 複数の光電変換素子と、請求項1または2に記載のアナログ−デジタル変換器とを有し、前記アナログ信号の電圧は前記光電変換素子により光電変換されてなる電圧であることを特徴とするイメージセンサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008102188A JP5071212B2 (ja) | 2007-05-23 | 2008-04-10 | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
US12/125,305 US7656338B2 (en) | 2007-05-23 | 2008-05-22 | Analog-digital converter and image sensor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007136331 | 2007-05-23 | ||
JP2007136331 | 2007-05-23 | ||
JP2008102188A JP5071212B2 (ja) | 2007-05-23 | 2008-04-10 | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009005338A true JP2009005338A (ja) | 2009-01-08 |
JP5071212B2 JP5071212B2 (ja) | 2012-11-14 |
Family
ID=40321182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008102188A Expired - Fee Related JP5071212B2 (ja) | 2007-05-23 | 2008-04-10 | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5071212B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235240A (ja) * | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | 固体撮像装置 |
US20150070077A1 (en) * | 2013-09-12 | 2015-03-12 | Fujitsu Semiconductor Limited | Signal distribution circuitry |
US10771085B2 (en) | 2017-11-28 | 2020-09-08 | Seiko Epson Corporation | Robot, analog-to-digital converter, and solid-state imaging device |
US11838664B2 (en) | 2020-01-30 | 2023-12-05 | Canon Kabushiki Kaisha | Semiconductor device, system, and device using the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070463A (ja) * | 1996-08-26 | 1998-03-10 | Sony Corp | アナログ/ディジタル変換回路 |
JPH11168383A (ja) * | 1997-12-03 | 1999-06-22 | Nec Corp | A/d変換器及びこれを用いたa/d変換装置並びにa/d変換方法 |
JP2002232291A (ja) * | 2001-02-02 | 2002-08-16 | Riniaseru Design:Kk | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
JP2008294613A (ja) * | 2007-05-23 | 2008-12-04 | Seiko Epson Corp | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
-
2008
- 2008-04-10 JP JP2008102188A patent/JP5071212B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070463A (ja) * | 1996-08-26 | 1998-03-10 | Sony Corp | アナログ/ディジタル変換回路 |
JPH11168383A (ja) * | 1997-12-03 | 1999-06-22 | Nec Corp | A/d変換器及びこれを用いたa/d変換装置並びにa/d変換方法 |
JP2002232291A (ja) * | 2001-02-02 | 2002-08-16 | Riniaseru Design:Kk | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
JP2008294613A (ja) * | 2007-05-23 | 2008-12-04 | Seiko Epson Corp | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235240A (ja) * | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | 固体撮像装置 |
US20150070077A1 (en) * | 2013-09-12 | 2015-03-12 | Fujitsu Semiconductor Limited | Signal distribution circuitry |
US9201813B2 (en) * | 2013-09-12 | 2015-12-01 | Socionext Inc. | Signal distribution circuitry |
US10771085B2 (en) | 2017-11-28 | 2020-09-08 | Seiko Epson Corporation | Robot, analog-to-digital converter, and solid-state imaging device |
US11838664B2 (en) | 2020-01-30 | 2023-12-05 | Canon Kabushiki Kaisha | Semiconductor device, system, and device using the same |
Also Published As
Publication number | Publication date |
---|---|
JP5071212B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924137B2 (ja) | 冗長ビット付きデジタル−アナログ変換器及びこれを用いたアナログ−デジタル変換器及びこれを用いたイメージセンサ | |
US7656338B2 (en) | Analog-digital converter and image sensor | |
JP4930189B2 (ja) | アナログ−デジタル変換器及びこれを用いたイメージセンサ | |
EP2104235B1 (en) | Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device. | |
EP1679798B1 (en) | A/d conversion array and image sensor | |
US9525836B2 (en) | AD conversion apparatus, solid-state imaging apparatus, and imaging system | |
US8704694B2 (en) | A/D converter | |
US7755017B2 (en) | Solid-image-pickup device, image-pickup device, and method of driving solid-image-pickup device | |
JP2002232291A (ja) | アナログ−デジタル変換器及びこれを用いたイメージセンサ | |
JP5071212B2 (ja) | アナログ−デジタル変換器及びこれを用いたイメージセンサ | |
KR101358744B1 (ko) | 아날로그 디지털 변환기를 이용한 고해상도 이미지 센서 | |
JP6949368B2 (ja) | A/d変換器およびこれを用いたセンサ装置 | |
WO2009131018A1 (ja) | イメージセンサー用a/d変換器 | |
TW202249479A (zh) | 低功率靜態隨機存取記憶體 | |
US9007252B1 (en) | Analog to digital conversion method and related analog to digital converter | |
JP2007013885A (ja) | パイプラインa/d変換器およびパイプラインa/d変換方法 | |
JP2010074331A (ja) | 固体撮像装置 | |
CN117375617A (zh) | 一种用于cmos图像传感器的两步式列级模数转换器 | |
US10804917B1 (en) | SAR ADC and a reference ripple suppression circuit adaptable thereto | |
JP4770577B2 (ja) | 固体撮像装置 | |
JP2005333316A (ja) | 固体撮像装置 | |
Wang et al. | A 19-bit column-parallel folding-integration/cyclic cascaded ADC with a pre-charging technique for CMOS image sensors | |
CN217770053U (zh) | 两步式单斜坡模数转换器、读出电路及图像系统 | |
Liu et al. | A fully differential SAR/single-slope ADC for CMOS imager sensor | |
CN217770052U (zh) | 两步式单斜坡模数转换器、读出电路及图像系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5071212 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |