JP2005210182A - アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ - Google Patents
アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ Download PDFInfo
- Publication number
- JP2005210182A JP2005210182A JP2004011810A JP2004011810A JP2005210182A JP 2005210182 A JP2005210182 A JP 2005210182A JP 2004011810 A JP2004011810 A JP 2004011810A JP 2004011810 A JP2004011810 A JP 2004011810A JP 2005210182 A JP2005210182 A JP 2005210182A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- input terminal
- voltage
- conversion
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】 入力端子ごとに、入力電圧の種類に応じてサンプリングコンデンサにプリチャージする電圧を選択できるＡ／Ｄ変換器を提供する。
【解決手段】 複数のアナログ入力端子１２の１つを選択する入力端子選択回路１３と、入力端子１２の数に等しい数のプリセットレジスタ１５と、複数のプリセット値候補を格納したプリセット値候補格納レジスタ１６と、前記プリセット値候補の１つを選択してプリセットレジスタ１５に格納するプリセット値選択回路１７とを有し、入力端子選択回路１２が選択した入力端子に対応するプリセットレジスタ１５に格納されているプリセット値をＤ／Ａ変換してプリチャージ電圧を得る。
入力端子ごとに、入力電圧の種類に応じてプリセット値候補を１つ選択し、Ａ／Ｄ変換のサンプリング周期のうち、プリチャージ期間には前記プリチャージ電圧をサンプリングコンデンサＣにプリチャージする。
【選択図】 図１
【解決手段】 複数のアナログ入力端子１２の１つを選択する入力端子選択回路１３と、入力端子１２の数に等しい数のプリセットレジスタ１５と、複数のプリセット値候補を格納したプリセット値候補格納レジスタ１６と、前記プリセット値候補の１つを選択してプリセットレジスタ１５に格納するプリセット値選択回路１７とを有し、入力端子選択回路１２が選択した入力端子に対応するプリセットレジスタ１５に格納されているプリセット値をＤ／Ａ変換してプリチャージ電圧を得る。
入力端子ごとに、入力電圧の種類に応じてプリセット値候補を１つ選択し、Ａ／Ｄ変換のサンプリング周期のうち、プリチャージ期間には前記プリチャージ電圧をサンプリングコンデンサＣにプリチャージする。
【選択図】 図１
Description
本発明は、被測定対象を測定して得られるアナログデータをデジタルデータに変換するアナログ／デジタルコンバータに係り、特に電圧のサンプリング前にサンプリングコンデンサをプリチャージする機能を有するアナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータに関する。
アナログ／デジタルコンバータ（以下、Ａ／Ｄ変換器ともいう）では、Ａ／Ｄ変換終了後、サンプリングコンデンサにはＡ／Ｄ変換時の電荷が残留している。
次のＡ／Ｄ変換をおこなうに当たって、サンプリングコンデンサの電圧と今回Ａ／Ｄ変換する入力電圧との差が大きいと、サンプリング期間中での充放電が十分に行われず、Ａ／Ｄ変換結果に誤差を生じることがある。また、入力電圧がサンプリングコンデンサの電圧より低いと、電荷が入力側へ逆流して過電流が発生し、回路に損傷を与える恐れがある。
そのため、従来のＡ／Ｄ変換器では、サンプリング期間を十分に大きくとる必要があり、サンプリング期間が長い問題がある。
これに対して、短いサンプリング期間でもサンプリングコンデンサの充放電が確実におこなえるように、ある値の電圧をサンプリングコンデンサにプリチャージするＡ／Ｄ変換器が知られている（例えば、特許文献１参照。）。
特許文献１に開示されたＡ／Ｄ変換器の構成について図を用いて説明する。図７はＡ／Ｄ変換器の構成を示すブロック図である。
図７に示すように、Ａ／Ｄ変換器１００はマルチプレクサ１０１と、サンプル・ホールド回路１０２と、比較回路１０３と、Ｄ／Ａ変換器１０４と、Ａ／Ｄ変換結果格納レジスタ１０５とから構成されている。
サンプル・ホールド回路１０２は、サンプリング開始信号ａがプリチャージ期間であることを示している間はＤ／Ａ変換器１０４から出力されたプリチャージ電圧ｂを内部に有するサンプリングコンデンサにプリチャージしている。
サンプリング開始信号ａがサンプリング期間を示している間は、マルチプレクサ１０１が選択したアナログ入力端子の電圧をサンプリングコンデンサに充電することによりサンプリングおよびホールドを行う。
比較回路１０３は、サンプル・ホールド回路１０２がサンプリングした電圧とＤ／Ａ変換器１０４から出力された比較電圧ｃとを比較し、サンプル・ホールド回路１０２の出力と比較電圧ｃの差が小さくなるように比較電圧ｃの電圧を制御するようなデジタル値を出力電圧制御信号ｄによりＤ／Ａ変換器１０４に出力する。
サンプル・ホールド回路１０２の出力と比較電圧ｃとが一致すると、最後にＤ／Ａ変換器１０４に出力したデジタル値を変換結果ｅとして出力する。
また、サンプル・ホールド回路１０２にサンプリング期間の開始を指示するためのサンプリング開始信号ａを出力するとともに、Ｄ／Ａ変換器１０４に出力電圧制御信号ｄによりプリチャージ期間であることを伝達する。
Ｄ／Ａ変換器１０４は、出力電圧制御信号ｄがプリチャージ期間であることを示している間は、前回の変換結果ｆをＤ／Ａ変換しプリチャージ電圧ｂとして出力し、出力電圧制御信号ｄがプリチャージ以外の期間を示している間は出力電圧制御信号ｄにより伝達されたデジタル値をＤ／Ａ変換し比較電圧ｃとして出力する。
Ａ／Ｄ変換結果格納レジスタ１０５は、マルチプレクサ１０１が選択している端子に対応したアドレスに格納されている変換結果を前回の変換結果ｆとして出力するとともに新たな変換結果ｅが入力されると、マルチプレクサ１０１が選択した入力端子に対応したアドレスに格納する。
特開平１０−２６１９６２号公報（４頁、図１）
特許文献１に開示されたＡ／Ｄ変換器では、アナログ入力電圧の変化速度はＡ／Ｄ変換器１００の処理速度に比べると遅いため前回の変換結果と今回の変換結果は近い値となる確率が高いことを前提として、全ての入力端子において前回の変換結果ｆをプリチャージ電圧ｂとしている。
そのため、入力端子ごとに、入力電圧の種類に応じてプリチャージ電圧ｂを前回の変換結果ｆ以外に変更することができない問題がある。
即ち、入力電圧の種類によっては、サンプリングコンデンサにプリチャージする電圧が前回の変換結果ｆだけでは十分な変換精度が得られない場合がある。
例えば、高い出力インピーダンスを有するセンサからの入力電圧をＡ／Ｄ変換する用途と、低い出力インピーダンスを有するセンサからの入力電圧を高速にＡ／Ｄ変換する用途を同一のＡ／Ｄ変換器でおこなう場合などである。
この場合、サンプリング期間は高速な入力電圧に合わせて短く設定されるので、高い出力インピーダンスを有するセンサからの入力電圧に対しては、短いサンプリング期間でも十分な充放電がおこなえるようにプリチャージ電圧を選択する必要がある。
本発明は、上記問題点を解決するためになされたもので、入力端子ごとに、入力電圧の種類に応じてサンプリングコンデンサにプリチャージする電圧を選択することができるアナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータを提供することを目的とする。
上記目的を達成するために、本発明の一態様のアナログ／デジタルコンバータは、複数のアナログ入力端子の１つをアナログ／デジタル変換をおこなう入力端子として選択する入力端子選択回路と、前記入力端子に対応し、前記入力端子の数に等しい数のプリセットレジスタと、複数のプリセット値候補を格納したプリセット値候補格納レジスタと、前記プリセット値候補の１つを選択して、前記プリセットレジスタに格納するプリセット値選択回路と、前記入力端子選択回路が選択した入力端子に対応する前記プリセットレジスタを選択するプリセットレジスタ選択回路と、前記プリセットレジスタ選択回路の出力をアナログ電圧に変換するデジタル／アナログ変換回路と、アナログ／デジタル変換のサンプリング周期のうち、プリチャージ期間には前記デジタル／アナログ変換回路の出力をサンプリングコンデンサにプリチャージし、サンプリング期間には前記入力端子選択回路が選択した入力端子の入力電圧を前記サンプリングコンデンサにチャージし、変換期間には前記サンプリングコンデンサの電圧と所定の基準電圧とを比較して前記入力電圧をデジタルデータに変換するアナログ／デジタル変換回路とを具備し、前記入力端子ごとに、前記入力電圧の種類に応じて前記プリセット値候補を選択することを特徴としている。
本発明によれば、入力端子ごとに、入力電圧の種類に応じてサンプリングコンデンサにプリチャージする電圧を選択しているので、短いサンプリング期間でもサンプリングコンデンサの十分な充放電をおこなうことができる。
これにより、入力端子ごとに十分なＡ／Ｄ変換精度が得られる。また入力側への逆流電流が抑制され、回路に与える損傷を防止できる。従って、信頼性の高いＡ／Ｄ変換器およびそれを搭載したマイクロコンピュータを提供することができる。
以下、本発明の実施例について図面を参照しながら説明する。
図１は本発明の実施例に係るＡ／Ｄ変換器を搭載したマイクロコンピュータを示すブロック図である。
図１に示すように、本実施例のマイクロコンピュータ１０に搭載されたＡ／Ｄ変換器１１は、複数のアナログ入力端子１２の１つをＡ／Ｄ変換をおこなう入力端子として選択する入力端子選択回路１３と、入力端子選択回路１３が選択した入力端子の入力電圧をＡ／Ｄ変換するＡ／Ｄ変換回路１４とを有している。
更に、入力端子の数に等しい数のプリセットレジスタ１５と、複数のプリセット値候補を格納するプリセット値候補格納レジスタ１６と、プリセット値候補の１つを選択してプリセットレジスタ１５に格納するプリセット値選択回路１７と、入力端子選択回路１３が選択した入力端子に対応するプリセットレジスタ１５を選択するプリセットレジスタ選択回路１８と、プリセットレジスタ選択回路１８のデジタル出力をアナログ電圧に変換するためのＤ／Ａ変換回路１９と、Ａ／Ｄ変換器１１のタイミングを制御するための制御回路２０とを有している。
また、マイクロコンピュータ１０は、Ａ／Ｄ変換回路１４のＡ／Ｄ変換結果に基づいて所定の処理をおこなうＣＰＵ２２と、ＣＰＵ２２の処理結果を外部機器２４に出力するための出力端子２５とを有している。
プリセット値候補格納レジスタ１６は、複数のレジスタを有し、入力端子１２の入力電圧の種類に応じた複数のプリセット値候補、例えば所定の固定値、前回サンプリング時のＡ／Ｄ変換結果および過去のＡ／Ｄ変換結果の履歴から予測した予測値が格納されている。
プリセット値選択回路１７は、入力端子選択回路１３が選択した入力端子の入力電圧の種類に応じたプリセット値候補を１つ選択し、入力端子選択回路１３が選択した入力端子に対応したプリセットレジスタ１５に格納する。
プリセットレジスタ１５は、入力端子１２の数に等しい数のレジスタを有し、入力端子ごとに入力電圧の種類に応じたプリセット値が格納されている。
プリセットレジスタ選択回路１８は、入力端子選択回路１３が選択した入力端子に対応したプリセットレジスタに格納されているプリセット値をプリチャージ用Ｄ／Ａ変換回路１９に出力する。
制御回路２０は、ＣＰＵ２２の指令を受けて、入力端子選択回路１３と、プリセット値選択回路１７と、プリセットレジスタ選択回路１８にそれぞれ選択指令を発する。また、プリセット用Ｄ／Ａ変換回路１９と、Ａ／Ｄ変換回路１４にそれぞれ変換開始指令を発する。
Ａ／Ｄ変換回路１４は、内部にサンプリングコンデンサを有し、Ｄ／Ａ変換回路１９の出力電圧をサンプリングコンデンサにプリチャージし、入力端子選択回路１３が選択した入力端子の入力電圧をサンプリングコンデンサに追加チャージし、入力されたアナログデータのＡ／Ｄ変換をおこなう。
ＣＰＵ２２は、複数のプリセット値候補をプリセット値候補格納レジスタ１６に送出する。また、Ａ／Ｄ変換結果に基づいた所定の処理をおこなう。処理結果は出力端子２５を介して外部機器２４、例えばアラームや表示装置に送られ外部に伝送される。
次に、Ａ／Ｄ変換回路１４の具体的な構成について説明する。図２はＡ／Ｄ変換回路１４の構成を示すブロック図である。
図２に示すように、Ａ／Ｄ変換回路１４は、サンプリングコンデンサＣと、コンパレータ３１と、比較レジスタ３２と、比較用Ｄ／Ａ変換回路３３と、Ａ／Ｄ変換結果格納レジスタ３４とを有している。
更に、コンパレータ３１の入力と出力を短絡するオートゼロスイッチＳ１と、サンプリングコンデンサＣをＤ／Ａ変換回路１９に接続するためのプリチャージスイッチＳ２と、サンプリングコンデンサＣを入力端子選択回路１３に接続するためのサンプリングスイッチＳ３と、サンプリングコンデンサＣを比較用Ｄ／Ａ変換回路３３に接続するためのコンパレータスイッチＳ４とを有している。スイッチＳ２〜Ｓ３は連動しており、いずれか１つのスイッチのみがオンするように動作する。
次に、Ａ／Ｄ変換器１１を搭載したマイクロコンピュータの具体的な動作について図を用いて説明する。図３はＡ／Ｄ変換器１１を搭載したマイクロコンピュータの動作を示すフローチャートである。
図３に示すように、始めに制御回路２０により入力端子を選択する指令信号が入力端子選択回路１３に送出されると、入力端子選択回路１３は入力端子ＡＩＮ_０を選択する（ステップＳ１０）。
次に、プリセット値選択回路１７は、入力端子を選択する指令信号に同期してプリセット値候補レジスタ１６から入力端子ＡＩＮ_０の入力電圧の種類に応じたプリセット値候補を１つ選択し、プリセットレジスタ_０に格納する（ステップＳ１１）。
次に、プリセットレジスタ選択回路１８は、入力端子を選択する指令信号に同期してプリセットレジスタ_０を選択し、プリセットレジスタ_０に格納されているプリセット値をＤ／Ａ変換回路１９に出力する（ステップＳ１２）。
次に、制御回路２０はＤ／Ａ変換回路１９にＤ／Ａ変換開始指令を送出し、Ｄ／Ａ変換回路１９はプリセットレジスタ選択回路１８からのプリセット値をＤ／Ａ変換してプリチャージ電圧を出力する（ステップＳ１３）。
次に、制御回路２０はＡ／Ｄ変換回路１４にＡ／Ｄ変換開始指令を送出し、Ａ／Ｄ変換回路１４はＡ／Ｄ変換をおこなう。
始めに、オートゼロスイッチＳ１がオンになり、コンパレータ３１の入力端と出力端が短絡される。これによりサンプリングコンデンサＣの残留電荷が放電してコンパレータ３１の入力と出力の電位は等しくなり、コンパレータ３１の動作点がリセットされる（ステップＳ１４）。
次に、アナログ／デジタル変換のサンプリング周期のうち、プリチャージ期間にはプリチャージスイッチＳ２がオンになり、プリチャージ電圧がサンプリングコンデンサＣにプリチャージされる。これによりサンプリングコンデンサＣを入力電圧の種類に係らず、入力電圧に近い電圧までプリチャージすることが可能である（ステップＳ１５）。
次に、サンプリング期間にはサンプリングスイッチＳ３がオンになり、入力端子選択回路１３が選択した入力端子の入力電圧をサンプリングコンデンサＣに追加してチャージする。これにより、短いサンプリング期間でもサンプリングコンデンサＣを入力電圧まで十分にチャージすることが可能である（ステップＳ１６）。
次に、変換期間にはコンパレータスイッチＳ４がオンになり、コンパレータ３１によりサンプリングコンデンサＣの電圧と比較用Ｄ／Ａ変換回路３３の出力電圧とが比較され、比較レジスタ３２はその差が小さくなるように比較用Ｄ／Ａ変換回路３３の出力電圧を制御するデジタル値を出力する。
比較用Ｄ／Ａ変換回路３３の出力電圧とサンプリングコンデンサＣの電圧とが一致すると、最後に比較レジスタ３２のデジタル値がＡ／Ｄ変換結果としてＡ／Ｄ変換結果格納レジスタ３４に格納される（ステップＳ１７）。
次に、ＣＰＵ２２はＡ／Ｄ変換結果を取り込んで所定の処理をおこない（ステップＳ１８）、入力端子ＡＩＮ_０のＡ／Ｄ変換動作が終了する。
次に、入力端子ＡＩＮ_１が選択されると、再びステップＳ１０〜ステップＳ１８が繰り返される。
次に、Ａ／Ｄ変化回路１４の具体的な動作について図を用いて説明する。図４はＡ／Ｄ変化回路１４の具体的な動作を示すタイミングチャートである。
図４に示すように、ｔ０で入力端子を選択する指令信号ＡＩＮＳＥＬ_０がＨになるとオードゼロスイッチＳ１がオンになり、コンパレーダ３１の入出力が短絡され、コンパレータ３１の動作点がリセットされる。
同時に、プリチャージスイッチＳ２がオンになり、プリチャージ期間ｔｐでプリチャージ電圧ＡＩＮ_０_ＶｐがサンプリングコンデンサＣにプリチャージされ、サンプリングコンデンサＣの電圧が上昇する。
次に、ｔ１でプリチャージスイッチＳ２がオフになる。その後、ｔ２でサンプリングスイッチＳ３がオンになり、サンプリング期間ｔｓで入力電圧ＡＩＮ_０_ＶｉｎがサンプリングコンデンサＣに追加チャージされ、サンプリングコンデンサＣの電圧が上昇して、短時間で入力電圧ＡＩＮ_０_Ｖｉｎに達する。
次に、ｔ３でオートゼロスイッチＳ１がオフになるとサンプリングコンデンサＣへのチャージが停止されるので、サンプリング期間ｔｓは終了する。
その後、タイムラグをおいてｔ４でサンプリングスイッチＳ３がオフとなり、さらにｔ５で入力端子を選択する指令信号ＡＩＮＳＥＬ_０がＬとなり入力端子ＡＩＮ_０の選択が解除される。
同時にコンパレータスイッチＳ４がオンになり、Ａ／Ｄ変換が開始される。変換期間ｔａｄが経過すると、ｔ６でコンパレータスイッチＳ４がオフとなり、Ａ／Ｄ変換が終了する。
次に、ｔ７で入力端子を選択する指令信号ＡＩＮＳＥＬ_１がＨになると、同様に入力端子ＡＩＮ_１の入力電圧に対応したプリチャージ電圧ＡＩＮ_１_Ｖｐが選択されてＡ／Ｄ変換動作を繰り返す。
次に、プリセット値候補について具体的に説明する。図５はプリセット値候補を示すプリセット値候補テーブルである。
図５に示すように、ＣＰＵ２２内のデータ記憶領域５１にプリセット値候補テーブル５２が設けられ、入力端子ＡＩＮ_０〜ＡＩＮ_３ごとに、所定の固定値Ｆ０〜Ｆ３、前回値Ｌ０〜Ｌ３、予測値Ｐ０〜Ｐ３、および前回値を含むｍ個の過去の変換結果ｎ−１〜ｎ−ｍがそれぞれ格納されている。
固定値は、例えば入力電圧がほぼ一定で変化幅が少ない場合に、入力電圧の変化幅の中心値に設定される。前回値は、例えば入力値が変化しているが変化率があまり大きくない場合に、前回の変換結果ｎ−１に設定される。
また、予測値は、例えば入力電圧の変化が同じようなパターンで繰り返される場合に、過去の変換結果の履歴から次の変換結果の予測値に設定される。予測値は予測演算処理、例えば移動平均値や最小二乗法による関数近似を実行するデジタルフィルタに過去の変換結果を通すことにより求めることができる。デジタルフィルタは専用のハードウェアまたはソフトウェアのいずれで実現しても構わない。
プリセット値候補のプリセット値候補テーブル５２への書き込みおよび読み出しは、ＣＰＵ２２内のプログラム格納領域５３に格納されたプログラムにより制御される。
以上説明したように、実施例に係るＡ／Ｄ変換器１１では、入力端子ごとに、入力電圧の種類に応じてサンプリングコンデンサＣにプリチャージする電圧を選択しているので、短いサンプリング期間でもサンプリングコンデンサＣの十分な充放電をおこなうことができる。
これにより、入力端子ごとに十分なＡ／Ｄ変換精度が得られる。また入力側への逆流電流が抑制され、回路に与える損傷を防止できる。従って、信頼性の高いＡ／Ｄ変換器およびそれを搭載したマイクロコンピュータを提供することができる。
ここでは、Ａ／Ｄ変換をおこなうのにプリチャージ用Ｄ／Ａ変換回路と比較用Ｄ／Ａ変換回路の２つを用いた場合について説明したが、１つのＤ／Ａ変換回路でおこなっても構わない。
このＡ／Ｄ変換回路の具体的な構成について説明する。図６はＡ／Ｄ変換回路４１の構成を示すブロック図である。Ａ／Ｄ変換回路４１が上述したＡ／Ｄ変換回路１４と異なる点は、１のＤ／Ａ変換回路でプリチャージ用Ｄ／Ａ変換と比較用Ｄ／Ａ変換を交互におこなうようにしたことにある。
即ち、図６に示すように、Ａ／Ｄ変換回路４１はプリセットレジスタ選択回路１８の出力と比較レジスタ３２の出力のいずれかを選択する選択回路４２と、選択回路４２の出力をＤ／Ａ変換するＤ／Ａ変換回路４３と、サンプリングコンデンサＣをＤ／Ａ変換回路４３に接続するためのスイッチＳ５とを有している。サンプリングスイッチＳ３とスイッチＳ５は連動しており、いずれか１つのスイッチのみがオンするように動作する。
プリチャージ期間には、選択回路４２はプリセットレジスタ選択回路１８を選択し、Ｄ／Ａ変換回路４３はプリチャージ電圧を出力する。このプリチャージ電圧はスイッチＳ５を介してサンプリングコンデンサＣをプリチャージする。
変換期間には、選択回路４２は比較レジスタ３２を選択し、Ｄ／Ａ変換回路４３は比較電圧を出力する。この比較電圧はコンパレータ３１によりスイッチＳ５を介してサンプリングコンデンサＣの電圧と比較される。
Ａ／Ｄ変換回路４１の具体的な動作は、図３に示したフローチャートおよび図４に示したタイミングチャートと同様であり、その説明は省略する。これによれば、Ａ／Ｄ変換器およびそれを搭載したマイクロコンピュータを小型化できる利点がある。
１０ マイクロコンピュータ
１１ Ａ／Ｄ変換器
１２ 入力端子
１３ 入力端子選択回路
１４、４１ Ａ／Ｄ変換回路
１５ プリセットレジスタ
１６ プリセット値候補格納レジスタ
１７ プリセット値選択回路
１８ プリセットレジスタ選択回路
１９ プリセット用Ｄ／Ａ変換回路
２０ 制御回路
２２ ＣＰＵ
２４ 外部機器
２５ 出力端子
３１ コンパレータ
３２ 比較レジスタ
３３ 比較用Ｄ／Ａ変換回路
３４ Ａ／Ｄ変換結果格納レジスタ
４２ 選択回路
４３ Ｄ／Ａ変換回路
５１ データ記憶領域
５２ プリセット値候補テーブル
５３ プログラム格納領域
Ｃ サンプリングコンデンサ
Ｓ１ サンプリングスイッチ
Ｓ２ プリチャージスイッチ
Ｓ３ コンパレータスイッチ
Ｓ４ オートゼロスイッチ
Ｓ５ スイッチ
１１ Ａ／Ｄ変換器
１２ 入力端子
１３ 入力端子選択回路
１４、４１ Ａ／Ｄ変換回路
１５ プリセットレジスタ
１６ プリセット値候補格納レジスタ
１７ プリセット値選択回路
１８ プリセットレジスタ選択回路
１９ プリセット用Ｄ／Ａ変換回路
２０ 制御回路
２２ ＣＰＵ
２４ 外部機器
２５ 出力端子
３１ コンパレータ
３２ 比較レジスタ
３３ 比較用Ｄ／Ａ変換回路
３４ Ａ／Ｄ変換結果格納レジスタ
４２ 選択回路
４３ Ｄ／Ａ変換回路
５１ データ記憶領域
５２ プリセット値候補テーブル
５３ プログラム格納領域
Ｃ サンプリングコンデンサ
Ｓ１ サンプリングスイッチ
Ｓ２ プリチャージスイッチ
Ｓ３ コンパレータスイッチ
Ｓ４ オートゼロスイッチ
Ｓ５ スイッチ
Claims (4)
- 複数のアナログ入力端子の１つをアナログ／デジタル変換をおこなう入力端子として選択する入力端子選択回路と、
前記入力端子に対応し、前記入力端子の数に等しい数のプリセットレジスタと、
複数のプリセット値候補を格納したプリセット値候補格納レジスタと、
前記プリセット値候補の１つを選択して、前記プリセットレジスタに格納するプリセット値選択回路と、
前記入力端子選択回路が選択した入力端子に対応する前記プリセットレジスタを選択するプリセットレジスタ選択回路と、
前記プリセットレジスタ選択回路の出力をアナログ電圧に変換するデジタル／アナログ変換回路と、
アナログ／デジタル変換のサンプリング周期のうち、
プリチャージ期間には前記デジタル／アナログ変換回路の出力をサンプリングコンデンサにプリチャージし、
サンプリング期間には前記入力端子選択回路が選択した入力端子の入力電圧を前記サンプリングコンデンサにチャージし、
変換期間には前記サンプリングコンデンサの電圧と所定の基準電圧とを比較して前記入力電圧をデジタルデータに変換するアナログ／デジタル変換回路と、
を具備し、
前記入力端子ごとに、前記入力電圧の種類に応じて前記プリセット値候補を選択することを特徴とするアナログ／デジタルコンバータ。 - 前記プリセット値候補は、少なくとも所定の固定値、前回サンプリング時のアナログ／デジタル変換結果および過去のアナログ／デジタル変換結果の履歴から予測した予測値であることを特徴とする請求項１記載のアナログ／デジタルコンバータ。
- 前記過去のアナログ／デジタル変換結果の履歴から予測した予測値は、移動平均値であることを特徴とする請求項２記載のアナログ／デジタルコンバータ。
- アナログ入力端子と、
前記アナログ入力端子の入力電圧をデジタルデータに変換する請求項１乃至請求項３のいずれか１項に記載のアナログ／デジタルコンバータと、
前記アナログ／デジタルコンバータの変換結果に所定の処理を施すＣＰＵと、
前記ＣＰＵの処理結果を外部機器に出力する出力端子と、
を有することを特徴とするマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004011810A JP4181058B2 (ja) | 2004-01-20 | 2004-01-20 | アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ |
| US11/037,103 US7049993B2 (en) | 2004-01-20 | 2005-01-19 | Analog-to-digital converter and microcomputer in which the same is installed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004011810A JP4181058B2 (ja) | 2004-01-20 | 2004-01-20 | アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005210182A true JP2005210182A (ja) | 2005-08-04 |
| JP4181058B2 JP4181058B2 (ja) | 2008-11-12 |
Family
ID=34857571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004011810A Expired - Fee Related JP4181058B2 (ja) | 2004-01-20 | 2004-01-20 | アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7049993B2 (ja) |
| JP (1) | JP4181058B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016036131A (ja) * | 2014-07-16 | 2016-03-17 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | アナログ・デジタル変換で使用するための方法および装置 |
| JP2016213591A (ja) * | 2015-05-01 | 2016-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017034626A (ja) * | 2015-08-06 | 2017-02-09 | 株式会社デンソー | 電子制御装置 |
| JP2018098794A (ja) * | 2016-12-12 | 2018-06-21 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | マルチプレクサ用プリチャージ回路 |
| WO2020050118A1 (ja) * | 2018-09-04 | 2020-03-12 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| JP2021519004A (ja) * | 2018-02-09 | 2021-08-05 | テキサス インスツルメンツ インコーポレイテッド | 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ |
| WO2021182012A1 (ja) * | 2020-03-10 | 2021-09-16 | 株式会社デンソー | 温度検出装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7443330B2 (en) * | 2006-06-08 | 2008-10-28 | Monolithic Power Systems, Inc. | Method of 1-bit hysteretic control in N-bit A/D conversion |
| JP2010237079A (ja) * | 2009-03-31 | 2010-10-21 | Renesas Electronics Corp | 断線検出回路及び断線検出方法 |
| US8643522B2 (en) * | 2011-06-07 | 2014-02-04 | Microchip Technology Incorporated | Multichannel analog to digital converter apparatus and method for using |
| JP2017063355A (ja) * | 2015-09-25 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN106840440B (zh) * | 2017-03-03 | 2023-07-28 | 成都信息工程大学 | 一种基于mcu内部比较器的温度采集器及温度采集方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07131349A (ja) | 1993-11-02 | 1995-05-19 | Mitsubishi Electric Corp | アナログ／デジタル変換器 |
| JP2679658B2 (ja) * | 1995-01-13 | 1997-11-19 | 日本電気株式会社 | Ａ／ｄ変換器 |
| JP3819986B2 (ja) | 1997-02-24 | 2006-09-13 | 株式会社ルネサステクノロジ | アナログ／ディジタル変換器制御方法 |
| KR100268886B1 (ko) * | 1998-01-13 | 2000-10-16 | 김영환 | 아날로그/디지탈 컨버터 |
-
2004
- 2004-01-20 JP JP2004011810A patent/JP4181058B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-19 US US11/037,103 patent/US7049993B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016036131A (ja) * | 2014-07-16 | 2016-03-17 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | アナログ・デジタル変換で使用するための方法および装置 |
| US9590653B2 (en) | 2014-07-16 | 2017-03-07 | Infineon Technologies Ag | Method and device for use in analog-to-digital conversion |
| JP2016213591A (ja) * | 2015-05-01 | 2016-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017034626A (ja) * | 2015-08-06 | 2017-02-09 | 株式会社デンソー | 電子制御装置 |
| US10931122B2 (en) | 2016-12-12 | 2021-02-23 | Analog Devices International Unlimited Company | Pre-charging circuitry for multiplexer |
| JP2018098794A (ja) * | 2016-12-12 | 2018-06-21 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | マルチプレクサ用プリチャージ回路 |
| JP2021519004A (ja) * | 2018-02-09 | 2021-08-05 | テキサス インスツルメンツ インコーポレイテッド | 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ |
| JP7376017B2 (ja) | 2018-02-09 | 2023-11-08 | テキサス インスツルメンツ インコーポレイテッド | 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ |
| WO2020050118A1 (ja) * | 2018-09-04 | 2020-03-12 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| US11470274B2 (en) | 2018-09-04 | 2022-10-11 | Sony Semiconductor Solutions Corporation | Solid state imaging element and electronic apparatus |
| WO2021182012A1 (ja) * | 2020-03-10 | 2021-09-16 | 株式会社デンソー | 温度検出装置 |
| JP2021143864A (ja) * | 2020-03-10 | 2021-09-24 | 株式会社デンソー | 温度検出装置 |
| JP7276207B2 (ja) | 2020-03-10 | 2023-05-18 | 株式会社デンソー | 温度検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050184894A1 (en) | 2005-08-25 |
| JP4181058B2 (ja) | 2008-11-12 |
| US7049993B2 (en) | 2006-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4705858B2 (ja) | アナログ・ディジタル変換回路 | |
| JP4181058B2 (ja) | アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ | |
| US20190074845A1 (en) | Successive Approximation Analog-To-Digital Converter | |
| US10638079B2 (en) | A/D converter, solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| KR20100092542A (ko) | 카운터 회로, 이를 포함하는 장치 및 카운팅 방법 | |
| JPH10303751A (ja) | アナログ／ディジタル変換器 | |
| CN105338269A (zh) | 双数据速率计数器和模数转换器以及cmos图像传感器 | |
| JP2016121967A (ja) | 半導体装置及び電池電圧の測定方法 | |
| EP2842230A1 (en) | Method and apparatus for analog-to-digital converter | |
| JP2009218964A (ja) | アナログデジタル変換回路およびそれを搭載した撮像装置 | |
| US7477173B2 (en) | Combined AD/DA converting apparatus | |
| JPH11234134A (ja) | Ａ／ｄコンバータ | |
| CN105406868A (zh) | 用于模/数转换的自适应计时 | |
| KR20010039365A (ko) | 피드백 회로를 구비하여 고속으로 동작하기 위한 이미지 센서 | |
| JP2009077172A (ja) | アナログデジタル変換器及び撮像装置 | |
| JP2001251188A (ja) | Ａ／ｄコンバータ及びチョッパ型コンパレータ | |
| JP2001267925A (ja) | 逐次比較型ａｄ変換器 | |
| JPH07264071A (ja) | Ａ／ｄ変換器 | |
| US10992309B1 (en) | Analog-to-digital converter including delay circuit and compensator, image sensor including the analog-to-digital converter, and method of operating the same | |
| JP2007281695A (ja) | アナログ・ディジタル変換器 | |
| JP3099766B2 (ja) | Ａ／ｄコンバータ | |
| JP4941056B2 (ja) | アナログ信号処理回路および集積回路 | |
| JP2009188736A (ja) | Ａｄ変換器 | |
| JPWO2010116737A1 (ja) | Ａ／ｄ変換装置 | |
| JPH10200409A (ja) | Ａ／ｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080828 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |