JP2017034626A - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP2017034626A JP2017034626A JP2015155996A JP2015155996A JP2017034626A JP 2017034626 A JP2017034626 A JP 2017034626A JP 2015155996 A JP2015155996 A JP 2015155996A JP 2015155996 A JP2015155996 A JP 2015155996A JP 2017034626 A JP2017034626 A JP 2017034626A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- voltage
- precharge
- electronic control
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】マルチプレクサ3は、少なくとも2つ以上の複数のチャンネルのA/D変換入力電圧を切り替えるが、コンデンサ9は、これらの複数のチャンネルのA/D変換入力電圧を連続して入力して保持する。このため、コンデンサ9は、複数のチャンネルのA/D変換入力電圧VADA,VADBを順次入れ替えて保持することになる。プリチャージ回路7は、コンデンサ9の保持電圧に対し、複数のチャンネルA,Bに応じて変動可能な任意のプリチャージ電圧VPREを印加し、A/D変換部6はプリチャージ回路7によりプリチャージされたコンデンサ9の保持電圧をサンプリングしてA/D変換処理する。
【選択図】図1
Description
図1から図4は第1実施形態の説明図を示す。図1は電子制御装置の電気的構成例を概略的に示している。電子制御装置(電子制御装置本体相当)101は、マイクロコンピュータ(以下、マイコンと略す)2、切替部としてのマルチプレクサ3、及び、RCフィルタ回路4を備える。マイコン2は、制御部5、A/D変換部6、プリチャージ回路7、スイッチ8、及び、保持部としてのコンデンサ9を備える。制御部5は、例えばCPU、ROM、RAMなどの非遷移的実体的記録媒体となるメモリ(記憶部相当)10を備えて構成され、メモリ10に記憶されたプログラムに基づいてプログラムに対応する方法を実行する。ここで、A/D変換装置Z1は、マルチプレクサ3、制御部5、A/D変換部6、プリチャージ回路7、及び、コンデンサ9を備えて構成される。
第1実施形態で説明した「想定電圧」は、A/D変換部6が今回A/D変換するチャンネル(例えばB)と同一のチャンネル(例えばB)における今回より前のA/D変換部6によるA/D変換結果と同一電圧に設定される例を示した。これは、当該チャンネル(例えばB)の電圧変動特性が図2(d)に示す特性であることが予め把握されている場合について示しているものであり、例えば図2(a)〜図2(c)に示すような特性となることが予め想定される場合には、この同一チャンネルにおける想定電圧に基づいてプリチャージ電圧VPREを設定するようにしても良い。
図5は第2実施形態に係る追加説明図を示す。第1実施形態における電子制御装置101のA/D変換装置Z1は制御部5がメモリ10に記憶された内容を参照してプリチャージ電圧VPREを設定したが、第2実施形態における電子制御装置(電子制御装置本体相当)201のA/D変換装置Z2では、プリチャージ回路7は、メモリ10に記憶されたA/D変換結果を参照することなく予め定められたチャンネルA、B毎のプリチャージ電圧VPREを印加する形態を示す。
図6は第3実施形態の追加説明図を示す。図6に示すように、電子制御装置301(電子制御装置本体相当)はA/D変換装置Z1に代わるA/D変換装置Z3を備える。A/D変換装置Z3は、内部ステータス取得部18、及び、外部ステータス取得部19を備える。内部ステータス取得部18は、例えば温度センサ(図示せず)等を接続して構成され、例えばマイコン2の本体の温度を計測した温度計測結果などを取得する。この内部ステータス取得部18は、この内部ステータスをプリチャージ回路7に出力する。プリチャージ回路7は、この内部ステータス取得部18により取得された内部ステータスを用いてプリチャージ電圧VPREを変動可能にしている。
図7は第4実施形態の追加説明図を示す。第4実施形態では、プリチャージ回路7がプリチャージ電圧VPREを印加するか否かを判定する判定部を備え、判定部によりプリチャージ電圧を印加しないことが判定されたときには、プリチャージ回路7によるプリチャージ電圧の印加処理を省略し、A/D変換部6がA/D変換処理を行うようにしていることを特徴としている。
図8及び図9は第5実施形態の追加説明図を示す。第5実施形態においては、プリチャージ回路が、電子制御装置本体の内部で使用される規定電圧から選択してプリチャージ電圧VPREを設定するところに特徴を備える。
なお第5実施形態の説明を示す図8には、メモリ10がプリチャージ回路7に接続されており、プリチャージ回路7がメモリ10に記憶されたA/D変換結果を参照可能な形態を図示しているが、第2実施形態に示すようにA/D変換結果を参照不能にした形態にも適用可能である。
本発明は、前述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。第1から第5の実施形態の構成は適宜組み合わせて構成することができる。また、切替部はマルチプレクサ3に限られるものではない。保持部はコンデンサ9に限られるものではない。チャンネルは複数であれば2チャンネルに限られず3チャンネル以上でも良い。
Claims (13)
- 複数のチャンネル(A、B)のアナログ入力電圧(VINA,VINB)をRCフィルタ処理しA/D変換入力電圧として出力するRCフィルタ回路(4)と、
前記複数のチャンネルのA/D変換入力電圧(VADA,VADB;VADA1,VADA2,VADB1,VADB2)を切り替える切替部(3)と、
前記切替部により切替えられた複数のチャンネルのA/D変換入力電圧を連続して入力し保持電圧を変化させながら保持する保持部(9)と、
前記切替部により複数のチャンネルのA/D変換入力電圧が切り替えられるときに前記保持部の保持電圧に対し前記複数のチャンネルに応じて変動可能な任意のプリチャージ電圧(VPRE)を印加するプリチャージ回路(7、20)と、
前記プリチャージ回路により前記保持部の保持電圧がプリチャージされた後のタイミングで前記保持部の保持電圧をサンプリングしA/D変換するA/D変換部(6)と、
を備えることを特徴とする電子制御装置。 - 請求項1記載の電子制御装置において、
前記プリチャージ回路が前記保持部の保持電圧にプリチャージするときの時定数が、前記RCフィルタ回路が前記アナログ入力電圧をRCフィルタ処理するときの時定数よりも低くなるように構成されていることを特徴とする電子制御装置。 - 請求項1または2記載の電子制御装置において、
前記プリチャージ回路が前記保持部の保持電圧をプリチャージするときには、
前記切替部は、前記RCフィルタ回路と前記保持部との間の接続を切断することを特徴とする電子制御装置。 - 請求項1から3の何れか一項に記載の電子制御装置において、
前記A/D変換部によるA/D変換結果を記憶する記憶部(10)を備え、
前記プリチャージ回路は、前記A/D変換部が今回A/D変換処理を実行するチャンネルと同一のチャンネルにおける今回より前の前記A/D変換部によるA/D変換結果に基づいて前記プリチャージ電圧を印加することを特徴とする電子制御装置。 - 請求項1から4の何れか一項に記載の電子制御装置において、
前記A/D変換部によるA/D変換結果を記憶する記憶部(10)を備え、
前記プリチャージ回路は、前記A/D変換部により直前に実行されたチャンネルにおける当該直前以前の前記A/D変換部によるA/D変換結果に基づいて前記プリチャージ電圧を印加することを特徴とする電子制御装置。 - 請求項1から3の何れか一項に記載の電子制御装置において、
前記プリチャージ回路は、予め定められた規則に応じて前記プリチャージ電圧を印加することを特徴とする電子制御装置。 - 請求項1から6の何れか一項に記載の電子制御装置において、
前記A/D変換部の外部ステータス又は内部ステータスを取得する取得部(18、19)をさらに備え、
前記プリチャージ回路は、前記取得部の外部ステータス又は内部ステータスに基づいて前記プリチャージ電圧を設定することを特徴とする電子制御装置。 - 請求項1から7の何れか一項に記載の電子制御装置において、
前記プリチャージ回路が前記プリチャージ電圧を印加するか否かを判定する判定部(5、7)を備え、
前記プリチャージ回路は、前記判定部によりプリチャージ電圧を印加しないことが判定されたときには前記プリチャージ電圧の印加処理を省略し、前記A/D変換部がA/D変換処理をすることを特徴とする電子制御装置。 - 請求項8記載の電子制御装置において、
前記A/D変換部によるA/D変換結果を記憶する記憶部(10)を備え、
前記判定部は、前記A/D変換部が今回A/D変換処理を実行するチャンネルと同一のチャンネルにおける今回より前の前記A/D変換部によるA/D変換結果に基づいて前記プリチャージ電圧を印加するか否かを判定することを特徴とする電子制御装置。 - 請求項8または9記載の電子制御装置において、
前記A/D変換部によるA/D変換結果を記憶する記憶部(10)を備え、
前記判定部は、前記A/D変換部により直前に実行されたチャンネルにおける当該直前以前の前記A/D変換部によるA/D変換結果に基づいて前記プリチャージ電圧を印加するか否かを判定することを特徴とする電子制御装置。 - 請求項8記載の電子制御装置において、
前記判定部は、予め定められた規則に応じて前記プリチャージ電圧を印加するか否かを判定することを特徴とする電子制御装置。 - 請求項1から11の何れか一項に記載の電子制御装置において、
前記プリチャージ回路(20)は、電子制御装置本体(501)の内部で使用される規定電圧(VDD1〜VDD4)から選択して前記プリチャージ電圧として設定することを特徴とする電子制御装置。 - 請求項1から12の何れか一項に記載の電子制御装置において、
前記A/D変換部と前記プリチャージ回路とはマイクロコンピュータ(2)を用いて構成されることを特徴とする電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015155996A JP6572667B2 (ja) | 2015-08-06 | 2015-08-06 | 電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015155996A JP6572667B2 (ja) | 2015-08-06 | 2015-08-06 | 電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017034626A true JP2017034626A (ja) | 2017-02-09 |
JP6572667B2 JP6572667B2 (ja) | 2019-09-11 |
Family
ID=57989050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015155996A Active JP6572667B2 (ja) | 2015-08-06 | 2015-08-06 | 電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6572667B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02280530A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | 多チャネルad変換回路 |
JPH11205145A (ja) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | Ad変換器 |
JP2001223586A (ja) * | 2000-02-08 | 2001-08-17 | Denso Corp | 多チャンネルa/d変換方法及び装置 |
JP2005210182A (ja) * | 2004-01-20 | 2005-08-04 | Toshiba Corp | アナログ/デジタルコンバータおよびそれを搭載したマイクロコンピュータ |
-
2015
- 2015-08-06 JP JP2015155996A patent/JP6572667B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02280530A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | 多チャネルad変換回路 |
JPH11205145A (ja) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | Ad変換器 |
JP2001223586A (ja) * | 2000-02-08 | 2001-08-17 | Denso Corp | 多チャンネルa/d変換方法及び装置 |
JP2005210182A (ja) * | 2004-01-20 | 2005-08-04 | Toshiba Corp | アナログ/デジタルコンバータおよびそれを搭載したマイクロコンピュータ |
Also Published As
Publication number | Publication date |
---|---|
JP6572667B2 (ja) | 2019-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4791094B2 (ja) | 電源回路 | |
TWI493852B (zh) | 影像感測器、升壓轉換器及調節電源供應器之方法 | |
JP6479619B2 (ja) | インピーダンス測定回路 | |
TWI581549B (zh) | 電源輸出電路及其控制方法 | |
US20150160677A1 (en) | Single to differential conversion circuit and analog front-end circuit | |
US9397645B2 (en) | Circuit for common mode removal for DC-coupled front-end circuits | |
US9461635B2 (en) | Signal processing circuit | |
JP2018098794A (ja) | マルチプレクサ用プリチャージ回路 | |
JP2017118180A (ja) | A/d変換装置 | |
US8884204B2 (en) | Light-emitting element driving circuit having a potential control unit and an auxiliary potential control unit | |
JP6572667B2 (ja) | 電子制御装置 | |
KR101997519B1 (ko) | 디스플레이 패널로부터의 노이즈에 의한 영향 및 공정편차에 따른 에러를 제거하는 터치감지칩 | |
KR20150001386A (ko) | 센서 신호 처리 장치 및 이를 포함하는 리드아웃 회로부 | |
US20210028699A1 (en) | Integrated circuit apparatus | |
KR101620590B1 (ko) | 다중 모드 cdc 및 rdc 회로 | |
WO2010038575A1 (ja) | 逐次比較型ad変換回路および制御用半導体集積回路 | |
CN109900968B (zh) | 静电电容检测装置 | |
JP2017118179A (ja) | A/d変換装置 | |
US7852143B2 (en) | Method for providing a very low reference current | |
US9647651B2 (en) | Delay circuit and semiconductor device | |
JP2010061428A (ja) | 掛算回路 | |
JP6847311B2 (ja) | 反射波検知装置 | |
JP4400145B2 (ja) | 電源装置 | |
US10063250B1 (en) | Apparatus and method for processing an input voltage | |
JP6507795B2 (ja) | 電圧周波数変換形a/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171103 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190729 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6572667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |