KR101097846B1 - 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치 - Google Patents

전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치 Download PDF

Info

Publication number
KR101097846B1
KR101097846B1 KR1020100085420A KR20100085420A KR101097846B1 KR 101097846 B1 KR101097846 B1 KR 101097846B1 KR 1020100085420 A KR1020100085420 A KR 1020100085420A KR 20100085420 A KR20100085420 A KR 20100085420A KR 101097846 B1 KR101097846 B1 KR 101097846B1
Authority
KR
South Korea
Prior art keywords
output
power
output signal
power amplifier
pulse
Prior art date
Application number
KR1020100085420A
Other languages
English (en)
Inventor
유성현
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020100085420A priority Critical patent/KR101097846B1/ko
Application granted granted Critical
Publication of KR101097846B1 publication Critical patent/KR101097846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit

Abstract

본 발명은 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치에 관한 것으로서, 전력증폭기의 출력전력을 제어하기 위한 대부분의 회로가 디지털로 구현됨으로써 다양한 기능을 소형화하여 구현할 수 있으며, 온도와 주파수에 따른 전력증폭기의 변화되는 출력신호의 크기를 정확하게 일정한 크기로 만들어줄 수 있으므로, 전력증폭기가 구비되는 레이더, 기지국 등의 송신 신호 품질을 향상시킬 수 있는 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치에 관한 것이다. 이러한 본 발명에 따른 전력증폭기의 출력전력 제어 장치는, 전력증폭기에서 출력되는 출력신호를 검출하여 디지털 출력신호로 변환하여 출력하는 출력신호 검출부; 상기 전력증폭기로 입력되는 입력신호를 감쇄 또는 증가시켜 출력하는 출력신호 가공부; 및 상기 전력증폭기에서 출력되는 출력신호의 펄스 초기 전력을 목표 전력으로 만들기 위해 출력신호 가공부에 제공하는 제어값을 주파수별로 저장하며, 상기 출력신호 검출부로부터 입력된 디지털 출력신호의 레벨과 저장된 제어값에 대응되는 출력레벨을 비교하여 차이가 있으면 저장된 제어값을 업데이트하여 동일해지도록 하며, 저장된 제어값을 출력신호 가공부에 제공하는 출력전력 제어부; 를 포함한다.

Description

전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치{DEVICE FOR IMPROVING OUTPUT POWER OF POWER AMPLIFIER, AND POWER AMPLIFIER}
본 발명은 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치에 관한 것으로서, 전력증폭기의 출력전력을 제어하기 위한 대부분의 회로가 디지털로 구현됨으로써 다양한 기능을 소형화하여 구현할 수 있으며, 온도와 주파수에 따른 전력증폭기의 변화되는 출력신호의 크기를 정확하게 일정한 크기로 만들어줄 수 있으므로, 전력증폭기가 구비되는 레이더, 기지국 등의 송신 신호 품질을 향상시킬 수 있는 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치에 관한 것이다.
전력증폭기의 설계에 있어서 일정한 크기의 출력신호가 출력되도록 하는 것은 레이더나 기지국과 같은 큰 파워를 송출하는 시스템에서 중요한 과제이다.
따라서, 전력증폭기를 설계할 시에 전력증폭기의 출력신호가 균일한 크기를 갖도록 하기 위한 자동 전력 레벨 제어 기술을 사용하여 설계를 한다.
이와 같은 기존의 자동 전력레벨 제어 기술은 아날로그 방식 또는 디지털과 아날로그를 결합하여 출력 전력만을 균일하게 만들어주는 방식이며, 아날로그 방식은 초기 출력전력을 목적하는 전력으로 바로 만들 수 없어서 일정 시간이 흐른 뒤에야 목적하는 전력으로 도달하게 되는 단점이 있으며, 디지털과 아날로그를 결합한 방식은 초기 전력을 어느 정도 목적하는 전력으로는 만들 수 있지만 온도의 변화와, 주파수 변화에 따른 상이한 출력 전력을 만들게 되는 단점이 있다. 전력증폭기는 무선 송신 시스템에서 열이 가장 많이 발생하는 구성품이고, 이러한 구성품에서 온도에 의한 변화에 따른 출력전력의 흔들림은 송신시스템의 신호 품질에 중대한 영향을 미치기에 보다 정확하고 효율적으로 출력전력을 제어해줄 수 있는 자동 제어 기술의 개발이 시급한 실정에 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 전력증폭기의 출력전력을 제어하기 위한 대부분의 회로가 디지털로 구현됨으로써 다양한 기능을 소형화하여 구현할 수 있으며, 온도와 주파수에 따른 전력증폭기의 변화되는 출력신호의 크기를 정확하게 일정한 크기로 만들어 줌으로써, 전력증폭기가 구비되는 레이더 기지국 등의 송신 신호 품질을 향상시킬 수 있는 전력증폭기의 출력전력 제어 장치 및 전력 증폭 장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 전력증폭기의 출력전력 제어 장치는, 전력증폭기에서 출력되는 출력신호를 검출하여 디지털 출력신호로 변환하여 출력하는 출력신호 검출부; 상기 전력증폭기로 입력되는 입력신호를 감쇄 또는 증가시켜 출력하는 출력신호 가공부; 및 상기 전력증폭기에서 출력되는 출력신호의 펄스 초기 전력을 목표 전력으로 만들기 위해 출력신호 가공부에 제공하는 제어값을 주파수별로 저장하며, 상기 출력신호 검출부로부터 입력된 디지털 출력신호의 전력 레벨과 저장된 제어값에 대응되는 출력전력 레벨을 비교하여 차이가 있으면 저장된 제어값을 업데이트하여 동일해지도록 하며, 저장된 제어값을 출력신호 가공부에 제공하는 출력전력 제어부; 를 포함하여 구성된 것을 특징으로 한다.
그리고, 상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 전력 증폭 장치는, 상기 전력 증폭기의 출력전력 제어 장치는, 입력되는 입력신호를 증폭시켜 출력하는 전력 증폭기; 상기 전력증폭기에서 출력되는 출력신호를 검출하여 디지털 출력신호로 변환하여 출력하는 출력신호 검출부; 상기 전력증폭기로 입력되는 입력신호를 감쇄 또는 증가시켜 출력하는 출력신호 가공부; 상기 전력증폭기에서 출력되는 출력신호의 펄스 초기 전력을 목표 레벨로 만들기 위해 출력신호 가공부에 제공하는 제어값을 주파수별로 저장하며, 상기 출력신호 검출부로부터 입력된 디지털 출력신호의 레벨과 저장된 제어값에 대응되는 출력레벨을 비교하여 차이가 있으면 저장된 제어값을 업데이트하여 동일해지도록 하며, 저장된 제어값을 출력신호 가공부에 제공하는 출력전력 제어부; 를 포함하여 구성된 것을 특징으로 한다.
상기와 같은 본 발명은, 전력증폭기의 출력전력을 제어하기 위한 대부분의 회로가 디지털로 구현됨으로써 다양한 기능을 소형화하여 구현할 수 있으며, 온도와 주파수에 따른 전력증폭기의 변화되는 출력신호의 크기를 정확하게 일정한 크기로 만들어 줌으로써, 전력증폭기가 구비되는 레이더 기지국 등의 송신 신호 품질을 향상시킬 수 있는 장점이 있다.
도 1은 본 발명의 바람직한 실시예에 따른 전력 증폭 장치를 도시한 블록도.
도 2는 도 1의 전력 증폭 장치의 구체적인 구성 예를 도시한 블록도.
도 3은 도 1 및 도 2의 출력전력 제어부의 구성을 상세히 도시한 블록도.
도 4는 도 2의 전력 증폭 장치의 ①~⑥ 지점의 신호들을 나타낸 파형도.
도 5는 도 3의 초기값 저장부가 펄스크기 초기값을 목표전력으로 만드는 제어값을 찾아내는 과정을 설명하기 위한 파형도.
도 6은 도 3의 펄스간 출력전력 제어부가 한 주파수에서의 펄스간 출력전력을 제어하고 변화 제어부가 초기값을 목표전력으로 만들기 위한 제어값을 초기값 저장부에 저장하는 과정과 관련한 파형도 및 블록도.
도 7은 도 3의 펄스간 출력전력 제어부가 다수 개의 주파수에서의 펄스간 출력전력을 제어하고 변화 제어부가 초기값을 목표전력으로 만들기 위한 초기값 저장부에 저장하는 과정과 관련한 파형도 및 블록도.
도 8은 도 3의 펄스내 출력전력 제어부가 펄스내 출력전력을 제어하는 과정을 설명하기 위한 파형도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치에 대하여 설명한다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 전력 증폭 장치는, 전력 증폭기(200)와, 상기 전력증폭기의 출력전력 제어 장치(100)를 포함하여 구성된다.
상기 전력증폭기(200)는 입력되는 입력 신호(예 :RF 신호)를 증폭시켜 출력하며, 일반적인 대전력 증폭기에서 구현하는 방법과 같이 소모 전류와 증폭 효율을 우수하게 하기 위하여 사용하는 C급의 전력증폭기를 사용하는 것으로 구체적인 예를 보인다.
상기 전력증폭기의 출력전력 제어 장치(100)는 도 1에 도시한 바와 같이, 상기 전력증폭기(200)에서 출력되는 출력신호를 검출하여 디지털 출력신호로 변환하여 출력하는 출력신호 검출부(102); 상기 전력증폭기(200)로 입력되는 입력신호를 감쇄 또는 증가시켜 출력하는 출력신호 가공부(103); 및 상기 전력증폭기(200)에서 출력되는 출력신호의 펄스 초기 전력을 목표 전력으로 만들기 위해 출력신호 가공부(103)에 제공하는 제어값을 주파수별로 저장하며, 상기 출력신호 검출부(102)로부터 입력된 디지털 출력신호의 레벨과 저장된 제어값에 대응되는 출력레벨을 비교하여 차이가 있으면 저장된 제어값을 업데이트하여 동일해지도록 하며, 저장된 제어값을 출력신호 가공부(103)에 제공하는 출력전력 제어부(104); 를 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 전력증폭기의 출력전력 제어 장치(100)에 대하여 상세히 설명하면 다음과 같다.
도 1을 참조하면, 상기 입력신호 검출부(101)는 상기 전력증폭기(200)로 입력되는 입력신호(예 : RF 신호)를 검출하여 디지털 입력신호로 변환한 후에 출력한다. 이때, 상기 전력증폭기(200)로 입력되는 입력신호 파형의 예는 도 4의 ①과 같으며, 상기 입력신호 검출부(101)에서 검출된 입력신호 파형의 예는 도 4의 ②와 같다.
상기 입력신호 검출부(101)는 도 2에 도시된 바와 같이, 상기 입력신호의 일부를 전력 추출하여 출력하는 커플러(111)와, 상기 커플러(111)에서 전력 추출된 입력신호를 아날로그 입력신호로 변환하여 출력하는 디텍터(112)와, 상기 아날로그 입력신호를 디지털 입력신호로 변환하여 출력하는 아날로그-디지털 변환기(113)를 포함하여 구성된다.
이와 같은 구성을 가지는 입력신호 검출부(101)는 커플러를 통해 입력 신호를 전력 추출하여 디텍터(112)를 통해 아날로그 입력신호로 변환한 후에 아날로그-디지털 변환기(113)를 통해 디지털 입력신호로 변환하여 후술할 출력전력 제어부(104)로 입력한다.
상기 입력신호 검출부(101)는 비교기 회로를 추가로 구비함으로써 입력신호의 파형과 관계없이 깨끗한 사각파형 형태로 만들어 주어 입력신호의 시작과 끝을 아날로그-디지털 변환기(113)가 정확히 인식하도록 할 수 있다.
상기 출력신호 검출부(102)는 전력증폭기(200)에서 출력되는 출력신호를 검출하여 디지털 출력신호로 변환하여 출력한다. 이때, 상기 출력신호 검출부(102)에서 검출된 출력신호 파형의 예는 도 4의 ③과 같다.
상기 출력신호 검출부(102)는 도 2에 도시된 바와 같이, 상기 전력 증폭기(200)의 출력신호를 전력 추출하여 출력하는 커플러(121)와, 상기 커플러(121)에서 전력 추출된 출력신호를 아날로그 출력신호로 변환하여 출력하는 디텍터(122)와, 상기 아날로그 출력신호를 디지털 출력신호로 변환하여 출력하는 아날로그-디지털 변환기(123)를 포함하여 구성된다.
이와 같은 구성을 가지는 출력신호 검출부(102)는 커플러(121)를 통해 출력 신호를 전력 추출하여 디텍터(122)를 통해 아날로그 출력신호로 변환한 후에 아날로그-디지털 변환기(123)를 통해 디지털 출력신호로 변환하여 후술할 출력전력 제어부(104)로 입력한다.
상기 출력신호 가공부(103)는 상기 전력증폭기(200)로 입력되는 입력신호를 후술할 출력전력 제어부(104)의 제어에 따라 감쇄 또는 증폭시켜 출력한다.
이와 같은 출력신호 가공부(103)는 가변 감쇄기 또는 선형 증폭기(linear amp)를 사용하는 가변 이득 증폭기일 수 있다. 상기 가변 감쇄기 및 선형 증폭기는 전압의 가변에 의해 출력이 감쇄되거나 증폭되는 특성을 가지며, 전압의 가변은 아래에서 설명되어질 출력전력 제어부(104)를 통해 만들어지는 신호이다. 본 발명의 실시예를 설명함에 있어서는 설명의 편의를 위해 상기 출력신호 가공부(103)가 가변 감쇄기인 것을 그 예로 한다.
상기 출력전력 제어부(104)는 상기 전력증폭기(200)에서 출력되는 출력신호의 펄스 초기 전력(도 4의 ④의 "초기값" 부분의 전력)을 목표전력으로 만들기 위해 출력신호 가공부(103)에 제공하는 제어값을 주파수별로 저장하며, 상기 출력신호 검출부(102)로부터 입력된 디지털 출력신호의 레벨과 저장된 제어값에 대응되는 출력레벨을 비교하여 차이가 있으면 저장된 제어값을 업데이트하여 동일해지도록 하며, 저장된 제어값을 출력신호 가공부(103)에 제어신호로 제공하여 전력증폭기(200)의 출력신호가 일정 전력(목표 전력)으로 유지될 수 있도록 한다.
이와 같은 출력전력 제어부(104)는 도 2에 도시된 바와 같이, 오버슈트 생성부(141), 초기값 저장부(142), 펄스간 출력전력 제어부(143), 변화 제어부(144), 및 펄스내 출력전력 제어부(145)를 포함하여 구성되며, 이와 같은 구성의 출력전력 제어부(104)는 현장에서 프로그래밍할 수 있는 게이트 어레이(field programmable gate array; FPGA)로 구현되는 것이 가능하다.
상기 오버슈트(overshoot) 생성부(141)는 전력증폭기(200)에서 출력되는 전력 증폭된 출력신호가 목표로 하는 출력 전력 값으로 빨리 도달할 수 있도록 하기 위해 구현되어지며, 이는 펄스의 상승시간 동안 출력신호 가공부(103)의 감쇄 정도를 최소화하도록 제어하여 도 4의 ④의 "overshoot 제어" 부분에 나타난 바와 같이 최대 출력이 발생하도록 하여 출력신호의 펄스의 상승 시간을 최소화하도록 구현한다.
상기 초기값 저장부(142)는 전력증폭기(200)에서 출력되는 출력신호 중에서 오버슈트(overshoot)가 끝난 다음에 목표로 하는 출력전력을 바로 출력시켜주기 위한 부분이다. 전력증폭기(200)는 주파수에 따라 상이한 출력 전력을 가지므로, 광대역의 고출력 증폭기를 설계할 때는 주파수에 따라 일정한 전력으로 출력을 맞추어 주어야 하며, 이를 위해 초기값 저장부(142)는 주파수별로 초기값을 미리 저장해 두었다가, 해당 주파수 송신 시에 미리 저장되어진 초기값을 가져와 송신함으로써, 주파수 변화에 따라 정확한 목표 출력 전력을 출력시킬 수 있도록 구현한다. 상기 초기값 저장부(142)에 저장된 초기값을 출력신호 가공부(103)의 제어 신호로 사용하여 정확한 목표 출력 전력을 출력하기 위해서는 초기값 저장부(142)에 미리 저장되어진 제어값이 정확한 목표전력을 출력할 수 있는 제어값이어야하며, 정확한 목표 출력전력을 얻기 위한 초기값 저장부(142)의 저장 값은 도 4에 도시한 바와 같이, 상기 전력증폭기(200)에서 출력되는 출력신호 중에 펄스의 오버슈트 다음의 초기 출력 전력을 점점 올리면서 목표로 하는 출력전력 범위(즉, 목표값 윈도우) 내에 들어가게 되었을 때의 제어값을 찾아내어 저장한다. 이와 같은 제어값을 찾는 중에 목표값 윈도우의 위로 벗어나면 출력신호 가공부(103)의 감쇄 정도를 크게 제어하여 윈도우 안으로 들어가도록 하고, 반대로 목표값 윈도우의 아래로 벗어나면 출력신호 가공부(103)의 감쇄 정도를 작세 제어하여 윈도우 안으로 들어가도록 하여, 윈도우 안으로 들어가게 되었을 때의 제어값을 찾아내어 저장한다.
상기 펄스간 출력전력 제어부(143)는 상기 초기값 저장부(141)에 저장된 제어값을 상기 출력신호 가공부(103)에 공급하여 상기 전력증폭기(200)에서 출력되는 출력신호 중에 펄스와 펄스 간의 전력을 목표 전력으로 만든다. 이때, 상기 전력증폭기(200)에서 출력되는 출력신호 중에 펄스간 출력전력 제어부(143)가 제어하는 영역은 오버슈트 생성부(141) 다음의 초기값 저장부(142)가 제어하는 부분과 동일한 위치로서 도 4의 ④의 "펄스간 제동 제어" 부분이다.
상기 변화 제어부(144)는 상기 펄스간 출력전력 제어부(143)및 초기값 저장부(142)와 연계되어 함께 동작하며, 상기 출력신호 검출부(102)로부터 입력된 디지털 출력신호의 레벨과 상기 초기값 저장부(142)에 저장된 제어값에 대응되는 출력레벨을 비교하여 온도 등의 변화로 인한 차이가 존재하면 도 6에 도시된 바와 같이 상기 초기값 저장부(142)에 저장된 제어값을 업데이트하여 동일해질 수 있도록 한다. 이로써, 온도에 따른 출력전력의 변화를 실시간으로 보상할 수 있다.
도 6에는 펄스간 출력전력 제어부(143)가 한 주파수에서의 펄스간 출력전력을 제어하고 변화 제어부(144)가 초기값을 목표전력으로 만들기 위한 제어값을 초기값 저장부에 저장하는 과정과 관련한 파형도 및 블록도를 도시하였으며, 도 7에는 펄스간 출력전력 제어부(143)가 다수 개의 주파수에서의 펄스간 출력 전력을 제어하고 변환 제어부가 초기값을 목표전력으로 만들기 위한 제어값을 초기값 저장부의 저장 공간 중에 해당 주파수에 대응되는 위치에 저장하는 과정과 관련한 파형도 및 블록도를 도시하였다.
상기 변화 제어부(144)는 온도의 변화에 따른 제어값을 초기값 저장부(142)가 아닌 FPGA 내부 메모리에 저장함으로써, 출력전력 제어부(104)를 오프(off)한 후에 온(on)하였을 때 이전에 펄스간 출력전력 제어부(143)를 통해 지속적으로 업데이트 되어온 제어값을 읽어오는 것이 아닌 FPGA의 내부 메모리에 저장된 제어값을 읽어오도록 하여, 출력전력 제어부(104)를 오프(off)한 후에 온(on)하였을 때 온도가 상온으로 되돌아간 경우를 대비할 수 있을 것이다.
상기 펄스내 출력전력 제어부(145)는 도 8에 도시한 바와 같이 상기 전력증폭기(200)의 출력신호의 펄스 내의 크기 및 위상 변화를 아날로그-디지털 변환기가 제공하는 최소한으로 변화시켜서 상기 출력신호 가공부(103)를 세밀하게 조절하면서 상기 전력증폭기(200)의 출력신호의 펄스 내의 전력(즉, 도 4의 ④의 "펄스내 자동제어" 부분의 전력)을 목표 전력으로 일정하게 유지시키는 역할을 한다. 레이더와 같이 출력 신호의 크기와 위상을 일정히 만들어 주어야하는 시스템에서는 펄스 내에서의 신호 크기 변화와 위상 변화가 송신 신호 품질에 큰 영향을 미치므로, 목표로 하는 출력 전력으로 빨리 도달하기 위해 펄스간 출력전력 제어부(143)를 통해 출력전력의 차이만큼을 가변감쇄기 등을 통해 크게 변화시켜가면서 목표전력을 찾아가고, 펄스 내에서는 펄스 내의 크기 변화와 위상 변화를 가능한 균일하게 만들 수 있도록 펄스 내에서의 드룹(droop) 등으로 인한 펄스 모양 왜곡을 균일하게 만드는 역할을 수행하며, 목표 전력으로 다가가기 위해 아날로그-디지털 변환기가 제공하는 최소한으로 변화시키면서 가변감쇄기 등을 제어하여 목표전력으로 찾아가도록 구현함으로써, 최종 목표 출력 전력으로 안정적이고 빠르게 찾아갈 수 있도록 구현할 수 있다.
상술한 바와 같은 출력전력 제어부(104)의 구성 요소인 오버슈트 생성부(141), 초기값 저장부(142), 펄스간 출력 전력 제어부(143), 변화 제어부(144) 및 펄스내 출력 전력 제어부(145) 각각은 비교 동작을 수행하기 위하여 비교기가 구비될 수 있는데, 이러한 비교기는 상기 입력신호 검출부(101)로부터 디지털 입력 신호를 입력받은 경우에만 동작하도록 구성됨으로써 출력신호 가공부(103)에 제공되는 제어값의 급변화로 인한 출력전력 불안정을 방지한다.
상술한 바와 같은 구성을 가지는 출력 전력 제어부(104)가 출력신호 가공부(103)에 제어값을 제공함으로써, 상기 전력증폭부(200)는 도 4의 ⑥의 파형과 같이 오버슈트가 존재하고 오버슈트 이후에는 균일한 전력을 가지는 출력신호를 출력할 수 있게 된다.
100 : 전력증폭기 출력전력 제어 장치 200 : 전력증폭기
101 : 입력신호 검출부 102 : 출력신호 검출부
103 : 출력신호 가공부 104 : 출력전력 제어부
111 : 커플러 112 : 디텍터
113 : 아날로그-디지털 변환기 121 : 커플러
122 : 디텍터 123 : 아날로그-디지털 변환기
141 : 오버슈트 생성부 142 : 초기값 저장부
143 : 펄스간 출력전력 제어부 144 : 변화 제어부
145 : 펄스내 출력전력 제어부

Claims (12)

  1. 전력증폭기의 출력전력을 제어하는 장치에 있어서,
    상기 전력증폭기에서 출력되는 출력신호를 검출하여 디지털 출력신호로 변환하여 출력하는 출력신호 검출부;
    상기 전력증폭기로 입력되는 입력신호를 감쇄 또는 증가시켜 출력하는 출력신호 가공부;
    상기 전력증폭기에서 출력되는 출력신호의 펄스 초기 전력을 목표 전력으로 만들기 위해 출력신호 가공부에 제공하는 제어값을 주파수별로 저장하며, 상기 출력신호 검출부로부터 입력된 디지털 출력신호의 레벨과 저장된 제어값에 대응되는 출력레벨을 비교하여 차이가 있으면 저장된 제어값을 업데이트하여 동일해지도록 하며, 저장된 제어값을 출력신호 가공부에 제공하는 출력전력 제어부; 및
    상기 전력증폭기로 입력되는 입력신호를 검출하여 디지털 입력신호로 변환한 후에 출력하는 입력신호 검출부;
    를 포함하며, 상기 출력전력 제어부는 상기 입력신호 검출부로부터 디지털 입력신호를 입력받은 경우에 동작하는 것을 특징으로 하는 전력증폭기의 출력전력 제어 장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 입력신호 검출부는
    상기 입력신호를 분배하여 출력하는 커플러;
    상기 커플러에서 분배된 입력신호를 아날로그 입력신호로 변환하는 디텍터; 및
    상기 아날로그 입력신호를 디지털 입력신호로 변환하는 아날로그-디지털 변환기;
    를 포함하는 것을 특징으로 하는 전력증폭기의 출력전력 제어 장치.
  4. 제 1 항에 있어서, 상기 출력신호 검출부는,
    상기 출력신호의 일부를 전력 추출하여 출력하는 커플러;
    상기 커플러에서 전력 추출된 출력신호를 아날로그 출력신호로 변환하는 디텍터; 및
    상기 아날로그 출력신호를 디지털 출력신호로 변환하는 아날로그-디지털 변환기;
    를 포함하는 것을 특징으로 하는 전력증폭기의 출력전력 제어 장치.
  5. 제 1 항에 있어서, 상기 출력신호 가공부는 가변 감쇄기 또는 선형 증폭기(linear amp)를 사용하는 가변 이득 증폭기인 것을 특징으로 하는 전력증폭기의 출력전력 제어 장치.
  6. 제 1 항에 있어서, 상기 출력전력 제어부는,
    상기 전력증폭기에서 출력되는 출력신호의 펄스의 상승시간 동안 출력신호 가공부의 감쇄 정도를 최소화하여 오버슈트 구간을 생성하는 오버슈트 생성부;
    상기 전력증폭기에서 출력되는 출력신호 중에 상기 오버슈트 구간 다음의 초기 전력을 목표 전력으로 만들기 위한 제어값을 찾아내어 주파수별로 저장하는 초기값 저장부;
    상기 초기값 저장부에 저장된 제어값을 상기 출력신호 가공부에 공급하여 상기 전력증폭기에서 출력되는 출력신호 중에 펄스와 펄스 간의 전력을 목표 전력으로 만드는 펄스간 출력전력 제어부;
    상기 출력신호 검출부로부터 입력된 디지털 출력신호의 레벨과 상기 초기값 저장부에 저장된 제어값에 대응되는 출력레벨을 비교하여 차이가 있으면 상기 초기값 저장부에 저장된 제어값을 업데이트하여 동일해지도록 하는 변화 제어부; 및
    상기 출력신호 가공부를 세밀하게 조절하면서 상기 전력증폭기의 출력신호의 펄스 내의 전력을 목표 전력으로 만드는 펄스내 출력전력 제어부;
    을 포함하는 것을 특징으로 하는 전력증폭기의 출력전력 제어 장치.
  7. 제 6 항에 있어서, 상기 초기값 저장부는 상기 전력증폭기에서 출력되는 출력신호 중에 상기 오버슈트 구간 다음에 전력을 점점 올리면서 목표로 하는 출력레벨 범위 내에 들어가게 되었을 때의 제어값을 찾아내어 저장하며,
    상기 제어값은 상기 출력신호 가공부를 제어하여 상기 전력증폭기에 입력되는 입력신호를 감쇄 또는 증가시키는 신호인 것을 특징으로 하는 전력증폭기의 출력전력 제어 장치.
  8. 제 6 항에 있어서, 상기 펄스내 출력전력 제어부는 상기 전력증폭기의 출력신호의 펄스 내의 크기 및 위상 변화를 균일하게 만드는 범위 내에서 상기 출력신호 가공부를 세밀하게 조절하면서 상기 전력증폭기의 출력신호의 펄스 내의 전력을 목표 전력으로 만드는 것을 특징으로 하는 전력증폭기의 출력전력 제어 장치.
  9. 제 8 항에 있어서, 상기 펄스내 출력전력 제어부는 상기 전력증폭기의 출력 신호의 n번째 펄스를 목표 전력으로 만드는데 있어서 n-1번째 펄스를 목표전력으로 만들기 위해 사용한 제어 값을 기준으로 증가 또는 감소시키는 것을 특징으로 하는 전력증폭기의 출력전력 제어 장치. (여기서, n은 2 이상의 정수.)
  10. 입력되는 입력신호를 증폭시켜 출력하는 전력 증폭기;
    상기 전력증폭기에서 출력되는 출력신호를 검출하여 디지털 출력신호로 변환하여 출력하는 출력신호 검출부;
    상기 전력증폭기로 입력되는 입력신호를 감쇄 또는 증가시켜 출력하는 출력신호 가공부;
    상기 전력증폭기에서 출력되는 출력신호의 펄스 초기 전력을 목표 전력으로 만들기 위해 출력신호 가공부에 제공하는 제어값을 주파수별로 저장하며, 상기 출력신호 검출부로부터 입력된 디지털 출력신호의 레벨과 저장된 제어값에 대응되는 출력전력을 비교하여 차이가 있으면 저장된 제어값을 업데이트하여 동일해지도록 하며, 저장된 제어값을 출력신호 가공부에 제공하는 출력전력 제어부; 및
    상기 전력증폭기로 입력되는 입력신호를 검출하여 디지털 입력신호로 변환한 후에 출력하는 입력신호 검출부;
    를 포함하며, 상기 출력전력 제어부는 상기 입력신호 검출부로부터 디지털 입력신호를 입력받은 경우에 동작하는 것을 특징으로 하는 전력 증폭 장치.
  11. 삭제
  12. 제 10 항에 있어서, 상기 출력전력 제어부는,
    상기 전력증폭기에서 출력되는 출력신호의 펄스의 상승시간 동안 출력신호 가공부의 감쇄 정도를 최소화하여 오버슈트 구간을 생성하는 오버슈트 생성부;
    상기 전력증폭기에서 출력되는 출력신호 중에 상기 오버슈트 구간 다음의 초기 전력을 목표 전력으로 만들기 위한 제어값을 찾아내어 주파수별로 저장하는 초기값 저장부;
    상기 초기값 저장부에 저장된 제어값을 상기 출력신호 가공부에 공급하여 상기 전력증폭기에서 출력되는 출력신호 중에 펄스와 펄스 간의 전력을 목표 전력으로 만드는 펄스간 출력전력 제어부;
    상기 출력신호 검출부로부터 입력된 디지털 출력신호의 전력과 상기 초기값 저장부에 저장된 제어값에 대응되는 출력전력을 비교하여 차이가 있으면 상기 초기값 저장부에 저장된 제어값을 업데이트하여 동일해지도록 하는 변화 제어부; 및
    상기 출력신호 가공부를 세밀하게 조절하면서 상기 전력증폭기의 출력신호의 펄스 내의 레전력을 목표 전력으로 만드는 펄스내 출력전력 제어부;
    을 포함하는 것을 특징으로 하는 전력 증폭 장치.
KR1020100085420A 2010-09-01 2010-09-01 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치 KR101097846B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100085420A KR101097846B1 (ko) 2010-09-01 2010-09-01 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100085420A KR101097846B1 (ko) 2010-09-01 2010-09-01 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치

Publications (1)

Publication Number Publication Date
KR101097846B1 true KR101097846B1 (ko) 2011-12-23

Family

ID=45506827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100085420A KR101097846B1 (ko) 2010-09-01 2010-09-01 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치

Country Status (1)

Country Link
KR (1) KR101097846B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240033503A (ko) 2022-09-05 2024-03-12 엘아이지넥스원 주식회사 고출력 증폭기 훈련 모드 변경 장치 및 운용 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030058960A1 (en) 2001-09-21 2003-03-27 Lg Electronics Inc. Predistortion type-linearized power amplification system using digital if technology
US20080218269A1 (en) 2007-03-06 2008-09-11 Akihiro Kirisawa Power amplifier circuit, control method thereof and control program thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030058960A1 (en) 2001-09-21 2003-03-27 Lg Electronics Inc. Predistortion type-linearized power amplification system using digital if technology
US20080218269A1 (en) 2007-03-06 2008-09-11 Akihiro Kirisawa Power amplifier circuit, control method thereof and control program thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240033503A (ko) 2022-09-05 2024-03-12 엘아이지넥스원 주식회사 고출력 증폭기 훈련 모드 변경 장치 및 운용 방법

Similar Documents

Publication Publication Date Title
US8611402B2 (en) Fast envelope system calibration
US10281578B2 (en) Compensated distance measurement methods and apparatus
KR102219849B1 (ko) 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치
CN105423363A (zh) 微波源系统、微波炉及在微波源系统中执行的方法
JPWO2008084852A1 (ja) 送信パワー制御方法及び送信装置
US20190280665A1 (en) Output power stabilization circuit and high output amplifier device using same
CN104793530A (zh) 一种微波信号功率检波校准装置及校准方法
US8149908B2 (en) Method and device for controlling peak power and pulse width of a broadband gaussian pulse high-power RF transmitter
KR101097846B1 (ko) 전력증폭기의 출력전력 제어 장치 및, 전력 증폭 장치
US9331636B2 (en) Time and amplitude alignment in envelope tracking amplification stage
US10410834B1 (en) Reverse power reducing method and plasma power apparatus using the same
US20200052669A1 (en) Output power control device
CN110768684B (zh) 一种时隙信号的幅度控制装置与方法
KR102268173B1 (ko) 적응형 등화 장치 및 그 방법
CN210141940U (zh) 单光子探测器及其高压快速调节电路
US11239804B2 (en) Systems and methods for controlling a power amplifier output
JP6720647B2 (ja) 電力増幅装置及びその制御方法
CN113541643B (zh) 用于信号发生器的功率控制装置、方法和信号发生器
CN113867238B (zh) 带有幅度和脉冲调制功能的捷变alc系统及其控制方法
KR101097847B1 (ko) 전력증폭기의 드룹 개선 장치 및, 전력 증폭 장치
KR100738397B1 (ko) 자동이득 제어장치
US20150231987A1 (en) Adjustment Module and Battery Management System Thereof
Zheng et al. Implementation of a two-stage digital AGC for spectrum analyzer
JP2015091115A (ja) 無線装置及び無線アクセスシステム
RU2778047C1 (ru) Способ приема оптических сигналов

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161115

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9