KR102219849B1 - 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치 - Google Patents

직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치 Download PDF

Info

Publication number
KR102219849B1
KR102219849B1 KR1020140000777A KR20140000777A KR102219849B1 KR 102219849 B1 KR102219849 B1 KR 102219849B1 KR 1020140000777 A KR1020140000777 A KR 1020140000777A KR 20140000777 A KR20140000777 A KR 20140000777A KR 102219849 B1 KR102219849 B1 KR 102219849B1
Authority
KR
South Korea
Prior art keywords
variable
offset
current control
current
dacs
Prior art date
Application number
KR1020140000777A
Other languages
English (en)
Other versions
KR20150081118A (ko
Inventor
노이주
김지훈
손주호
심윤아
이동현
정동윤
최성태
홍승표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140000777A priority Critical patent/KR102219849B1/ko
Priority to US15/109,376 priority patent/US9948484B2/en
Priority to PCT/KR2015/000023 priority patent/WO2015102431A1/ko
Priority to EP15733140.6A priority patent/EP3091702B1/en
Publication of KR20150081118A publication Critical patent/KR20150081118A/ko
Application granted granted Critical
Publication of KR102219849B1 publication Critical patent/KR102219849B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H04B2001/305—Circuits for homodyne or synchrodyne receivers using dc offset compensation techniques

Abstract

본 발명은 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치에 관한 것으로서, 직접 변환 수신기의 DC(Direct Current) 오프셋 교정 장치는, 이득 제어 값을 기반으로 입력 신호를 증폭시키는 다수개의 가변 이득 증폭기와, 다수 개의 가변 증폭기의 출력 신호에 대한 DC 오프셋을 측정하는 DC 오프셋 측정기와, 전류 제어 코드에 따라 상기 다수개의 가변 이득 증폭기 각각에 인가되는 전류를 제어하는 다수개의 가변 디지털 아날로그 변환기(DAC: Digital to Analog Converter)와, 미리 설정된 이득 제어 값별로 상기 DC 오프셋 값이 최소가 되도록 하는 전류 제어 코드 셋을 결정하는 DC 오프셋 제거기를 포함하여, 신호의 변조 방식 및 열과 같은 외부 요인에 의한 영향을 받지 않고, DC 오프셋을 정밀하게 제거할 수 있으며, 수신기의 성능 열화를 방지할 수 있다.

Description

직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치{APPARATUS AND METHOD FOR CALIBRATION OF A DIRECT CURRENT OFFSET IN A DIRECT CONVERSION RECEIVER}
본 발명은 직접 변환 수신기(Direct Conversion Receiver)에서 직류 전류 오프셋을 교정하기 위한 방법 및 장치에 관한 것이다.
일반적으로, 무선 통신 시스템에서 이용되는 RF(Radio Frequency) 수신기는 직접 변환(Direct Conversion) 방식을 이용하는 수신기와 헤테로다인(Heterodyne) 방식을 이용하는 수신기로 구분될 수 있다. 직접 변환 방식은 저주파 기저대역 신호와 고주파 신호, 즉, RF(Radio Frequency) 신호를 직접 변환하는 방식을 의미하며, 상기 헤테로다인 방식은 상기 기저대역 신호와 상기 RF 신호를 직접 변환하지 않고 중간에 일정한 중간 주파수(Intermediate Frequency: IF)로 변환하는 중간 단계를 거친 후, 원래 변환하고자 하는 주파수 대역의 신호로 변환 처리하는 방식을 의미한다.
직접 변환 방식은 헤테로다인 방식에 비해, 중간 주파수 변환을 수행하는 부분을 필요로 하지 않고, 아날로그 기저대역(Baseband) 단에서 다수의 이득 단(gain stage)을 포함하게 된다. 직접 변환 방식을 이용하는 수신기에서 다수의 이득 단을 포함함으로써, 이득에 비례하여 큰 DC 오프셋(Direct Current offset)이 발생될 수 있다. 그러나, DC 오프셋이 커질수록 수신기의 성능이 감소하게 되며, 심한 경우에는 신호 수신이 어려워지는 상황이 발생될 수 있으므로, DC 오프셋을 교정하는 방법이 제안될 필요가 있다. 여기서, 일반적으로 DC 오프셋은 두 개의 신호 경로를 갖는 차동(differential) 구조의 회로에서, 두 개의 신호 경로에서 발생되는 공통 모드(Common Mode) 전압의 차이 즉, DC 레벨의 차이를 의미한다.
종래에는 DC 오프셋을 제거하기 위해, 고역 통과 필터(High Pass Filter), 혹은 저역 통과 필터(Low Pass Filter)를 이용하여 낮은 주파수 영역을 잘라내는 방식을 이용하였으나, 이러한 방식은 변조 방식에 따라 혹은 통과 필터의 차단 주파수(Cutoff Frequency)에 따라 신호의 감쇠를 일으켜 수신기의 성능을 감소시키는 단점이 있다.
따라서, 본 발명의 실시 예는 다수개의 이득 단(gain stage)을 포함하는 직접 변환 수신기(Direct Conversion Receiver)에서 DC 오프셋(Direct Current offset)을 교정하기 위한 방법 및 장치를 제공함에 있다.
본 발명의 다른 실시 예는 직접 변환 수신기에서 다수개의 가변 DAC(Variable Digital Analog Converter)를 이용하여 DC 오프셋을 제거하기 위한 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 실시 예는 다수개의 가변 이득 증폭기(Variable Gain Amplifier)와 다수개의 가변 DAC를 포함하는 직접 변환 수신기에서 가변 이득 증폭기별로 DC 오프셋이 최소가 되도록 하는 가변 DAC의 전류 제어 코드를 결정하는 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 실시 예는 다수개의 가변 이득 증폭기와 다수개의 가변 DAC를 포함하는 직접 변환 수신기에서 미리 설정된 자동 이득 제어(Automatic Gain Control) 코드별로 DC 오프셋이 최소가 되도록 하는 가변 DAC의 전류 제어 코드를 결정하는 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 실시 예는 직접 변환 수신기에서 시스템 전원 온 시에 DC 오프셋 교정 절차를 통해 결정된 가변 DAC의 전류 제어 코드를 기반으로 DC 오프셋을 교정하는 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 실시 예는 직접 변환 수신기에서 온도 변화에 의한 DC 오프셋 변화를 감지하고, 가변 DAC의 베이스 전류를 조절하여 DC 오프셋을 교정하는 방법 및 장치를 제공함에 있다.
본 발명의 실시 예에 따르면, 직접 변환 수신기의 DC(Direct Current) 오프셋 교정 장치는, 이득 제어 값을 기반으로 입력 신호를 증폭시키는 다수개의 가변 이득 증폭기와, 다수 개의 가변 증폭기의 출력 신호에 대한 DC 오프셋을 측정하는 DC 오프셋 측정기와, 전류 제어 코드에 따라 상기 다수개의 가변 이득 증폭기 각각에 인가되는 전류를 제어하는 다수개의 가변 디지털 아날로그 변환기(DAC: Digital to Analog Converter)와, 미리 설정된 이득 제어 값별로 상기 DC 오프셋 값이 최소가 되도록 하는 전류 제어 코드 셋을 결정하는 DC 오프셋 제거기를 포함할 수 있다.
본 발명의 실시 예에 따르면, 직접 변환 수신기의 DC(Direct Current) 오프셋 교정 방법은, 다수개의 가변 디지털 아날로그 변환기(DAC: Digital to Analog Converter)에서 전류 제어 코드를 제어하여 다수개의 가변 이득 증폭기 각각에 인가되는 전류를 제어하는 과정과, 상기 다수개의 가변 이득 증폭기에서 이득 제어 값을 기반으로 입력 신호를 증폭시키는 과정과, 다수 개의 가변 증폭기를 통해 증폭된 출력 신호에 대한 DC 오프셋을 측정하는 과정과, 상기 DC 오프셋 측정 결과를 기반으로 미리 설정된 이득 제어 값별로 상기 DC 오프셋 측정 값이 최소가 되도록 하는 전류 제어 코드 셋을 결정하는 과정을 포함할 수 있다.
본 발명은 다수개의 가변 이득 증폭기(Variable Gain Amplifier)와 다수개의 가변 DAC를 포함하는 직접 변환 수신기에서 가변 이득 증폭기별로 DC 오프셋이 최소가 되도록 하는 가변 DAC의 전류 제어 코드를 결정하고, 결정된 전류 제어 코드를 기반으로 DC 오프셋을 교정함으로써, 신호의 변조 방식 및 열과 같은 외부 요인에 의한 영향을 받지 않고, DC 오프셋을 정밀하게 제거할 수 있으며, 수신기의 성능 열화를 방지할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 직접 변환 수신기의 구조를 도시하는 도면,
도 2는 본 발명의 실시 예에 따른 가변 DAC의 개략적인 구성을 도시하는 도면,
도 3은 본 발명의 실시 예에 따른 DC 오프셋 제거기의 개략적인 구성을 도시하는 도면,
도 4는 본 발명의 실시 예에 따른 직접 변환 수신기에서 다수개의 가변 DAC의 제어 전류 코드와 각 DAC의 DC 오프셋 교정범위 간의 관계를 나타내는 도면,
도 5는 본 발명의 일 실시 예에 따른 직접 변환 수신기에서 DC 오프셋 교정(calibration) 절차를 도시하는 도면, 및
도 6은 본 발명의 다른 실시 예에 따른 직접 변환 수신기에서 온도 변화로 인한 DC 오프셋 교정 절차를 도시하는 도면.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하 본 발명에서는 직접 변환 수신기(Direct Conversion Receiver)에서 다수개의 가변 DAC(Variable Digital Analog Converter)를 이용하여 DC 오프셋을 제거하기 위한 방법 및 장치에 관해 설명할 것이다.
도 1은 본 발명의 실시 예에 따른 직접 변환 수신기의 구조를 도시하고 있다.
도 1을 참조하면, 직접 변환 수신기는 적어도 하나의 안테나(100), 가변 저잡음 증폭기(VLNA: Variable Low Noise Amplifier, 110), 믹서(Mixer, 120), 다수 개의 가변 이득 증폭기(VGA:Variable Gain Amplifier, 130-0 내지 130-n), 다수 개의 가변 디지털 아날로그 변환기(VDAC: Variable Digital to Analog Converter, 140-0 내지 140-n), DC 오프셋 제거기(DC offset cancellation unit, 150), 아날로그 디지털 변환기(ADC: Analog to Digital Converter, 160), DC 오프셋 측정기(DC offset monitoring unit, 170)를 포함하여 구성될 수 있다.
가변 저잡음 증폭기(110)는 안테나(100)로부터 수신되는 고주파 RF 신호를 증폭시켜 믹서(120)로 제공한다. 가변 저잡음 증폭기(100)는 미리 설정된 방식에 따라 변경되는 이득 값을 기반으로 고주파 RF 신호를 증폭시킬 수 있다.
믹서(120)는 가변 저잡음 증폭기(110)로부터 수신되는 신호를 기저대역 신호로 변환하여, 다수 개의 가변 이득 증폭기(130-0 내지 130-n) 중 가장 앞 단에 위치한 가변 이득 증폭기 0(130-0)의 입력으로 제공한다. 예를 들어, 믹서(120)는 가변 저잡음 증폭기(110)로부터 수신되는 신호를 국부발진 신호와 혼합하여 기저대역 신호를 생성하고, 생성된 기저대역 신호를 가변 이득 증폭기 0(130-0)로 출력할 수 있다.
다수 개의 가변 이득 증폭기(130-0 내지 130-n) 각각은 대응되는 가변 DAC(140-0 내지 140-n) 각각으로부터 출력 전류를 제공받고, AGC(Automatic Gain Control) 코드에 따른 이득 조정 신호를 기반으로 입력 신호의 크기를 증폭시켜 출력한다. 여기서, 다수 개의 가변 이득 증폭기(130-0 내지 130-n) 각각은 두 개의 입력 신호 경로와 두 개의 출력 신호 경로를 갖는 차동(differential) 구조의 증폭기일 수 있다. 다수 개의 가변 이득 증폭기(130-0 내지 130-n) 중에서 가변 이득 증폭기 0(130-0)은 믹서(120)로부터 기저대역 신호를 제공받아 AGC 코드에 따라 크기를 증폭시킨 후, 증폭된 신호를 가변 이득 증폭기 1(130-1)로 제공하고, 가변 이득 증폭기 1(120-1)은 가변 이득 증폭기 0(130-0)으로부터 출력되는 신호를 제공받아 AGC 코드에 따라 크기를 증폭시킨 후, 증폭된 신호를 가변 이득 증폭기 2(130-2)로 출력 신호를 제공한다. 이와 같은 방식을 기반으로, 다수 개의 가변 이득 증폭기(130-0 내지 130-n) 각각은 믹서(120)로부터 출력되는 기저대역 신호를 다수 번 증폭시킬 수 있으며, 다수 번 증폭된 신호는 ADC(160)의 입력으로 제공된다.
다수 개의 가변 DAC(140-0 내지 140-n) 각각은 베이스 전류(base current, IB)를 2의 거듭제곱 형태로 발생시키는 회로와 스위치들로 구성된다. 다수 개의 가변 DAC(140-0 내지 140-n) 각각은 DC 오프셋 제거기(150)로부터 입력되는 전류 제어 코드를 기반으로 스위치의 온/오프를 제어하여 해당 가변 이득 증폭기로 출력되는 전류를 변경할 수 있다. 여기서, 가변 DAC(140-0 내지 140-n) 각각의 출력 전류에 따라 해당 가변 이득 증폭기(130-0 내지 130-n)의 출력단의 DC 오프셋이 변경될 수 있다.
다수 개의 가변 DAC(140-0 내지 140-n) 각각의 구성을 상세히 살펴보면, 각각의 가변 DAC(140)는 도 2에 도시된 바와 같이, 베이스 전류를 2의 거듭 제곱 형태(IB, 2IB, 4IB, ..., 2nIB,)로 발생시키는 다수 개의 전류원(146-0 내지 146-n), 및 다수 개의 전류원(146-0 내지 146-n) 각각에 연결된 다수 개의 스위치(144-0 내지 144-n)를 포함하며, 다수 개의 전류원(146-0 내지 146-n) 각각에 베이스 전류를 제공하는 베이스 전류 제어 회로(142)를 포함하여 구성될 수 있다.
가변 DAC(140)는 DC 오프셋 제거기(150)로부터 베이스 전류 제어 코드를 입력받고, 입력된 베이스 전류 제어 코드에 따라 다수 개의 전류원(146-0 내지 146-n)으로 제공되는 베이스 전류를 조절한다. 다수 개의 전류원(146-0 내지 146-n) 각각은 해당 스위치(144-0 내지 144-n)가 온된 상태에서 베이스 전류의 2의 거듭제곱에 대응하는 전류를 발생시킨다. 다수 개의 전류원(146-0 내지 146-n) 각각에서 발생되는 전류의 크기는 선형적(linear)으로 증가하는 형태를 가질 수 있다.
다수개의 스위치(144-0 내지 144-n) 각각은 DC 오프셋 제거기(150)로부터 제공되는 DAC 전류 제어 코드에 따라 온 혹은 오프되어, 해당 스위치에 연결된 전류원으로부터 발생되는 전류를 출력단으로 제공한다. 예를 들어, 다수개의 스위치(144-0 내지 144-n) 각각은 DAC 전류 제어 코드에 따라 동시에 온될 수도 있고, 동시에 오프될 수도 있으며, 일부 스위치만 오프되고 나머지 스위치는 온될 수 있다.
DC 오프셋 제거기(150)는 본 발명의 실시 예에 따라 가변 이득 증폭기들(130-0 내지 130-n)에 의해 발생되는 DC 오프셋을 제거하기 위한 기능을 수행한다. DC 오프셋 제거기(150)는 DC 오프셋 측정기(170)로부터 제공되는 ADC(160) 출력단의 DC 오프셋을 기반으로, AGC 코드별로 DC 오프셋을 최소화시키는 DAC 전류 제어 코드를 검색 및 결정하고, AGC 코드별로 결정된 DAC 전류 제어 코드 정보를 저장한다. 여기서, AGC 코드는 다수 개의 가변 이득 증폭기의 이득 값을 조절하기 위한 코드를 의미하는 것으로, 설계자에 의해 미리 설정될 수 있다.
DC 오프셋 제거기(150)는 시스템 전원 온 시에, 수신기의 수신 경로 전체가 켜진 상태에서 AGC 코드별로 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득을 조절하면서, ADC(160)의 출력 단에서 측정되는 DC 오프셋이 최소가 되도록 하는 각각의 가변 DAC의 전류 제어 코드를 검색한다. 예컨대, DC 오프셋 제거기(150)는 AGC 코드를 기반으로 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득을 조절하고, 다수 개의 가변 DAC(140-0 내지 140-n)들 각각에 대해 DAC 전류 제어 코드를 순차적으로 탐색한다. 보다 상세히 설명하면, 제 1 AGC 코드를 기반으로 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득을 조절한 상태에서, 다수 개의 가변 DAC(140-0 내지 140-n) 중에서 가장 앞 단에 위치한 가변 DAC 0(140-0)의 전류 제어 코드를 변경하면서, ADC의 출력단에서 측정되는 DC 오프셋이 최소값이 되도록 하는 DAC 0(140-0)의 전류 제어 코드를 탐색한다. 가변 DAC 0(140-0)의 전류 제어 코드는 이진 탐색(binary search) 기법을 통해 탐색될 수 있으며, 가변 DAC 0(140-0)의 전류 제어 코드 탐색 동안에 다른 DAC들(140-1 내지 140-n)의 전류 제어 코드는 일정한 값으로 유지되어야 한다. 이후, DC 오프셋 제거기(150)는 제 1 AGC 코드를 기반으로 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득을 조절한 상태에서, 가변 DAC 1(140-1)의 전류 제어 코드를 변경하면서, ADC의 출력단에서 측정되는 DC 오프셋이 최소 값이 되도록 하는 가변 DAC 1(140-1)의 전류 제어 코드를 탐색한다. 가변 DAC 1(140-1)의 전류 제어 코드는 이진 탐색(binary search) 기법을 통해 탐색될 수 있으며, 가변 DAC 1(140-1)의 전류 제어 코드 탐색 동안에 다른 가변 DAC들(140-0, 140-2 내지 140-n)의 전류 제어 코드는 일정한 값으로 유지되어야 한다. 이와 같은 방식으로, DC 오프셋 제거기(150)는 제 1 AGC 코드를 기반으로 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득을 조절한 상태에서, 다수 개의 가변 DAC(140-0 내지 140-n)들 각각에 대해 전류 제어 코드를 결정하고, 다수 개의 가변 DAC(140-0 내지 140-n)들의 전류 제어 코드들 즉, 전류 제어 코드 셋(혹은 전류 제어 코드 조합)을 제 1 AGC 코드에 매핑하여 저장한다.
추가적으로, DC 오프셋이 최소가 되도록 하는 각각의 가변 DAC의 전류 제어 코드 검색 시, DC 오프셋 제거기(150)는 다수 개의 가변 DAC(140)들 중에서 가장 앞 단의 가변 DAC가 가장 작은 크기의 베이스 전류를 이용하고, 뒷 단에 위치한 가변 DAC일 수록 앞 단의 DAC의 베이스 전류보다 큰 크기의 베이스 전류를 이용하도록 베이스 전류 제어 신호를 출력한다. 이는, 도 4에 도시된 바와 같이, 이득이 커질수록 DC 오프셋이 커지는 특성에 의해 다수개의 가변 VGA들(130-0 내지 130-n) 중에서 뒷 단에 위치한 VGA일수록 DC 오프셋이 커지게 되는 상황을 고려하기 위함이다. 즉, 뒷 단에 위치한 VGA로 제공되는 출력 전류 범위가 앞 단에 위치한 VGA로 제공되는 출력 전류 범위보다 넓도록 제어하여, 뒷 단의 VGA에 의해 발생되는 DC 오프셋을 보다 정밀하게 제거하기 위함이다.
DC 오프셋 제거기(150)는 상술한 바와 같은 방식으로 미리 설정된 모든 AGC 코드에 대한 DAC 전류 제어 코드 셋을 획득하고, 획득된 DAC 전류 제어 코드 셋을 해당 AGC 코드와 매핑하여 저장한다.
본 발명의 실시 예에 따른 DC 오프셋 제거기(150)는 도 3에 도시된 바와 같이, 베이스 전류 제어 정보 저장 장치(152)와 DC 오프셋 제어 정보 저장 장치(154)를 포함하여, 베이스 전류 제어 정보 및 AGC 코드별 DAC 전류 제어 코드 정보를 저장할 수 있다. 예를 들어, 베이스 전류 제어 정보 저장 장치(152)는 가변 DAC들 각각에 제공될 베이스 전류 정보를 저장할 수 있고, 온도 변경에 따른 베이스 전류 변경 정보를 저장할 수 있다. 또한, DC 오프셋 제어 정보 저장 장치(154)는 상술한 바와 같이, AGC 코드 각각에 대한 DAC 전류 제어 코드 셋을 저장하여, AGC 코드 각각에 대한 가변 DAC들의 전류 제어 코드의 매핑 관계를 나타낼 수 있다.
DC 오프셋 제거기(150)는 모든 AGC 코드에 대한 DAC 전류 제어 코드 셋을 탐색 및 저장하는 초기 DC 오프셋 교정 절차를 완료한 후, 직접 변환 수신기의 신호 수신 모드 동작 시, 선택된 AGC 코드에 대응하는 DAC 전류 제어 코드 셋을 기반으로 가변 DAC들(140-0 내지 140-n)의 출력 전류를 제어하여 DC 오프셋이 최소가 되도록 한다.
또한, DC 오프셋 제거기(150)는 미리 설정된 DAC 전류 제어 코드 셋을 이용하여 동작하는 중에 주기적으로 ADC(160)의 출력단에서 측정되는 DC 오프셋을 측정하고, DC 오프셋이 미리 설정된 임계 범위를 벗어나는 경우, 베이스 전류 조절을 이용한 DC 오프셋 교정 절차를 수행할 수 있다. 예컨데, DC 오프셋 제거기(150)는 초기 DC 오프셋 교정 절차 이후에 주기적으로 DC 오프셋을 측정하여 측정된 DC 오프셋이 임계 범위를 벗어나는 경우, DAC 전류 제어 코드 셋을 변경하지 않고, DC 오프셋이 임계 범위에 해당하도록 각 DAC의 베이스 전류를 순차적으로 변경할 수 있다. 이는, 시간이 지남에 따라 시스템의 온도 등이 변경되어 각 가변 DAC의 전류량이 변경되고, 이로 인해 DC 오프셋이 변경될 수 있는 상황에 대비하기 위함이다.
ADC(160)는 가변 이득 증폭기 n(130-n)으로부터 증폭된 아날로그 신호를 디지털 신호로 변환하여 출력한다.
DC 오프셋 측정기(170)는 ADC(160)의 출력 신호를 측정하여 DC 오프셋 값을 측정한다. 예를 들어, DC 오프셋 측정기(170)는 ADC(160)의 두 출력 신호 경로를 통해 출력되는 전압 값을 측정하고, 측정된 두 전압 값의 차이 값을 DC 오프셋으로 결정할 수 있다. DC 오프셋 측정기(170)는 측정된 DC 오프셋을 DC 오프셋 제거기(150)로 제공한다. 오프셋 측정기(170)는 직접 변환 수신기를 포함하는 시스템의 전원 온 시에, DC 오프셋 교정을 위해 DC 오프셋을 추정하고, 추정된 DC 오프셋 값을 DC 오프셋 제거기(150)로 제공하는 동작을 수행할 수 있다. 또한, 오프셋 측정기(170)는 주기적으로 DC 오프셋을 추정하여 DC 오프셋 제거기(150)로 제공할 수도 있다.
도 5는 본 발명의 일 실시 예에 따른 직접 변환 수신기에서 DC 오프셋 교정(calibration) 절차를 도시하고 있다. 도 5는 직접 변환 수신기를 포함하는 시스템의 전원 온 시에 미리 설정된 모든 AGC 코드에 대한 DAC 전류 제어 코드 셋을 탐색 및 저장하는 초기 DC 오프셋 교정 절차에 대해 설명한다.
도 5를 참조하면, 직접 변환 수신기는 501단계에서 시스템의 전원 온을 감지한다. 시스템 전원 온을 감지한 후 직접 변환 수신기는 503단계에서 미리 설정된 i번째 AGC(Automatic Gain Control) 코드를 기반으로 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득 값을 설정한다. AGC 코드는 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득 값을 조절하기 위한 코드를 의미하는 것으로, 설계자에 의해 미리 설정될 수 있다.
이후, 직접 변환 수신기는 505단계에서 j번째 가변 DAC의 출력 전류를 제어하여 DC 오프셋이 최소가 되는 DAC 전류 제어 코드를 결정한다. 예를 들어, 직접 변환 수신기는 제 1 ACG 코드를 기반으로 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득이 설정된 상태에서, j번째 가변 DAC 내에서 전류 제어 코드 변경을 통해 전류 제어 스위치들(144-0 내지 144-n) 각각의 온/오프를 제어하여 출력 전류를 변경시킬 수 있다. 직접 변환 수신기는 j번째 가변 DAC의 각 전류 제어 코드별로 ADC 출력단(160)의 DC 오프셋을 측정하여, DC 오프셋이 최소가 되도록 하는 전류 제어 코드를 결정할 수 있다. 직접 변환 수신기는 이진 탐색 기법을 이용하여 DC 오프셋이 최소가 되도록 하는 전류 제어 코드를 탐색 및 결정할 수 있다. 또한, 직접 변환 수신기는 j번째 가변 DAC에 대한 DAC 전류 제어 코드를 탐색하는 동안에 다른 가변 DAC들에 의해 DC 오프셋이 변경되지 않도록 하기 위해, j번째 가변 DAC를 제외한 나머지 가변 DAC들의 전류 제어 코드를 일정한 값으로 유지한다.
직접 변환 수신기는 507단계에서 m개의 DAC 각각에 대한 전류 제어 코드가 결정되었는지 검사한다. 여기서, m은 직접 변환 수신기 내에서 다수 개의 가변 이득 증폭기에 연결된 가변 DAC들의 총 개수를 의미한다. 즉, 직접 변환 수신기는 i번째 ACG 코드를 기반으로 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득이 설정된 상태에서, 모든 가변 DAC에 대한 전류 제어 코드가 결정되었는지 여부를 검사한다. 만일, 모든 가변 DAC에 대한 전류 제어 코드가 결정되지 않았을 시, 직접 변환 수신기는 509단계에서 j를 j+1로 갱신하고 베이스 전류를 증가시킨 후, 505단계로 진행한다. 즉, 직접 변환 수신기는 모든 가변 DAC에 대한 전류 제어 코드가 결정되지 않았을 시, 다음 가변 DAC에 대한 DAC 전류 제어 코드를 탐색하기 위해 j값을 갱신한다. 또한, 다음 가변 DAC의 베이스 전류의 크기가 앞 단의 가변 DAC의 베이스 전류의 크기보다 크도록 베이스 전류의 크기를 조절한다.
반면, 모든 가변 DAC에 대한 전류 제어 코드가 결정되었을 시, 직접 변환 수신기는 511단계에서 m개의 DAC 각각에 대해 결정된 DAC 전류 제어 코드 셋을 i번째 AGC에 매핑하여 저장한다. 즉, 직접 변환 수신기는 i번째 ACG 코드를 기반으로 다수 개의 가변 이득 증폭기(130-0 내지 130-n)의 이득이 설정된 상태에서 결정된 다수 개의 가변 DAC 각각에 대해 결정된 전류 제어 코드들을 포함하는 DAC 전류 제어 코드 셋을 i번째 AGC 코드와 매핑하여 저장할 수 있다. 예를 들어, 도 3에 나타낸 바와 같이, Gain 0을 나타내는 i번째 AGC 코드에, DAC 0의 전류 제어 코드, DAC 1의 전류 제어 코드, ... 및, DAC n의 전류 제어 코드를 조합한 DAC 전류 제어 코드 셋을 매핑시켜 저장할 수 있다.
이후, 직접 변환 수신기는 513단계에서 미리 설정된 모든 AGC 코드에 대한 DAC 전류 제어 코드 셋이 저장되었는지 여부를 검사한다. 만일, 미리 설정된 모든 AGC에 대한 DAC 전류 제어 코드 셋이 저장되지 않은 경우, 515단계에서 직접 변환 수신기는 i를 i+1로 갱신하고, 503단계로 진행한다. 즉, 직접 변환 수신기는 모든 AGC 코드에 대한 DAC 전류 제어 코드 셋이 획득되지 않았을 시, DAC 전류 제어 코드 셋이 획득되지 않은 AGC 코드에 대해, DAC 전류 제어 코드를 탐색하기 위해 i값을 갱신한다.
반면, 미리 설정된 모든 AGC에 대한 DAC 전류 제어 코드 셋이 저장되었을 시, 직접 변환 수신기는 본 발명의 실시 예에 따른 DC 오프셋 교정 절차를 종료한다.
상술한 바와 같이, 본 발명의 일 실시 예에서는 시스템 전원 온 시 초기 DC 오프셋 교정 절차를 통해 모든 AGC 코드 각각에 대해 DC 오프셋을 최소화시키는 DAC 전류 제어 코드 셋을 미리 저장함으로써, 실제 신호 수신 시에 AGC 코드에 따라 미리 저장된 DAC 전류 제어 코드 셋으로 각 DAC의 출력 전류를 제어함으로써 DC 오프셋을 최소화시켜 직접 변환 수신기의 성능 열화를 방지할 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 직접 변환 수신기에서 DC 오프셋 교정 절차를 도시하고 있다. 도 6은 직접 변환 수신기를 포함하는 시스템에서 초기 DC 오프셋 교정 절차를 완료한 이후에 수행되는 주기적인 DC 오프셋 교정 절차에 대해 설명한다.
도 6을 참조하면, 직접 변환 수신기는 601단계에서 ADC(160) 출력단의 DC 오프셋을 측정한다. 이후, 직접 변환 수신기는 603단계에서 측정된 DC 오프셋이 미리 설정된 임계 범위를 벗어나는지 여부를 판단한다.
만일, 측정된 DC 오프셋이 미리 설정된 임계 범위를 벗어나지 않을 시, 직접 변환 수신기는 607단계에서 DC 오프셋 교정이 필요하지 않음을 판단하고, 미리 설정된 주기에 따라 일정 시간을 대기한 후, 601단계로 되돌아 간다.
반면, 측정된 DC 오프셋이 미리 설정된 임계 범위를 벗어날 시, 직접 변환 수신기는 605단계에서 DC 오프셋 교정이 필요함을 판단하고, 다수 개의 DAC(140-0 내지 140-n) 각각의 베이스 전류를 제어한다. 즉, 직접 변환 수신기는 측정된 DC 오프셋이 임계 범위를 벗어나는 경우, 현재 각각의 DAC에 설정된 DAC 전류 제어 코드를 변경하지 않은 상태에서, ADC 출력단의 DC 오프셋이 임계 범위에 해당하도록 각 DAC의 베이스 전류를 순차적으로 조절할 수 있다. 이후, 직접 변환 수신기는 601단계로 되돌아가 이하 단계를 재수행한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나 본 발명은 상술한 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
본 발명의 실시 예에 따른 동작들은 단일의 제어부에 의해 그 동작이 구현될 수 있을 것이다. 이러한 경우 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령이 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판단 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM이나 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 본 발명에서 설명된 기지국 또는 릴레이의 전부 또는 일부가 컴퓨터 프로그램으로 구현된 경우 상기 컴퓨터 프로그램을 저장한 컴퓨터 판독 가능 기록 매체도 본 발명에 포함된다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (20)

  1. 직접 변환 수신기의 DC(Direct Current) 오프셋 교정 장치에 있어서,
    각각의 미리 설정된 이득 제어 값들을 기반으로 입력 신호를 다수 번 증폭하도록 구성된 다수개의 직렬 연결된 가변 이득 증폭기들과,
    상기 다수개의 직렬 연결된 가변 이득 증폭기들의 다수 번 증폭된 출력 신호에 대한 DC 오프셋을 측정하도록 구성된 DC 오프셋 측정기와,
    각각의 전류 제어 코드들에 따라 상기 다수개의 직렬 연결된 가변 이득 증폭기들 각각에 인가되는 전류를 제어하도록 구성된 다수개의 가변 디지털 아날로그 변환기(DAC: Digital to Analog Converter)들과,
    각각의 상기 미리 설정된 이득 제어 값들 별로 상기 DC 오프셋이 최소가 되도록 하는 전류 제어 코드 셋을 결정하도록 구성된 DC 오프셋 제거기를 포함하고,
    각각의 상기 다수개의 가변 DAC들은 각각의 상기 다수개의 직렬 연결된 가변 이득 증폭기들에 대응되며,
    상기 DC 오프셋 제거기는, 상기 직접 변환 수신기의 전원 온 시, 상기 미리 설정된 이득 제어 값들 별로, 각각의 상기 다수개의 가변 DAC들에 대한 전류 제어 코드를 변경하여 상기 DC 오프셋이 최소가 되도록 하는 각 가변 DAC의 전류 제어 코드를 획득하도록 더 구성된 장치.
  2. 제 1항에 있어서,
    각각의 상기 가변 DAC들은,
    상기 전류 제어 코드에 따라 온/오프되도록 구성된 다수개의 스위치들과,
    각각의 상기 다수개의 스위치들에 연결되어 2의 거듭제곱에 해당하는 전류를 발생시키도록 구성된 다수개의 전류원들과,
    상기 다수개의 전류원들에 베이스 전류를 제공하도록 구성된 베이스 전류 제어 회로를 포함하는 장치.
  3. 삭제
  4. 제 1항에 있어서,
    상기 DC 오프셋 제거기는,
    특정 이득 제어 값으로 상기 다수개의 가변 이득 증폭기들의 이득을 설정한 상태에서, 상기 다수개의 가변 DAC들 중 앞 단에 위치한 가변 DAC부터 뒷 단에 위치한 가변 DAC까지 상기 DC 오프셋이 최소가 되도록 하는 전류 제어 코드를 탐색하며,
    각각의 상기 다수개의 가변 DAC들에 대해 탐색된 전류 제어 코드로 하나의 전류 제어 코드 셋을 구성하며,
    상기 구성된 전류 제어 코드 셋을 상기 특정 이득 제어 값과 매핑하여 저장하도록 더 구성된 장치.
  5. 제 4항에 있어서,
    상기 DC 오프셋 제거기는, 각각의 상기 다수개의 가변 DAC들에 대한 전류 제어 코드 탐색 시, 상기 다수개의 가변 DAC들 중에서 상기 앞 단에 위치한 가변 DAC의 베이스 전류보다 상기 뒷 단에 위치한 가변 DAC의 베이스 전류가 큰 값을 갖도록 제어하도록 더 구성된 장치.
  6. 제 4항에 있어서,
    상기 DC 오프셋 제거기는, 각각의 상기 다수개의 가변 DAC들에 대한 전류 제어 코드 탐색 시, 이진 탐색 기법을 이용하여 전류 제어 코드를 탐색하도록 더 구성된 장치.
  7. 제 1항에 있어서,
    상기 다수개의 가변 이득 증폭기들로부터 출력되는 신호를 디지털 신호로 변환하도록 구성된 아날로그 디지털 변환기(ADC: Analog to Digital Converter)를 더 포함하며,
    상기 DC 오프셋 측정기는 상기 ADC의 출력 신호에 대한 DC 오프셋을 측정하도록 더 구성된 장치.
  8. 제 1항에 있어서,
    상기 DC 오프셋 제거기는, 신호 수신 모드 시, 상기 이득 제어 값들에 대응하는 상기 결정된 전류 제어 코드 셋을 이용하여 상기 다수개의 가변 DAC들의 출력 전류를 제어하도록 더 구성된 장치.
  9. 제 8항에 있어서,
    상기 DC 오프셋 제거기는, 상기 신호 수신 모드 시, 주기적으로 상기 DC 오프셋 측정기로부터 제공되는 DC 오프셋을 미리 설정된 임계 범위와 비교하고, 상기 DC 오프셋이 미리 설정된 임계 범위를 벗어날 시, 상기 다수개의 가변 DAC들에서 이용되는 베이스 전류를 조절하도록 더 구성된 장치.
  10. 제 9항에 있어서,
    상기 DC 오프셋 제거기는, 상기 DC 오프셋이 미리 설정된 임계 범위를 벗어날 시, 상기 다수개의 가변 DAC들에서 이용 중인 전류 제어 코드 셋을 변경하지 않고 유지하도록 더 구성된 장치.
  11. 직접 변환 수신기의 DC(Direct Current) 오프셋 교정 방법에 있어서,
    다수개의 가변 디지털 아날로그 변환기(DAC: Digital to Analog Converter)들에서 전류 제어 코드들을 사용하여 각각의 다수개의 직렬 연결된 가변 이득 증폭기들에 인가되는 전류를 제어하는 과정과,
    상기 다수개의 직렬 연결된 가변 이득 증폭기들에서 각각의 미리 설정된 이득 제어 값들을 기반으로 입력 신호를 다수 번 증폭시키는 과정과,
    상기 다수개의 직렬 연결된 가변 이득 증폭기들을 통해 다수 번 증폭된 출력 신호에 대한 DC 오프셋을 측정하는 과정과,
    상기 DC 오프셋 측정 결과를 기반으로 각각의 상기 미리 설정된 이득 제어 값들 별로 상기 DC 오프셋 측정 값이 최소가 되도록 하는 전류 제어 코드 셋을 결정하는 과정을 포함하고,
    각각의 상기 다수개의 가변 DAC들은 각각의 상기 다수개의 가변 이득 증폭기들에 대응되고,
    상기 미리 설정된 이득 제어 값들 별로 상기 DC 오프셋 측정 값이 최소가 되도록 하는 전류 제어 코드 셋을 결정하는 과정은, 상기 미리 설정된 이득 제어 값들 별로, 각각의 상기 다수개의 가변 DAC들에 대한 전류 제어 코드를 변경하여 상기 DC 오프셋이 최소가 되도록 하는 각 가변 DAC의 전류 제어 코드를 획득하는 과정을 포함하는 방법.
  12. 제 11항에 있어서,
    다수개의 가변 디지털 아날로그 변환기(DAC: Digital to Analog Converter)들에서 전류 제어 코드들을 사용하여 각각의 다수개의 가변 이득 증폭기들에 인가되는 전류를 제어하는 과정은,
    상기 전류 제어 코드들에 따라 다수개의 스위치들의 온/오프를 제어하는 과정과,
    각각의 상기 다수개의 스위치들에 연결된 다수개의 전류원들을 통해 베이스 전류의 2의 거듭제곱에 해당하는 전류를 발생시키는 과정을 포함하는 방법.
  13. 삭제
  14. 제 11항에 있어서,
    상기 각 가변 DAC의 전류 제어 코드를 획득하는 과정은,
    특정 이득 제어 값으로 상기 다수개의 가변 이득 증폭기들의 이득을 설정한 상태에서, 상기 다수개의 가변 DAC들 중 앞 단에 위치한 가변 DAC부터 뒷 단에 위치한 가변 DAC까지 상기 DC 오프셋이 최소가 되도록 하는 전류 제어 코드를 탐색하는 과정과,
    각각의 상기 다수개의 가변 DAC들에 대해 탐색된 전류 제어 코드로 하나의 전류 제어 코드 셋을 구성하는 과정과,
    상기 구성된 전류 제어 코드 셋을 상기 특정 이득 제어 값과 매핑하여 저장하는 과정을 포함하는 방법.
  15. 제 14항에 있어서,
    상기 전류 제어 코드 탐색 시, 각각의 상기 다수개의 가변 DAC들 중에서 상기 앞 단에 위치한 가변 DAC의 베이스 전류보다 상기 뒷 단에 위치한 가변 DAC의 베이스 전류가 큰 값을 갖도록 제어하는 방법.
  16. 제 14항에 있어서,
    상기 전류 제어 코드 탐색 시, 이진 탐색 기법을 이용하여 전류 제어 코드를 탐색하는 방법.
  17. 제 11항에 있어서,
    상기 다수개의 가변 이득 증폭기들을 통해 증폭된 출력 신호에 대한 DC 오프셋을 측정하는 과정은,
    상기 다수개의 가변 이득 증폭기들로부터 출력되는 신호를 디지털 신호로 변환하는 과정과,
    상기 디지털 신호로 변환된 신호에 대한 DC 오프셋을 측정하는 과정을 포함하는 방법.
  18. 제 11항에 있어서,
    상기 전류 제어 코드 셋이 결정된 후, 신호 수신 모드로 동작하는 과정과,
    상기 신호 수신 모드 동작 시, 상기 이득 제어 값들에 대응하는 상기 결정된 전류 제어 코드 셋을 이용하여 상기 다수개의 가변 DAC들의 출력 전류를 제어하는 과정을 더 포함하는 방법.
  19. 제 18항에 있어서,
    상기 신호 수신 모드 시, 주기적으로 상기 다수개의 가변 이득 증폭기들을 통해 증폭된 출력 신호에 대한 DC 오프셋을 측정하는 과정과,
    상기 주기적으로 측정된 DC 오프셋을 미리 설정된 임계 범위와 비교하는 과정과,
    상기 DC 오프셋이 미리 설정된 임계 범위를 벗어날 시, 상기 다수개의 가변 DAC들에서 이용되는 베이스 전류를 조절하는 과정을 더 포함하는 방법.
  20. 제 19항에 있어서,
    상기 DC 오프셋이 미리 설정된 임계 범위를 벗어날 시, 상기 다수개의 가변 DAC들에서 이용 중인 전류 제어 코드 셋을 변경하지 않고 유지하는 방법.
KR1020140000777A 2014-01-03 2014-01-03 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치 KR102219849B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140000777A KR102219849B1 (ko) 2014-01-03 2014-01-03 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치
US15/109,376 US9948484B2 (en) 2014-01-03 2015-01-02 Method and apparatus for direct conversion receiver correcting direct current offset
PCT/KR2015/000023 WO2015102431A1 (ko) 2014-01-03 2015-01-02 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치
EP15733140.6A EP3091702B1 (en) 2014-01-03 2015-01-02 Method and apparatus for direct conversion receiver correcting direct current offset

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140000777A KR102219849B1 (ko) 2014-01-03 2014-01-03 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20150081118A KR20150081118A (ko) 2015-07-13
KR102219849B1 true KR102219849B1 (ko) 2021-02-24

Family

ID=53493697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140000777A KR102219849B1 (ko) 2014-01-03 2014-01-03 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치

Country Status (4)

Country Link
US (1) US9948484B2 (ko)
EP (1) EP3091702B1 (ko)
KR (1) KR102219849B1 (ko)
WO (1) WO2015102431A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735894B2 (en) * 2015-03-23 2017-08-15 Intel IP Corporation High performance receiver architecture and methods thereof
TWI601015B (zh) * 2016-05-25 2017-10-01 瑞昱半導體股份有限公司 資料處理電路與資料處理方法
US10033333B2 (en) * 2016-09-07 2018-07-24 Psemi Corporation Universal RF amplifier controller
US10374838B2 (en) * 2017-06-30 2019-08-06 Futurewei Technologies, Inc. Image distortion correction in a wireless terminal
KR102393572B1 (ko) * 2018-01-23 2022-05-03 엘에스전선 주식회사 케이블드럼용 위치추적장치 및 그것의 동작 방법
US10498461B1 (en) * 2018-09-19 2019-12-03 Elenion Technologies, Llc Optical receivers with dc cancellation bias circuit and embedded offset cancellation
US11277272B2 (en) 2018-11-07 2022-03-15 Samsung Electronics Co., Ltd. Integrated circuit and method for challenge-response physically unclonable function
CN110518929B (zh) * 2019-07-19 2021-06-04 广州润芯信息技术有限公司 射频接收电路直流失调校准方法、电子设备、介质及装置
DE102020214873A1 (de) 2019-12-30 2021-07-01 Hyundai Mobis Co., Ltd. Gerät und verfahren zur aufhebung des empfängereingangsoffsets in einem abstandserfassungssystem
KR102424662B1 (ko) * 2019-12-30 2022-07-26 현대모비스 주식회사 거리 감지 시스템에서의 수신단 입력 오프셋 제거 장치 및 방법
US11509338B2 (en) 2020-03-18 2022-11-22 Analog Devices, Inc. Nested feedback for offset cancellation in a wireline receiver
TWI812975B (zh) * 2021-07-13 2023-08-21 瑞昱半導體股份有限公司 具有訊號校正機制的數位至類比轉換電路及方法
CN116054851B (zh) * 2023-03-07 2023-07-07 上海安其威微电子科技有限公司 射频芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197975A1 (en) * 2001-05-18 2002-12-26 Resonext Communications, Inc. Method for calibrating a DC offset cancellation level for direct conversion receivers

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789974A (en) * 1996-07-17 1998-08-04 Analog Devices, Inc. Calibrating the DC-offset of amplifiers
US6259745B1 (en) * 1998-10-30 2001-07-10 Broadcom Corporation Integrated Gigabit Ethernet transmitter architecture
JP3479835B2 (ja) * 2000-09-13 2003-12-15 日本電気株式会社 ベースバンド利得制御方法及びベースバンド利得制御回路
US6560448B1 (en) * 2000-10-02 2003-05-06 Intersil Americas Inc. DC compensation system for a wireless communication device configured in a zero intermediate frequency architecture
US7068987B2 (en) * 2000-10-02 2006-06-27 Conexant, Inc. Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture
JP4230762B2 (ja) * 2002-12-20 2009-02-25 株式会社ルネサステクノロジ ダイレクトコンバージョン受信機
KR20040071556A (ko) * 2003-02-06 2004-08-12 삼성전자주식회사 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법
US6897700B1 (en) * 2003-03-21 2005-05-24 Applied Micro Circuits Corporation Amplifier with digital DC offset cancellation feature
US7239199B1 (en) * 2003-05-22 2007-07-03 Marvell International Ltd. Amplifier calibration
US7215722B2 (en) * 2003-06-09 2007-05-08 Ali Corporation Device for WLAN baseband processing with DC offset reduction
JP4319502B2 (ja) * 2003-10-01 2009-08-26 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
US7215266B2 (en) * 2004-05-21 2007-05-08 Wionics Research Hybrid DC offset cancellation scheme for wireless receiver
US7323922B1 (en) * 2004-07-20 2008-01-29 Analog Devices, Inc. Digitally controlled gain stage having an analogue control input
TWI261444B (en) * 2004-10-08 2006-09-01 Mediatek Inc DC offset calibration apparatus
US7496341B2 (en) * 2005-03-24 2009-02-24 Integrated System Solution Corp. Device and method for providing DC-offset estimation
KR100652965B1 (ko) * 2005-06-09 2006-12-01 삼성전자주식회사 수직형 ｂｊｔ로 구현된 송신기
US7693494B2 (en) * 2005-12-06 2010-04-06 Texas Instruments Incorporated High dynamic range pre-power amplifier incorporating digital attenuator
US7903761B2 (en) * 2006-03-31 2011-03-08 Qualcomm Incorporated UWB radio interface with DC offset
US7688880B2 (en) * 2006-05-31 2010-03-30 Spreadtrum Communications Inc. Method and apparatus for reduced noise and carrier feedthrough in multimode transmitter
US7622987B1 (en) * 2007-01-25 2009-11-24 Pmc-Sierra, Inc. Pattern-based DC offset correction
US7941106B2 (en) * 2007-05-10 2011-05-10 Skyworks Solutions, Inc. Systems and methods for controlling local oscillator feed-through
JP4492713B2 (ja) * 2008-02-21 2010-06-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US8666343B2 (en) * 2008-09-15 2014-03-04 Analog Devices, Inc. DC-offset-correction system and method for communication receivers
US8255183B1 (en) * 2009-06-30 2012-08-28 Qualcomm Atheros, Inc Communication unit with analog test unit
US9647623B2 (en) * 2009-09-30 2017-05-09 Silicon Laboratories Inc. Signal processor suitable for low intermediate frequency (LIF) or zero intermediate frequency (ZIF) operation
US8204154B2 (en) * 2010-05-19 2012-06-19 Qualcomm Incorporated DC offset calibration
JP5286333B2 (ja) * 2010-08-06 2013-09-11 株式会社東芝 無線装置
JP5611070B2 (ja) * 2011-01-28 2014-10-22 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
JP5660721B2 (ja) * 2011-03-10 2015-01-28 パナソニック株式会社 受信信号処理装置
KR20120140550A (ko) 2011-06-21 2012-12-31 삼성전자주식회사 가변 이득 증폭회로 및 이를 포함하는 수신기
US8525586B2 (en) * 2011-08-15 2013-09-03 Mediatek Inc. Gain stage with DC offset compensation and method thereof
JP2013175801A (ja) * 2012-02-23 2013-09-05 Goyo Electronics Co Ltd 無線受信装置
US9136904B2 (en) * 2012-08-06 2015-09-15 Broadcom Corporation High bandwidth equalizer and limiting amplifier
US8868007B2 (en) * 2012-08-31 2014-10-21 Broadcom Corporation DC offset cancellation
US8829989B2 (en) * 2012-12-20 2014-09-09 Hong Kong Applied Science and Technology Research Institute Company Limited DC offset cancellation for a multi-stage amplifier
GB201315389D0 (en) * 2013-08-29 2013-10-16 Analog Devices Technology Closed loop control system, and an amplifier in combination with such a loop control system
US9780737B1 (en) * 2016-03-31 2017-10-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Digitally-controlled transimpedance amplifier (TIA) circuit and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197975A1 (en) * 2001-05-18 2002-12-26 Resonext Communications, Inc. Method for calibrating a DC offset cancellation level for direct conversion receivers

Also Published As

Publication number Publication date
WO2015102431A1 (ko) 2015-07-09
EP3091702A4 (en) 2017-09-06
US20160330049A1 (en) 2016-11-10
EP3091702A1 (en) 2016-11-09
US9948484B2 (en) 2018-04-17
KR20150081118A (ko) 2015-07-13
EP3091702B1 (en) 2022-05-11

Similar Documents

Publication Publication Date Title
KR102219849B1 (ko) 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치
JP5254990B2 (ja) 無線送信器のための閉ループデジタル電力制御
JP5922177B2 (ja) 局部発振器信号のためのデューティサイクル調整
TWI552552B (zh) 自動增益控制電路以及包含自動增益控制電路之接收器與無線器件
US7693491B2 (en) Method and system for transmitter output power compensation
US7496339B2 (en) Amplitude calibration element for an enhanced data rates for GSM evolution (EDGE) polar loop transmitter
KR101521186B1 (ko) 온도 보상을 갖는 전력 검출기
KR20130040659A (ko) 송신기에서 전원변조 교정을 위한 장치 및 방법
US7933369B2 (en) Apparatus for automatic gain control and wireless receiver employing the same
US9007244B2 (en) Sampling rate based adaptive analog biasing
US9189005B2 (en) Transmission power control circuit and transmission device, transmission power control method, program
US9473186B2 (en) Method of controlling receiver gain automatically and apparatus for automatic gain control in receiver
JP2002094346A (ja) 可変利得増幅器を備えた受信機及びその制御方法
US11165516B2 (en) Calibration system, radio frequency system, and output power linearization method thereof
JP5106442B2 (ja) カーテシアンループを用いた無線送信装置
KR102073903B1 (ko) 무선 송신 장치에서 신호 이득을 제어하기 위한 장치 및 방법
US10708114B2 (en) Quadrature radio receiver with gain-dependent mismatch correction
KR101364078B1 (ko) 자동 이득 제어 방법 및 장치
JP4460678B2 (ja) 周波数分析装置
US11057020B1 (en) Real-time matching of target reactance in non-foster matching network
KR100735431B1 (ko) 필터 특성 자동 보정 장치
JP2017028535A (ja) 送信回路及び送信回路の制御方法
JP2012195724A (ja) 無線送信機、周波数特性補正方法、温度特性補正方法
JP5297487B2 (ja) 受信装置及び利得制御方法
KR101161030B1 (ko) 수신기에서 이득 제어 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant