KR100652965B1 - 수직형 ｂｊｔ로 구현된 송신기 - Google Patents

수직형 ｂｊｔ로 구현된 송신기 Download PDF

Info

Publication number
KR100652965B1
KR100652965B1 KR1020050092373A KR20050092373A KR100652965B1 KR 100652965 B1 KR100652965 B1 KR 100652965B1 KR 1020050092373 A KR1020050092373 A KR 1020050092373A KR 20050092373 A KR20050092373 A KR 20050092373A KR 100652965 B1 KR100652965 B1 KR 100652965B1
Authority
KR
South Korea
Prior art keywords
signal
digital
cmos process
output
implemented
Prior art date
Application number
KR1020050092373A
Other languages
English (en)
Inventor
남일구
어윤성
정성재
이흥배
이귀로
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Application granted granted Critical
Publication of KR100652965B1 publication Critical patent/KR100652965B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

본 발명은, 전력소모, LO(local oscillator) Carrier leakage 및 EVM(Error vector magnitude) 문제가 개선된 수직형 BJT로 구현된 송신기에 관한 것이다. 이러한 목적을 달성하기 위하여, 본 발명은 표준 3중웰 CMOS 공정에서 구현된 수직형 바이폴라 정션 트랜지스터(Vertical BJT)를 주파수 상향변환 믹서(Up-mixer) 및 기저대역 아날로그 회로인 디지털-아날로그 컨버터, LPF, VGA(Variable Gain Amplifier), PGA(Programmable Gain Amplifier) 등에 사용하여 송신기의 성능을 향상시킨다.
직접변환, 헤테로다인, 송신기, 필터, 컨버터, 믹서, 수직형 BJT

Description

수직형 ＢＪＴ로 구현된 송신기{TRANSMITTER USING A VERTICAL BJT}
도 1은 RF 직접변환 송신기의 개략적 구성블럭도,
도 2는 IF 직접변환 송신기의 개략적 구성블럭도,
도 3은 도 1 및 도 2의 직접변환 송신기에 포함되며 MOS 소자를 이용하여 구현된 믹서의 회로도,
도 4는 표준 3중웰 CMOS 공정에서 구현된 PMOS 트랜지스터, NMOS 트랜지스터 및 깊은 n웰 수직형 NPN BJT를 도시한 단면도,
도 5는 일반적인 아날로그 필터의 회로도이고,
도 6은 도 5의 아날로그 필터에 포함되는 증폭기를 수직형 BJT로 구현한 회로도,
도 7은 본 발명의 제1실시예에 따라 수직형 BJT를 이용하여 구현된 믹서의 회로도,
도 8은 본 발명의 제2실시예에 따라 수직형 BJT를 이용하여 구현된 믹서의 회로도,
도 9는 본 발명의 제3실시예에 따라 수직형 BJT를 이용하여 구현된 믹서의 회로도,
도 10은 도 7 내지 도 9에 전류를 공급하는 전류조절 디지털-아날로그 컨버 터의 회로도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 디지털-아날로그 컨버터 20 : 기저대역 아날로그 필터
30 : 믹서 40 : 증폭기
50 : 벌룬 60 : 위상변환소자
170 : 업믹서 210 : 혼합부
220 : 증폭부 500 : 아날로그 필터
510 : op-Amp 700,800,900 : 믹서
710,810,910 : 혼합부 720,820,920 : 증폭부
본 발명은 수직형 BJT로 구현된 송신기에 관한 것으로서, 보다 상세하게는, 회로소자 중 적어도 일부를 수직형 BJT를 사용함으로써, 소자간의 정합 특성을 향상시키고, DC 오프셋 문제를 해결할 수 있도록 하는 수직형 BJT로 구현된 송신기에 관한 것이다.
현재 SoC(System on a chip) 구현에 가장 좋은 기술은 CMOS 기술이며, 이는 CMOS 기술에서 칩 크기가 점점 더 작아지고 있어서 집적도에 유리하기 때문이다. 그리고 이렇게 칩 크기가 작아짐에 따라 더 좋은 RF 성능을 발휘할 수 있다.
직접변환 수신기와 마찬가지로 직접변환 송신기는 디지털 회로 구현이 용이 하고, 특히 CMOS 공정을 이용한 단일 칩 제작에 적합한 구조이다.
도 1은 RF 직접변환 송신기의 개략적 블럭도이다. 도시된 바와 같이, RF 직접변환 송신기는, 디지털-아날로그 컨버터(10), 기저대역 아날로그 필터(20), 위상변환소자(60), 믹서(30), 드라이브 증폭기(40), 벌룬(50)을 포함한다. 여기서, 디지털-아날로그 컨버터(10), 기저대역 아날로그 필터(20), 믹서(30)는 직접변환 송신기가 스칼라인지 벡터인지에 따라 각각 1개로 구성될 수도 있고 상호 병렬로 배치되는 한 쌍으로 구성될 수도 있으며, 도 1은 직접변호나 송신기가 벡터인 경우를 도시하고 있다.
디지털-아날로그 컨버터(10)는, 상호 병렬 배치된 한 쌍으로 구성되며, 각각 디지털신호인 I신호와 Q신호를 입력받아 아날로그 신호로 변환한다.
기저대역 아날로그 필터(20)도 상호 병렬 배치된 한 쌍으로 구성되며, 각각 디지털-아날로그 컨버터(10)를 통과한 I신호와 Q신호의 특정 대역을 필터링하여 기저대역만을 통과시킨다.
위상변환소자(60)는 VCO로부터 국부발진신호를 인가받아 동위상 국부발진신호 및 직교위상 국부발진신호를 출력하여 믹서(30)로 제공한다.
상호 병렬배치된 한 쌍의 믹서(30)는, 기저대역 아날로그 필터(20)로부터 제공받은 I신호 또는 Q신호와, 위상변환소자(60)로부터 제공된 동위상 또는 직교위상 국부발진신호를 믹싱하여 각각 동위상 고주파 벡터신호와 직교위상 고주파 벡터신호를 출력한다.
드라이브 증폭기(40)는, 각 믹서(30)에서 출력된 고주파 신호를 증폭시킨다. 벌룬(50)은, 밸런스드(Balanced) 신호를 언밸런스드(UnBalanced) 신호로 변환해주는 역할을 하며, 본 실시예에서는 듀플렉서를 사용한다.
이러한 구성에 의한 송신기는, 입력된 I신호와 Q신호를 아날로그화하고, 아날로그화된 각 신호를 기저대역으로 필터링하여 고주파 벡터신호로 변환한다. 그런 다음, 증폭과 언밸런스 과정을 거쳐 신호를 처리하여 수신기로 전송한다.
도 2는 IF 직접변환 송신기의 개략적 구성블럭도이다. 도시된 바와 같이, IF 직접변환 송신기는, 한 쌍의 디지털-아날로그 컨버터(110), 한 쌍의 아날로그 필터(120), 위상변환소자(160), 한 쌍의 믹서(130), 업믹서(170), 드라이브 증폭기(140), 벌룬(150)을 포함한다.
여기서, 디지털-아날로그 컨버터(110), 아날로그 필터(120), 위상변환소자(160), 믹서(130)는 상술한 RF 직접변환 송신기와 동일한 역할을 한다. 다만, RF 직접변환 송신기에서와는 달리, 아날로그 필터(120)는 디지털-아날로그 컨버터(10)를 통과한 I신호와 Q신호를 중간대역으로 필터링한다. 그리고, 믹서(130)는 아날로그 필터(120)로부터 제공받은 I신호 또는 Q신호와, 위상변환소자(160)로부터 제공된 동위상 또는 직교위상의 제1국부발진신호(LO1)를 믹싱하여 각각 중간대역의 동위상 벡터신호와 직교위상 벡터신호를 출력한다.
업믹서(170)는 각 믹서(130)로부터 출력된 중간대역의 동위상 벡터신호와 직교위상 벡터신호를 고주파의 제2국부발진신호(LO2)와 믹싱하여 고주파의 동위상 벡터신호와 직교위상 벡터신호를 출력한다.
도 3은 도 1 및 도 2의 직접변환 송신기에 포함되며 MOS 소자를 이용하여 구 현된 믹서(30,130,170)의 회로도이다. 도시된 바와 같이, 믹서(30,130,170)는 증폭부(220)와 혼합부(210)를 포함한다. 증폭부(220)는 상호 병렬연결된 한 쌍의 증폭소자(N1,N2)로 형성되며, 입력된 신호를 증폭시킨다. 혼합부(210)는 상호 교번적으로 온오프되도록 병렬연결되는 제1 및 제2스위칭소자(N3,N4)(N5,N6)를 포함하며, 제1 및 제2스위칭소자(N3,N4)(N5,N6)는 각각 쌍을 이루고 있다. 여기서, 제1 및 제2스위칭소자(N3,N4)(N5,N6)는 상호 교번적으로 온오프되어 입력신호와 국부발진신호LO를 혼합하여 두 신호의 주파수 차에 해당하는 신호를 출력한다. 이러한 종래의 직접변환 송신기에서 믹서(30,130,170)에 사용된 증폭소자(N1,N2)와 제1 및 제2스위칭소자(N3,N4),(N5,N6)는 각각 MOS 소자로 구현된다.
그런데, 이러한 종래의 RF 및 IF 송신기는 국부 발진기 누설에 의한 DC 오프셋 문제 및 I/Q 회로간의 부정합 등의 문제로 직접 회로로의 구현상에 어려움이 많다. 특히, RF 직접변환 송신기에서와 같이 CMOS 공정만을 사용하여 직접 변환 송신기를 구현한 경우에는 다음과 같은 이유로 더욱 심각하다.
직접변환 송신기의 경우, I/Q 신호 경로간, 그리고 I신호 경로에서의 differential 신호 사이에서의 부정합에 따른 DC 오프셋이 carrier leakage 문제를 유발하고 그리하여 송신기의 wide-range gain control이 불가능하게 한다. 그리고 EVM 특성을 열화하여 송신기의 성능을 떨어뜨린다.
이러한 MOS 소자에 비하여 바이폴라 정션 트랜지스터(Bipolar Junction Transistor:BJT)는 소자간의 정합 특성이 우수하며, DC 오프셋 문제를 상당 부분 해결할 수 있다. 이에 따라, CMOS 소자와 BJT 소자를 같이 집적한 BiCMOS 공정을 이용한 직접변환 송신기가 개발되었다. BiCMOS 공정을 이용한 직접변환 송신기는 MOS 공정을 이용한 것에 비하여 DC오프셋이 현저하게 개선되었으나, CMOS 공정에 비하여 제조 가격이 높고, 개발 기간이 매우 길며, 디지털 회로 성능이 순수한 CMOS에 비해 현격히 떨어져 단일 칩 구현에는 불리하다는 단점이 있었다.
한편, 기 출원된 미국 특허공개 5,498,885호 "Modulation circuit"에서는 믹서와 같은 모듈레이션 회로에 수직 BJT를 적용함으로써, MOS소자 만을 사용하였을 때 발생하는 문제점들을 해소하려 하였다. 그러나, 이러한 수직 BJT나 측면 BJT는 동작 주파수 성능이 MOS에 비해 매우 나빠, 밴드갭 레퍼런스 등 DC회로에만 국한되어 사용되어 왔으며, 디바이스 매칭특성이 떨어지는 등의 여러 문제가 제기되었다.
따라서, 본 발명의 목적은, 회로소자 중 적어도 일부를 수직형 BJT를 사용함으로써, 소자간의 정합 특성을 향상시키고, DC 오프셋 문제를 해결할 수 있는 수직형 BJT로 구현된 송신기를 제공하는 것이다.
이러한 목적을 달성하기 위한 본 발명의 구성은, 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 컨버터; 상기 디지털-아날로그 컨버터를 통과한 신호의 특정 대역을 필터링하는 기저대역 아날로그 필터; 국부발진신호를 인가받아 동위상 국부발진신호 및 직교위상 국부발진신호를 출력하는 위상변환소자; 상기 기저대역 아날로그 필터에서 출력된 신호를 상기 위상변환소자에서 출력된 동위상 국부발진신호 및 직교위상 국부발진신호와 혼합하여 각각 동위상 고주파 벡터 신호 및 직교위상 고주파 벡터신호를 출력하는 제1 및 제2믹서; 및, 상기 제1 및 제2믹서에서 출력된 고주파 신호를 증폭시키는 드라이브 증폭기를 포함하며; 상기 디지털-아날로그 컨버터, 기저대역 아날로그 필터, 제1 및 제2믹서, 드라이브 증폭기 중 적어도 하나를 구성하는 스위칭소자는 수직형 BJT로 구성되는 것을 특징으로 한다.
여기서, 상기 수직형 BJT는, 깊은 n웰을 가지는 CMOS 공정에서 구현되며, 에미터는 상기 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 상기 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성될 수 있다.
상기 제1 및 제2믹서는, 상호 병렬연결된 적어도 한 쌍의 증폭소자를 이용하여 입력된 신호를 증폭시키는 증폭부와; 상기 증폭부로부터의 국부발진신호와 상기 디지털-아날로그 컨버터로부터의 입력신호를 혼합하여 두 신호의 주파수 차이에 해당하는 신호를 출력하는 적어도 한 쌍의 스위칭소자를 갖는 혼합부를 포함하며; 상기 증폭소자와 스위칭소자 중 적어도 하나는, 상기 수직형 BJT로 구현되는 것이 바람직하다.
상기 디지털-아날로그 컨버터는, 디지털 신호에 의해 온오프되는 복수 쌍의 비트 스위치와; 상기 비트 스위치의 턴온시 제공되는 전류를 입력받아 상기 제1 및 제2믹서에 제공되는 출력전류를 출력하는 출력소자를 포함할 수 있다.
상기 디지털-아날로그 컨버터의 비트 스위치와 출력소자 중 적어도 하나는, CMOS 공정에서 구현된 MOS 트랜지스터를 이용할 수 있다.
상기 디지털-아날로그 컨버터의 비트 스위치와 출력소자 중 적어도 하나는, 깊은 n웰을 가지는 CMOS 공정에서 구현되는 수직형 BJT로 구현될 수 있다.
상기 기저대역 아날로그 필터는, 복수의 반도체 소자로 이루어진 op-Amp를 포함하며, 상기 복수의 반도체 소자 중 적어도 하나는, CMOS 공정에서 구현된 MOS 트랜지스터를 이용할 수 있다.
상기 기저대역 아날로그 필터는, 복수의 반도체 소자로 이루어진 op-Amp를 포함하며, 상기 복수의 반도체 소자 중 적어도 하나는, 깊은 n웰을 가지는 CMOS 공정에서 구현되는 수직형 BJT를 이용할 수 있다.
한편, 상기 목적은, 본 발명의 다른 분야에 따르면, 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 컨버터; 상기 디지털-아날로그 컨버터를 통과한 신호의 특정 대역을 여과시키는 기저대역 아날로그 필터; 제1국부발진신호를 인가받아 동위상 국부발진신호 및 직교위상 국부발진신호를 출력하는 위상변환소자; 상기 기저대역 아날로그 필터에서 출력된 신호를 상기 위상변환소자에서 출력된 동위상 국부발진신호 및 직교위상 국부발진신호와 혼합하여 각각 동위상 중간주파수 벡터신호 및 직교위상 중간주파수 벡터신호를 출력하는 제1 및 제2믹서; 상기 제1 및 제2믹서에서 출력된 중간주파수 신호를 제2국부발진신호와 혼합하여 고주파 변조신호로 출력하는 제3믹서; 및, 상기 제3믹서에서 출력된 고주파 신호를 증폭시키는 드라이브 증폭기를 포함하며; 상기 제1, 제2 및 제3믹서는 깊은 n웰을 가지는 CMOS 고정에서 구현되며, 에미터는 상기 CMOS 고정의 n+ 소스-드레인 확산 영역에 의하여 형성되고, 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 상기 CMOS 공정의 깊은 n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 BJT로 구현된 스위칭소자를 포함하는 것을 특징으로 하는 헤테로다인 송신기에 의해서도 달성될 수 있다.
이하에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.
본 RF 직접변환 송신기는, 종래와 마찬가지로, 디지털-아날로그 컨버터, 기저대역 아날로그 필터, 위상변환소자, 믹서, 드라이브 증폭기, 벌룬을 포함한다. 본 IF 직접변환 송신기는, 한 쌍의 디지털-아날로그 컨버터, 한 쌍의 기저대역 아날로그 필터, 위상변환소자, 한 쌍의 믹서, 업믹서, 드라이브 증폭기, 벌룬을 포함한다.
즉, RF 또는 IF 직접변환 송신기는 그 구성요소의 종류는 종래와 동일하다. 다만, RF 또는 IF 직접변환 송신기를 구성하는 다양한 구성요소 중, 디지털-아날로그 컨버터, 기저대역 아날로그 필터, 믹서, 업믹서 중 적어도 하나의 구성요소는, 각 구성요소의 회로를 구성하고 있는 트랜지스터 중 적어도 일부가 MOS 소자가 아닌, 도 4에 도시된 바와 같은, 수직형 BJT로 구현된다는 점이 특징적이다.
도 4는 표준 3중웰 CMOS 공정에서 구현된 PMOS 트랜지스터, NMOS 트랜지스터 및 깊은 n웰 수직형 NPN BJT를 도시한 단면도이다.
표준 3중웰 CMOS 공정에 의해서, PMOS 트랜지스터와 NMOS 트랜지스터 뿐만 아니라, 수직형 BJT를 구현할 수 있다. 본 IF 및 RF 직접변환 송신기에서는 수직형 BJT로 각 부품 소자를 구성하는 것을 특징으로 하므로, 수직형 BJT에 대해서만 설명하기로 한다.
도 4에 도시된 바와 같이, 깊은 n웰을 갖는 3중웰 CMOS 공정으로 성능이 우수한 수직형 BJT를 구현할 수 있다. CMOS 고정의 n+ 소스-드레인 확산영역(source-drain diffusion;401)은 수직형 BJT의 에미터를 형성하고, p웰(403) 및 p+ 콘텍트(contact:405,407)는 베이스를 형성한다. 그리고 깊은 n웰(409), n웰(411,413) 및 n+ 소스-드레인 확산영역(415,417)은 콜렉터를 형성한다.
깊은 n웰 CMOS 공정을 이용하여 형성된 수직형 BJT는 수 GHz 회로에 사용해도 충분할 정도의 높은 고주파 성능을 가지고 있을 뿐만 아니라, 소자 간의 격리도 되어 있어 고속 집적 회로에의 적용이 가능하다. 또한, BJT 본연의 특성으로 인하여 1/f 잡음이 MOS 트랜지스터에 비하여 매우 적고, 소자간 정합 특성도 좋아 각종 아날로그 신호 처리회로에 유용하다. 이러한 수직형 BJT는, 깊은 n웰(409)의 농도가 높을수록, p웰(403)의 깊이가 얕을수록, CMOS의 설계 규칙이 작아질수록 그 성능이 우수해진다.
도 5는 일반적인 아날로그 필터의 회로도이고, 도 6은 도 5의 아날로그 필터에 포함되는 증폭기를 수직형 BJT로 구현한 회로도이다.
아날로그 필터(500)는, 도 5에 도시된 바와 같이, 다수의 저항, 가변저항, 가변 커패시터, op-Amp(510)로 이루어지며, 입력된 I신호 또는 Q신호를 필터링한다. 이러한 아날로그 필터(500)에서 수직형 BJT의 적용이 가능한 부품은 op-Amp(510)이다.
op-Amp(510)는, 도 6에 도시된 바와 같이, 상호 병렬연결된 한 쌍의 액티브 로드(Active load)용 소자(M3,M4)(610), 한 쌍의 증폭소자(Q1,Q2)(620), 각 증폭소자(Q1,Q2)(620)에 전류를 제공하기 위한 한 쌍의 전류소자(M5,M6)(630) 등을 포함한다.
여기서, 액티브 로드용 소자(M3,M4)(610)는 각 증폭소자(Q1,Q2)(620)에 걸리는 로드를 감소시키는 역할을 하며, CMOS 소자로 형성된다.
한편, 입력된 신호를 증폭시키는 한 쌍의 증폭소자(Q1,Q2)(620)는, 수직형 BJT로 형성된다. 수직형 BJT는, 도 4를 참조하여 설명한 바와 같이, 깊은 n웰을 갖는 3중웰 CMOS 공정에 의해 형성된다.
이러한 구성의 아날로그 필터(500)에서는, 입력된 신호를 디지털-아날로그 컨버터를 통과한 I신호와 Q신호의 특정 대역을 필터링한다. 이 때, op-Amp(510)의 각 증폭소자(Q1,Q2)(620)를 수직형 BJT로 구현함에 따라 종래에 MOS를 사용하던 것에 비해, 노이즈가 감소되고, 게인이 높아질 뿐만 아니라, DC 오프셋을 감소시켜 디바이스 매칭을 향상시킬 수 있다.
한편, 상술한 실시예에서는 각 증폭소자(Q1,Q2)(620)만을 수직형 BJT로 구현하였으나, 필요에 따라 액티브 로드용 소자(M3,M4)(610)와 전류소자(M5,M6)(630)도 수직형 BJT로 구현할 수도 있음은 물론이다.
한편, 본 직접변환 송신기의 믹서는, 도 7 내지 도 9에 도시된 제1 내지 제3실시예 중 어느 하나로 구현된다.
도 7 내지 도 9에 도시된 믹서(700,800,900)는, 증폭부(720,820,920)와 혼합부(710,810,910)를 포함한다는 점에서 그 구성이 매우 유사하다. 여기서, 증폭부 (720,820,920)는 상호 병렬연결된 한 쌍의 증폭소자(Q1,Q2)로 형성되며, 입력된 신호를 증폭시킨다. 혼합부(710,810,910)는 상호 교번적으로 온오프되도록 병렬연결되는 제1 및 제2스위칭소자(N3,N4)(N5,N6)를 포함하며, 제1 및 제2스위칭소자(N3,N4)(N5,N6)는 각각 쌍을 이루고 있다. 이러한 제1 및 제2스위칭소자(N3,N4)(N5,N6)는 상호 교번적으로 온오프되어 입력신호와 국부발진신호를 혼합하여 두 신호의 주파수 차에 해당하는 신호를 출력한다.
도 7에 도시된 제1실시예의 믹서(700)는, 증폭부(720)의 각 증폭소자(Q1,Q2)를 수직형 BJT로 구현하고, 혼합부(710)의 제1 및 제2스위칭소자(N3,N4)(N5,N6)는 각각 MOS 소자로 구현한다. 여기서, 증폭소자(Q1,Q2)로 사용되는 BJT는 NPN BJT와 PNP BJT가 있으며, 본 실시예에서는 수직형 NPN BJT가 사용된다.
이러한 각 증폭소자(Q1,Q2)의 베이스에는 전류조절 디지털-아날로그 컨버터(Current Steering Digital to Analog Converter)와, LPF(Low Pass Filter)가 연결되어 있다.
LPF는 전류조절 디지털-아날로그 컨버터로부터 출력된 전류를 필터링하여 글리치(glitch)로 인한 전류의 불안정과 회로의 손상을 방지한다.
전류조절 디지털-아날로그 컨버터는, 도 10에 도시된 바와 같이, 상호 병렬연결된 복수 쌍의 비트 스위치(SWMSB+,SWMSB-...SWLSB+,SWLSB-) 와, 각 비트 스위치(SWMSB+,SWMSB-...SWLSB+,SWLSB-)의 온오프에 따라 전류를 제공받는 한 쌍의 출력소자(QD1,QD2)와, 복수 쌍의 비트 스위치(SWMSB+,SWMSB-...SWLSB+,SWLSB-)와 병렬연결된 바이 어스 보정소자를 포함한다.
각 비트 스위치(SWMSB+,SWMSB-...SWLSB+,SWLSB-)는 상호 병렬연결된 CMOS소자로 형성되며, 각 비트 스위치(SWMSB+,SWMSB-...SWLSB+,SWLSB-)에는 접지된 CMOS소자가 각각 직렬연결되어 있다. 접지된 CMOS소자는 각 출력소자(QD1,QD2)의 스위칭에 의해 발생하는 스위칭 노이즈를 출력전류인 I_DAC output+와 I_DAC output-로부터 차단시키는 역할을 한다. 그리고 바이어스 보정소자는 각 출력소자에 Idc 전류를 제공하여 각 출력소자의 dc 바이어스를 보정한다.
한편, 각 출력소자(QD1,QD2)는 깊은 n웰을 가지는 CMOS 공정에서 구현되는 수직형 BJT로 구현되며, CMOS 공정에서 구현된 MOS 트랜지스터를 이용할 수도 있다. 이러한 각 출력소자(QD1,QD2)의 출력단인 베이스에는 가변저항이 각각 장착되어 있고, 각 가변저항은, 도 7에 도시된 LPF의 각 저항 및 증폭소자(Q1,Q2)와 함께 믹서(700)에 미러링되는 전류량을 조절한다.
이러한 전류조절 디지털-아날로그 컨버터에서는 디지털 신호의 입력에 의해 각 쌍의 비트 스위치(SWMSB+,SWMSB-...SWLSB+,SWLSB-)가 턴온되면, 전류가 각 출력소자(QD1,QD2)로 제공되고, 각 출력소자(QD1,QD2)는 상호 180도 위상차를 갖는 전류를 출력한다. 즉, 전류조절 디지털-아날로그 컨버터에서는 각 비트 스위치(SWMSB+,SWMSB-...SWLSB+,SWLSB-)로 입력되는 디지털 신호가 출력소자에 의해 아날로그 신호로 바뀌어 전류가 출력된다. 출력된 전류는 증폭부(720)의 각 증폭소자 (Q1,Q2)에 각각 제공되어 증폭소자(Q1,Q2)를 턴온시킨다.
이렇게 전류조절 디지털-아날로그 컨버터에서 믹서(700)로 공급된 전류는 증폭소자(Q1,Q2)에 의해 미러링되며, 전류조절 디지털-아날로그 컨버터의 출력전류가 믹서(700)의 입력단에 그대로 미러링되기 때문에, 종래에 믹서의 입력단에 전압을 공급하던 방식에 비해 선형성이 향상된다.
이러한 믹서(700)에서 제1 및 제2스위칭소자(N3,N4)(N5,N6)를 구성하는 MOS 소자는 NMOS 트랜지스터 또는 PMOS 트랜지스터로 구현될 수 있으며, 일반적으로 CMOS 공정에서는 NMOS 트랜지스터의 성능이 제일 우수하므로, NMOS 트랜지스터를 사용하는 것이 바람직하다. 물론, 상술한 제1실시예에서 증폭소자(Q1,Q2)를 NPN BJT가 아닌 PNP BJT를 사용할 수도 있고, 제1 및 제2스위칭소자(N3,N4)(N5,N6)를 PMOS 트랜지스터로 구현할 수도 있다.
한편, 도 8에 도시된 제2실시예에 따른 믹서(800)는, 증폭부(820)의 각 증폭소자(Q1,Q2)와, 혼합부(810)의 제1 및 제2스위칭소자(N3,N4)(N5,N6)가 모두 도 4에 도시된 바와 같은 수직형 BJT로 형성된다. 여기서 증폭소자(Q1,Q2)와 제1 및 제2스위칭소자(N3,N4)(N5,N6)로 사용되는 각 수직형 BJT는 NPN형이 사용되나, PNP형의 수직형 BJT가 사용될 수도 있음은 물론이다.
도 9에 도시된 제3실시예에 따른 믹서(900)는, 증폭부(920)의 각 증폭소자(Q1,Q2)는 MOS 소자로 구현된 반면, 혼합부(910)의 제1 및 제2스위칭 소자(N3,N4)(N5,N6)는, 도 4에 도시된 바와 같이, 수직형 BJT로 형성된다. 여기서, 각 증폭소자(Q1,Q2)를 구성하는 MOS 소자는 NMOS 트랜지스터 또는 PMOS 트랜지스터로 구현될 수 있으며, 일반적으로 CMOS 공정에서는 NMOS 트랜지스터의 성능이 제일 우수하므로, NMOS 트랜지스터를 사용하는 것이 바람직하다. 그리고, 제1 및 제2스위칭소자(N3,N4)(N5,N6)를 구성하는 BJT 증폭소자는 NPN BJT와 PNP BJT가 있으며, 본 실시예에서는 수직형 NPN BJT가 사용된다. 이와 달리, 각 증폭소자(Q1,Q2)를 PMOS 트랜지스터를 사용하고, 제1 및 제2스위칭소자(N3,N4)(N5,N6)를 수직형 PNP BJT를 사용할 수도 있음은 물론이다.
이러한 도 8과 도 9의 믹서도, 도 7에 도시된 믹서와 마찬가지로, 도 10에 도시된 바와 같은 전류조절 디지털-아날로그 컨버터로부터 전류를 공급받는다.
이와 같이, 본 직접변환 송신기에서는, 아날로그-디지털 필터(500), 믹서(700,800,900), 디지털-아날로그 컨버터, LPF, VGA(variable gain amplifier), PGA(programmable gain amplifier) 등을 구성하는 트랜지스터를 수직형 NPN BJT로 구현한다. 이에 따라, 소자간의 정합 특성이 향상되고, 오프셋 문제를 해결함으로써, 송신기의 성능을 향상시킬 수 있다. 또한, 전류조절 디지털-아날로그 컨버터를 사용하여 증폭소자에 전류를 공급함으로써, 회로의 선형성을 향상시킬 수 있다.
한편, 상술한 실시예에서는 아날로그-디지털 필터(500), 믹서(700,800,900), 디지털-아날로그 컨버터를 모두 수직형 BJT를 이용하여 구현하였으나, 아날로그-디지털 필터, 믹서, 디지털-아날로그 컨버터 중 하나만을 수직형 BJT를 이용하여 구현할 수도 있음은 물론이다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 소자간의 정합 특성이 향상 되고, DC 오프셋 문제를 해결함으로써, 송신기의 성능을 향상시킬 수 있다.
또한, 본 발명의 상세한 설명에서는 구체적인 실시형태에 관해 설명하였으나, 이는 예시적인 것으로 받아들여져야 하며, 본 발명의 기술적 사상에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 형태에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (14)

  1. 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 컨버터;
    상기 디지털-아날로그 컨버터를 통과한 신호의 특정 대역을 필터링하는 기저대역 아날로그 필터;
    국부발진신호를 인가받아 동위상 국부발진신호 및 직교위상 국부발진신호를 출력하는 위상변환소자;
    상기 기저대역 아날로그 필터에서 출력된 신호를 상기 위상변환소자에서 출력된 동위상 국부발진신호 및 직교위상 국부발진신호와 혼합하여 각각 동위상 고주파 벡터 신호 및 직교위상 고주파 벡터신호를 출력하는 제1 및 제2믹서; 및,
    상기 제1 및 제2믹서에서 출력된 고주파 신호를 증폭시키는 드라이브 증폭기를 포함하며;
    상기 디지털-아날로그 컨버터, 기저대역 아날로그 필터, 제1 및 제2믹서, 드라이브 증폭기 중 적어도 하나를 구성하는 스위칭소자는 수직형 BJT로 구성되는 것을 특징으로 하는 수직형 BJT로 구현된 직접변환 송신기.
  2. 제 1 항에 있어서,
    상기 수직형 BJT는, 깊은 n웰을 가지는 CMOS 공정에서 구현되며, 에미터는 상기 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 상기 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 것을 특징으로 하는 수직형 BJT로 구현된 직접변환 송신기.
  3. 제 1 항에 있어서,
    상기 제1 및 제2믹서는,
    상호 병렬연결된 적어도 한 쌍의 증폭소자를 이용하여 입력된 신호를 증폭시키는 증폭부와;
    상기 증폭부로부터의 국부발진신호와 상기 디지털-아날로그 컨버터로부터의 입력신호를 혼합하여 두 신호의 주파수 차이에 해당하는 신호를 출력하는 적어도 한 쌍의 스위칭소자를 갖는 혼합부를 포함하며;
    상기 증폭소자와 스위칭소자 중 적어도 하나는, 상기 수직형 BJT로 구현되는 것을 특징으로 하는 직접변환 송신기.
  4. 제 1 항에 있어서,
    상기 디지털-아날로그 컨버터는,
    디지털 신호에 의해 온오프되는 복수 쌍의 비트 스위치와;
    상기 비트 스위치의 턴온시 제공되는 전류를 입력받아 상기 제1 및 제2믹서에 제공되는 출력전류를 출력하는 출력소자를 포함하는 것을 특징으로 하는 직접변환 송신기.
  5. 제 4 항에 있어서,
    상기 디지털-아날로그 컨버터의 비트 스위치와 출력소자 중 적어도 하나는, CMOS 공정에서 구현된 MOS 트랜지스터를 이용한 것을 특징으로 하는 직접변환 송신기.
  6. 제 4 항에 있어서,
    상기 디지털-아날로그 컨버터의 비트 스위치와 출력소자 중 적어도 하나는, 깊은 n웰을 가지는 CMOS 공정에서 구현되는 수직형 BJT로 구현된 것을 특징으로 하는 직접변환 송신기.
  7. 제 1 항에 있어서,
    상기 기저대역 아날로그 필터는, 복수의 반도체 소자로 이루어진 op-Amp를 포함하며, 상기 복수의 반도체 소자 중 적어도 하나는, CMOS 공정에서 구현된 MOS 트랜지스터를 이용한 것을 특징으로 하는 직접변환 송신기.
  8. 제 1 항에 있어서,
    상기 기저대역 아날로그 필터는, 복수의 반도체 소자로 이루어진 op-Amp를 포함하며, 상기 복수의 반도체 소자 중 적어도 하나는, 깊은 n웰을 가지는 CMOS 공정에서 구현되는 수직형 BJT를 이용한 것을 특징으로 하는 직접변환 송신기.
  9. 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 컨버터;
    상기 디지털-아날로그 컨버터를 통과한 신호의 특정 대역을 여과시키는 기저대역 아날로그 필터;
    제1국부발진신호를 인가받아 동위상 국부발진신호 및 직교위상 국부발진신호를 출력하는 위상변환소자;
    상기 기저대역 아날로그 필터에서 출력된 신호를 상기 위상변환소자에서 출력된 동위상 국부발진신호 및 직교위상 국부발진신호와 혼합하여 각각 동위상 중간주파수 벡터신호 및 직교위상 중간주파수 벡터신호를 출력하는 제1 및 제2믹서;
    상기 제1 및 제2믹서에서 출력된 중간주파수 신호를 제2국부발진신호와 혼합하여 고주파 변조신호로 출력하는 제3믹서; 및,
    상기 제3믹서에서 출력된 고주파 신호를 증폭시키는 드라이브 증폭기를 포함하며;
    상기 제1, 제2 및 제3믹서는 깊은 n웰을 가지는 CMOS 고정에서 구현되며, 에미터는 상기 CMOS 고정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 상기 CMOS 공정의 깊은 n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 BJT로 구현된 스위칭소자를 포함하는 것을 특징으로 하는 헤테로다인 송신기.
  10. 제 9 항에 있어서,
    상기 디지털-아날로그 컨버터는,
    디지털 신호에 의해 온오프되는 복수 쌍의 비트 스위치와;
    상기 비트 스위치의 턴온시 제공되는 전류를 입력받아 상기 제1 및 제2믹서에 제공되는 출력전류를 출력하는 적어도 한 쌍의 출력소자를 포함하는 것을 특징으로 하는 헤테로다인 송신기.
  11. 제 10 항에 있어서,
    상기 디지털-아날로그 컨버터의 비트 스위치와 출력소자 중 적어도 하나는, CMOS 공정에서 구현된 MOS 트랜지스터를 이용한 것을 특징으로 하는 헤테로다인 송신기.
  12. 제 9 항에 있어서,
    상기 디지털-아날로그 컨버터의 비트 스위치와 출력소자 중 적어도 하나는, 깊은 n웰을 가지는 CMOS 공정에서 구현되며, 에미터는 상기 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 상기 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 BJT로 구현된 것을 특징으로 하는 헤테로다인 송신기.
  13. 제 9 항에 있어서,
    상기 기저대역 아날로그 필터는, 복수의 반도체 소자로 이루어진 op-Amp를 포함하며, 상기 복수의 반도체 소자 중 적어도 하나는, CMOS 공정에서 구현된 MOS 트랜지스터를 이용한 것을 특징으로 하는 헤테로다인 송신기.
  14. 제 9 항에 있어서,
    상기 기저대역 아날로그 필터는, 복수의 반도체 소자로 이루어진 op-Amp를 포함하며, 상기 복수의 반도체 소자 중 적어도 하나는, 깊은 n웰을 가지는 CMOS 공정에서 구현되며, 에미터는 상기 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 상기 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 BJT로 구현된 것을 특징으로 하는 헤테로다인 송신기.
KR1020050092373A 2005-06-09 2005-09-30 수직형 ｂｊｔ로 구현된 송신기 KR100652965B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050049498 2005-06-09
KR1020050049498 2005-06-09

Publications (1)

Publication Number Publication Date
KR100652965B1 true KR100652965B1 (ko) 2006-12-01

Family

ID=37523648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092373A KR100652965B1 (ko) 2005-06-09 2005-09-30 수직형 ｂｊｔ로 구현된 송신기

Country Status (2)

Country Link
US (1) US7274317B2 (ko)
KR (1) KR100652965B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210079010A (ko) * 2019-12-19 2021-06-29 한국과학기술원 디지털 rf 직교 변조기

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5932689B2 (ja) * 2013-03-15 2016-06-08 パナソニック株式会社 送信装置
KR102219849B1 (ko) * 2014-01-03 2021-02-24 삼성전자주식회사 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치
JP7362485B2 (ja) * 2017-05-02 2023-10-17 ジャリエット・テクノロジーズ，インコーポレイテッド Ｒｆ直交ミキシングデジタル－アナログ変換
WO2021206597A1 (en) * 2020-04-08 2021-10-14 Telefonaktiebolaget Lm Ericsson (Publ) Radio frequence digital to analog converter (rf-dac) unit cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0746033A3 (en) * 1995-06-02 1999-06-02 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
JP3409548B2 (ja) * 1995-12-12 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5969561A (en) * 1998-03-05 1999-10-19 Diablo Research Company, Llc Integrated circuit having a variable RF resistor
US6750715B2 (en) * 2001-04-16 2004-06-15 Zeevo, Inc. Logarithmic IF amplifier with dynamic large signal bias circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210079010A (ko) * 2019-12-19 2021-06-29 한국과학기술원 디지털 rf 직교 변조기
KR102445306B1 (ko) * 2019-12-19 2022-09-20 한국과학기술원 디지털 rf 직교 변조기

Also Published As

Publication number Publication date
US7274317B2 (en) 2007-09-25
US20060279444A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
TWI360941B (en) Adaptive-biased mixer
US7392033B2 (en) Reducing active mixer flicker noise
US7085549B2 (en) Dynamic power sharing zero intermediate frequency (ZIF) mixer and method of forming same
US20040169773A1 (en) Tuner suitable for integration and method for tuning a radio frequency signal
US8660514B1 (en) Multiple mode RF circuit
US8324956B2 (en) Flexible low noise, high linearity, high frequency, low power, fully differential mixer and class AB post-mixer amplifier system for SDR applications
KR100652965B1 (ko) 수직형 ｂｊｔ로 구현된 송신기
CN111384902A (zh) 一种阻抗匹配频率可调的宽带接收机电路
US20080032659A1 (en) Sub-harmonic mixer and down converter with the same
EP1704649B1 (en) Versatile baseband signal input current splitter
KR100446004B1 (ko) 깊은 엔 웰 씨모스 공정으로 구현된 수직형 바이폴라 정션트랜지스터를 사용한 직접 변환 수신기
US8045951B2 (en) Dual-LO mixer and radio
US6456144B2 (en) Circuit configuration for mixing an input signal and an oscillator signal with one another
US20080305759A1 (en) Mixer Circuit
Upadhyaya et al. A 5.6-GHz CMOS doubly balanced sub-harmonic mixer for direct conversion-zero IF receiver
US6927629B2 (en) Differential amplifier having improved balanced and linearity
US7499693B2 (en) Mixer for homodyne RF receiver
EP1231709B1 (en) Cross-coupled Differential Amplifier
KR20060121886A (ko) 신호 처리 회로, 칩 및 수신기
JP2000059147A (ja) ミキサー回路
JP2005072735A (ja) 受信装置
GB2364190A (en) Low noise rf amplifier with good input impedance matching using two tranconductance stages and feedback
KR20080075522A (ko) 인핸스드 믹서 디바이스
KR100616233B1 (ko) 깊은 엔웰을 갖는 3중웰 씨모스 공정으로 구현된 수직형바이폴라 접합 트랜지스터 제조방법 및 수신기.
JP2007306208A (ja) 送信装置並びに利得可変周波数変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee