JP5286333B2

JP5286333B2 - 無線装置

Info

Publication number: JP5286333B2
Application number: JP2010177462A
Authority: JP
Inventors: 芙美杜塚; 章二大高; 昌宏細谷; 寛明石原; 剛志古川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2010-08-06
Filing date: 2010-08-06
Publication date: 2013-09-11
Anticipated expiration: 2030-08-06
Also published as: US8489030B2; US20120034875A1; JP2012039363A

Description

本発明の実施形態は、短時間で直流オフセットを補正することのできる無線装置に関する。

受信機などの無線装置において、アナログ回路を構成する素子のばらつきなどによって生じる直流オフセット成分は、受信特性を劣化させる原因となる。特に、無線装置に可変利得増幅器などが備えられる場合、増幅器から生じる直流オフセット成分の大きさが利得に応じて変化するため、各利得でのオフセット補正が必要であり、短時間の処理での精度の高い直流オフセット補正が困難であった。

特開２００５−７２８９５公報

本発明は、短時間で精度の高い直流オフセット補正の可能な無線装置を提供することを目的とする。

実施形態に係る無線装置は、入力端子に入力された信号を、可変抵抗により決まる増幅
利得で増幅して第１の増幅信号を生成する第１の増幅部と、前記第１の増幅部の直流オフ
セットを補正する第１の補正部と、前記第１の増幅信号を増幅し第２の増幅信号を生成す
る第２の増幅部と、前記第２の増幅部の直流オフセットを補正する第２の補正部と、前記
第１の増幅部および前記第２の増幅部に、直流オフセットを参照するための参照電圧また
は参照電流を供給する参照電圧源または参照電流源と、前記第１の増幅部の入力を、前記
参照電圧源若しくは前記参照電流源または前記入力端子に接続する第１のスイッチ部と、
前記第２の増幅部の入力を、前記参照電圧源若しくは前記参照電流源または前記第１の増
幅部の出力に接続する第２のスイッチ部と、前記第１の増幅部の前記増幅利得を制御する
利得制御部と、前記第２のスイッチ部を制御して前記参照電圧源または前記参照電流源を
前記第２の増幅部の入力に接続し、前記参照電圧または前記参照電流を供給して得られた
前記第２の増幅信号に基づいて前記第２の補正部の補正を行い、前記第２の補正部の補正
後、前記第２のスイッチ部を制御して前記第１の増幅部の出力を前記第２の増幅部の入力
に接続するとともに、前記第１のスイッチ部を制御して前記参照電圧源または前記参照電
流源を前記第１の増幅部の入力に接続し、前記利得制御部を制御して前記増幅利得を最大
にした状態で前記第１の増幅部の入力に前記参照電圧または前記参照電流を供給して得ら
れた前記第２の増幅信号に基づいて前記第１の補正部の補正を行うよう、前記第１および
第２の補正部を制御する補正制御部と、前記第２の増幅部の前記第２の増幅信号を所定の
閾値と比較して二値信号に変換する比較器と、受信信号を包絡線検波して前記第１の増幅
部の入力端子に与える整流器からなる検波部と、前記比較器が変換した前記二値信号に基
づいて前記受信信号を復号する演算部とを備える。前記補正制御部は、前記比較器が変換
した前記二値信号を逐次比較処理または逐次比較の比較ステップを多数決処理した結果に
基づいて前記第１の補正部および前記第２の補正部の補正を制御する。

第１の実施形態に係る無線装置の構成を示すブロック図である。第１の実施形態に係る無線装置の構成の具体例を示すブロックである。第１の実施形態に係る無線装置の動作を示すフローチャートである。第１の実施形態に係る無線装置の演算部の動作を示すタイミングチャートである。第１の実施形態に係る無線装置の演算部の動作を示すフローチャートである。第１の実施形態に係る無線装置の演算部の他の動作例を示すタイミングチャートである。第１の実施形態に係る無線装置の演算部の他の動作例を示すフローチャートである。第１の実施形態に係る無線装置の第１増幅部の他の具体例を示すブロック図である。第２の実施形態に係る無線装置の構成を示すブロック図である。第３の実施形態に係る無線装置の構成を示すブロック図である。第３の実施形態に係る無線装置の動作を示すフローチャートである。

以下、図面を参照して実施の形態を詳細に説明する。

（第１の実施形態）
図１に示すように、第１の実施形態に係る無線装置１は、第１増幅部１１０、第１増幅部１１０の出力信号を増幅する第２増幅部１２０、第２増幅部１２０の出力信号を所定の閾値と比較する比較器１３０、および、比較器１３０の比較結果に基づいてデジタル信号を生成する演算部１４０を備えている。また、この無線装置１は、第１増幅部１１０および第２増幅部１２０それぞれに直流オフセット補正値（補正電圧または補正電流）を与える第１補正部１５０および第２補正部１６０、第１増幅部１１０および第２増幅部１２０の直流オフセットの補正処理を実行する補正制御部１７０、および、第１増幅部１１０の利得を制御する利得制御部１８０を備えている。

第１増幅部１１０の出力端子は第２増幅部１２０の入力端子と接続され、各増幅部は受信信号を増幅する。受信信号は、高周波信号であってもよいしベースバンド信号であってもよい。以下に説明する実施形態では、包絡線検波された信号を受信信号として用いている。第１増幅部１１０は、受信信号を増幅して第１の増幅信号を生成し、第２増幅部１２０は、第１増幅部１１０が増幅して得た第１の増幅信号をさらに増幅して第２の増幅信号を生成する。第１増幅部１１０は、過大な受信信号入力などに対応するため、増幅利得を制御することができる。第２増幅部１２０の出力端子は、比較器１３０の入力端子と接続される。第１の増幅部１１０は、可変抵抗素子などにより決定される可変の増幅利得で増幅する。ここで「増幅利得」の語は、出力信号と入力信号の比により求められる広い意味での増幅率として用いている。

比較器１３０は、第２増幅部１２０の出力端子に現れる値（例えば電圧値）と所定の閾値とを比較する。比較器１３０は、比較の結果、第２増幅部１２０の出力端子に現れる値が当該閾値を超えた場合、例えばＨ信号（Ｈｉｇｈ信号）を出力し、当該閾値以下の場合、例えばＬ信号（Ｌｏｗ信号）を出力する。すなわち、受信信号をＨとＬの二値信号に変換する。比較器１３０の出力端子は、演算部１４０の入力端子と接続される。

演算部１４０は、比較器１３０により変換された二値信号を演算してデジタル信号を出力する。演算部１４０は、比較器１３０が出力する二値信号に基づき受信信号を復号する。また、演算部１４０は、過大な受信信号入力などにより第１増幅部１１０が飽和しているか否かを検出して、検出結果を利得制御部１８０に与える機能を有している。さらに、演算部１４０は、第１増幅部１１０および第２増幅部１２０の直流オフセット補正値を算出する機能をも有している。演算部１４０の出力端子は、復号信号出力端子Ｄｏｕｔ、補正制御部１７０、および利得制御部１８０と接続される。

第１補正部１５０および第２補正部１６０は、第１増幅部１１０および第２増幅部１２０の直流オフセット補正値を生成するとともに第１増幅部１１０および第２増幅部１２０に与える。第１補正部１５０および第２補正部１６０は、補正制御部１７０からの補正指示に基づき、第１増幅部１１０および第２増幅部１２０それぞれの補正値を生成する。補正制御部１７０は、所定のタイミングで第１増幅部１１０および第２増幅部１２０の直流オフセット補正処理を実行する。補正制御部１７０の出力端子は、第１補正部１５０および第２補正部１６０と接続される。利得制御部１８０は、過大な受信入力による第１増幅部１１０の飽和を抑えるＡＧＣ（Auto Gain Control）機能に加えて、補正制御部１７０による第１増幅部１１０および第２増幅部１２０の直流オフセット補正処理の際に第１増幅部１１０の利得を制御する機能をも有している。

続いて、図２を参照して、この実施形態の無線装置１の構成をより詳細に説明する。図２に示すように、第１増幅部１１０は、正負の入力端子および正負の出力端子をもつ増幅素子１１１と、入力端子が増幅素子１１１の出力端子にそれぞれ接続された可変減衰器１１２および１１３とを備えている。可変減衰器１１２および１１３の減衰量は、利得制御部１８０により制御される。

第１補正部１５０は、補正制御部１７０から与えられるデジタルの補正値をアナログの補正値に変換するデジタル・アナログ変換器（ＤＡＣ）１５１と、ＤＡＣ１５１により変換されたアナログの補正値を増幅素子１１１の出力信号に加える加算部１５２および１５３を備えている。第２補正部１６０は、第１補正部１５０と同様に、ＤＡＣ１６１および加算部１６２および１６３を備えている。

さらに、この実施形態の無線装置１は、第１増幅部１１０の入力端子と受信信号入力端子ＲＸｉｎとを切断可能なスイッチＳＷ１７１と、第１増幅部１１０の入力端子と第１参照電圧を出力する参照電圧源１７３の出力端子とを接続可能なスイッチＳＷ１７２とを備えている。同様に、この実施形態の無線装置１は、第２増幅部１２０の入力端子と第１増幅部１１０の出力端子とを切断可能なスイッチＳＷ１７４と、第２増幅部１２０の入力端子と第２参照電圧を出力する参照電圧源１７６の出力端子とを接続可能なスイッチＳＷ１７５とを備えている。

（第１の実施形態の動作）
続いて、図１ないし図３を参照して、この実施形態の動作を説明する。

所定のタイミング、または外部からの指示信号に基づき、補正制御部１７０は、ＳＷ１７４をオフにするとともにＳＷ１７５をオンとして、第２増幅部１２０の入力端子に参照電圧源１７６の出力端子を接続する（ステップ２０１。以下「Ｓ２０１」のように称する。）。第１補正部１５０および第２補正部１６０の初期補正値をゼロとしておくと、第２増幅部１２０の出力端子には第２増幅器１２０で発生した直流オフセット成分が現れることになる。

参照電圧源１７６の出力端子が第２増幅部１２０の入力端子に接続されると、比較器１３０は、第２参照電圧を増幅した第２増幅部１２０の出力信号と所定の閾値とを比較する。この直流オフセット補正処理における比較器１３０の閾値は、実質的にゼロとすることが望ましい。閾値を実質的にゼロとすることで、比較器１３０の出力信号はそのまま直流オフセット成分となるからである。演算部１４０は、比較器１３０の比較結果を演算して（Ｓ２０２）、直流オフセット補正値を生成する（Ｓ２０３）。

補正制御部１７０は、演算部１４０が生成した補正値を第２補正部１６０に送り、第２補正部１６０は、送られた補正値をアナログ値に変換して補正電圧として第２増幅部１２０に与える（Ｓ２０４）。ここまでの処理により、第２増幅部１２０の補正が完了する。

続いて、補正制御部１７０は、ＳＷ１７５をオフ、ＳＷ１７４をオン、ＳＷ１７１をオフ、ＳＷ１７２をオンとする。すなわち、参照電圧源１７６の出力端子を第２増幅部１２０の入力端子から切り離して第１増幅部１１０の出力端子および第２増幅部１２０の入力端子を接続するとともに（Ｓ２０５）、第１増幅部１１０の入力端子と受信信号入力端子ＲＸｉｎとを切り離して参照電圧源１７３の出力端子を第１増幅部１１０の入力端子に接続する（Ｓ２０６）。この状態では、第２補正部１６０の補正値はステップ２０４における設定値を維持したまま第１補正部１５０の補正値をゼロとする。

続いて、補正制御部１７０は、利得制御部１８０に対して第１増幅部１１０の増幅利得を最大化するように指示し、利得制御部１８０は、可変減衰器１１２および１１３の減衰量を最小に設定する（Ｓ２０７）。可変減衰器１１２の減衰量は最小であればあるほど、オフセット補正の精度が高くなるが、この減衰量は０％（最大利得）には限定されない。例えば、５０％程度であっても良い。

参照電圧源１７３の出力端子が第１増幅部１１０の入力端子に接続されると、比較器１３０は、第１参照電圧を増幅した第１増幅部１１０の出力信号をさらに増幅した第２増幅部１２０の出力信号と所定の閾値とを比較する。このとき、第２増幅部１２０の直流オフセット補正は既に完了しているから、第２増幅部１２０の出力信号には第１増幅部１１０の直流オフセット成分が高い精度で現れることになる。

演算部１４０は、比較器１３０の比較結果を演算して（Ｓ２０８）、直流オフセット補正値を生成する（Ｓ２０９）。この直流オフセット補正処理における比較器１３０の閾値も、前述の通り実質的にゼロとすることが望ましい。

補正制御部１７０は、演算部１４０が生成した補正値を第１補正部１５０に送り、第１補正部１５０は、送られた補正値をアナログ値に変換して補正電圧として第１増幅部１１０に与える（Ｓ２１０）。ここまでの処理により、第１増幅部１１０の補正が完了する。

第１増幅部１１０および第２増幅部１２０の補正が完了すると、補正制御部１７０は、ＳＷ１７２をオフとしてＳＷ１７１をオンとする。すなわち、参照電圧源１７３の出力端子を第１増幅部１１０の入力端子から切り離して受信信号入力端子と第１増幅部１１０の入力端子とを接続する。

この実施形態の無線装置によれば、後段の増幅部である第２増幅部１２０の直流オフセット補正を行った後に、前段の増幅部である第１増幅部１１０の直流オフセット補正を行うので、前段の増幅部の直流オフセット成分を補正済みの後段の増幅部で正確に増幅することができる。すなわち、前段の増幅部の直流オフセット補正を正確に行うことができる。

また、この実施形態の無線装置によれば、増幅利得を変更できる増幅部（前段の増幅部）を最大利得とした上で直流オフセット補正を行うので、仮に補正後に残留オフセット成分が存在したとしても、前段の増幅部の通常動作時（少なくとも最大利得よりも小さい増幅利得）には、当該残留オフセット成分が圧縮されることになる。すなわち、直流オフセットにより影響を、より小さくすることができ、受信特性劣化を抑えることができる。また、残留オフセット成分が、増幅部の最大利得時よりも圧縮されることにより、当該増幅部の増幅利得が変更されたとしても、残留オフセット成分がそれ以上に大きくなることはなく、増幅利得ごとに直流オフセット補正を行う必要がなくなる。これは、直流オフセット補正処理に要する時間を短縮することを可能とし、さらに回路規模を抑えることも可能とする。直流オフセット補正は、起動時や一定時間ごとに行うことで、時間経過時にも直流オフセットを小さいまま保つことができる。

なお、上記実施形態では、直流オフセットの補正において参照電圧源を用いて補正電圧を生成しているが、これには限定されない。すなわち、増幅部が電圧増幅であるか、電流増幅であるか等に応じて、参照電圧源や参照電流源を用いて参照電圧や参照電流を生成することで直流オフセットの補正を行うことができる。以下に説明する実施形態においても同様である。

（補正値算出動作例１）
ここで、図３ないし図５を参照して、この実施形態の比較器１３０、演算部１４０および補正制御部１７０によるオフセット補正動作を詳細に説明する。この実施形態の演算部１４０および補正制御部１７０は、ともに協働して第１補正部１５０および第２補正部１６０の各補正値を算出する。ここでは、図３のステップ２０３における補正値算出処理を例に詳細に説明する。

参照電圧源１７６の出力端子が第２増幅部１２０の入力端子に接続されると、図５に示すように、演算部１４０は、内部レジスタ（一例として４ビット：Ｄ０ないしＤ３）を初期化する（Ｓ２１１）。その結果、内部レジスタのビット値Ｄ０ないしＤ１は全てＬ（「０」）となる。

まず、比較器１３０（および演算部１４０）の内部クロックの時刻がｔ１（クロックの立ち上がり）の時、演算部１４０は、最上位のビットＤ３を「１」（「Ｈ」）に設定する（Ｓ２１２）。

続いて、内部クロックの時刻がｔ’１（クロックの立ち下がり）の時、演算部１４０は、比較器１３０の出力信号が「Ｈ」か否か判定する（Ｓ２１３）。比較器１３０の出力信号が「Ｈ」の場合（Ｓ２１３のＹｅｓ）、演算部１４０は、内部クロックの時刻ｔ２の時に、最上位のビットＤ３を「１」のまま維持する（Ｓ２１４）。

一方、比較器１３０の出力信号が「Ｌ」であった場合（Ｓ２１３のＮｏ）、演算部１４０は、内部クロックの時刻ｔ２の時に、ビットＤ３を「０」に再設定して保持させる（Ｓ２１５）。

この時点で内部レジスタのビット値全ての処理が終わっていない場合（Ｓ２１６のＮｏ）、演算部１４０は、内部クロックの時刻ｔ２の時に、次のビットＤ２を「１」に設定する（Ｓ２１２）。

続いて内部クロックの時刻ｔ’２の時、演算部１４０は、比較器１３０の出力信号が「Ｈ」か否か判定する（Ｓ２１３）。比較器１３０の出力信号が「Ｈ」の場合（Ｓ２１３のＹｅｓ）、演算部１４０は、内部クロックの時刻ｔ３の時に、ビットＤ２を「１」のまま維持する（Ｓ２１４）。

一方、比較器１３０の出力信号が「Ｌ」であった場合（Ｓ２１３のＮｏ）、演算部１４０は、内部クロックの時刻ｔ３の時に、ビットＤ２を「０」に再設定して保持させる（Ｓ２１５）。

内部レジスタのビット値全ての処理が終わった場合（Ｓ２１６のＹｅｓ）、すなわち、最下位のビットＤ０まで処理が終わった場合、補正制御部１７０は、演算部１４０の内部レジスタのビット値Ｄ０ないしＤ３を、補正電圧値や補正電流値を出力するコードとしてＤＡＣ１６１に送る。ＤＡＣ１６１は、送られたビット値をアナログ値の補正電圧値や補正電流値に変換して加算器１６２および１６３に与える。すなわち、第２増幅部１２０の直流オフセット補正が終了する（Ｓ２１７）。その後、図３のステップ２０９において同様の処理を行い、第１増幅部１１０および第２増幅部１２０の直流オフセット補正が完了する。

この例では、補正値の算出に逐次比較法を用いている。そのため、演算部１４０におけるデジタル演算を短時間かつ単純な処理で実現することができる。また、高精度なＡ／Ｄ変換器が不要となり、１ビットの比較器で処理することが可能となる。すなわち、回路規模を抑えることができ、低消費電力の直流オフセット処理を実現することができる。

（補正値算出動作例２）
続いて、図３、図６および図７を参照して、この実施形態の比較器１３０および演算部１４０の動作の他の例について詳細に説明する。

図７に示すように、参照電圧源１７６の出力端子が第２増幅部１２０の入力端子に接続されると、演算部１４０は、内部レジスタ（一例として補正値４ビット：Ｄ０ないしＤ３および多数決判定２ビット：ｃｎｔ０・ｃｎｔ１の計６ビット）を初期化する（Ｓ２２１）。その結果、内部レジスタのビット値Ｄ０ないしＤ３、ｃｎｔ０およびｃｎｔ１は全てＬ（「０」）となる。

まず、比較器１３０（および演算部１４０）の内部クロックの時刻がｔ１（クロックの立ち上がり）の時、演算部１４０は、最上位のビットＤ３を「１」（「Ｈ」）に設定する（Ｓ２２２）。

続いて、演算部１４０は、一定時間内に比較器１３０の出力信号「Ｈ」が、所定回数（例えば比較器１３０の出力結果全てのうち過半数）以上現れるか否かを判定する（Ｓ２２３）。例えば多数決の回数を３回とすると、内部クロックの時刻がｔ’１、ｔ’２およびｔ’３それぞれの時に、演算部１４０は、比較器１３０の出力信号が「Ｈ」の場合に内部レジスタのｃｎｔに「１」を加算し、同じく「Ｌ」の場合に内部レジスタのｃｎｔに加算しない。

所定回数の比較の結果、ｃｎｔの１０進値が２以上の値となった時、すなわち、比較器１３０の出力信号の過半数が「Ｈ」であった場合（Ｓ２２３のＹｅｓ）、演算部１４０は、内部クロックの時刻ｔ４においてビットＤ３の「Ｈ」を維持する（Ｓ２２４）。

所定回数の比較の結果、ｃｎｔの１０進値が２に満たない時、すなわち、比較器１３０の出力信号の過半数が「Ｈ」でなかった場合（Ｓ２２３のＮｏ）、演算部１４０は、内部クロックの時刻ｔ４においてビットＤ３を「Ｌ」に再設定する（Ｓ２２５）。

１回の多数決判定が終わると、演算部１４０は、続く時刻（内部クロックの時刻ｔ４）においてｃｎｔの値をゼロに初期化する。

この時点で内部レジスタのビット値全ての処理が終わっていない場合（Ｓ２２６のＮｏ）、演算部１４０は、内部クロックの時刻ｔ４の時に、次のビットＤ２を「１」に設定する（Ｓ２２２）。以後、全ビットの処理が終わるまでステップ２２２からステップ２２６までを繰り返す。

内部レジスタのビット値全ての処理が終わった場合（Ｓ２２６のＹｅｓ）、すなわち、最下位のビットＤ０まで処理が終わった場合、補正制御部１７０は、演算部１４０の内部レジスタのビット値Ｄ０ないしＤ３を補正電圧値や補正電流値を出力するコードとしてＤＡＣ１６１に送る。ＤＡＣ１６１は、送られたビット値をアナログ値の補正電圧値や補正電流値に変換して加算器１６２および１６３に与える。すなわち、第２増幅部１２０の直流オフセット補正が終了する（Ｓ２２７）。その後、図３のステップ２０９において同様の処理を行い、第１増幅部１１０および第２増幅部１２０の直流オフセット補正が完了する。

ここでは、多数決する回数を３回としたが、多数決の回数は１回以上であれば何回でも良い。偶数回の場合に同数の判定結果となる場合には、ビットに「１」あるいは「０」を入力するように決めておけば良い。また、最上位ビットのみ多数決判定したが、全ビットやある特定のビットを多数決判定しても良い。また、カウント処理は比較器の出力信号が「Ｈ」となる数をカウントする方法を説明したが、「Ｌ」をカウントする方法でも良い。

この実施形態の動作によれば、比較器１３０の出力信号に雑音の影響が現れている場合であっても、多数決処理により誤判定を少なくすることができ、高精度な直流オフセット除去を実現することができる。

（第１増幅部および第１補正部の他の構成例）
ここで、図８を参照して、この実施形態における第１増幅部および第１補正部の他の構成例について説明する。

図８に示すように、この例の第１増幅部１１０ａは、増幅素子１１１、受信信号入力端子と増幅素子１１１の入力端子との間に介挿された抵抗器１１７および１１８、増幅素子１１１の正負の出力端子それぞれと増幅素子１１１の正負の入力端子それぞれとを接続する可変抵抗器１１５および１１６を備えている。抵抗器１１７および１１８は、増幅素子１１１の入力抵抗として機能する。可変抵抗器１１５および１１６は、増幅素子１１１の出力を同入力にフィードバックする。増幅素子１１１の増幅利得は、抵抗器１１７と可変抵抗器１１５の抵抗比、抵抗器１１８と可変抵抗器１１６の抵抗比で定まる。すなわち、この例の第１増幅部１１０ａは、フィードバック抵抗である可変抵抗器１１５および１１６が図２に示す可変減衰器として機能し、利得制御部１８０により制御される。

また、この例の第１補正部１５０ａは、ＤＡＣ１５１と、可変抵抗器１１５および１１６それぞれの端子のうち増幅素子１１１の入力端子側それぞれに接続された加算器１５５および１５６とを備えている。加算器１５５および１５６は、ＤＡＣ１５１の２つの出力信号と、可変抵抗器１１５および１１６の出力信号（可変抵抗器１１５および１１６における増幅素子１１１の入力端子側の信号）とを加算して増幅素子１１１の入力端子に与える。すなわち、この例では、ＤＡＣ１５１が出力する直流オフセット補正値がフィードバック抵抗の出力信号に加算される。

この構成例の第１増幅部および第１補正部によれば、フィードバック抵抗の抵抗値により増幅利得を制御するので、増幅動作を安定させることができる。

（第２の実施形態）
次に、図９を参照して、第２の実施形態の無線装置について説明する。第２の実施形態は、第１の実施形態の増幅段数を３段としたものである。以下の説明において、第１の実施形態の構成と同一の構成は共通の符号を付して示し、重複する説明を省略する。

図９に示すように、第２の実施形態に係る無線装置２は、第１の実施形態に係る無線装置１に加えて、第２増幅部１２０の出力信号をさらに増幅する第３増幅部２２５、第３増幅部２２５に直流オフセット補正値を与える第３補正部２６５、第１ないし第３増幅部１１０・１２０・２２５それぞれの直流オフセットの補正処理を実行する補正制御部２７０、および、第１ないし第３増幅部１１０・１２０・２２５の利得を制御する利得制御部２８０を備えている。

第３補正部２６５、補正制御部２７０および利得制御部２８０は、第１の実施形態に係る第１および第２補正部１５０・１６０、補正制御部１７０および利得制御部１８０と共通する機能を有している。

第２の実施形態の動作は、第１の実施形態の動作と同様である。すなわち、補正制御部２７０は、まず第３増幅部２２５の直流オフセット補正処理を行って第３補正部２６５の直流オフセット補正値を決定し、次いで第２増幅部１２０の直流オフセット補正処理を行って第２補正部１６０の直流オフセット補正値を決定し、さらに第１増幅部１１０の直流オフセット補正処理を行って第１補正部１５０の直流オフセット補正値を決定する。各段の直流オフセット補正処理は、第１ないし第３増幅部１１０・１２０・２２５の利得を最大とした状態で行う。

第２の実施形態に係る無線装置においても、第１の実施形態の無線装置と同様の効果を奏することができる。

（第３の実施形態）
次に、図１０を参照して、第３の実施形態の無線装置について説明する。以下の説明において、第１の実施形態の構成と同一の構成については共通の符号を付して示し、重複する説明を省略する。

図１０に示すように、この実施形態の無線装置３は、アンテナ３０２、整流器３０４、第１増幅部１１０、ローパスフィルタ（ＬＰＦ）３１２、第２増幅部１２０、比較器１３０、演算部１４０、第１補正部１５０、第２補正部１６０、補正制御部３７０、利得制御部１８０、電源制御部３９０を備えている。このうち、第１増幅部１１０、第２増幅部１２０、比較器１３０、演算部１４０、第１補正部１５０、第２補正部１６０、および利得制御部１８０は、第１の実施形態と共通する構成である。

アンテナ３０２は、図示しないリモコンなどから送信された電波を受信する。この実施形態では、例えばオンオフ変調（ＯＯＫ：On-Off-Keying）や周波数偏移変調(ＦＳＫ：Frequency Shift Keying)により変調された信号を受信する。アンテナ３０２の出力端子は、整流器３０４の入力端子と接続される。整流器３０４は、アンテナ３０２が受けた高周波信号を包絡線検波する検波器である。整流器３０４は、例えばダイオードなどの半導体素子により実現される。整流器３０４の出力端子は、第１増幅部１１０の入力端子と接続される。ＬＰＦ３１２は、第１増幅部１１０の出力端子と第２増幅部１２０の入力端子との間に接続され、第１増幅部１１０の増幅出力に含まれる不要な高周波成分を除去する。補正制御部３７０は、第１の実施形態の補正制御部１７０と対応し、直流オフセット補正処理を実行する。電源制御部３９０は、この無線装置３の電源装置である。電源制御部３９０は、この無線装置の各部に電源を供給する電源スイッチ３９１を備えており、演算部１４０からの指示に基づき電源スイッチ３９１をオンオフする。電源制御部３９０は、蓄電部３９２を備えており、電源スイッチ３９１がオフであっても電波の受信動作が可能である。

アンテナ３０２が受信した信号は、整流器３０４に送られる。整流器３０４は、受信信号を包絡線検波してベースバンドの受信信号を第１増幅部１１０に送る。

第１増幅部１１０は、送られた受信信号を所望のレベルまで増幅し、ＬＰＦ３１２に送る。ＬＰＦ３１２は、受信信号に含まれる高周波の雑音を除去し、フィルタリングした受信信号を第２増幅部１２０に送る。第２増幅部１２０は、フィルタリングした受信信号をさらに増幅して増幅した信号を比較器１３０に送る。

比較器１３０は、増幅信号と閾値電圧とを比較してＨレベルまたはＬレベルの出力信号を出力し、演算部１４０は比較器１３０の出力信号をデジタル信号として演算（復号）する。演算の結果、受信信号に電源オンを指示する信号が含まれていた場合、電源制御部３９０は、電源スイッチ３９１をオンとして無線装置３の各部に電源を供給し、併せて蓄電部３９２の充電を開始する。

（第３の実施形態の動作）
続いて、図１１を参照して、この実施形態の無線装置における直流オフセット補正処理の動作を説明する。この動作は、第１の実施形態における直流オフセット補正処理を応用したものである。以下の説明において、第１の実施形態の動作と共通するステップについては共通の符号を付して示し、重複する説明を省略する。

ユーザが電源スイッチ３９１をオンにすると、電源制御部３９０は、各所に電源を供給し、蓄電部３９２の充電を開始する（Ｓ４０１）。充電が開始されると、補正制御部３７０および電源制御部３９０は、レジスタ等の初期化を行う（Ｓ４０２）。

レジスタ等が初期化されると、補正制御部３７０は、第２増幅部１２０の直流オフセット補正処理を実行する（Ｓ４０３）。第２増幅部１２０の直流オフセット補正処理は、図３に示す第１の実施形態の直流オフセット補正処理のステップ２０１からステップ２０４までの処理と共通する。

第２増幅部１２０の直流オフセット補正処理が終了すると、補正制御部３７０は、第１増幅部１１０の直流オフセット補正処理を実行する（Ｓ４０４）。第１増幅部１１０の直流オフセット補正処理は、図３に示す第１の実施形態の直流オフセット補正処理のステップ２０５からステップ２１０までの処理と共通する。

第２増幅部１２０の直流オフセット補正処理および第１増幅部１１０の直流オフセット補正処理が完了すると、補正制御部３７０は、次の補正処理までの待機状態となる（Ｓ４０５）。補正制御部３７０は、自身にタイマを有しており、所定の時間待機状態を維持する。補正制御部３７０が待機状態の間（Ｓ４０５のＮｏ）、演算部１４０は、受信した信号の演算（復号）を実行し、利得制御部１８０は、受信した信号強度等に応じて第１増幅部１１０の増幅利得を制御する（Ｓ４０６）。

補正制御部３７０のタイマが待機時間経過を検出すると（Ｓ４０５のＹｅｓ）、補正制御部３７０は、第２増幅部１２０の直流オフセット補正処理（Ｓ４０３）および第１増幅部１１０の直流オフセット補正処理（Ｓ４０４）を実行する。

なお、補正制御部３７０のタイマによる待機時間は、蓄電部３９２への充電時間と連動させてもよい。初期の充電開始時にはレジスタ等の初期化を行うが、それ以外の充電開始時にはレジスタ等の初期化は行われない。

以上説明したとおり、第１ないし第３の実施形態にかかる無線装置では、比較器に多ビット処理が可能なＡ／Ｄ変換器を備える必要がない。すなわち、１ビット処理が可能な比較器を用意すれば足り、受信信号の復号のための比較器とオフセット補正のための比較器とを兼用することができる。そのため、回路規模が小さく、低消費電力の無線機を提供することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え，変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…無線装置、１１０…第１増幅部、１２０…第２増幅部、１３０…比較器、１４０…演算部、１５０…第１補正部、１６０…第２補正部、１７０…補正制御部、１８０…利得制御部。

Claims

入力端子に入力された信号を、可変抵抗により決まる増幅利得で増幅して第１の増幅信
号を生成する第１の増幅部と、
前記第１の増幅部の直流オフセットを補正する第１の補正部と、
前記第１の増幅信号を増幅し第２の増幅信号を生成する第２の増幅部と、
前記第２の増幅部の直流オフセットを補正する第２の補正部と、
前記第１の増幅部および前記第２の増幅部に、直流オフセットを参照するための参照電
圧または参照電流を供給する参照電圧源または参照電流源と、
前記第１の増幅部の入力を、前記参照電圧源若しくは前記参照電流源または前記入力端
子に接続する第１のスイッチ部と、
前記第２の増幅部の入力を、前記参照電圧源若しくは前記参照電流源または前記第１の
増幅部の出力に接続する第２のスイッチ部と、
前記第１の増幅部の前記増幅利得を制御する利得制御部と、
前記第２のスイッチ部を制御して前記参照電圧源または前記参照電流源を前記第２の
増幅部の入力に接続し、前記参照電圧または前記参照電流を供給して得られた前記第２の
増幅信号に基づいて前記第２の補正部の補正を行い、
前記第２の補正部の補正後、前記第２のスイッチ部を制御して前記第１の増幅部の出
力を前記第２の増幅部の入力に接続するとともに、前記第１のスイッチ部を制御して前記
参照電圧源または前記参照電流源を前記第１の増幅部の入力に接続し、前記利得制御部を
制御して前記増幅利得を最大にした状態で前記第１の増幅部の入力に前記参照電圧または
前記参照電流を供給して得られた前記第２の増幅信号に基づいて前記第１の補正部の補正
を行うよう、前記第１および第２の補正部を制御する補正制御部と、
前記第２の増幅部の前記第２の増幅信号を所定の閾値と比較して二値信号に変換する比
較器と、
受信信号を包絡線検波して前記第１の増幅部の入力端子に与える整流器からなる検波部
と、
前記比較器が変換した前記二値信号に基づいて前記受信信号を復号する演算部とを備え
、
前記補正制御部は、前記比較器が変換した前記二値信号を逐次比較処理または逐次比較
の比較ステップを多数決処理した結果に基づいて前記第１の補正部および前記第２の補正
部の補正を制御することを特徴とする無線装置。
前記演算部による復号結果に基づき各部への電源供給を制御する電源部をさらに備えた
ことを特徴とする請求項１記載の無線装置。
前記第１の増幅部は、抵抗を用い増幅出力を減衰する減衰器を備えたことを特徴とする
請求項１記載の無線装置。
前記第１の増幅部は、増幅出力をフィードバックするフィードバック抵抗器を備えたこ
とを特徴とする請求項１記載の無線装置。
前記補正制御部による前記第１の補正部および前記第２の補正部の補正制御のタイミン
グを決定するタイマをさらに備えたことを特徴とする請求項１記載の無線装置。
電源からの電力を蓄える蓄電部と、
前記蓄電部に蓄えられた前記電力により運用可能な請求項１記載の無線装置と
を具備したことを特徴とするシステム。
電源からの電力を蓄える蓄電部と、
電源スイッチがオフとされたときに前記蓄電部に蓄えられた前記電力により前記信号を
受信可能な請求項１記載の無線装置と
を具備したことを特徴とするシステム。
請求項１記載の無線装置と、
前記無線装置へ無線信号を送信する送信機と
を具備し、
前記入力端子に入力される前記信号は、前記送信機により送信された前記無線信号を、
アンテナを介して受信することにより与えられること
を特徴とするシステム。
前記送信機は、リモコンであることを特徴とする請求項８記載のシステム。