WO2005055447A1 - 受信装置及び受信方法 - Google Patents

受信装置及び受信方法 Download PDF

Info

Publication number
WO2005055447A1
WO2005055447A1 PCT/JP2004/017785 JP2004017785W WO2005055447A1 WO 2005055447 A1 WO2005055447 A1 WO 2005055447A1 JP 2004017785 W JP2004017785 W JP 2004017785W WO 2005055447 A1 WO2005055447 A1 WO 2005055447A1
Authority
WO
WIPO (PCT)
Prior art keywords
gain
time slot
received signal
reception
reception period
Prior art date
Application number
PCT/JP2004/017785
Other languages
English (en)
French (fr)
Inventor
Yoshito Shimizu
Noriaki Saito
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2005515928A priority Critical patent/JP4220999B2/ja
Priority to CN200480035498.XA priority patent/CN1886900B/zh
Priority to EP04819827.9A priority patent/EP1684437B1/en
Priority to US10/581,036 priority patent/US7907589B2/en
Publication of WO2005055447A1 publication Critical patent/WO2005055447A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/06—TPC algorithms
    • H04W52/08—Closed loop power control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/06—TPC algorithms
    • H04W52/10—Open loop power control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/06—TPC algorithms
    • H04W52/14—Separate analysis of uplink or downlink
    • H04W52/143—Downlink power control

Definitions

  • the present invention relates to a receiving apparatus and a receiving method, and more particularly, to a receiving apparatus and a receiving method used in a system in which transmission power of a transmission signal differs by downlink transmission power control.
  • the base station can improve the downlink speed to the mobile station. I have.
  • FIG. 1 is a diagram showing allocation of time slots to mobile stations.
  • the class capability of 29 multislots described in the GSM standard ⁇ Digital cellular telecommunications system (Phase 2 + J; Multiplexing and Multiple Access on the Radio Path (3GPP TS 05.02 ver 8.11.0 Release 1999) '') is also representative.
  • Fig. 1 shows that the maximum number of time slots that can be allocated to downlink (reception) and uplink (transmission), and downlink and uplink are allocated to mobile stations corresponding to each class of multislot. Indicates the maximum number of time slots possible. For example, a class 12 mobile station In contrast, a maximum of 5 slots for downlink and uplink, a maximum of 4 slots for downlink, and a maximum of 4 slots for uplink can be allocated in one frame.
  • each mobile station shares a time slot assigned to each multi-slot class, and after demodulating all data in the time slot, a TFI (Temporary Flow Identifier) in the header information of the data is used. It is determined whether or not it indicates its own mobile station. If the data is for another mobile station, the data is discarded. Thus, each mobile station receives the time slot allocated to the multi-slot class.
  • TFI Temporal Flow Identifier
  • TFI uses the GSM standard “Digital cellular telecommunications system (Pnase 2+); General Packet Radio service (GPRS); Mobile Station (MS)-Base Station System (BSS) interface; Radio Link Control / Medium Access Control (RLC According to the / MAC) protocol (3GPP TS 04.60 ver 8.18.0 Release 1999), a single time slot can be shared by up to 32 mobile stations because it is represented by 5 bits.
  • GSM Global System
  • GPRS General Packet Radio service
  • MS Mobile Station
  • BSS Base Station System
  • RLC Radio Link Control / Medium Access Control
  • FIG. Figure 2 shows the network configuration of GSM.
  • the GSM network includes a fixed-line telephone network 11, a mobile services switching center (MSC) 12, a base station controller (BSC) 13, 14, 15, Base stations (BTS: Base Transceiver Station) 16, 17, 18 and mobile stations (MS: Mobile Station) 21, 22, 23, 24, 25 that exist in cells 19, 20 covered by base stations 17, 18, respectively Power is composed.
  • MSC mobile services switching center
  • BSC base station controller
  • BTS Base Transceiver Station
  • MS Mobile Station
  • the GSM system includes at least one mobile switching center 12, and the mobile switching center 12 is connected to a telephone network 11.
  • a plurality of base station control stations 13, 14, 15 are provided, and further below the base station control stations 13, 14, 15 at least one base station 16, 17, 18 is provided.
  • each base station 17, 18 Wireless communication is performed between the mobile stations 21, 22, 23, 24, 25 in the senor 19, 20 and the base stations 17, 18.
  • FIG. 2 for example, communication is possible between the mobile station 22 in the cell 19 and the mobile station 24 in the cell 20, or between the mobile station 23 and the telephone network 11.
  • GPRS implements downlink transmission power control (hereinafter referred to as “power control”) to the corresponding mobile station according to the distance between base station 17 and mobile stations 21, 22, and 23. ing.
  • power control the P0 parameter in the downlink resource allocation message transmitted on the control channel is used to reduce the transmission power from the broadcast channel (BCCH: Broadcast Control CHannel) (0-30 dB).
  • BCCH Broadcast Control CHannel
  • POWbcch —Sent at (fixed value).
  • offset voltage a DC offset voltage due to gain switching following a change in RSSI.
  • the receiving device since the receiving device may be saturated, it is necessary to perform gain switching immediately before receiving demodulated data and then quickly calibrate the offset voltage (for example, Patent Document 1).
  • FIG. 3 is a block diagram of a conventional offset voltage calibration circuit 30.
  • off The set voltage calibration circuit 30 includes a low-noise amplifier 31, a quadrature demodulator 32 that converts a radio frequency to a baseband frequency, and a 90-degree shifter that outputs two signals having a 90-degree phase difference to the quadrature demodulator 32.
  • It comprises a digital signal processing unit 36 that performs conversion into a force audio signal or a data signal and transmits a calibration start signal to a voltage calibration circuit 35 via a decoder.
  • the voltage calibration circuit 35 Immediately before the frame, the voltage calibration circuit 35 performs a calibration operation for a certain period using the calibration start signal as a trigger, and then enters a pause state in the frame. During the calibration period, the signal line capacity is cut off to improve the response speed of calibration.
  • FIG. 4 is a block diagram of a receiving apparatus 40 compatible with conventional multi-slot transmission.
  • the receiver 40 includes an RF input unit 41, an automatic gain control circuit 42 for controlling the gain of the RF input unit 41, a sampling circuit 43, a digital signal processor (hereinafter referred to as “DSP”) 44, and a control unit. Consists of 45.
  • DSP digital signal processor
  • the sampling circuit 43 periodically samples the RSSIs of a plurality of time slots received by the RF input unit 41, and sends the sampled RSSI to the DSP 44.
  • the DSP 44 generates an average RSSI of each time slot included in one frame and transmits the average RSSI to the control unit 45.
  • the control unit 45 further averages the average RSSI of all the received time slots to obtain a gain value. Then, the control unit 45 transmits the obtained gain value to the automatic gain control circuit as an AGC signal, and performs a receiving operation.
  • Patent Document 1 JP 2001-211098 A
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2003-46424
  • the conventional apparatus performs the calibration of the offset voltage on a frame-by-frame basis
  • the base station performs power control. That is, when the RSSI differs between time slots in the same frame due to power control, each mobile station has the ability to execute gain switching so that the signal level is within the linear operation range of the receiving device. Therefore, there is a problem that the offset voltage force newly generated is enlarged by an amplifier in a circuit subsequent to the offset voltage generation point, which leads to saturation of the receiving device and deterioration of sensitivity.
  • the conventional device is less susceptible to fading or the like during multi-slot transmission, and can stably receive signals of a plurality of time slots in one frame with the same gain setting. It is. However, it is not assumed that power control will be performed.If the same setting gain is used in one frame during multi-slot reception, the dynamic range of power control (up to 30 dB for GPRS) and the required dynamic range However, there is a problem that the power consumption of the receiver increases or the receiver saturates.
  • An object of the present invention is to prevent saturation and deterioration of sensitivity of a receiver even when power control is performed, and to correct offset voltage without increasing current consumption.
  • An object of the present invention is to provide a receiving apparatus and a receiving method which can perform the receiving.
  • a receiving apparatus includes: a gain estimating means for estimating a gain for amplifying a received signal in a predetermined receiving period to a predetermined reference value for each time slot before the receiving period; Gain control means for selecting the maximum gain from among the gains for each time slot estimated in step (a) and controlling the gain of the received signal; and setting the maximum gain selected by the gain control means before the reception period. And a voltage calibration means for correcting the offset voltage of the received signal.
  • a semiconductor integrated circuit device includes: a gain estimating circuit for estimating a gain for amplifying a received signal in a predetermined receiving period up to a predetermined reference value for each time slot before the receiving period; A gain control circuit for selecting a maximum gain from among the gains for each time slot estimated by the estimation circuit and controlling gain of a received signal; and receiving the signal at the maximum gain selected by the gain control circuit. And a voltage calibration circuit for calibrating the offset voltage of the received signal before the period.
  • the present invention even when power control is performed during multi-slot transmission, it is possible to prevent saturation and deterioration in sensitivity of the receiving apparatus, and to offset the current without increasing the amount of current consumption. Calibration of voltage can be performed.
  • FIG. 1 A diagram showing allocation of time slots to mobile stations.
  • FIG. 4 A block diagram of a conventional receiving apparatus compatible with multi-slot transmission
  • FIG. 5 is a block diagram showing a configuration of a receiving apparatus according to Embodiment 1 of the present invention.
  • FIG. 6 is a block diagram showing a configuration of an analog baseband circuit according to Embodiment 1 of the present invention.
  • FIG. 7 is a diagram showing a downlink frame configuration in GPRS according to Embodiment 1 of the present invention.
  • FIG. 8 is a diagram showing a configuration of a continuous time slot of a downlink in GPRS according to Embodiment 1 of the present invention.
  • FIG. 9 is a schematic diagram showing base station transmission power control during multi-slot transmission according to Embodiment 1 of the present invention.
  • FIG. 10 is a diagram showing gain distribution in the analog baseband circuit according to Embodiment 1 of the present invention.
  • FIG. 11 is a diagram showing gain distribution in the analog baseband circuit according to the first embodiment of the present invention.
  • FIG. 12 is a diagram showing a configuration of a time slot in GPRS according to Embodiment 2 of the present invention.
  • FIG. 13 is a block diagram showing a configuration of a receiving device according to Embodiment 3 and Embodiment 4 of the present invention. Figure Best mode for carrying out the invention
  • the gist of the present invention is to set the gain for each time slot in a predetermined reception period (one frame) before the reception period, and to set the gain of the reception signal before the reception operation at the maximum gain among the set gains.
  • the offset voltage of the received signal is calibrated, and the offset voltage is set at a gain equal to or less than the maximum gain set for each time slot during the reception operation. That is, the gain control of the received signal after the calibration operation is performed for each time slot.
  • FIG. 5 is a block diagram showing the configuration of receiving apparatus 100 according to Embodiment 1 of the present invention.
  • Receiver 100 according to Embodiment 1 is a direct conversion receiver.
  • Low-noise amplifier 101 amplifies the received signal and outputs the signal to quadrature demodulator 103 via capacitor 102 for removing a DC component.
  • Quadrature demodulator 103 has a mixer 103a and a mixer 103b, and also converts the radio frequency power of the received signal input from capacitor 102 to a baseband band, and from mixer 103a to analog baseband circuit 105a. Output from the mixer 103b to the analog baseband circuit 105b.
  • the phase shifter 104 receives signals from a local oscillation signal input from a local oscillation source (not shown).
  • Mixer 103a and mixer 1 of quadrature demodulator 103 are generated by generating two signals having a phase difference of 0 degree.
  • the analog baseband circuits 105a and 105b include a variable gain amplifier and a low-pass filter.
  • the gain is sequentially increased from the subsequent circuit based on the control of the gain control circuit 110.
  • the output is reduced and output to the digital signal processing unit 106.
  • the analog baseband circuits 105a and 105b calibrate the offset voltage of the received signal based on the control of the voltage calibration circuit 111. Note that the analog baseband circuit 105a and the analog baseband circuit 105b have the same configuration. The details of the analog baseband circuits 105a and 105b will be described later.
  • Digital signal processing section 106 reproduces the transmission data of the base station based on the reception signals input from analog baseband circuits 105a and 105b, and displays the data on a display section (not shown) or The sound is output to a speaker (not shown).
  • the digital signal processing unit 106 outputs a calibration start signal for starting calibration of the offset voltage to the voltage calibration circuit 111 at a predetermined timing.
  • digital signal processing section 106 measures R SSI from a BCCH reception signal transmitted from the base station or a data reception time slot, and outputs the measurement result to field strength measurement section 108. Further, digital signal processing section 106 outputs the demodulated data to transmission power information extracting section 107.
  • Transmission power information extracting section 107 extracts transmission power information (for example, P0 parameter) for each time slot from the demodulated data input from digital signal processing section 106, and outputs the information to gain setting section 109.
  • transmission power information for example, P0 parameter
  • the electric field strength measurement unit 108 which is a reception quality measurement unit, reduces the effect of fading by a known method from the RSSI measurement result input from the digital signal processing unit 106, and transmits the base station transmission power to each time slot.
  • the received signal level of the BCCH which is the control reference for, is obtained, and the information of the obtained BCCH level is output to gain setting section 109.
  • Gain setting section 109 which is a gain estimating section, receives BCCH reception field strength information, which is a control reference for base station transmission power for each time slot, input from field strength measurement section 108, and transmission power information extraction section 107. From the transmission power information in each time slot input from, the received electric field strength of each time slot is estimated, and a gain setting value corresponding to the estimated received electric field strength is calculated. For example, gain setting section 109 estimates the transmission field strength of the BCCH by subtracting the increase / decrease value of the base station transmission power obtained from the transmission power information. Set the gain to amplify the received power signal to the reference value for each time slot
  • gain setting section 109 outputs gain information, which is information on the gain of each set time slot, to gain control circuit 110.
  • gain setting section 109 sets a gain for amplifying a received signal to a predetermined reference value through a plurality of stages in analog baseband circuits 105a and 105b having a multi-stage circuit configuration for each stage.
  • a gain control circuit 110 as a gain control means extracts the maximum gain from the gain information input from the gain setting unit 109 and sends the maximum gain to the analog baseband circuits 105a and 105b as a set gain at the time of the offset voltage calibration operation. Output. Also, the gain control circuit 110 temporarily stores the gain setting value corresponding to each time slot, and sequentially outputs the gain setting value corresponding to each time slot to the analog baseband circuits 105a and 105b immediately before each time slot. Then, gain control is performed. Further, the gain control circuit 110 performs gain control for each number of stages of the analog baseband circuits 105a and 105b having a multi-stage circuit configuration. The method for setting the gain during the offset voltage calibration operation will be described later.
  • the voltage calibration circuit 111 serving as a voltage calibration unit is configured to output an offset voltage generated in the reception signals of the analog baseband circuits 105a and 105b.
  • the calibration operation of is performed.
  • the voltage calibration circuit 111 performs offset voltage calibration for each stage of the analog baseband circuits 105a and 105b having a multistage circuit configuration.
  • the analog baseband circuit 105a also includes a three-stage multi-stage circuit, the variable gain amplifier 201 and the filter 202 constitute a first-stage circuit 207, and the variable gain amplifier 203 and the filter 204 constitute a second-stage circuit.
  • the variable gain amplifier 205 and the filter 206 constitute a third stage circuit 209.
  • the first-stage circuit 207 is a front-stage circuit ahead of the second-stage circuit 208 and the third-stage circuit 209
  • the second-stage circuit 208 is a rear-stage circuit behind the first-stage circuit 207 and a third-stage circuit. This is the front stage circuit ahead of 209, and the third stage circuit 209 Is a subsequent circuit behind the first-stage circuit 207 and the second-stage circuit 208.
  • variable gain amplifier 201 calibrates the offset voltage of the received signal input from the mixer 103a based on the control of the voltage calibration circuit 111. Also, variable gain amplifier 201 sets the received signal input from mixer 103a to a predetermined gain and outputs the signal to filter 202 based on the control of gain control circuit 110.
  • Filter 202 allows the received signal input from variable gain amplifier 201 to pass only a predetermined band and outputs it to variable gain amplifier 203.
  • variable gain amplifier 203 calibrates the offset voltage of the received signal input from the filter 202 based on the control of the voltage calibration circuit 111. Also, variable gain amplifier 203 converts the received signal input from filter 202 to a predetermined gain and outputs the signal to filter 204 based on the control of gain control circuit 110.
  • Filter 204 allows the received signal input from variable gain amplifier 203 to pass only a predetermined band and outputs the signal to variable gain amplifier 205.
  • Filter 206 allows the received signal input from variable gain amplifier 205 to pass only a predetermined band and outputs the signal to digital signal processing section 106.
  • the analog baseband circuits 105a and 105b allow the received signal to pass through the first-stage circuit 207, the second-stage circuit 208, and the third-stage circuit 209, thereby removing unnecessary band components and performing digital signal processing. Amplify the received signal so that the gain set in section 106 is obtained.
  • FIG. 7 shows the configuration of a downlink frame in GPRS in which a plurality of mobile stations share the same frequency channel
  • Fig. 8 shows the configuration of continuous time slots in the downlink in GPRS.
  • FIG. 9 is a schematic diagram showing transmission power when power control is performed during multi-slot transmission.
  • FIG. 7 shows a frame configuration of frame # 301 and frame # 302, which are predetermined reception periods. It is shown. In FIG. 7, the horizontal axis is the elapsed time. Also, from Fig. 7, the frame #
  • 301 contains downlink information for a desired mobile station, and includes frame # 30
  • # 305 are channels with different downlink frequencies, and time slot # 310 — # 31
  • time slot # 31 is the eight time slots that make up frame # 301. Also, time slot # 31
  • Reference numeral 8 denotes the last time slot of frame # 302. At the end of each time slot, an idle time is provided without valid data called guard time.
  • FIG. 8 shows the configuration of time slot # 318 and time slot # 310.
  • Time slot # 318 has guard time # 401 at the end, and time slot # 310 has guard time at the end.
  • the horizontal axis represents elapsed time
  • the vertical axis represents transmission power intensity at the base station antenna output end for time slots # 310, # 311, # 312, and # 313 in FIG. is there.
  • data in time slots # 310, # 311, # 312, and # 313 are transmitted for mobile stations # 501, # 502, and # 503, respectively.
  • time slot # 310 is assigned to mobile station # 501
  • time slot # 310— # 313 is assigned to mobile station # 502
  • time slots # 312 and # 313 are assigned to mobile station # 503.
  • mobile stations # 501 and # 502 receive time slot # 310
  • mobile station # 502 receives time slot # 311
  • mobile stations # 502 and # 503 receive time slots # 312 and # 313.
  • the distance between the mobile station and the base station depends on the mobile station to which time slot # 502 is allocated, the mobile station to which time slot # 503 is allocated, and the mobile station to which time slot # 501 is allocated. They are far in order. Therefore, among the time slots # 310, # 311, # 31 2, # 313, # 314, # 315, # 316, and # 317 of frame # 301, the It is assumed that the transmission power in # 310 is the maximum and the transmission power in time slot # 311 is the minimum.
  • the total signal processing unit 106 communicates with the receiving apparatus 100 in a down frame assigned to the receiving apparatus 100 or an idle frame in which no valid data exists (not shown in FIG. 7).
  • the communication of this! / The RSSI of BCCH transmitted from the base station is measured.
  • the electric field strength measurement unit 108 reduces the effect of fading using a known technique, and controls the base station transmission power for each time slot in frame # 301.
  • the received electric field strength (POWbcch) of the BCCH is calculated and output to the gain control circuit 110.
  • the gain setting section 109 sets the POWbcch—P0 (# 310), POWbcch—P0 (# 311), and POWbcc h—P0 (# 312) based on the POWbcch input from the electric field strength measurement section 108. Perform calculations.
  • the gain control circuit 110 outputs the gain information (Gmax [dB]) to the analog baseband circuits 105a and 105b, and sets the gain at the time of the calibration operation.
  • the calibration start signal is transmitted from the digital signal processing unit 106.
  • Voltage calibration circuit 1 11 performs a calibration operation in the guard time with the calibration start signal as a trigger, and then enters a rest state in frame # 301 during a period other than a guard time (not shown) at the end of time slot # 317.
  • gain control circuit 110 outputs the gain information set to the desired value (Gl [dB]) for time slot # 310 to analog baseband circuits 105a and 105b, so that time slot # 310 Set the gain of Then, after completing the gain setting of the analog baseband circuits 105a and 105b, reception of time slot # 310 is performed. After the reception of the time slot # 310 is completed, the gain control circuit 110 is provided at the end of the time slot # 310, and at a guard time, not shown, to a desired value (G2 [dB]) for the time slot # 311. The set gain information is output, and the gain of analog baseband circuits 105a and 105b is set.
  • the resistance value of the input or output of the variable gain amplifiers 201, 203, 205 is There is a way to switch the ratio.
  • the voltage gain of the variable gain amplifier 201 is G3 [dB], and an offset voltage ( ⁇ 0) is generated at the output of the variable gain amplifier 201.
  • the offset voltage at the input of the variable gain amplifier 201 is given by equation (1).
  • a current is externally supplied (correction current) near the resistance of the input section of the variable gain amplifier 201, and offset is performed by using a voltage drop effect generated by the correction current and the input resistance. There is a method of canceling the voltage.
  • the above-mentioned voltage drop is obtained by multiplying the input resistance value of the variable gain amplifier 201 by the correction current, the above-described voltage drop becomes variable in the gain switching method in which the input resistance is made variable.
  • a residual offset voltage of the offset voltage is generated at the input of the gain amplifier 201. Then, the residual offset voltage at the input section of the variable gain amplifier 201 is gain-multiplied and output by the variable gain amplifier 201, and the calibration operation becomes invalid.
  • a gain switching method that makes the output resistance variable may be used.
  • the above-mentioned voltage drop is ideally a constant value, and no residual offset occurs at the input section even when the gain is switched.
  • Offset voltage offset voltage of input section of variable gain amplifier 201 ⁇ gain of variable gain amplifier 201 ”. Therefore, even if the gain is switched and the voltage gain becomes G4 [dB], the variable gain amplifier 201 The offset voltage of the output section becomes “0”.
  • the voltage drop at the input resistance part of the input part of the variable gain amplifier 201 may deviate from the ideal state due to the temperature characteristic of the correction current or the like. In this case, the same problem as in the case of using the method of varying the input resistance occurs.
  • the effects of both the above-described method of making the input resistance variable and the method of making the output resistance variable are manifested.
  • FIGS. 10 and 11 are diagrams showing the gain distribution of the variable gain amplifiers 201, 203, and 205 in the analog baseband circuits 105a and 105b, and the total gain of the analog baseband circuits 105a and 105b when the respective gains are set. is there.
  • the sensitivity point is the case where the total gain is 15 [dB], and the case where the total gain becomes 15 [dB] and the force gradually becomes a strong electric field as the force approaches 0 [dB] is given. You.
  • variable gain amplifiers 201, 203, 205 does not necessarily switch the gain in the gain reduction direction.
  • the transmission power information extraction unit 107 estimates the maximum set gain for each frame, sets 10 [dB] as the gain at the time of offset voltage calibration, and then sets the desired gain.
  • the gain of the variable gain amplifier 203 tends to increase, and the residual offset voltage may increase.
  • variable gain amplifiers 201, 203, and 205 The gain is constant or decreases, and expansion of the residual offset voltage can be suppressed.
  • variable gain amplifier 203 when the set maximum gain of each variable gain amplifier is further larger, or when a variable gain amplifier is further connected to the subsequent stage of variable gain amplifier 205, the residual offset voltage of variable gain amplifier 203 Creates a bigger problem. Therefore, as shown in FIG. 11, it is desirable to set the gain at the time of the offset voltage calibration operation of the variable gain amplifiers 201, 203, and 205 in each stage so that the post-stage circuit power gain is sequentially reduced.
  • the base station power is also determined based on the maximum value extracted from the transmitted transmission power information.
  • the gain is estimated, the gain is controlled during the offset voltage calibration operation with the estimated maximum gain, and the gain set during the reception operation after the offset voltage calibration operation is completed is set to the offset voltage calibration operation. Since the gain is lower than the set gain in the gain control at the time, the influence of the residual offset voltage in the gain control during the receiving operation can be minimized. As a result, even when power control is performed during multi-slot transmission, saturation and sensitivity degradation of the receiving device can be prevented, and offset voltage calibration can be performed without increasing current consumption. Also, even when power control is performed during multi-slot transmission, highly accurate gain switching during reception operation can be realized.
  • analog baseband circuits 105a and 105b have a multi-stage configuration, when the gain is switched from the gain at the time of the offset voltage calibration operation to the gain at the time of the reception operation, Since the gain of each of the constituent circuits of the baseband circuits 105a and 105b is reduced, it is possible to surely suppress the increase of the offset voltage remaining after the calibration operation of the offset voltage cannot be completed. Further, according to the first embodiment, since the gain for amplifying the received signal of the same frequency in frame # 301 consisting of consecutive time slots # 310- # 317 is set, radio frequencies differ. It is possible to suppress the occurrence of the offset voltage due to this.
  • the maximum per-frame It is effective to perform the offset voltage calibration operation with the gain.
  • FIG. 12 is a diagram showing a time slot of a received signal in GPRS received by the receiving apparatus according to the second embodiment.
  • the receiving apparatus according to the second embodiment has the same configuration as that of FIG. 5, and a description thereof will be omitted.
  • a time slot of a received signal in GPRS includes a header area 801 and a data area 802.
  • the gain control circuit 110 sets the P0 parameter notified from the base station before the frame. By using the gain set at the maximum, the maximum gain (Gmax [dB]) in frame # 301 is estimated.
  • gain control circuit 110 generates Gmax + 10 [dB] as gain information based on the set maximum gain Gmax. However, when Gmax + 10 [dB] is larger than the maximum total gain (Gtotal [dB]) of the analog baseband circuits 105a and 105b, Gtotal [dB] is used as gain information. Since other operations are the same as those in the first embodiment, description thereof will be omitted.
  • the frame As described above, according to the second embodiment, in addition to the effects of the first embodiment, the frame
  • the maximum gain in the frame # 301 is estimated based on the transmission power information notified from the base station, and the estimated maximum gain is further increased. 10 [dB] high!
  • the gain is set as the gain at the time of the offset voltage calibration operation. Therefore, even when more efficient power control that satisfies the GSM standard is performed, it is necessary to prevent saturation and sensitivity deterioration of the receiver.
  • the offset voltage can be calibrated without increasing current consumption.
  • FIG. 13 is a block diagram showing the configuration of receiving apparatus 1300 according to Embodiment 3 of the present invention.
  • Receiving apparatus 1300 according to Embodiment 3 is a direct conversion receiving apparatus. Compared to receiving apparatus 100 according to Embodiment 1 shown in FIG. 5, comparing section 1301 is added as shown in FIG. Note that, in FIG. 13, the same components as those in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted.
  • electric field strength measurement section 108 Based on the RSSI measurement result input from digital signal processing section 106, electric field strength measurement section 108 reduces the effect of fading by a known method, and controls the base station transmission power for each time slot. Then, the obtained BCCH level information is output to gain setting section 109. Also, the electric field strength measuring unit 108 does not add the BCCH level information from the comparing unit 1301 when calculating the BCCH level information. The RSSI at the time of receiving the time slot is not included when calculating the BCCH level information.
  • Gain setting section 109 receives BCCH reception field strength information, which is a control reference for base station transmission power for each time slot, input from field strength measurement section 108, and transmission power information extraction section 107 From the transmission power information in each time slot, the received electric field strength of each time slot is estimated, and the gain setting value according to the estimated received electric field strength is calculated. For example, gain setting section 109 amplifies the reception signal of the transmission power estimated by subtracting the increase / decrease value of the base station transmission power obtained from the transmission power information from the reception field strength of the BCCH to a reference value for each time slot Set the gain for Then, the gain setting unit 10
  • Gain information which is information on the gain of each set time slot, to the gain control circuit 110 and the comparing unit 1301. Note that the time slot of the excluded time slot information is excluded when calculating the RSSI for long-term integration, but the gain of the time slot of the excluded time slot information is also set when the instantaneous time slot gain is set. Is set. [0079] Comparing section 1301 calculates the average value of the gain values from the gain values of the gain information for each time slot in the frame input from gain setting section 109, and calculates the average gain value. Find the minimum gain value among the gain values.
  • comparing section 1301 refers to the average gain value and the minimum gain value, and when the difference between the average gain value and the minimum gain value is equal to or larger than a predetermined value (first threshold value), the received power by the power control Assuming that the increase or decrease has occurred, the RSSI at the time of reception of the minimum gain time slot is transmitted to the electric field strength measurement unit 108 so that the exclusion time slot information is not added when calculating the BCCH level information.
  • first threshold value a predetermined value
  • Embodiment 3 shows a method of excluding RSSI during power control from the calculation of gain information.
  • comparison section 1301 determines the emergency that is assumed here. Assuming that an interrupt has occurred, the RSSI measurement timing to be excluded is output to the electric field strength measurement unit 108 as excluded time slot information.
  • the third embodiment in addition to the effect of the first embodiment, it is possible to reduce the error in the set gain of the receiving apparatus when performing power control during multi-slot transmission. Further, according to the third embodiment, when power control is performed during multi-slot transmission, the influence of extremely fluctuating RSSI is removed, so that more accurate gain setting can be realized.
  • Comparison section 1301 receives, for each time slot in the frame, input from gain setting section 109.
  • the maximum gain value and the minimum gain value are obtained from the gain value of the gain information.
  • comparing section 1301 refers to the maximum gain value and the minimum gain value, and when the difference between the maximum gain value and the minimum gain value is equal to or greater than a predetermined value (second threshold value), the reception by power control. Assuming that the power has increased or decreased, the RSSI at the time of receiving the time slot at which the minimum gain value was measured is transmitted to the electric field strength measurement unit 108 so that the RSSI is not added when calculating the BCCH level information. I do.
  • comparing section 1301 determines that an emergency interrupt as described in the third embodiment has occurred and removes the interrupt.
  • the RSSI measurement timing to be removed is output to the electric field strength measurement unit 108 as exclusion time slot information.
  • the fourth embodiment in addition to the effect of the first embodiment, it is possible to reduce the error of the set gain of the receiving apparatus when performing power control during multi-slot transmission. Further, according to the fourth embodiment, when power control is performed during multi-slot transmission, the influence of RSSI that fluctuates extremely is removed, so that more accurate gain setting can be realized.
  • analog baseband circuits 105a and 105b are configured by three-stage multi-stage circuits.
  • the present invention is not limited to this. , Or only one variable gain amplifier, or one gain amplifier and one filter.
  • the maximum set gain in each time slot of the next one frame is estimated by the guard time of the last time slot of each frame. Instead, the maximum set gain in the next plurality of frames or the next plurality of time slots may be estimated for each of the plurality of frames or the plurality of time slots.
  • the maximum value of the PO parameter is also the power for estimating the maximum gain.
  • the transmission power information is received in the frame Then, after receiving the transmission power information and in any frame before frame # 302, it is possible to estimate the maximum gain of the maximum value of the P0 parameter.
  • receiving apparatuses 100 and 1300 according to the first embodiment and the fourth embodiment can be applied to a communication terminal apparatus.
  • the receiving apparatuses 100 and 1300 according to the first embodiment and the fourth embodiment have the gain setting unit 109 as a gain setting circuit and the gain setting unit 109, the gain control circuit 110, the voltage calibration circuit 111, and the like.
  • Each circuit can be configured as a semiconductor integrated circuit device having a circuit structure (large-scale integrated circuit (LSI)) in which the circuits are integrally formed on a single semiconductor substrate.
  • LSI large-scale integrated circuit
  • the receiving apparatus and the receiving method according to the present invention can prevent saturation and sensitivity degradation of the receiving apparatus even when downlink transmission power control is performed, and can reduce offset voltage without increasing current consumption. This has the effect of calibrating the offset voltage, and is useful for calibrating the offset voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

　基地局送信電力制御が行われる場合においても受信機の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うことができる受信装置。この装置では、利得設定部（１０９）は、受信電界強度の情報と基地局の送信電力の情報である送信電力情報とに基づいて、次のフレームにおける各タイムスロットの受信電界強度を推定し、推定した受信電界強度に応じた利得設定値を算出する。利得制御回路（１１０）は、利得設定部（１０９）にて設定した利得の内の最大利得を抽出して、直流オフセット電圧校正時の設定利得とするとともに、各タイムスロットに対応した利得設定値にて利得制御を実施する。電圧校正回路（１１１）は、受信信号の直流オフセット電圧の校正を実施する。

Description

明 細 書
受信装置及び受信方法
技術分野
[0001] 本発明は、受信装置及び受信方法に関し、特にダウンリンク送信電力制御により送 信信号の送信電力が異なるシステムに用いられる受信装置及び受信方法に関する。 背景技術
[0002] 近年の携帯電話サービスでは、加入者 (移動局)の増加とともに、音声通話に加え、 データ通信に対する需要が拡大して 、ることから、周波数チャネルと 、つたリソースの 効率的な利用、及び、通信速度の向上が重要である。例えば、主に、ヨーロッパ、及 び、アジア地域にて普及している GSM (Global Sytem for Moblile communications) システムにおいては、 GPRS (General Packet Radio Service)と呼ばれる高速通信に 対応するサービスが開始されている。 GPRSでは、移動局と基地局間のリンクに関し 、特定移動局に対して専用の周波数チャネルを割り当てるのではなぐ複数の移動 局で同一周波数チャネルを共用し、移動局側、もしくは基地局側のどちらかに、相手 方に送信するデータが存在する場合に、その都度、特定移動局に対するタイムスロッ トの割り当てを実施する。この方式により、周波数チャネルの利用効率が向上する。
[0003] さらに、データフレーム（8タイムスロット）内の複数タイムスロットを同一移動局に割り 当てるマルチスロット伝送方式を用いることで、基地局力 移動局へのダウンリンク速 度の向上を実現している。
[0004] 例えば、図 1は移動局に対するタイムスロットの割り当てを示す図である。ここでは、 GSM規格書「Digital cellular telecommunications system(Phase 2+J ; Multiplexing and Multiple Access on the Radio Path (3GPP TS 05.02 ver 8.11.0 Release 1999)」 に記載の 29のマルチスロットのクラス力も代表的なクラス 12までを抜粋して記載する
[0005] 図 1は、マルチスロットの各クラスに該当する移動局に対して、ダウンリンク (受信）、 アップリンク (送信）に割り当て可能な最大タイムスロット数、ダウンリンク、アップリンク を合わせて割り当て可能な最大タイムスロット数を示す。例えば、クラス 12の移動局 に対して、ダウンリンクとアップリンクとを合わせて最大 5スロット、ダウンリンクで最大 4 スロット、及びアップリンクで最大 4スロットを 1フレーム内で割り当て可能である。
[0006] また、各移動局は各マルチスロットクラスに割り当てられるタイムスロットを共用して おり、当該タイムスロット内のデータを全て復調した後、データのヘッダ情報にある TF I (Temporary Flow Identifier)が自移動局を示すかどうかを判定し、他の移動局向け データであれば、データを破棄する。このように、各移動局は、当該マルチスロットク ラスに割り当てられるタイムスロットを受信している。なお、 TFIでは、 GSM規格書「 Digital cellular telecommunications system(Pnase 2+)； General Packet Radio service (GPRS)； Mobile Station(MS) - Base Station System (BSS) interface； Radio Link Control/Medium Access Control (RLC/MAC) protocol (3GPP TS 04.60 ver 8.18.0 Release 1999)」によれば、 5ビットで表現されるため、一つのタイムスロットを最大 32台 の移動局が共用することが可能である。
[0007] 次に、特定基地局のカバーするセル内の複数の移動局で、同一周波数チャネルを 共用する場合、基地局と各移動局間の距離が異なることにより、基地局はセル内の 最も遠い移動局にて所定の品質にて受信することができるような送信電力にて各移 動局に送信する必要がある。この場合には、不要な電力をセル内に放射することに なり、近接基地局のカバーするセルとの干渉が問題となる。
[0008] そこで、 GPRSにおける干渉対策について、図 2を用いて説明する。図 2は GSMの ネットワーク構成図である。
[0009] 図 2において、 GSMのネットワークは、固定電話の電話回線網 11、移動交換局 (MSC : Mobile Services switching Center) 12、基地局制御局 (BSC : Base Station Controller) 13、 14、 15、基地局 (BTS : Base Transceiver Station) 16, 17、 18、基地 局 17、 18が各々カバーするセル 19、 20内に各々存在する移動局 (MS : Mobile Station)21、 22、 23、 24、 25力ら構成される。
[0010] GSMシステムでは、少なくとも 1つの移動交換局 12を備え、移動交換局 12は電話 回線網 11に接続される。移動交換局 12の下位には、複数の基地局制御局 13、 14、 15が設けられ、さらに基地局制御局 13、 14、 15の下位には、少なくとも 1つの基地 局 16、 17、 18が設けられ、基地局間にて通信が行われる。また、各基地局 17、 18 力カノ一するセノレ 19、 20内の移動局 21、 22、 23、 24、 25と基地局 17、 18間との 間では、無線通信が行われる。図 2では、例えば、セル 19内の移動局 22とセル 20内 の移動局 24との間、あるいは、移動局 23と電話回線網 11との間で交信可能である。 セル 19内の移動局 21、 22、 23と基地局 17との間の距離が異なる場合に、全移動局 に対して同一出力電力にて送信すると、最も遠方にある移動局を基準とした送信電 力に設定されるため、本来は不要な電力を、同一周波数チャネルに対して送信する ことになり、近接するセルへの干渉が問題となる。そこで、 GPRSでは、基地局 17と移 動局 21、 22、 23との間の距離に応じて、対応移動局へのダウンリンク送信電力制御 (以下、「電力制御」と記載する)を実施している。電力制御の具体例としては、制御チ ャネル上で送信されるダウンリンクのリソース割り当てメッセージ中の P0パラメータを 用いて、報知チャネル (BCCH : Broadcast Control CHannel)からの送信電力の低減 値 (0— 30dB)を移動局に通知する方法がある。なお、 BCCHは、当該セル内に存 在する全移動局が参照すべき重要なチャネルであり、基地局との距離が最大となる 移動局でもデータ再生が確実に行える十分な送信レベル (POWbcch:—定値)にて 送信されている。
[0011] マルチスロット伝送に対応し、かつ、電力制御を行うシステムにおいて、特定の移動 局に対するマルチスロット伝送時に、他の移動局向けのより優先度の高いデータ伝 送が割り込んでくる場合や、他の移動局向けにアップリンクのデータ伝送用に認識メ ッセージ等の制御メッセージが割り込んでくる場合には、前記特定の移動局にて受 信する受信電界強度 (RSSI : Received Signal Strength Indicator)が大きく変動するこ とになる。そこで、移動局が飽和しないため、あるいは、受信品質を所定値に保った めには、隣接タイムスロット間での高速な利得切替を行う必要がある。
[0012] しかし、現在、移動局の受信部構成として主流のダイレクトコンバージョン受信装置 では、 RSSIの変化に追従した利得切替えに起因して直流オフセット電圧（以下「オフ セット電圧」と記載する）が発生し、受信装置が飽和する可能性があるため、復調デ ータの受信直前に利得切替えを実施したのち、高速にオフセット電圧を校正する必 要がある（例えば、特許文献 1。 ) o
[0013] 図 3は、従来のオフセット電圧校正回路 30のブロック図である。図 3において、オフ セット電圧校正回路 30は、低雑音増幅器 31、無線周波数をベースバンド帯に周波 数変換する直交復調器 32、直交復調器 32に対して 90度位相差を有する 2信号を出 力する 90度移相器 33、可変利得増幅器及び低域通過フィルタより構成されるアナ口 グベースバンド回路 34、アナログベースバンド回路 34のオフセット電圧を校正する電 圧校正回路 35、アナログベースバンド回路 34より受信した信号力 音声信号、ある いはデータ信号への変換を実施するとともに、電圧校正回路 35に対して、デコーダ を介して校正開始信号を送信するデジタル信号処理部 36から構成される。電圧校 正回路 35は、当該フレームの直前に、校正開始信号をトリガーとして一定期間校正 動作を実施した後、当該フレーム内では休止状態に入る。また、校正期間には、信 号線力 容量を切り離して校正の応答速度を向上させて 、る。
[0014] また、マルチスロット伝送時の受信装置の利得設定方法として、複数のタイムスロッ トにわたり平均化した RSSIをもとに設定する固定利得にて、マルチスロット伝送時の 復調処理を行うものがある（例えば、特許文献 2)。
[0015] 図 4は、従来のマルチスロット伝送に対応した受信装置 40のブロック図である。図 4 において、受信装置 40は、 RF入力部 41、 RF入力部 41の利得を制御する自動利得 制御回路 42、サンプリング回路 43、デジタル信号プロセッサ（以下「DSP」と記載す る） 44、制御部 45から構成される。
[0016] サンプリング回路 43は、 RF入力部 41で受信した複数タイムスロットの RSSIを周期 的にサンプリングし、このサンプリングされた RSSIを DSP44に送信する。 DSP44で は、 1フレームに含まれる各タイムスロットの平均 RSSIを生成し、制御部 45に送信す る。制御部 45では、受信された全てのタイムスロットの平均 RSSIをさらに平均化して 、利得値を得る。そして、制御部 45は、取得した利得値を自動利得制御回路に AG C信号として送信し、受信動作を行う。
特許文献 1：特開 2001— 211098号公報
特許文献 2：特開 2003— 46424号公報
発明の開示
発明が解決しょうとする課題
[0017] し力しながら、従来の装置は、フレーム単位でオフセット電圧の校正を実行するが、 基地局が電力制御を実行する場合については想定されていない。即ち、電力制御 に伴って同一フレーム内のタイムスロット間で RSSIが異なる場合、各移動局は受信 装置の線形動作範囲内の信号レベルとなるような利得切替えを実行する力 高速な 利得切替えに起因して新たに発生するオフセット電圧力 オフセット電圧発生箇所よ りも後段回路の増幅器により拡大され、受信装置の飽和及び感度劣化につながると いう問題がある。
[0018] また、従来の装置は、電力制御を行う場合において、受信装置の飽和及び感度劣 化を防いで精度良く復調するためには、各タイムスロットの最後尾に約 30[us]設けら れたガードタイムにて、移動局受信部の利得切り替えを実施する必要がある。しかし 、復調を実施するタイムスロット直前に、所望値に利得を切替えた後、毎回、オフセッ ト電圧の校正を実施すると、校正回路での電流消費量が増加するという問題がある。
[0019] また、従来の装置は、マルチスロット伝送時に、フェージング等の影響を受けにくく 、 1フレーム内の複数タイムスロットの信号を同一の利得設定にて、安定して受信を行 うことが可能である。しかし、電力制御を行う場合を想定しておらず、マルチスロット受 信時に 1フレーム内を同一設定利得とすると、電力制御のダイナミックレンジ分 (GPR Sでは最大 30dB)、受信装置への所要ダイナミックレンジが拡大し、受信装置の消費 電力が増大するか、あるいは、受信装置が飽和するという問題がある。
[0020] 本発明の目的は、電力制御が行われる場合にお!、ても受信装置の飽和及び感度 劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校 正を行うことができる受信装置及び受信方法を提供することである。
課題を解決するための手段
[0021] 本発明の受信装置は、所定の受信期間における受信信号を所定の基準値まで増 幅するための利得を前記受信期間前にタイムスロット毎に推定する利得推定手段と、 前記利得推定手段にて推定されたタイムスロット毎の前記利得の中から最大利得を 選択するとともに受信信号の利得制御を行う利得制御手段と、前記利得制御手段に て選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校 正する電圧校正手段と、を具備する構成を採る。
[0022] 本発明の受信方法は、所定の受信期間における受信信号を所定の基準値まで増 幅するための利得を前記受信期間前にタイムスロット毎に推定するステップと、推定 されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の 利得制御を行うステップと、選択された前記最大利得にて前記受信期間前に受信信 号のオフセット電圧を校正するステップと、を具備するようにした。
[0023] 本発明の半導体集積回路装置は、所定の受信期間における受信信号を所定の基 準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定する利得 推定回路と、前記利得推定回路にて推定されたタイムスロット毎の前記利得の中から 最大利得を選択するとともに受信信号の利得制御を行う利得制御回路と、前記利得 制御回路にて選択された前記最大利得にて前記受信期間前に受信信号のオフセッ ト電圧を校正する電圧校正回路と、を具備する構成を採る。
発明の効果
[0024] 本発明によれば、マルチスロット伝送時に電力制御が行われる場合にぉ ヽても受 信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増カロさせ ずにオフセット電圧の校正を行うことができる。
図面の簡単な説明
[0025] [図 1]移動局に対するタイムスロットの割り当てを示す図
[図 2]GSMのネットワーク構成を示す図
[図 3]従来のオフセット電圧校正回路を示すブロック図
[図 4]従来のマルチスロット伝送に対応した受信装置のブロック図
[図 5]本発明の実施の形態 1に係る受信装置の構成を示すブロック図
[図 6]本発明の実施の形態 1に係るアナログベースバンド回路の構成を示すブロック 図
[図 7]本発明の実施の形態 1に係る GPRSにおけるダウンリンクのフレーム構成を示 す図
[図 8]本発明の実施の形態 1に係る GPRSにおけるダウンリンクの連続するタイムス口 ットの構成を示す図
[図 9]本発明の実施の形態 1に係るマルチスロット伝送時の基地局送信電力制御を 示す模式図 [図 10]本発明の実施の形態 1に係るアナログベースバンド回路における利得配分を 示す図
[図 11]本発明の実施の形態 1に係るアナログベースバンド回路における利得配分を 示す図
[図 12]本発明の実施の形態 2に係る GPRSにおけるタイムスロットの構成を示す図 [図 13]本発明の実施の形態 3及び本発明の実施の形態 4に係る受信装置の構成を 示すブロック図 発明を実施するための最良の形態
[0026] 本発明の骨子は所定の受信期間（1フレーム）におけるタイムスロット毎の利得を受 信期間前に設定し、設定された利得の内の最大利得にて受信動作前に受信信号の 利得制御を行 、、最大利得で利得制御された後でかつ受信動作前に受信信号のォ フセット電圧を校正するとともに、受信動作時において各タイムスロットに設定された 最大利得以下の利得にてオフセット電圧の校正動作後の受信信号の利得制御をタ ィムスロット毎に行うことである。
[0027] 以下、本発明の実施の形態について、図面を参照して詳細に説明する。
[0028] (実施の形態 1)
図 5は、本発明の実施の形態 1に係る受信装置 100の構成を示すブロック図である
。本実施の形態 1に係る受信装置 100は、ダイレクトコンバージョン受信装置である。
[0029] 低雑音増幅器 101は、受信信号を増幅し、直流成分を除去する容量 102を介し、 直交復調器 103へ出力する。
[0030] 直交復調器 103は、ミキサ 103a及びミキサ 103bを有し、容量 102から入力した受 信信号に対して無線周波数力もベースバンド帯に周波数変換して、ミキサ 103aから アナログベースバンド回路 105aへ出力するとともに、ミキサ 103bからアナログベース バンド回路 105bへ出力する。
[0031] 移相器 104は、図示しない局部発振源より入力される局部発振信号から、互い〖こ 9
0度の位相差を有する 2つの信号を生成して直交復調器 103のミキサ 103aとミキサ 1
03bへ各々出力する。
[0032] アナログベースバンド回路 105a、 105bは、可変利得増幅器及び低域通過フィル タより構成され、直交復調器 103から入力した受信信号に対して、感度点から強電界 へと受信電界強度が変化する場合に、利得制御回路 110の制御に基づいて後段回 路より順に利得を低減してデジタル信号処理部 106へ出力する。この際に、アナログ ベースバンド回路 105a、 105bは、電圧校正回路 111の制御に基づいて、受信信号 のオフセット電圧の校正を行う。なお、アナログベースバンド回路 105aとアナログべ ースバンド回路 105bとは、同一構成である。また、アナログベースバンド回路 105a、 105bの詳細については後述する。
[0033] デジタル信号処理部 106は、アナログベースバンド回路 105a、 105bから入力した 受信信号をもとに、基地局力 の送信データを再生して、図示しない表示部へのデ ータ表示、あるいは図示しないスピーカへの音声出力を実施する。また、デジタル信 号処理部 106は、所定のタイミングにてオフセット電圧の校正を開始するための校正 開始信号を電圧校正回路 111へ出力する。また、デジタル信号処理部 106は、基地 局から送信される BCCHの受信信号、あるいは、データ受信用のタイムスロットより R SSIを測定して、測定結果を電界強度測定部 108へ出力する。さらに、デジタル信号 処理部 106は、復調データを送信電力情報抽出部 107へ出力する。
[0034] 送信電力情報抽出部 107は、デジタル信号処理部 106から入力した復調データか ら、各タイムスロットに対する送信電力情報 (例えば、 P0パラメータ)を抽出し、利得設 定部 109へ出力する。
[0035] 受信品質測定手段である電界強度測定部 108は、デジタル信号処理部 106から 入力した RSSIの測定結果より、公知の方法によりフェージングの影響を緩和して、各 タイムスロットに対する基地局送信電力の制御基準となる BCCHの受信信号レベル を求め、求めた BCCHレベルの情報を利得設定部 109に出力する。
[0036] 利得推定手段である利得設定部 109は、電界強度測定部 108から入力した各タイ ムスロットに対する基地局送信電力の制御基準となる BCCHの受信電界強度の情報 と、送信電力情報抽出部 107から入力した各タイムスロットにおける送信電力情報と から、各タイムスロットの受信電界強度を推定し、推定した受信電界強度に応じた利 得設定値を算出する。例えば、利得設定部 109は、 BCCHの受信電界強度力も送 信電力情報より取得した基地局送信電力の増減値を減算することにより推定した送 信電力の受信信号を、タイムスロット毎に基準値まで増幅するための利得を設定する
。そして、利得設定部 109は、設定した各タイムスロットの利得の情報である利得情 報を利得制御回路 110へ出力する。この時、利得設定部 109は、多段回路構成であ るアナログベースバンド回路 105a、 105bにおいて、複数の段階を経て受信信号を 所定の基準値まで増幅するための利得を、段階毎に設定する。
[0037] 利得制御手段である利得制御回路 110は、利得設定部 109から入力した利得情 報より最大利得を抽出して、オフセット電圧の校正動作時の設定利得としてアナログ ベースバンド回路 105a、 105bへ出力する。また、利得制御回路 110は、各タイムス ロットに対応する利得設定値を一時記憶しておき、各タイムスロットに対応した利得設 定値を各タイムスロットの直前にアナログベースバンド回路 105a、 105bへ順次出力 し、利得制御を実施する。また、利得制御回路 110は、多段回路構成であるアナログ ベースバンド回路 105a、 105bの段数毎に利得制御を行う。なお、オフセット電圧の 校正動作時の利得設定方法につ!、ては後述する。
[0038] 電圧校正手段である電圧校正回路 111は、所定のタイミングにてデジタル信号処 理部 106から校正開始信号が入力した場合には、アナログベースバンド回路 105a、 105bの受信信号に生じるオフセット電圧の校正動作を実施する。この際、電圧校正 回路 111は、多段回路構成であるアナログベースバンド回路 105a、 105bの段数毎 にオフセット電圧の校正を実施する。
[0039] 次に、アナログベースバンド回路 105a、 105bの構成について、図 6を用いて説明 する。図 6は、アナログベースバンド回路 105aの構成を示すブロック図である。なお、 アナログベースバンド回路 105aとアナログベースバンド回路 105bの構成は同一で あるので、アナログベースバンド回路 105bの構成についての説明は省略する。
[0040] アナログベースバンド回路 105aは、 3段の多段回路力も構成されており、可変利得 増幅器 201及びフィルタ 202は 1段目回路 207を構成し、可変利得増幅器 203及び フィルタ 204は 2段目回路 208を構成するとともに、可変利得増幅器 205及びフィル タ 206は 3段目回路 209を構成する。 1段目回路 207は、 2段目回路 208及び 3段目 回路 209より前方の前段回路であり、 2段目回路 208は、 1段目回路 207より後方の 後段回路であるとともに 3段目回路 209より前方の前段回路であり、 3段目回路 209 は、 1段目回路 207及び 2段目回路 208より後方の後段回路である。
[0041] 可変利得増幅器 201は、電圧校正回路 111の制御に基づいて、ミキサ 103aから 入力した受信信号のオフセット電圧を校正する。また、可変利得増幅器 201は、利得 制御回路 110の制御に基づ 、て、ミキサ 103aから入力した受信信号を所定の利得 にしてフィルタ 202へ出力する。
[0042] フィルタ 202は、可変利得増幅器 201から入力した受信信号に対して所定の帯域 のみを通過させて可変利得増幅器 203へ出力する。
[0043] 可変利得増幅器 203は、電圧校正回路 111の制御に基づいて、フィルタ 202力ら 入力した受信信号のオフセット電圧を校正する。また、可変利得増幅器 203は、利得 制御回路 110の制御に基づ 、て、フィルタ 202から入力した受信信号を所定の利得 にしてフィルタ 204へ出力する。
[0044] フィルタ 204は、可変利得増幅器 203から入力した受信信号に対して所定の帯域 のみを通過させて可変利得増幅器 205へ出力する。
[0045] 可変利得増幅器 205は、電圧校正回路 111の制御に基づいて、フィルタ 204力ら 入力した受信信号のオフセット電圧を校正する。また、可変利得増幅器 205は、利得 制御回路 110の制御に基づ 、て、フィルタ 204から入力した受信信号を所定の利得 にしてフィルタ 206へ出力する。
[0046] フィルタ 206は、可変利得増幅器 205から入力した受信信号に対して所定の帯域 のみを通過させてデジタル信号処理部 106へ出力する。このように、アナログベース バンド回路 105a、 105bは、受信信号を 1段目回路 207、 2段目回路 208及び 3段目 回路 209を通過させることにより、不要な帯域成分を除去しながらデジタル信号処理 部 106にて設定した利得になるように受信信号の増幅を行う。
[0047] 次に、受信装置 100の動作について、図 7—図 9を用いて説明する。図 7は、複数 の移動局で同一周波数チャネルを共用する GPRSにおける、ダウンリンクのフレーム の構成を示すものであり、図 8は、 GPRSにおけるダウンリンクの連続するタイムスロッ トの構成を示すものであり、図 9は、マルチスロット伝送時に電力制御を行った際の送 信電力を示す模式図である。
[0048] 図 7は、所定の受信期間であるフレーム # 301及びフレーム # 302のフレーム構成 を示すものである。図 7において、横軸は経過時間である。また、図 7より、フレーム #
301には、所望の移動局に対するダウンリンク情報が収められており、フレーム #30
2は、フレーム #301の直前のフレームである。また、周波数チャネル #303、 #304
、 # 305は、ダウンリンク周波数の異なるチャネルであり、タイムスロット # 310— # 31
7は、フレーム #301を構成する 8つのタイムスロットである。また、タイムスロット #31
8は、フレーム #302の最後尾のタイムスロットであり、各タイムスロットの最後尾には、 ガードタイムと呼ばれる有効データの存在しな 、空き時間が設けられて 、る。
[0049] 図 8は、タイムスロット # 318及びタイムスロット # 310の構成を示すものであり、タイ ムスロット # 318は最後尾にガードタイム #401を有し、タイムスロット #310は最後 尾にガードタイム #402を有する。なお、フレーム #301はフレーム #302よりも時間 的に後に受信されるものであり、図 7及び図 8の右側ほど時間的に後に受信されるタ ィムスロット及びフレームとなる。
[0050] 図 9において、横軸は経過時間であり、縦軸は、図 7のタイムスロット #310、 #311 、 #312、 #313に対する基地局アンテナ出力端での送信電力強度を示すものであ る。図 9では、マルチスロット伝送時の電力制御の一例として、タイムスロット #310、 #311、 #312と #313内のデータはそれぞれ移動局 #501、 #502、 #503向け に送信されている場合を考える。ここで、移動局 #501に対してタイムスロット #310 、移動局 #502に対してタイムスロット #310— #313、移動局 # 503に対してタイム スロット #312、 #313が割り当てられている。よって、タイムスロット #310を移動局 #501、 #502力受信し、タイムスロット #311を移動局 #502が受信し、タイムスロッ ト #312、 #313を移動局 #502、 #503が受信している。また、移動局と基地局と の距離は、タイムスロット #502が割り当てられている移動局、タイムスロット #503が 割り当てられて ヽる移動局、タイムスロット # 501が割り当てられて ヽる移動局の順に 遠くなつている。したがって、フレーム #301の各タイムスロット #310、 #311、 #31 2、 #313、 #314、 #315、 #316、 # 317のうち、ダウンリンク伝送を実行している タイムスロットにおいて、タイムスロット #310における送信電力が最大であり、タイム スロット #311における送信電力が最小であるものとする。
[0051] 上記の条件下での、移動局 # 502の受信装置 100の動作を説明する。まず、デジ タル信号処理部 106は、フレーム # 302内で、受信装置 100に割り当てられたダウン あるいは、図 7に図示していない、有効なデータの存在しないアイドル 'フレームにお Vヽて、受信装置 100との通信を行って!/、る基地局から送信される BCCHの RSSIを 測定している。そして、電界強度測定部 108は、フレーム # 301より前に求めた RSSI 測定値から、公知の技術によりフェージングの影響を緩和して、フレーム # 301内の 各タイムスロットに対する基地局送信電力の制御基準となる BCCHの受信電界強度 ( POWbcch)を求め、利得制御回路 110に出力する。
[0052] 送信電力情報抽出部 107から利得設定部 109に入力した各タイムスロットの送信 電力情報として、タイムスロット # 310の送信電力情報が P0(# 310)、タイムスロット # 311の送信電力情報が P0(# 311)、タイムスロット # 312の送信電力情報が P0( # 3 12)、タイムスロット # 313の送信電力情報が P0( # 313)であり、かつ P0 ( # 312) = P0 ( # 313)である場合、利得設定部 109では、電界強度測定部 108から入力した P OWbcchを基準として、 POWbcch— P0(#310)、 POWbcch— P0(#311)、 POWbcc h— P0(#312)の計算を行う。フレーム # 301内の各タイムスロットの直前のガードタイ ム # 401にて実施する利得切替え時には、 POWbcch— P0(#310)、 POWbcch— P0 (#311)、 POWbcch— P0(#312)の計算結果より対応タイムスロット毎の設定利得を求 める。また、フレーム # 301の直前のガードタイム # 401にて実施するオフセット電圧 の校正動作時の設定利得は、 P0パラメータが最大時の設定利得を用いることで、フ レーム # 301での最大利得（Gmax[dB])が得られる。例えば、図 7のフレーム # 30 2におけるタイムスロット # 318の最後尾に設けられて!/、るガードタイム # 401にお!/ヽ て、フレーム # 301におけるタイムスロット # 310— # 317の送信電力情報である P0 ノ ラメータを比較する。比較した結果、タイムスロット # 311に対応する P0パラメータ が最も大き 、ので利得制御回路 110はタイムスロット # 311に対応する利得設定値 を選択して、オフセット電圧の校正動作時の利得情報 (Gmax[dB])として設定する。
[0053] そして、ガードタイム # 401内において、利得制御回路 110が利得情報 (Gmax[d B])をアナログベースバンド回路 105a、 105bへ出力して、校正動作時の利得を設定 し、その後、デジタル信号処理部 106より校正開始信号を送信する。電圧校正回路 1 11は、校正開始信号をトリガーとして、前記ガードタイムにおいて校正動作を実施し た後、フレーム # 301においては、タイムスロット # 317の最後尾の図示しないガード タイム以外の期間は休止状態に入る。その後、利得制御回路 110は、ガードタイム # 401において、タイムスロット # 310に対する所望値 (Gl [dB])に設定した利得情報 をアナログベースバンド回路 105a、 105bへ出力することにより、タイムスロット # 310 の利得を設定する。そして、アナログベースバンド回路 105a、 105bの利得設定完了 後、タイムスロット # 310の受信を行う。タイムスロット # 310の受信完了後、利得制御 回路 110は、タイムスロット # 310の最後尾に設けられて 、る図示しな 、ガードタイム において、タイムスロット # 311に対する所望値 (G2[dB])に設定した利得情報を出 力し、アナログベースバンド回路 105a、 105bの利得設定を行う。以降、タイムスロット # 313の受信完了まで、同様の動作を繰り返す。フレーム # 301の最後尾のタイムス ロット # 317に含まれるガードタイムにおいて、フレーム # 301の直前にて行ったのと 同様の手順にて、オフセット電圧の校正動作を行う。その後のフレーム受信中の動作 はフレーム # 301の受信時と同様であり省略する。
[0054] 本発明に至る過程での検討によれば、受信装置 100のアナログベースバンド回路 105a, 105bのように、感度点から強電界へと受信電界強度が変化する場合に、後 段回路より順次利得を低減する利得切替え構成にぉ ヽて、特定の利得設定にてォ フセット電圧の校正動作を実施した後に利得を低減する場合には、校正されずに受 信信号に残ったオフセット電圧である残留オフセット電圧が大幅に増加することはな い。したがって、図 7のフレーム # 301の直前のタイムスロット # 318に含まれるガード タイム # 401にて、フレーム # 301内での最大利得設定にてオフセット電圧の校正を 実行することで、フレーム # 301内のタイムスロット間で利得を切り替えても残留オフ セット電圧が大幅に増加することはないと言える。以下に、その理由を説明する。
[0055] アナログベースバンド回路 105a、 105bの可変禾 lj得増幅器 201、 203、 205におけ る可変利得の実現手段としては、可変利得増幅器 201、 203、 205の入力部または 出力部の抵抗値の比を切り替える方法がある。
[0056] 可変利得増幅器 201のみに着目した場合にぉ 、て、可変利得増幅器 201の電圧 利得が G3 [dB]で、可変利得増幅器 201の出力にオフセット電圧（ ΔΥ0)が発生し ているとすると、可変利得増幅器 201の入力部のオフセット電圧は、式（1)となる。
[数 1]
Figure imgf000016_0001
[0057] また、電圧校正回路 111において、可変利得増幅器 201の入力部の抵抗付近に 外部から電流を流し込み (補正電流）、補正電流と入力抵抗とにより発生する電圧降 下作用を利用してオフセット電圧を打ち消すという方法がある。
[0058] ここで、可変利得増幅器 201の電圧利得を G3 [dB]力 G4[dB]へと変更する利 得切替え方法として、入力抵抗を可変にする方法、出力抵抗を可変にする方法、及 び入力抵抗と出力抵抗との両方を可変にする方法の 3通りの方法がある。
[0059] 上記の電圧降下は、可変利得増幅器 201の入力抵抗値と補正電流とを乗算するこ とにより求まるので、入力抵抗を可変にする利得切替え方法では、上記の電圧降下 が可変となり、可変利得増幅器 201の入力部にオフセット電圧の残留オフセット電圧 が生じる。そして、可変利得増幅器 201の入力部の残留オフセット電圧は、可変利得 増幅器 201にて利得倍増幅されて出力されることになり、校正動作が無効になる。
[0060] 一方、上記の残留オフセット電圧を生じな 、ようにするためには、出力抵抗を可変 にする利得切替え方法を用いれば良い。この場合、入力抵抗値が不変なため上記 の電圧降下は理想的には一定値であり、利得を切替えても入力部に残留オフセット が発生しないこと、及び「可変利得増幅器 201の出力部でのオフセット電圧 =可変利 得増幅器 201の入力部のオフセット電圧 X可変利得増幅器 201の利得」であること から、利得の切替えを実施して電圧利得が G4[dB]になっても可変利得増幅器 201 の出力部のオフセット電圧は「0」になる。しかし、出力抵抗を可変にする方法を用い る場合においても、補正電流の対温度特性などによって、可変利得増幅器 201の入 力部の入力抵抗部分での電圧降下が理想状態からずれてしまう場合があり、この場 合には、入力抵抗を可変にする方法を用いる場合と同様の問題が発生する。なお、 可変利得増幅器 201の入力抵抗と出力抵抗との両方を可変にする方法では、上記 の入力抵抗を可変にする方法及び出力抵抗を可変にする方法の両方の影響が現 れる。
[0061] そこで、利得の切替えに起因して可変利得増幅器 201の入力部における校正動作 が無効になるのを防ぐ方法として、利得の切替え時においてオフセット電圧の校正時 の利得よりも低減する方向にのみ利得を切り替える方法が考えられる。これは、「可変 利得増幅器 201の出力部でのオフセット電圧 =可変利得増幅器 201の入力部のォ フセット電圧 X可変利得増幅器 201の利得」であることより、利得切り替え後の利得 が低いほど、利得切り替えに起因するオフセット電圧の発生を抑制することができる ため、利得の切り替えに起因して可変利得増幅器 201の入力部における校正動作 が無効になるのを防ぐ方法として有効である。この方法は、可変利得増幅器 203、 2 05にお 、ても当然に有効である。
[0062] 次に、アナログベースバンド回路 105a、 105bを多段回路構成とする場合において 、利得の切り替え時においてオフセット電圧の校正時の利得よりも低減する方向にの み利得を切り替える方法について、図 6、図 10及び図 11を用いて説明する。図 10及 び図 11は、アナログベースバンド回路 105a、 105bにおける可変利得増幅器 201、 203、 205の利得配分及び、それぞれの利得設定時のアナログベースバンド回路 10 5a、 105bの合計利得を示す図である。図 10及び図 11では、合計利得が 15 [dB]の 場合が感度点であり、合計利得が 15 [dB]力も 0[dB]に近づくにつれて徐々に強電 界になる場合の例を挙げて 、る。
[0063] 図 10の場合、アナログベースバンド回路 105a、 105bから出力される受信信号の 利得がオフセット電圧の校正時の利得よりも低減するようにしても、各段の可変利得 増幅器 201、 203、 205は必ずしも利得低減方向に利得を切り替えることにはならな い。
[0064] 例えば、アナログベースバンド回路 105a、 105bに要求される最大利得が 15 [dB] で、かつ最小利得が 0[dB]である場合において、アナログベースバンド回路 105a、 105bの合計利得が 10[dB]から 5 [dB]になる場合、即ち送信電力情報抽出部 107 にてフレーム毎に最大の設定利得を推定し、オフセット電圧校正時の利得として 10 [ dB]を設定した後、所望のタイムスロット内に 5 [dB]の設定利得が必要になる場合に は、可変利得増幅器 203の利得は増加する方向であり、残留オフセット電圧が拡大 する可能性がある。
[0065] 一方、図 11の場合、合計利得が低下すれば可変利得増幅器 201、 203、 205の 利得は一定もしくは減少する方向であり、残留オフセット電圧の拡大を抑制できる。
[0066] 実際の製品等において、各可変利得増幅器の設定最大利得がさらに大きい場合、 または可変利得増幅器 205の後段にさらに可変利得増幅器が接続される場合等は 、可変利得増幅器 203の残留オフセット電圧により大きな問題が生じる。したがって、 図 11に示すように、後段回路力 順次利得が低減されるように各段の可変利得増幅 器 201、 203、 205のオフセット電圧の校正動作時の利得を設定することが望ましい
[0067] このように、本実施の形態 1によれば、フレーム # 301の直前フレームにて、基地局 力も報知される送信電力情報より抽出した最大値に基づいて、フレーム # 301内で の最大利得を推定するとともに、推定した最大利得にてオフセット電圧の校正動作時 の利得制御を行 、、オフセット電圧の校正動作終了後の受信動作時の利得制御に おける設定利得を、オフセット電圧の校正動作時の利得制御における設定利得より も低減するので、受信動作中の利得制御における残留オフセット電圧の影響を最小 限にすることができる。これにより、マルチスロット伝送時に電力制御が行われる場合 においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費 量を増加させずにオフセット電圧の校正を行うことができる。また、マルチスロット伝送 時に電力制御が実施される場合でも、受信動作時の高精度な利得切替えを実現す ることがでさる。
[0068] また、本実施の形態 1によれば、アナログベースバンド回路 105a, 105bを多段構 成にするので、オフセット電圧の校正動作時の利得から受信動作時の利得に切り替 えた場合に、アナログベースバンド回路 105a、 105bの各構成回路の利得が低下す るので、オフセット電圧の校正動作時に校正しきれずに残留したオフセット電圧の増 幅を確実に抑制することができる。また、本実施の形態 1によれば、連続するタイムス ロット # 310— # 317からなるフレーム # 301における、同一周波数の受信信号を増 幅するための利得を設定するので、無線周波数が異なることに起因するオフセット電 圧の発生を抑制することができる。
[0069] なお、 GPRSなどの受信周波数が固定ではなぐフレーム単位で周波数ホッピング する無線システムでは、本実施の形態 1にて説明してきたように、フレームごとの最大 利得にてオフセット電圧の校正動作を行うことが有効である。
[0070] (実施の形態 2)
図 12は、本実施の形態 2における受信装置にて受信される GPRSにおける受信信 号のタイムスロットを示す図である。本実施の形態 2に係る受信装置は、図 5と同一構 成であるので、その説明は省略する。
[0071] 図 12より、 GPRSにおける受信信号のタイムスロットは、ヘッダー領域 801とデータ 領域 802とから構成される。
[0072] 次に、受信装置の動作について、図 5及び図 7を用いて説明する。 GPRSでは、制 御チャネル内の POパラメータを用いた電力制御に加え、当該タイムスロット内ヘッダ 一領域 801の PRパラメータを用いて電力制御を実施する可能性がある。 GSM規格 書「Digital cellular telecommunications system(Phase 2+)； Radio subsystem link control (3GPP TS 05.08 ver 8.16.0 Release 1999)」によれば、 PRパラメータを用いた 電力制御に関して、マルチスロット伝送時でも最大 10 [dB]までは、移動局受信装置 ίま GSM規格書「Digital cellular telecommunications system(Phase 2+)； Radio transmission and reception (3GPP TS 05.05 version 8.9.0 Release 1999)」 満足する ことが要求される。
[0073] そこで、自移動局の存在するセル内にて、 PRパラメータを用いた電力制御が行わ れている場合には、利得制御回路 110では、当該フレーム以前に基地局から通知さ れる P0パラメータ最大時の設定利得を用いることで、フレーム # 301での最大利得（ Gmax[dB] )を推定する。
[0074] さらに、利得制御回路 110は、設定した最大利得 Gmaxに基づいて、 Gmax+ 10 [ dB]を利得情報として生成する。ただし、 Gmax+ 10 [dB]が、アナログベースバンド 回路 105a、 105bの最大合計利得 (Gtotal[dB])より大きい場合は、 Gtotal[dB]を 利得情報とする。なお、その他の動作は、上記実施の形態 1と同一であるので、その 説明は省略する。
[0075] このように、本実施の形態 2によれば、上記実施の形態 1の効果に加えて、フレーム
# 301の直前フレーム # 302にて、基地局から通知される送信電力情報に基づいて 、フレーム # 301内での最大利得を推定するとともに、推定した最大利得よりもさらに 10 [dB]高!、利得をオフセット電圧の校正動作時の利得として設定するので、 GSM 規格を満たしたより効率的な電力制御が行われる場合においても受信装置の飽和及 び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電 圧の校正を行うことができる。
[0076] (実施の形態 3)
図 13は、本発明の実施の形態 3に係る受信装置 1300の構成を示すブロック図で ある。本実施の形態 3に係る受信装置 1300は、ダイレクトコンバージョン受信装置で あり、図 5に示す実施の形態 1に係る受信装置 100において、図 13に示すように、比 較部 1301を追加する。なお、図 13においては、図 5と同一構成である部分には同一 符号を付してその説明は省略する。
[0077] 電界強度測定部 108は、デジタル信号処理部 106から入力した RSSIの測定結果 より、公知の方法によりフェージングの影響を緩和して、各タイムスロットに対する基地 局送信電力の制御基準となる BCCHの受信信号レベルを求め、求めた BCCHレべ ル情報を利得設定部 109に出力する。また、電界強度測定部 108は、比較部 1301 より、 BCCHレベル情報の算出時に加算しな!、最小利得のタイムスロットの情報であ る除外タイムスロット情報を受信した場合には、除外タイムスロット情報のタイムスロット 受信時の RSSIは、 BCCHレベル情報の算出時には含めない。
[0078] 利得設定部 109は、電界強度測定部 108から入力した各タイムスロットに対する基 地局送信電力の制御基準となる BCCHの受信電界強度の情報と、送信電力情報抽 出部 107から入力した各タイムスロットにおける送信電力情報とから、各タイムスロット の受信電界強度を推定し、推定した受信電界強度に応じた利得設定値を算出する。 例えば、利得設定部 109は、 BCCHの受信電界強度から送信電力情報より取得した 基地局送信電力の増減値を減算することにより推定した送信電力の受信信号を、タ ィムスロット毎に基準値まで増幅するための利得を設定する。そして、利得設定部 10
9は、設定した各タイムスロットの利得の情報である利得情報を利得制御回路 110及 び比較部 1301へ出力する。なお、除外タイムスロット情報のタイムスロットは、長周期 の積分を行う RSSIの計算の際には除外されるが、瞬時的なタイムスロットの利得設 定時には、除外タイムスロット情報のタイムスロットの利得も設定される。 [0079] 比較部 1301は、利得設定部 109から入力した当該フレーム内のタイムスロット毎の 利得情報の利得値から、利得値の平均値を算出して平均利得値を算出するとともに 、利得情報の利得値の中での最小利得値を求める。そして、比較部 1301は、平均 利得値と最小利得値を参照し、平均利得値と最小利得値との差が所定値 (第一のし きい値)以上の場合には、電力制御による受信電力の増減が生じているものとして、 最小利得のタイムスロット受信時の RSSIは、 BCCHレベル情報の算出時に加算しな Vヽように、除外タイムスロット情報を電界強度測定部 108へ送信する。
[0080] マルチスロット伝送時に電力制御が実施される場合は、背景技術に記載したよう〖こ 、緊急の割り込みが発生する場合であり、発生頻度は低いと考えられる。また、電力 制御のダイナミックレンジが最大 30dBと広いため、利得情報の算出にあたって電力 制御時の RSSIを含めると、利得設定の誤差要因となる。そこで、本実施の形態 3で は、電力制御時の RSSIを利得情報の算出から除外する方法を示す。
[0081] 具体的には、電力制御によって、自移動局よりも基地局との距離の遠い他の移動 局に対して、割り込みが発生する場合を想定する。割り込み発生時には、通常受信 時よりも RSSIが大きぐすなわち、設定利得が小さくなる。
[0082] 比較部 1301は、通常受信時を表す平均利得値をもとにして、平均利得値と最小利 得値との差が所定値以上に拡大した場合には、ここで想定する緊急の割り込みが発 生したものとして、除外すべき RSSI測定タイミングを、除外タイムスロット情報として、 電界強度測定部 108へ出力する。
[0083] このように、本実施の形態 3によれば、上記実施の形態 1の効果に加えて、マルチス ロット伝送時に電力制御を行う場合の受信装置の設定利得の誤差を低減することが できる。また、本実施の形態 3によれば、マルチスロット伝送時に電力制御が実施さ れた場合に、極端に変動する RSSIの影響を取り除くので、より高精度な利得設定を 実現することができる。
[0084] (実施の形態 4)
本発明の実施の形態 4に係る受信装置の構成は図 13と同一構成であるので、図 1 3を用いて説明する。
[0085] 比較部 1301は、利得設定部 109から入力した、フレーム内のタイムスロットごとの 利得情報の利得値から、最大利得値及び最小利得値を求める。そして、比較部 130 1は、最大利得値と最小利得値を参照し、最大利得値と最小利得値との差が所定値 (第二のしきい値)以上の場合には、電力制御による受信電力の増減が生じているも のとして、前記最小利得値を測定したタイムスロット受信時の RSSIは、 BCCHレベル 情報の算出時に加算しないように、電界強度測定部 108へと除外タイムスロット情報 を送信する。
[0086] 本実施の形態 4では、電力制御時の RSSIを利得情報の算出から除外するための 方法でかつ、実施の形態 3と別の方法について説明する。
[0087] 比較部 1301は、最大利得値と最小利得値との差が所定値以上に拡大した場合に は、上記実施の形態 3にて説明したような緊急の割り込みが発生したものとして、除 外すべき RSSI測定タイミングを、除外タイムスロット情報として、電界強度測定部 108 へ出力する。
[0088] このように、本実施の形態 4によれば、上記実施の形態 1の効果に加えて、マルチス ロット伝送時に電力制御を行う場合の受信装置の設定利得の誤差を低減することが できる。また、本実施の形態 4によれば、マルチスロット伝送時に電力制御が実施さ れた場合に、極端に変動する RSSIの影響を取り除くので、より高精度な利得設定を 実現することができる。
[0089] なお、上記実施の形態 1一実施の形態 4において、アナログベースバンド回路 105 a、 105bは 3段の多段回路により構成されることとした力 これに限らず、 3段以外の 多段回路により構成される場合、 1つの可変利得増幅器のみにより構成される場合、 または 1つの利得増幅器と 1つのフィルタとから構成される場合の何れの場合でも良 い。また、上記実施の形態 1一実施の形態 4において、各フレームの最後尾のタイム スロットのガードタイムにて次の 1フレームの各タイムスロットにおける最大の設定利得 を推定することとした力 これに限らず、複数フレームまたは複数タイムスロット毎に次 の複数フレームまたは次の複数タイムスロットにおける最大の設定利得を推定するよ うにしても良い。また、上記実施の形態 1一実施の形態 4において、フレーム # 301 の直前のフレーム # 302にて POパラメータの最大値力も最大利得を推定することとし た力 これに限らず、フレーム # 302以前のフレームにて送信電力情報を受信してい れば、送信電力情報を受信した後でかつフレーム # 302よりも前の任意のフレーム にて、 P0パラメータの最大値力も最大利得を推定することが可能である。
[0090] また、上記実施の形態 1一実施の形態 4の受信装置 100、 1300は、通信端末装置 に適用することが可能である。また、上記実施の形態 1一実施の形態 4の受信装置 1 00、 1300は、利得設定部 109を利得設定回路とするとともに、利得設定部 109、利 得制御回路 110及び電圧校正回路 111等の各回路を単一の半導体基板上に一体 として作り込んだ回路構造 (大規模集積回路 (LSI) )を有する半導体集積回路装置 として構成することができる。
[0091] 本明糸田書 ίま、 2003年 12月 1曰出願の特願 2003— 402232に基づく。この内容【ま すべてここに含めておく。
産業上の利用可能性
[0092] 本発明にかかる受信装置及び受信方法は、ダウンリンク送信電力制御が行われる 場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流 消費量を増加させずにオフセット電圧の校正を行う効果を有し、オフセット電圧を校 正するのに有用である。

Claims

請求の範囲
[1] 所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前 記受信期間前にタイムスロット毎に推定する利得推定手段と、
前記利得推定手段にて推定されたタイムスロット毎の前記利得の中から最大利得 を選択するとともに受信信号の利得制御を行う利得制御手段と、
前記利得制御手段にて選択された前記最大利得にて前記受信期間前に受信信号 のオフセット電圧を校正する電圧校正手段と、
を具備する受信装置。
[2] 前記利得推定手段は、連続するタイムスロットからなる前記受信期間における同一 周波数の受信信号を、前記基準値まで増幅するための前記利得を推定する請求項 1記載の受信装置。
[3] 受信信号から受信品質を示す測定値を求める受信品質測定手段を具備し、
前記利得推定手段は、通信相手におけるタイムスロット毎の送信電力を示す情報 である送信電力情報と前記測定値とに基づいて前記利得を推定する請求項 1記載 の受信装置。
[4] 前記利得推定手段は、前記受信期間における、前記利得を平均化した平均利得と 前記利得の内の最小利得との差が第一のしきい値以上の場合には、前記最小利得 のタイムスロットの前記測定値を除外して前記利得を推定する請求項 3記載の受信 装置。
[5] 前記利得推定手段は、前記受信期間における、前記最大利得と前記利得の内の 最小利得との差が第二のしき 、値以上の場合には、前記最小利得のタイムスロットの 前記測定値を除外して前記利得を推定する請求項 3記載の受信装置。
[6] 前記利得推定手段は、前記測定値から前記送信電力情報の送信電力をタイムス口 ット毎に減算して各タイムスロットの送信電力を推定するとともに、推定した送信電力 の受信信号を前記基準値まで増幅するための前記利得を推定する請求項 3記載の 受信装置。
[7] 前記利得推定手段は、複数の段階を経て受信信号を所定の基準値まで増幅する ための利得を前記段階毎に前記受信期間中に設定するとともに、 2つの連続する前 記段階にて前方の前記段階の利得が後方の前記段階の利得に対して大きいかまた は等しくなるような利得を順次設定し、
前記利得制御手段は、前記利得推定手段にて設定された前記段階毎の利得にて 前記受信期間中に前記段階毎に受信信号の利得制御を行う請求項 3記載の受信装 置。
[8] 受信装置を具備する通信端末装置であって、
前記受信装置は、
所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前 記受信期間前にタイムスロット毎に推定する利得推定手段と、
前記利得推定手段にて推定されたタイムスロット毎の前記利得の中から最大利得 を選択するとともに受信信号の利得制御を行う利得制御手段と、
前記利得制御手段にて選択された前記最大利得にて前記受信期間前に受信信号 のオフセット電圧を校正する電圧校正手段と、
を具備する。
[9] 所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前 記受信期間前にタイムスロット毎に推定するステップと、
推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信 信号の利得制御を行うステップと、
選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正 するステップと、
を具備する受信方法。
[10] 所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前 記受信期間前にタイムスロット毎に推定する利得推定回路と、
前記利得推定回路にて推定されたタイムスロット毎の前記利得の中から最大利得 を選択するとともに受信信号の利得制御を行う利得制御回路と、
前記利得制御回路にて選択された前記最大利得にて前記受信期間前に受信信号 のオフセット電圧を校正する電圧校正回路と、
を具備する半導体集積回路装置。
PCT/JP2004/017785 2003-12-01 2004-11-30 受信装置及び受信方法 WO2005055447A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005515928A JP4220999B2 (ja) 2003-12-01 2004-11-30 受信装置、受信方法及び半導体集積回路装置
CN200480035498.XA CN1886900B (zh) 2003-12-01 2004-11-30 接收装置以及接收方法
EP04819827.9A EP1684437B1 (en) 2003-12-01 2004-11-30 Reception device and reception method
US10/581,036 US7907589B2 (en) 2003-12-01 2004-11-30 Reception apparatus and reception method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003402232 2003-12-01
JP2003-402232 2003-12-01

Publications (1)

Publication Number Publication Date
WO2005055447A1 true WO2005055447A1 (ja) 2005-06-16

Family

ID=34650009

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/017785 WO2005055447A1 (ja) 2003-12-01 2004-11-30 受信装置及び受信方法

Country Status (5)

Country Link
US (1) US7907589B2 (ja)
EP (1) EP1684437B1 (ja)
JP (1) JP4220999B2 (ja)
CN (1) CN1886900B (ja)
WO (1) WO2005055447A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023654A1 (ja) * 2005-08-22 2007-03-01 Nec Corporation 移動体通信システム、移動体通信端末および移動体通信方法
US8489030B2 (en) 2010-08-06 2013-07-16 Kabushiki Kaisha Toshiba Radio apparatus having first and second amplifiers and which performs direct current offset correction of the first and second amplifiers

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032550A1 (ja) * 2005-09-14 2007-03-22 Nec Corporation 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機
KR101208526B1 (ko) * 2006-06-12 2012-12-05 엘지전자 주식회사 제어정보에 따라 통신을 수행하는 방법
US7990906B2 (en) * 2006-11-03 2011-08-02 Fujitsu Semiconductor Limited Frame structure for a relay station operating in mobile networks
US9219458B2 (en) 2008-06-12 2015-12-22 Qualcomm Incorporated Methods and systems of AGC and DC calibration for OFDM/OFDMA systems
US8824344B2 (en) * 2009-09-09 2014-09-02 Nec Corporation Time division duplex communication apparatus and reception interference preventing method thereof
CN103493548A (zh) * 2011-05-05 2014-01-01 富士通株式会社 功率补偿的方法、用户设备及基站
US9814000B2 (en) 2013-11-12 2017-11-07 Telefonaktiebolaget Lm Ericsson (Publ) Receiver overload protection
JP6285396B2 (ja) * 2015-07-17 2018-02-28 ファナック株式会社 工作機械の実測定の要否を自動判定する熱変位補正装置
US10432160B2 (en) 2015-09-25 2019-10-01 Intel IP Corporation Circuit arrangement, mobile device and method for amplifying a signal
CN111988838B (zh) * 2019-05-23 2024-06-11 中兴通讯股份有限公司 一种自动增益控制实现方法及装置、存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327599A (ja) * 1992-05-20 1993-12-10 Fujitsu Ltd 送信電力制御方法
JPH09116360A (ja) * 1995-10-20 1997-05-02 Fujitsu Ltd 自動利得制御増幅器
JP2000040997A (ja) * 1998-07-22 2000-02-08 Sony Corp 通信方法、送信電力制御方法及び移動局
WO2000072441A1 (en) 1999-05-24 2000-11-30 Level One Communications, Inc. Automatic gain control and offset correction
JP2001211098A (ja) 1999-11-15 2001-08-03 Hitachi Ltd 移動体通信機
JP2002185398A (ja) * 2000-12-18 2002-06-28 Sony Corp 送信電力制御方法およびシステム
US20020160738A1 (en) 2001-03-20 2002-10-31 Stephen Allott DC offset correction for use in a direct-conversion radio architecture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001016638A (ja) 1999-06-30 2001-01-19 Nec Corp 無線通信装置、無線通信システム及び無線通信装置の自動利得制御方法
US6826388B1 (en) * 1999-11-15 2004-11-30 Renesas Technology Corp. Mobile communication apparatus including dividers in transmitter and receiver
JP2001160835A (ja) 1999-12-02 2001-06-12 Matsushita Electric Ind Co Ltd 無線受信機
JP3636974B2 (ja) * 2000-07-03 2005-04-06 富士通株式会社 無線装置
US6654593B1 (en) * 2000-10-30 2003-11-25 Research In Motion Limited Combined discrete automatic gain control (AGC) and DC estimation
JP3662527B2 (ja) 2001-07-27 2005-06-22 松下電器産業株式会社 自動利得制御装置及び方法、無線通信装置
JP2003198404A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd ダイレクトコンバージョン受信機及びこれを用いた移動無線機、並びにｒｆ信号の受信方法
US7136431B2 (en) * 2002-10-24 2006-11-14 Broadcom Corporation DC offset correcting in a direct conversion or very low IF receiver
US7295517B2 (en) * 2002-11-27 2007-11-13 Texas Instruments Incorporated Method and apparatus for channel quality metric generation within a packet-based multicarrier modulation communication system
JP4230762B2 (ja) * 2002-12-20 2009-02-25 株式会社ルネサステクノロジ ダイレクトコンバージョン受信機
JP5327599B2 (ja) * 2008-11-27 2013-10-30 シブヤマシナリー株式会社 パレット洗浄システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327599A (ja) * 1992-05-20 1993-12-10 Fujitsu Ltd 送信電力制御方法
JPH09116360A (ja) * 1995-10-20 1997-05-02 Fujitsu Ltd 自動利得制御増幅器
JP2000040997A (ja) * 1998-07-22 2000-02-08 Sony Corp 通信方法、送信電力制御方法及び移動局
WO2000072441A1 (en) 1999-05-24 2000-11-30 Level One Communications, Inc. Automatic gain control and offset correction
JP2001211098A (ja) 1999-11-15 2001-08-03 Hitachi Ltd 移動体通信機
JP2002185398A (ja) * 2000-12-18 2002-06-28 Sony Corp 送信電力制御方法およびシステム
US20020160738A1 (en) 2001-03-20 2002-10-31 Stephen Allott DC offset correction for use in a direct-conversion radio architecture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1684437A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023654A1 (ja) * 2005-08-22 2007-03-01 Nec Corporation 移動体通信システム、移動体通信端末および移動体通信方法
CN101243626A (zh) * 2005-08-22 2008-08-13 日本电气株式会社 移动通信系统、移动通信终端和移动通信方法
JPWO2007023654A1 (ja) * 2005-08-22 2009-02-26 日本電気株式会社 移動体通信システム、移動体通信端末および移動体通信方法
US8270339B2 (en) 2005-08-22 2012-09-18 Nec Corporation Mobile communication system, mobile communication terminal, and mobile communication method
US8489030B2 (en) 2010-08-06 2013-07-16 Kabushiki Kaisha Toshiba Radio apparatus having first and second amplifiers and which performs direct current offset correction of the first and second amplifiers

Also Published As

Publication number Publication date
EP1684437A1 (en) 2006-07-26
CN1886900A (zh) 2006-12-27
CN1886900B (zh) 2014-03-12
US7907589B2 (en) 2011-03-15
EP1684437B1 (en) 2014-05-14
US20070082629A1 (en) 2007-04-12
EP1684437A4 (en) 2013-01-23
JP4220999B2 (ja) 2009-02-04
JPWO2005055447A1 (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
KR100221163B1 (ko) 무선 수신기에서 수신된 신호의 품질을 최적화하는 방법 및 장치
EP1298806B2 (en) LNA gain adjustment in an RF receiver to compensate for intermodulation interference
JP4202932B2 (ja) Ｃｄｍａ信号電力推定装置及び方法
US8837637B2 (en) Method for dynamically adjusting one or more RF parameters and communications apparatus utilizing the same
US20090036155A1 (en) E-HICH/E-RGCH adaptive threshold setting
JP4220999B2 (ja) 受信装置、受信方法及び半導体集積回路装置
WO2005011165A1 (ja) 無線受信機および自動利得制御方法
CN109788464B (zh) 一种蓝牙接收机的快速自动功率控制方法及系统
EP2081292B1 (en) Method and system for an adaptive AGC reference for HSDPA and WCDMA
JP2001111523A (ja) Ｃｄｍａ受信ａｇｃ回路およびｃｄｍａ復調装置
JP2002290177A (ja) 受信装置および自動利得制御方法
JP2002330040A (ja) 受信装置および自動利得制御方法
AU2006269678B2 (en) RF receiver, wireless communication terminal and method of operation
JP2004064525A (ja) フィードバック利得制御回路及び無線通信装置
JP5593144B2 (ja) 受信装置及び自動利得制御方法
JP4780239B2 (ja) 無線装置及びｓｉｒ測定方法
JP4779523B2 (ja) 受信電界強度検出回路及びその方法並びにそれを用いた受信機
JP5574531B2 (ja) 無線機
US20110070856A1 (en) Agc low threshold signal level detection
JP4778875B2 (ja) 利得制御装置
JP2006101238A (ja) 受信装置、通信端末装置、通信システム及び利得制御方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480035498.X

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2005515928

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004819827

Country of ref document: EP

Ref document number: 2007082629

Country of ref document: US

Ref document number: 10581036

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 2004819827

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10581036

Country of ref document: US