JPWO2005055447A1 - 受信装置及び受信方法 - Google Patents

受信装置及び受信方法 Download PDF

Info

Publication number
JPWO2005055447A1
JPWO2005055447A1 JP2005515928A JP2005515928A JPWO2005055447A1 JP WO2005055447 A1 JPWO2005055447 A1 JP WO2005055447A1 JP 2005515928 A JP2005515928 A JP 2005515928A JP 2005515928 A JP2005515928 A JP 2005515928A JP WO2005055447 A1 JPWO2005055447 A1 JP WO2005055447A1
Authority
JP
Japan
Prior art keywords
gain
time slot
offset voltage
circuit
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005515928A
Other languages
English (en)
Other versions
JP4220999B2 (ja
Inventor
克人 清水
克人 清水
典昭 齊藤
典昭 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2005055447A1 publication Critical patent/JPWO2005055447A1/ja
Application granted granted Critical
Publication of JP4220999B2 publication Critical patent/JP4220999B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/06—TPC algorithms
    • H04W52/08—Closed loop power control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/06—TPC algorithms
    • H04W52/10—Open loop power control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/06—TPC algorithms
    • H04W52/14—Separate analysis of uplink or downlink
    • H04W52/143—Downlink power control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

基地局送信電力制御が行われる場合においても受信機の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うことができる受信装置。この装置では、利得設定部（１０９）は、受信電界強度の情報と基地局の送信電力の情報である送信電力情報とに基づいて、次のフレームにおける各タイムスロットの受信電界強度を推定し、推定した受信電界強度に応じた利得設定値を算出する。利得制御回路（１１０）は、利得設定部（１０９）にて設定した利得の内の最大利得を抽出して、直流オフセット電圧校正時の設定利得とするとともに、各タイムスロットに対応した利得設定値にて利得制御を実施する。電圧校正回路（１１１）は、受信信号の直流オフセット電圧の校正を実施する。

Description

本発明は、受信装置及び受信方法に関し、特にダウンリンク送信電力制御により送信信号の送信電力が異なるシステムに用いられる受信装置及び受信方法に関する。
近年の携帯電話サービスでは、加入者（移動局）の増加とともに、音声通話に加え、データ通信に対する需要が拡大していることから、周波数チャネルといったリソースの効率的な利用、及び、通信速度の向上が重要である。例えば、主に、ヨーロッパ、及び、アジア地域にて普及しているＧＳＭ（Ｇｌｏｂａｌ Ｓｙｔｅｍ ｆｏｒ Ｍｏｂｌｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）システムにおいては、ＧＰＲＳ（Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）と呼ばれる高速通信に対応するサービスが開始されている。ＧＰＲＳでは、移動局と基地局間のリンクに関し、特定移動局に対して専用の周波数チャネルを割り当てるのではなく、複数の移動局で同一周波数チャネルを共用し、移動局側、もしくは基地局側のどちらかに、相手方に送信するデータが存在する場合に、その都度、特定移動局に対するタイムスロットの割り当てを実施する。この方式により、周波数チャネルの利用効率が向上する。
さらに、データフレーム（８タイムスロット）内の複数タイムスロットを同一移動局に割り当てるマルチスロット伝送方式を用いることで、基地局から移動局へのダウンリンク速度の向上を実現している。
例えば、図１は移動局に対するタイムスロットの割り当てを示す図である。ここでは、ＧＳＭ規格書「Ｄｉｇｉｔａｌ ｃｅｌｌｕｌａｒ ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ（Ｐｈａｓｅ ２＋）；Ｍｕｌｔｉｐｌｅｘｉｎｇ ａｎｄ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ｏｎ ｔｈｅ Ｒａｄｉｏ Ｐａｔｈ（３ＧＰＰ ＴＳ ０５．０２ ｖｅｒ ８．１１．０ Ｒｅｌｅａｓｅ １９９９）」に記載の２９のマルチスロットのクラスから代表的なクラス１２までを抜粋して記載する。
図１は、マルチスロットの各クラスに該当する移動局に対して、ダウンリンク（受信）、アップリンク（送信）に割り当て可能な最大タイムスロット数、ダウンリンク、アップリンクを合わせて割り当て可能な最大タイムスロット数を示す。例えば、クラス１２の移動局に対して、ダウンリンクとアップリンクとを合わせて最大５スロット、ダウンリンクで最大４スロット、及びアップリンクで最大４スロットを１フレーム内で割り当て可能である。
また、各移動局は各マルチスロットクラスに割り当てられるタイムスロットを共用しており、当該タイムスロット内のデータを全て復調した後、データのヘッダ情報にあるＴＦＩ（Ｔｅｍｐｏｒａｒｙ Ｆｌｏｗ Ｉｄｅｎｔｉｆｉｅｒ）が自移動局を示すかどうかを判定し、他の移動局向けデータであれば、データを破棄する。このように、各移動局は、当該マルチスロットクラスに割り当てられるタイムスロットを受信している。なお、ＴＦＩでは、ＧＳＭ規格書「Ｄｉｇｉｔａｌ ｃｅｌｌｕｌａｒ ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ（Ｐｈａｓｅ ２＋）；Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ（ＧＰＲＳ）；Ｍｏｂｉｌｅ Ｓｔａｔｉｏｎ（ＭＳ）−Ｂａｓｅ Ｓｔａｔｉｏｎ Ｓｙｓｔｅｍ（ＢＳＳ）ｉｎｔｅｒｆａｃｅ；Ｒａｄｉｏ Ｌｉｎｋ Ｃｏｎｔｒｏｌ／Ｍｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ（ＲＬＣ／ＭＡＣ）ｐｒｏｔｏｃｏｌ（３ＧＰＰ ＴＳ ０４．６０ ｖｅｒ ８．１８．０ Ｒｅｌｅａｓｅ １９９９）」によれば、５ビットで表現されるため、一つのタイムスロットを最大３２台の移動局が共用することが可能である。
次に、特定基地局のカバーするセル内の複数の移動局で、同一周波数チャネルを共用する場合、基地局と各移動局間の距離が異なることにより、基地局はセル内の最も遠い移動局にて所定の品質にて受信することができるような送信電力にて各移動局に送信する必要がある。この場合には、不要な電力をセル内に放射することになり、近接基地局のカバーするセルとの干渉が問題となる。
そこで、ＧＰＲＳにおける干渉対策について、図２を用いて説明する。図２はＧＳＭのネットワーク構成図である。
図２において、ＧＳＭのネットワークは、固定電話の電話回線網１１、移動交換局（ＭＳＣ：Ｍｏｂｉｌｅ Ｓｅｒｖｉｃｅ ｓｗｉｔｃｈｉｎｇ Ｃｅｎｔｅｒ）１２、基地局制御局（ＢＳＣ：Ｂａｓｅ Ｓｔａｔｉｏｎ Ｃｏｎｔｒｏｌｌｅｒ）１３、１４、１５、基地局（ＢＴＳ：Ｂａｓｅ Ｔｒａｎｓｃｅｉｖｅｒ Ｓｔａｔｉｏｎ）１６、１７、１８、基地局１７、１８が各々カバーするセル１９、２０内に各々存在する移動局（ＭＳ：Ｍｏｂｉｌｅ Ｓｔａｔｉｏｎ）２１、２２、２３、２４、２５から構成される。
ＧＳＭシステムでは、少なくとも１つの移動交換局１２を備え、移動交換局１２は電話回線網１１に接続される。移動交換局１２の下位には、複数の基地局制御局１３、１４、１５が設けられ、さらに基地局制御局１３、１４、１５の下位には、少なくとも１つの基地局１６、１７、１８が設けられ、基地局間にて通信が行われる。また、各基地局１７、１８がカバーするセル１９、２０内の移動局２１、２２、２３、２４、２５と基地局１７、１８間との間では、無線通信が行われる。図２では、例えば、セル１９内の移動局２２とセル２０内の移動局２４との間、あるいは、移動局２３と電話回線網１１との間で交信可能である。セル１９内の移動局２１、２２、２３と基地局１７との間の距離が異なる場合に、全移動局に対して同一出力電力にて送信すると、最も遠方にある移動局を基準とした送信電力に設定されるため、本来は不要な電力を、同一周波数チャネルに対して送信することになり、近接するセルへの干渉が問題となる。そこで、ＧＰＲＳでは、基地局１７と移動局２１、２２、２３との間の距離に応じて、対応移動局へのダウンリンク送信電力制御（以下、「電力制御」と記載する）を実施している。電力制御の具体例としては、制御チャネル上で送信されるダウンリンクのリソース割り当てメッセージ中のＰ０パラメータを用いて、報知チャネル（ＢＣＣＨ：Ｂｒｏａｄｃａｓｔ Ｃｏｎｔｒｏｌ ＣＨａｎｎｅｌ）からの送信電力の低減値（０〜３０ｄＢ）を移動局に通知する方法がある。なお、ＢＣＣＨは、当該セル内に存在する全移動局が参照すべき重要なチャネルであり、基地局との距離が最大となる移動局でもデータ再生が確実に行える十分な送信レベル（ＰＯＷｂｃｃｈ：一定値）にて送信されている。
マルチスロット伝送に対応し、かつ、電力制御を行うシステムにおいて、特定の移動局に対するマルチスロット伝送時に、他の移動局向けのより優先度の高いデータ伝送が割り込んでくる場合や、他の移動局向けにアップリンクのデータ伝送用に認識メッセージ等の制御メッセージが割り込んでくる場合には、前記特定の移動局にて受信する受信電界強度（ＲＳＳＩ：Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ）が大きく変動することになる。そこで、移動局が飽和しないため、あるいは、受信品質を所定値に保つためには、隣接タイムスロット間での高速な利得切替を行う必要がある。
しかし、現在、移動局の受信部構成として主流のダイレクトコンバージョン受信装置では、ＲＳＳＩの変化に追従した利得切替えに起因して直流オフセット電圧（以下「オフセット電圧」と記載する）が発生し、受信装置が飽和する可能性があるため、復調データの受信直前に利得切替えを実施したのち、高速にオフセット電圧を校正する必要がある（例えば、特許文献１。）。
図３は、従来のオフセット電圧校正回路３０のブロック図である。図３において、オフセット電圧校正回路３０は、低雑音増幅器３１、無線周波数をベースバンド帯に周波数変換する直交復調器３２、直交復調器３２に対して９０度位相差を有する２信号を出力する９０度移相器３３、可変利得増幅器及び低域通過フィルタより構成されるアナログベースバンド回路３４、アナログベースバンド回路３４のオフセット電圧を校正する電圧校正回路３５、アナログベースバンド回路３４より受信した信号から音声信号、あるいはデータ信号への変換を実施するとともに、電圧校正回路３５に対して、デコーダを介して校正開始信号を送信するデジタル信号処理部３６から構成される。電圧校正回路３５は、当該フレームの直前に、校正開始信号をトリガーとして一定期間校正動作を実施した後、当該フレーム内では休止状態に入る。また、校正期間には、信号線から容量を切り離して校正の応答速度を向上させている。
また、マルチスロット伝送時の受信装置の利得設定方法として、複数のタイムスロットにわたり平均化したＲＳＳＩをもとに設定する固定利得にて、マルチスロット伝送時の復調処理を行うものがある（例えば、特許文献２）。
図４は、従来のマルチスロット伝送に対応した受信装置４０のブロック図である。図４において、受信装置４０は、ＲＦ入力部４１、ＲＦ入力部４１の利得を制御する自動利得制御回路４２、サンプリング回路４３、デジタル信号プロセッサ（以下「ＤＳＰ」と記載する）４４、制御部４５から構成される。
サンプリング回路４３は、ＲＦ入力部４１で受信した複数タイムスロットのＲＳＳＩを周期的にサンプリングし、このサンプリングされたＲＳＳＩをＤＳＰ４４に送信する。ＤＳＰ４４では、１フレームに含まれる各タイムスロットの平均ＲＳＳＩを生成し、制御部４５に送信する。制御部４５では、受信された全てのタイムスロットの平均ＲＳＳＩをさらに平均化して、利得値を得る。そして、制御部４５は、取得した利得値を自動利得制御回路にＡＧＣ信号として送信し、受信動作を行う。
特開２００１−２１１０９８号公報 特開２００３−４６４２４号公報
しかしながら、従来の装置は、フレーム単位でオフセット電圧の校正を実行するが、基地局が電力制御を実行する場合については想定されていない。即ち、電力制御に伴って同一フレーム内のタイムスロット間でＲＳＳＩが異なる場合、各移動局は受信装置の線形動作範囲内の信号レベルとなるような利得切替えを実行するが、高速な利得切替えに起因して新たに発生するオフセット電圧が、オフセット電圧発生箇所よりも後段回路の増幅器により拡大され、受信装置の飽和及び感度劣化につながるという問題がある。
また、従来の装置は、電力制御を行う場合において、受信装置の飽和及び感度劣化を防いで精度良く復調するためには、各タイムスロットの最後尾に約３０［ｕｓ］設けられたガードタイムにて、移動局受信部の利得切り替えを実施する必要がある。しかし、復調を実施するタイムスロット直前に、所望値に利得を切替えた後、毎回、オフセット電圧の校正を実施すると、校正回路での電流消費量が増加するという問題がある。
また、従来の装置は、マルチスロット伝送時に、フェージング等の影響を受けにくく、１フレーム内の複数タイムスロットの信号を同一の利得設定にて、安定して受信を行うことが可能である。しかし、電力制御を行う場合を想定しておらず、マルチスロット受信時に１フレーム内を同一設定利得とすると、電力制御のダイナミックレンジ分（ＧＰＲＳでは最大３０ｄＢ）、受信装置への所要ダイナミックレンジが拡大し、受信装置の消費電力が増大するか、あるいは、受信装置が飽和するという問題がある。
本発明の目的は、電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うことができる受信装置及び受信方法を提供することである。
本発明の受信装置は、所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定する利得推定手段と、前記利得推定手段にて推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行う利得制御手段と、前記利得制御手段にて選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正する電圧校正手段と、を具備する構成を採る。
本発明の受信方法は、所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定するステップと、推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行うステップと、選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正するステップと、を具備するようにした。
本発明の半導体集積回路装置は、所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定する利得推定回路と、前記利得推定回路にて推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行う利得制御回路と、前記利得制御回路にて選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正する電圧校正回路と、を具備する構成を採る。
本発明によれば、マルチスロット伝送時に電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うことができる。
［図１］移動局に対するタイムスロットの割り当てを示す図
［図２］ＧＳＭのネットワーク構成を示す図
［図３］従来のオフセット電圧校正回路を示すブロック図
［図４］従来のマルチスロット伝送に対応した受信装置のブロック図
［図５］本発明の実施の形態１に係る受信装置の構成を示すブロック図
［図６］本発明の実施の形態１に係るアナログベースバンド回路の構成を示すブロック図
［図７］本発明の実施の形態１に係るＧＰＲＳにおけるダウンリンクのフレーム構成を示す図
［図８］本発明の実施の形態１に係るＧＰＲＳにおけるダウンリンクの連続するタイムスロットの構成を示す図
［図９］本発明の実施の形態１に係るマルチスロット伝送時の基地局送信電力制御を示す模式図
［図１０］本発明の実施の形態１に係るアナログベースバンド回路における利得配分を示す図
［図１１］本発明の実施の形態１に係るアナログベースバンド回路における利得配分を示す図
［図１２］本発明の実施の形態２に係るＧＰＲＳにおけるタイムスロットの構成を示す図
［図１３］本発明の実施の形態３及び本発明の実施の形態４に係る受信装置の構成を示すブロック図
本発明の骨子は所定の受信期間（１フレーム）におけるタイムスロット毎の利得を受信期間前に設定し、設定された利得の内の最大利得にて受信動作前に受信信号の利得制御を行い、最大利得で利得制御された後でかつ受信動作前に受信信号のオフセット電圧を校正するとともに、受信動作時において各タイムスロットに設定された最大利得以下の利得にてオフセット電圧の校正動作後の受信信号の利得制御をタイムスロット毎に行うことである。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
図５は、本発明の実施の形態１に係る受信装置１００の構成を示すブロック図である。本実施の形態１に係る受信装置１００は、ダイレクトコンバージョン受信装置である。
低雑音増幅器１０１は、受信信号を増幅し、直流成分を除去する容量１０２を介し、直交復調器１０３へ出力する。
直交復調器１０３は、ミキサ１０３ａ及びミキサ１０３ｂを有し、容量１０２から入力した受信信号に対して無線周波数からベースバンド帯に周波数変換して、ミキサ１０３ａからアナログベースバンド回路１０５ａへ出力するとともに、ミキサ１０３ｂからアナログベースバンド回路１０５ｂへ出力する。
移相器１０４は、図示しない局部発振源より入力される局部発振信号から、互いに９０度の位相差を有する２つの信号を生成して直交復調器１０３のミキサ１０３ａとミキサ１０３ｂへ各々出力する。
アナログベースバンド回路１０５ａ、１０５ｂは、可変利得増幅器及び低域通過フィルタより構成され、直交復調器１０３から入力した受信信号に対して、感度点から強電界へと受信電界強度が変化する場合に、利得制御回路１１０の制御に基づいて後段回路より順に利得を低減してデジタル信号処理部１０６へ出力する。この際に、アナログベースバンド回路１０５ａ、１０５ｂは、電圧校正回路１１１の制御に基づいて、受信信号のオフセット電圧の校正を行う。なお、アナログベースバンド回路１０５ａとアナログベースバンド回路１０５ｂとは、同一構成である。また、アナログベースバンド回路１０５ａ、１０５ｂの詳細については後述する。
デジタル信号処理部１０６は、アナログベースバンド回路１０５ａ、１０５ｂから入力した受信信号をもとに、基地局からの送信データを再生して、図示しない表示部へのデータ表示、あるいは図示しないスピーカへの音声出力を実施する。また、デジタル信号処理部１０６は、所定のタイミングにてオフセット電圧の校正を開始するための校正開始信号を電圧校正回路１１１へ出力する。また、デジタル信号処理部１０６は、基地局から送信されるＢＣＣＨの受信信号、あるいは、データ受信用のタイムスロットよりＲＳＳＩを測定して、測定結果を電界強度測定部１０８へ出力する。さらに、デジタル信号処理部１０６は、復調データを送信電力情報抽出部１０７へ出力する。
送信電力情報抽出部１０７は、デジタル信号処理部１０６から入力した復調データから、各タイムスロットに対する送信電力情報（例えば、Ｐ０パラメータ）を抽出し、利得設定部１０９へ出力する。
受信品質測定手段である電界強度測定部１０８は、デジタル信号処理部１０６から入力したＲＳＳＩの測定結果より、公知の方法によりフェージングの影響を緩和して、各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信信号レベルを求め、求めたＢＣＣＨレベルの情報を利得設定部１０９に出力する。
利得推定手段である利得設定部１０９は、電界強度測定部１０８から入力した各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信電界強度の情報と、送信電力情報抽出部１０７から入力した各タイムスロットにおける送信電力情報とから、各タイムスロットの受信電界強度を推定し、推定した受信電界強度に応じた利得設定値を算出する。例えば、利得設定部１０９は、ＢＣＣＨの受信電界強度から送信電力情報より取得した基地局送信電力の増減値を減算することにより推定した送信電力の受信信号を、タイムスロット毎に基準値まで増幅するための利得を設定する。そして、利得設定部１０９は、設定した各タイムスロットの利得の情報である利得情報を利得制御回路１１０へ出力する。この時、利得設定部１０９は、多段回路構成であるアナログベースバンド回路１０５ａ、１０５ｂにおいて、複数の段階を経て受信信号を所定の基準値まで増幅するための利得を、段階毎に設定する。
利得制御手段である利得制御回路１１０は、利得設定部１０９から入力した利得情報より最大利得を抽出して、オフセット電圧の校正動作時の設定利得としてアナログベースバンド回路１０５ａ、１０５ｂへ出力する。また、利得制御回路１１０は、各タイムスロットに対応する利得設定値を一時記憶しておき、各タイムスロットに対応した利得設定値を各タイムスロットの直前にアナログベースバンド回路１０５ａ、１０５ｂへ順次出力し、利得制御を実施する。また、利得制御回路１１０は、多段回路構成であるアナログベースバンド回路１０５ａ、１０５ｂの段数毎に利得制御を行う。なお、オフセット電圧の校正動作時の利得設定方法については後述する。
電圧校正手段である電圧校正回路１１１は、所定のタイミングにてデジタル信号処理部１０６から校正開始信号が入力した場合には、アナログベースバンド回路１０５ａ、１０５ｂの受信信号に生じるオフセット電圧の校正動作を実施する。この際、電圧校正回路１１１は、多段回路構成であるアナログベースバンド回路１０５ａ、１０５ｂの段数毎にオフセット電圧の校正を実施する。
次に、アナログベースバンド回路１０５ａ、１０５ｂの構成について、図６を用いて説明する。図６は、アナログベースバンド回路１０５ａの構成を示すブロック図である。なお、アナログベースバンド回路１０５ａとアナログベースバンド回路１０５ｂの構成は同一であるので、アナログベースバンド回路１０５ｂの構成についての説明は省略する。
アナログベースバンド回路１０５ａは、３段の多段回路から構成されており、可変利得増幅器２０１及びフィルタ２０２は１段目回路２０７を構成し、可変利得増幅器２０３及びフィルタ２０４は２段目回路２０８を構成するとともに、可変利得増幅器２０５及びフィルタ２０６は３段目回路２０９を構成する。１段目回路２０７は、２段目回路２０８及び３段目回路２０９より前方の前段回路であり、２段目回路２０８は、１段目回路２０７より後方の後段回路であるとともに３段目回路２０９より前方の前段回路であり、３段目回路２０９は、１段目回路２０７及び２段目回路２０８より後方の後段回路である。
可変利得増幅器２０１は、電圧校正回路１１１の制御に基づいて、ミキサ１０３ａから入力した受信信号のオフセット電圧を校正する。また、可変利得増幅器２０１は、利得制御回路１１０の制御に基づいて、ミキサ１０３ａから入力した受信信号を所定の利得にしてフィルタ２０２へ出力する。
フィルタ２０２は、可変利得増幅器２０１から入力した受信信号に対して所定の帯域のみを通過させて可変利得増幅器２０３へ出力する。
可変利得増幅器２０３は、電圧校正回路１１１の制御に基づいて、フィルタ２０２から入力した受信信号のオフセット電圧を校正する。また、可変利得増幅器２０３は、利得制御回路１１０の制御に基づいて、フィルタ２０２から入力した受信信号を所定の利得にしてフィルタ２０４へ出力する。
フィルタ２０４は、可変利得増幅器２０３から入力した受信信号に対して所定の帯域のみを通過させて可変利得増幅器２０５へ出力する。
可変利得増幅器２０５は、電圧校正回路１１１の制御に基づいて、フィルタ２０４から入力した受信信号のオフセット電圧を校正する。また、可変利得増幅器２０５は、利得制御回路１１０の制御に基づいて、フィルタ２０４から入力した受信信号を所定の利得にしてフィルタ２０６へ出力する。
フィルタ２０６は、可変利得増幅器２０５から入力した受信信号に対して所定の帯域のみを通過させてデジタル信号処理部１０６へ出力する。このように、アナログベースバンド回路１０５ａ、１０５ｂは、受信信号を１段目回路２０７、２段目回路２０８及び３段目回路２０９を通過させることにより、不要な帯域成分を除去しながらデジタル信号処理部１０６にて設定した利得になるように受信信号の増幅を行う。
次に、受信装置１００の動作について、図７〜図９を用いて説明する。図７は、複数の移動局で同一周波数チャネルを共用するＧＰＲＳにおける、ダウンリンクのフレームの構成を示すものであり、図８は、ＧＰＲＳにおけるダウンリンクの連続するタイムスロットの構成を示すものであり、図９は、マルチスロット伝送時に電力制御を行った際の送信電力を示す模式図である。
図７は、所定の受信期間であるフレーム＃３０１及びフレーム＃３０２のフレーム構成を示すものである。図７において、横軸は経過時間である。また、図７より、フレーム＃３０１には、所望の移動局に対するダウンリンク情報が収められており、フレーム＃３０２は、フレーム＃３０１の直前のフレームである。また、周波数チャネル＃３０３、＃３０４、＃３０５は、ダウンリンク周波数の異なるチャネルであり、タイムスロット＃３１０〜＃３１７は、フレーム＃３０１を構成する８つのタイムスロットである。また、タイムスロット＃３１８は、フレーム＃３０２の最後尾のタイムスロットであり、各タイムスロットの最後尾には、ガードタイムと呼ばれる有効データの存在しない空き時間が設けられている。
図８は、タイムスロット＃３１８及びタイムスロット＃３１０の構成を示すものであり、タイムスロット＃３１８は最後尾にガードタイム＃４０１を有し、タイムスロット＃３１０は最後尾にガードタイム＃４０２を有する。なお、フレーム＃３０１はフレーム＃３０２よりも時間的に後に受信されるものであり、図７及び図８の右側ほど時間的に後に受信されるタイムスロット及びフレームとなる。
図９において、横軸は経過時間であり、縦軸は、図７のタイムスロット＃３１０、＃３１１、＃３１２、＃３１３に対する基地局アンテナ出力端での送信電力強度を示すものである。図９では、マルチスロット伝送時の電力制御の一例として、タイムスロット＃３１０、＃３１１、＃３１２と＃３１３内のデータはそれぞれ移動局＃５０１、＃５０２、＃５０３向けに送信されている場合を考える。ここで、移動局＃５０１に対してタイムスロット＃３１０、移動局＃５０２に対してタイムスロット＃３１０〜＃３１３、移動局＃５０３に対してタイムスロット＃３１２、＃３１３が割り当てられている。よって、タイムスロット＃３１０を移動局＃５０１、＃５０２が受信し、タイムスロット＃３１１を移動局＃５０２が受信し、タイムスロット＃３１２、＃３１３を移動局＃５０２、＃５０３が受信している。また、移動局と基地局との距離は、タイムスロット＃５０２が割り当てられている移動局、タイムスロット＃５０３が割り当てられている移動局、タイムスロット＃５０１が割り当てられている移動局の順に遠くなっている。したがって、フレーム＃３０１の各タイムスロット＃３１０、＃３１１、＃３１２、＃３１３、＃３１４、＃３１５、＃３１６、＃３１７のうち、ダウンリンク伝送を実行しているタイムスロットにおいて、タイムスロット＃３１０における送信電力が最大であり、タイムスロット＃３１１における送信電力が最小であるものとする。
上記の条件下での、移動局＃５０２の受信装置１００の動作を説明する。まず、デジタル信号処理部１０６は、フレーム＃３０２内で、受信装置１００に割り当てられたダウンリンク用タイムスロット及びアップリンク用タイムスロット以外のタイムスロットにおいて、あるいは、図７に図示していない、有効なデータの存在しないアイドル・フレームにおいて、受信装置１００との通信を行っている基地局から送信されるＢＣＣＨのＲＳＳＩを測定している。そして、電界強度測定部１０８は、フレーム＃３０１より前に求めたＲＳＳＩ測定値から、公知の技術によりフェージングの影響を緩和して、フレーム＃３０１内の各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信電界強度（ＰＯＷｂｃｃｈ）を求め、利得制御回路１１０に出力する。
送信電力情報抽出部１０７から利得設定部１０９に入力した各タイムスロットの送信電力情報として、タイムスロット＃３１０の送信電力情報がＰ０（＃３１０）、タイムスロット＃３１１の送信電力情報がＰ０（＃３１１）、タイムスロット＃３１２の送信電力情報がＰ０（＃３１２）、タイムスロット＃３１３の送信電力情報がＰ０（＃３１３）であり、かつＰ０（＃３１２）＝Ｐ０（＃３１３）である場合、利得設定部１０９では、電界強度測定部１０８から入力したＰＯＷｂｃｃｈを基準として、ＰＯＷｂｃｃｈ−Ｐ０（＃３１０）、ＰＯＷｂｃｃｈ−Ｐ０（＃３１１）、ＰＯＷｂｃｃｈ−Ｐ０（＃３１２）の計算を行う。フレーム＃３０１内の各タイムスロットの直前のガードタイム＃４０１にて実施する利得切替え時には、ＰＯＷｂｃｃｈ−Ｐ０（＃３１０）、ＰＯＷｂｃｃｈ−Ｐ０（＃３１１）、ＰＯＷｂｃｃｈ−Ｐ０（＃３１２）の計算結果より対応タイムスロット毎の設定利得を求める。また、フレーム＃３０１の直前のガードタイム＃４０１にて実施するオフセット電圧の校正動作時の設定利得は、Ｐ０パラメータが最大時の設定利得を用いることで、フレーム＃３０１での最大利得（Ｇｍａｘ［ｄＢ］）が得られる。例えば、図７のフレーム＃３０２におけるタイムスロット＃３１８の最後尾に設けられているガードタイム＃４０１において、フレーム＃３０１におけるタイムスロット＃３１０〜＃３１７の送信電力情報であるＰ０パラメータを比較する。比較した結果、タイムスロット＃３１１に対応するＰ０パラメータが最も大きいので利得制御回路１１０はタイムスロット＃３１１に対応する利得設定値を選択して、オフセット電圧の校正動作時の利得情報（Ｇｍａｘ［ｄＢ］）として設定する。
そして、ガードタイム＃４０１内において、利得制御回路１１０が利得情報（Ｇｍａｘ［ｄＢ］）をアナログベースバンド回路１０５ａ、１０５ｂへ出力して、校正動作時の利得を設定し、その後、デジタル信号処理部１０６より校正開始信号を送信する。電圧校正回路１１１は、校正開始信号をトリガーとして、前記ガードタイムにおいて校正動作を実施した後、フレーム＃３０１においては、タイムスロット＃３１７の最後尾の図示しないガードタイム以外の期間は休止状態に入る。その後、利得制御回路１１０は、ガードタイム＃４０１において、タイムスロット＃３１０に対する所望値（Ｇ１［ｄＢ］）に設定した利得情報をアナログベースバンド回路１０５ａ、１０５ｂへ出力することにより、タイムスロット＃３１０の利得を設定する。そして、アナログベースバンド回路１０５ａ、１０５ｂの利得設定完了後、タイムスロット＃３１０の受信を行う。タイムスロット＃３１０の受信完了後、利得制御回路１１０は、タイムスロット＃３１０の最後尾に設けられている図示しないガードタイムにおいて、タイムスロット＃３１１に対する所望値（Ｇ２［ｄＢ］）に設定した利得情報を出力し、アナログベースバンド回路１０５ａ、１０５ｂの利得設定を行う。以降、タイムスロット＃３１３の受信完了まで、同様の動作を繰り返す。フレーム＃３０１の最後尾のタイムスロット＃３１７に含まれるガードタイムにおいて、フレーム＃３０１の直前にて行ったのと同様の手順にて、オフセット電圧の校正動作を行う。その後のフレーム受信中の動作はフレーム＃３０１の受信時と同様であり省略する。
本発明に至る過程での検討によれば、受信装置１００のアナログベースバンド回路１０５ａ、１０５ｂのように、感度点から強電界へと受信電界強度が変化する場合に、後段回路より順次利得を低減する利得切替え構成において、特定の利得設定にてオフセット電圧の校正動作を実施した後に利得を低減する場合には、校正されずに受信信号に残ったオフセット電圧である残留オフセット電圧が大幅に増加することはない。したがって、図７のフレーム＃３０１の直前のタイムスロット＃３１８に含まれるガードタイム＃４０１にて、フレーム＃３０１内での最大利得設定にてオフセット電圧の校正を実行することで、フレーム＃３０１内のタイムスロット間で利得を切り替えても残留オフセット電圧が大幅に増加することはないと言える。以下に、その理由を説明する。
アナログベースバンド回路１０５ａ、１０５ｂの可変利得増幅器２０１、２０３、２０５における可変利得の実現手段としては、可変利得増幅器２０１、２０３、２０５の入力部または出力部の抵抗値の比を切り替える方法がある。
可変利得増幅器２０１のみに着目した場合において、可変利得増幅器２０１の電圧利得がＧ３［ｄＢ］で、可変利得増幅器２０１の出力にオフセット電圧（ΔＶ０）が発生しているとすると、可変利得増幅器２０１の入力部のオフセット電圧は、式（１）となる。
Figure 2005055447
また、電圧校正回路１１１において、可変利得増幅器２０１の入力部の抵抗付近に外部から電流を流し込み（補正電流）、補正電流と入力抵抗とにより発生する電圧降下作用を利用してオフセット電圧を打ち消すという方法がある。
ここで、可変利得増幅器２０１の電圧利得をＧ３［ｄＢ］からＧ４［ｄＢ］へと変更する利得切替え方法として、入力抵抗を可変にする方法、出力抵抗を可変にする方法、及び入力抵抗と出力抵抗との両方を可変にする方法の３通りの方法がある。
上記の電圧降下は、可変利得増幅器２０１の入力抵抗値と補正電流とを乗算することにより求まるので、入力抵抗を可変にする利得切替え方法では、上記の電圧降下が可変となり、可変利得増幅器２０１の入力部にオフセット電圧の残留オフセット電圧が生じる。そして、可変利得増幅器２０１の入力部の残留オフセット電圧は、可変利得増幅器２０１にて利得倍増幅されて出力されることになり、校正動作が無効になる。
一方、上記の残留オフセット電圧を生じないようにするためには、出力抵抗を可変にする利得切替え方法を用いれば良い。この場合、入力抵抗値が不変なため上記の電圧降下は理想的には一定値であり、利得を切替えても入力部に残留オフセットが発生しないこと、及び「可変利得増幅器２０１の出力部でのオフセット電圧＝可変利得増幅器２０１の入力部のオフセット電圧×可変利得増幅器２０１の利得」であることから、利得の切替えを実施して電圧利得がＧ４［ｄＢ］になっても可変利得増幅器２０１の出力部のオフセット電圧は「０」になる。しかし、出力抵抗を可変にする方法を用いる場合においても、補正電流の対温度特性などによって、可変利得増幅器２０１の入力部の入力抵抗部分での電圧降下が理想状態からずれてしまう場合があり、この場合には、入力抵抗を可変にする方法を用いる場合と同様の問題が発生する。なお、可変利得増幅器２０１の入力抵抗と出力抵抗との両方を可変にする方法では、上記の入力抵抗を可変にする方法及び出力抵抗を可変にする方法の両方の影響が現れる。
そこで、利得の切替えに起因して可変利得増幅器２０１の入力部における校正動作が無効になるのを防ぐ方法として、利得の切替え時においてオフセット電圧の校正時の利得よりも低減する方向にのみ利得を切り替える方法が考えられる。これは、「可変利得増幅器２０１の出力部でのオフセット電圧＝可変利得増幅器２０１の入力部のオフセット電圧×可変利得増幅器２０１の利得」であることより、利得切り替え後の利得が低いほど、利得切り替えに起因するオフセット電圧の発生を抑制することができるため、利得の切り替えに起因して可変利得増幅器２０１の入力部における校正動作が無効になるのを防ぐ方法として有効である。この方法は、可変利得増幅器２０３、２０５においても当然に有効である。
次に、アナログベースバンド回路１０５ａ、１０５ｂを多段回路構成とする場合において、利得の切り替え時においてオフセット電圧の校正時の利得よりも低減する方向にのみ利得を切り替える方法について、図６、図１０及び図１１を用いて説明する。図１０及び図１１は、アナログベースバンド回路１０５ａ、１０５ｂにおける可変利得増幅器２０１、２０３、２０５の利得配分及び、それぞれの利得設定時のアナログベースバンド回路１０５ａ、１０５ｂの合計利得を示す図である。図１０及び図１１では、合計利得が１５［ｄＢ］の場合が感度点であり、合計利得が１５［ｄＢ］から０［ｄＢ］に近づくにつれて徐々に強電界になる場合の例を挙げている。
図１０の場合、アナログベースバンド回路１０５ａ、１０５ｂから出力される受信信号の利得がオフセット電圧の校正時の利得よりも低減するようにしても、各段の可変利得増幅器２０１、２０３、２０５は必ずしも利得低減方向に利得を切り替えることにはならない。
例えば、アナログベースバンド回路１０５ａ、１０５ｂに要求される最大利得が１５［ｄＢ］で、かつ最小利得が０［ｄＢ］である場合において、アナログベースバンド回路１０５ａ、１０５ｂの合計利得が１０［ｄＢ］から５［ｄＢ］になる場合、即ち送信電力情報抽出部１０７にてフレーム毎に最大の設定利得を推定し、オフセット電圧校正時の利得として１０［ｄＢ］を設定した後、所望のタイムスロット内に５［ｄＢ］の設定利得が必要になる場合には、可変利得増幅器２０３の利得は増加する方向であり、残留オフセット電圧が拡大する可能性がある。
一方、図１１の場合、合計利得が低下すれば可変利得増幅器２０１、２０３、２０５の利得は一定もしくは減少する方向であり、残留オフセット電圧の拡大を抑制できる。
実際の製品等において、各可変利得増幅器の設定最大利得がさらに大きい場合、または可変利得増幅器２０５の後段にさらに可変利得増幅器が接続される場合等は、可変利得増幅器２０３の残留オフセット電圧により大きな問題が生じる。したがって、図１１に示すように、後段回路から順次利得が低減されるように各段の可変利得増幅器２０１、２０３、２０５のオフセット電圧の校正動作時の利得を設定することが望ましい。
このように、本実施の形態１によれば、フレーム＃３０１の直前フレームにて、基地局から報知される送信電力情報より抽出した最大値に基づいて、フレーム＃３０１内での最大利得を推定するとともに、推定した最大利得にてオフセット電圧の校正動作時の利得制御を行い、オフセット電圧の校正動作終了後の受信動作時の利得制御における設定利得を、オフセット電圧の校正動作時の利得制御における設定利得よりも低減するので、受信動作中の利得制御における残留オフセット電圧の影響を最小限にすることができる。これにより、マルチスロット伝送時に電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うことができる。また、マルチスロット伝送時に電力制御が実施される場合でも、受信動作時の高精度な利得切替えを実現することができる。
また、本実施の形態１によれば、アナログベースバンド回路１０５ａ，１０５ｂを多段構成にするので、オフセット電圧の校正動作時の利得から受信動作時の利得に切り替えた場合に、アナログベースバンド回路１０５ａ、１０５ｂの各構成回路の利得が低下するので、オフセット電圧の校正動作時に校正しきれずに残留したオフセット電圧の増幅を確実に抑制することができる。また、本実施の形態１によれば、連続するタイムスロット＃３１０〜＃３１７からなるフレーム＃３０１における、同一周波数の受信信号を増幅するための利得を設定するので、無線周波数が異なることに起因するオフセット電圧の発生を抑制することができる。
なお、ＧＰＲＳなどの受信周波数が固定ではなく、フレーム単位で周波数ホッピングする無線システムでは、本実施の形態１にて説明してきたように、フレームごとの最大利得にてオフセット電圧の校正動作を行うことが有効である。
（実施の形態２）
図１２は、本実施の形態２における受信装置にて受信されるＧＰＲＳにおける受信信号のタイムスロットを示す図である。本実施の形態２に係る受信装置は、図５と同一構成であるので、その説明は省略する。
図１２より、ＧＰＲＳにおける受信信号のタイムスロットは、ヘッダー領域８０１とデータ領域８０２とから構成される。
次に、受信装置の動作について、図５及び図７を用いて説明する。ＧＰＲＳでは、制御チャネル内のＰ０パラメータを用いた電力制御に加え、当該タイムスロット内ヘッダー領域８０１のＰＲパラメータを用いて電力制御を実施する可能性がある。ＧＳＭ規格書「Ｄｉｇｉｔａｌ ｃｅｌｌｕｌａｒ ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ（Ｐｈａｓｅ ２＋）；Ｒａｄｉｏ ｓｕｂｓｙｓｔｅｍ ｌｉｎｋ ｃｏｎｔｒｏｌ（３ＧＰＰ ＴＳ ０５．０８ ｖｅｒ ８．１６．０ Ｒｅｌｅａｓｅ １９９９）」によれば、ＰＲパラメータを用いた電力制御に関して、マルチスロット伝送時でも最大１０［ｄＢ］までは、移動局受信装置はＧＳＭ規格書「Ｄｉｇｉｔａｌ ｃｅｌｌｕｌａｒ ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｓｙｓｔｅｍ（Ｐｈａｓｅ ２＋）；Ｒａｄｉｏ ｔｒａｎｓｍｉｓｓｉｏｎ ａｎｄ ｒｅｃｅｐｔｉｏｎ（３ＧＰＰ ＴＳ ０５．０５ ｖｅｒｓｉｏｎ ８．９．０ Ｒｅｌｅａｓｅ １９９９）」を満足することが要求される。
そこで、自移動局の存在するセル内にて、ＰＲパラメータを用いた電力制御が行われている場合には、利得制御回路１１０では、当該フレーム以前に基地局から通知されるＰ０パラメータ最大時の設定利得を用いることで、フレーム＃３０１での最大利得（Ｇｍａｘ［ｄＢ］）を推定する。
さらに、利得制御回路１１０は、設定した最大利得Ｇｍａｘに基づいて、Ｇｍａｘ＋１０［ｄＢ］を利得情報として生成する。ただし、Ｇｍａｘ＋１０［ｄＢ］が、アナログベースバンド回路１０５ａ、１０５ｂの最大合計利得（Ｇｔｏｔａｌ［ｄＢ］）より大きい場合は、Ｇｔｏｔａｌ［ｄＢ］を利得情報とする。なお、その他の動作は、上記実施の形態１と同一であるので、その説明は省略する。
このように、本実施の形態２によれば、上記実施の形態１の効果に加えて、フレーム＃３０１の直前フレーム＃３０２にて、基地局から通知される送信電力情報に基づいて、フレーム＃３０１内での最大利得を推定するとともに、推定した最大利得よりもさらに１０［ｄＢ］高い利得をオフセット電圧の校正動作時の利得として設定するので、ＧＳＭ規格を満たしたより効率的な電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うことができる。
（実施の形態３）
図１３は、本発明の実施の形態３に係る受信装置１３００の構成を示すブロック図である。本実施の形態３に係る受信装置１３００は、ダイレクトコンバージョン受信装置であり、図５に示す実施の形態１に係る受信装置１００において、図１３に示すように、比較部１３０１を追加する。なお、図１３においては、図５と同一構成である部分には同一符号を付してその説明は省略する。
電界強度測定部１０８は、デジタル信号処理部１０６から入力したＲＳＳＩの測定結果より、公知の方法によりフェージングの影響を緩和して、各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信信号レベルを求め、求めたＢＣＣＨレベル情報を利得設定部１０９に出力する。また、電界強度測定部１０８は、比較部１３０１より、ＢＣＣＨレベル情報の算出時に加算しない最小利得のタイムスロットの情報である除外タイムスロット情報を受信した場合には、除外タイムスロット情報のタイムスロット受信時のＲＳＳＩは、ＢＣＣＨレベル情報の算出時には含めない。
利得設定部１０９は、電界強度測定部１０８から入力した各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信電界強度の情報と、送信電力情報抽出部１０７から入力した各タイムスロットにおける送信電力情報とから、各タイムスロットの受信電界強度を推定し、推定した受信電界強度に応じた利得設定値を算出する。例えば、利得設定部１０９は、ＢＣＣＨの受信電界強度から送信電力情報より取得した基地局送信電力の増減値を減算することにより推定した送信電力の受信信号を、タイムスロット毎に基準値まで増幅するための利得を設定する。そして、利得設定部１０９は、設定した各タイムスロットの利得の情報である利得情報を利得制御回路１１０及び比較部１３０１へ出力する。なお、除外タイムスロット情報のタイムスロットは、長周期の積分を行うＲＳＳＩの計算の際には除外されるが、瞬時的なタイムスロットの利得設定時には、除外タイムスロット情報のタイムスロットの利得も設定される。
比較部１３０１は、利得設定部１０９から入力した当該フレーム内のタイムスロット毎の利得情報の利得値から、利得値の平均値を算出して平均利得値を算出するとともに、利得情報の利得値の中での最小利得値を求める。そして、比較部１３０１は、平均利得値と最小利得値を参照し、平均利得値と最小利得値との差が所定値（第一のしきい値）以上の場合には、電力制御による受信電力の増減が生じているものとして、最小利得のタイムスロット受信時のＲＳＳＩは、ＢＣＣＨレベル情報の算出時に加算しないように、除外タイムスロット情報を電界強度測定部１０８へ送信する。
マルチスロット伝送時に電力制御が実施される場合は、背景技術に記載したように、緊急の割り込みが発生する場合であり、発生頻度は低いと考えられる。また、電力制御のダイナミックレンジが最大３０ｄＢと広いため、利得情報の算出にあたって電力制御時のＲＳＳＩを含めると、利得設定の誤差要因となる。そこで、本実施の形態３では、電力制御時のＲＳＳＩを利得情報の算出から除外する方法を示す。
具体的には、電力制御によって、自移動局よりも基地局との距離の遠い他の移動局に対して、割り込みが発生する場合を想定する。割り込み発生時には、通常受信時よりもＲＳＳＩが大きく、すなわち、設定利得が小さくなる。
比較部１３０１は、通常受信時を表す平均利得値をもとにして、平均利得値と最小利得値との差が所定値以上に拡大した場合には、ここで想定する緊急の割り込みが発生したものとして、除外すべきＲＳＳＩ測定タイミングを、除外タイムスロット情報として、電界強度測定部１０８へ出力する。
このように、本実施の形態３によれば、上記実施の形態１の効果に加えて、マルチスロット伝送時に電力制御を行う場合の受信装置の設定利得の誤差を低減することができる。また、本実施の形態３によれば、マルチスロット伝送時に電力制御が実施された場合に、極端に変動するＲＳＳＩの影響を取り除くので、より高精度な利得設定を実現することができる。
（実施の形態４）
本発明の実施の形態４に係る受信装置の構成は図１３と同一構成であるので、図１３を用いて説明する。
比較部１３０１は、利得設定部１０９から入力した、フレーム内のタイムスロットごとの利得情報の利得値から、最大利得値及び最小利得値を求める。そして、比較部１３０１は、最大利得値と最小利得値を参照し、最大利得値と最小利得値との差が所定値（第二のしきい値）以上の場合には、電力制御による受信電力の増減が生じているものとして、前記最小利得値を測定したタイムスロット受信時のＲＳＳＩは、ＢＣＣＨレベル情報の算出時に加算しないように、電界強度測定部１０８へと除外タイムスロット情報を送信する。
本実施の形態４では、電力制御時のＲＳＳＩを利得情報の算出から除外するための方法でかつ、実施の形態３と別の方法について説明する。
比較部１３０１は、最大利得値と最小利得値との差が所定値以上に拡大した場合には、上記実施の形態３にて説明したような緊急の割り込みが発生したものとして、除外すべきＲＳＳＩ測定タイミングを、除外タイムスロット情報として、電界強度測定部１０８へ出力する。
このように、本実施の形態４によれば、上記実施の形態１の効果に加えて、マルチスロット伝送時に電力制御を行う場合の受信装置の設定利得の誤差を低減することができる。また、本実施の形態４によれば、マルチスロット伝送時に電力制御が実施された場合に、極端に変動するＲＳＳＩの影響を取り除くので、より高精度な利得設定を実現することができる。
なお、上記実施の形態１〜実施の形態４において、アナログベースバンド回路１０５ａ、１０５ｂは３段の多段回路により構成されることとしたが、これに限らず、３段以外の多段回路により構成される場合、１つの可変利得増幅器のみにより構成される場合、または１つの利得増幅器と１つのフィルタとから構成される場合の何れの場合でも良い。また、上記実施の形態１〜実施の形態４において、各フレームの最後尾のタイムスロットのガードタイムにて次の１フレームの各タイムスロットにおける最大の設定利得を推定することとしたが、これに限らず、複数フレームまたは複数タイムスロット毎に次の複数フレームまたは次の複数タイムスロットにおける最大の設定利得を推定するようにしても良い。また、上記実施の形態１〜実施の形態４において、フレーム＃３０１の直前のフレーム＃３０２にてＰ０パラメータの最大値から最大利得を推定することとしたが、これに限らず、フレーム＃３０２以前のフレームにて送信電力情報を受信していれば、送信電力情報を受信した後でかつフレーム＃３０２よりも前の任意のフレームにて、Ｐ０パラメータの最大値から最大利得を推定することが可能である。
また、上記実施の形態１〜実施の形態４の受信装置１００、１３００は、通信端末装置に適用することが可能である。また、上記実施の形態１〜実施の形態４の受信装置１００、１３００は、利得設定部１０９を利得設定回路とするとともに、利得設定部１０９、利得制御回路１１０及び電圧校正回路１１１等の各回路を単一の半導体基板上に一体として作り込んだ回路構造（大規模集積回路（ＬＳＩ））を有する半導体集積回路装置として構成することができる。
本明細書は、２００３年１２月１日出願の特願２００３−４０２２３２に基づく。この内容はすべてここに含めておく。
本発明にかかる受信装置及び受信方法は、ダウンリンク送信電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行う効果を有し、オフセット電圧を校正するのに有用である。
本発明は、受信装置及び受信方法に関し、特にダウンリンク送信電力制御により送信信号の送信電力が異なるシステムに用いられる受信装置及び受信方法に関する。
近年の携帯電話サービスでは、加入者(移動局)の増加とともに、音声通話に加え、データ通信に対する需要が拡大していることから、周波数チャネルといったリソースの効率的な利用、及び、通信速度の向上が重要である。例えば、主に、ヨーロッパ、及び、アジア地域にて普及しているＧＳＭ（Global Sytem for Moblile communications）システムにおいては、ＧＰＲＳ（General Packet Radio Service）と呼ばれる高速通信に対応するサービスが開始されている。ＧＰＲＳでは、移動局と基地局間のリンクに関し、特定移動局に対して専用の周波数チャネルを割り当てるのではなく、複数の移動局で同一周波数チャネルを共用し、移動局側、もしくは基地局側のどちらかに、相手方に送信するデータが存在する場合に、その都度、特定移動局に対するタイムスロットの割り当てを実施する。この方式により、周波数チャネルの利用効率が向上する。
さらに、データフレーム（８タイムスロット）内の複数タイムスロットを同一移動局に割り当てるマルチスロット伝送方式を用いることで、基地局から移動局へのダウンリンク速度の向上を実現している。
例えば、図１は移動局に対するタイムスロットの割り当てを示す図である。ここでは、ＧＳＭ規格書「Digital cellular telecommunications system(Phase 2+)；Multiplexing
and Multiple Access on the Radio Path (3GPP TS 05.02 ver 8.11.0 Release 1999)」に記載の２９のマルチスロットのクラスから代表的なクラス１２までを抜粋して記載する。
図１は、マルチスロットの各クラスに該当する移動局に対して、ダウンリンク（受信）、アップリンク（送信）に割り当て可能な最大タイムスロット数、ダウンリンク、アップリンクを合わせて割り当て可能な最大タイムスロット数を示す。例えば、クラス１２の移動局に対して、ダウンリンクとアップリンクとを合わせて最大５スロット、ダウンリンクで最大４スロット、及びアップリンクで最大４スロットを１フレーム内で割り当て可能である。
また、各移動局は各マルチスロットクラスに割り当てられるタイムスロットを共用しており、当該タイムスロット内のデータを全て復調した後、データのヘッダ情報にあるＴＦＩ（Temporary Flow Identifier）が自移動局を示すかどうかを判定し、他の移動局向けデータであれば、データを破棄する。このように、各移動局は、当該マルチスロットクラスに割り当てられるタイムスロットを受信している。なお、ＴＦＩでは、ＧＳＭ規格書「Digital cellular telecommunications system(Phase 2+)；General Packet Radio Service (GPRS)；Mobile Station(MS) - Base Station System (BSS) interface；Radio Link Control/Medium Access Control (RLC/MAC) protocol (3GPP TS 04.60 ver 8.18.0 Release 1999)」によれば、５ビットで表現されるため、一つのタイムスロットを最大３２台の移動局が共用することが可能である。
次に、特定基地局のカバーするセル内の複数の移動局で、同一周波数チャネルを共用する場合、基地局と各移動局間の距離が異なることにより、基地局はセル内の最も遠い移動局にて所定の品質にて受信することができるような送信電力にて各移動局に送信する必要
がある。この場合には、不要な電力をセル内に放射することになり、近接基地局のカバーするセルとの干渉が問題となる。
そこで、ＧＰＲＳにおける干渉対策について、図２を用いて説明する。図２はＧＳＭのネットワーク構成図である。
図２において、ＧＳＭのネットワークは、固定電話の電話回線網１１、移動交換局(MSC：Mobile Services switching Center)１２、基地局制御局(BSC：Base Station Controller)１３、１４、１５、基地局(BTS：Base Transceiver Station)１６、１７、１８、基地局１７、１８が各々カバーするセル１９、２０内に各々存在する移動局(MS：Mobile Station)２１、２２、２３、２４、２５から構成される。
ＧＳＭシステムでは、少なくとも１つの移動交換局１２を備え、移動交換局１２は電話回線網１１に接続される。移動交換局１２の下位には、複数の基地局制御局１３、１４、１５が設けられ、さらに基地局制御局１３、１４、１５の下位には、少なくとも１つの基地局１６、１７、１８が設けられ、基地局間にて通信が行われる。また、各基地局１７、１８がカバーするセル１９、２０内の移動局２１、２２、２３、２４、２５と基地局１７、１８間との間では、無線通信が行われる。図２では、例えば、セル１９内の移動局２２とセル２０内の移動局２４との間、あるいは、移動局２３と電話回線網１１との間で交信可能である。セル１９内の移動局２１、２２、２３と基地局１７との間の距離が異なる場合に、全移動局に対して同一出力電力にて送信すると、最も遠方にある移動局を基準とした送信電力に設定されるため、本来は不要な電力を、同一周波数チャネルに対して送信することになり、近接するセルへの干渉が問題となる。そこで、ＧＰＲＳでは、基地局１７と移動局２１、２２、２３との間の距離に応じて、対応移動局へのダウンリンク送信電力制御(以下、「電力制御」と記載する)を実施している。電力制御の具体例としては、制御チャネル上で送信されるダウンリンクのリソース割り当てメッセージ中のＰ０パラメータを用いて、報知チャネル(BCCH：Broadcast Control CHannel)からの送信電力の低減値（０〜３０ｄＢ）を移動局に通知する方法がある。なお、ＢＣＣＨは、当該セル内に存在する全移動局が参照すべき重要なチャネルであり、基地局との距離が最大となる移動局でもデータ再生が確実に行える十分な送信レベル(ＰＯＷｂｃｃｈ：一定値)にて送信されている。
マルチスロット伝送に対応し、かつ、電力制御を行うシステムにおいて、特定の移動局に対するマルチスロット伝送時に、他の移動局向けのより優先度の高いデータ伝送が割り込んでくる場合や、他の移動局向けにアップリンクのデータ伝送用に認識メッセージ等の制御メッセージが割り込んでくる場合には、前記特定の移動局にて受信する受信電界強度(ＲＳＳＩ：Received Signal Strength Indicator）が大きく変動することになる。そこで、移動局が飽和しないため、あるいは、受信品質を所定値に保つためには、隣接タイムスロット間での高速な利得切替を行う必要がある。
しかし、現在、移動局の受信部構成として主流のダイレクトコンバージョン受信装置では、ＲＳＳＩの変化に追従した利得切替えに起因して直流オフセット電圧（以下「オフセット電圧」と記載する）が発生し、受信装置が飽和する可能性があるため、復調データの受信直前に利得切替えを実施したのち、高速にオフセット電圧を校正する必要がある（例えば、特許文献１。）。
図３は、従来のオフセット電圧校正回路３０のブロック図である。図３において、オフセット電圧校正回路３０は、低雑音増幅器３１、無線周波数をベースバンド帯に周波数変換する直交復調器３２、直交復調器３２に対して９０度位相差を有する２信号を出力する９０度移相器３３、可変利得増幅器及び低域通過フィルタより構成されるアナログベース
バンド回路３４、アナログベースバンド回路３４のオフセット電圧を校正する電圧校正回路３５、アナログベースバンド回路３４より受信した信号から音声信号、あるいはデータ信号への変換を実施するとともに、電圧校正回路３５に対して、デコーダを介して校正開始信号を送信するデジタル信号処理部３６から構成される。電圧校正回路３５は、当該フレームの直前に、校正開始信号をトリガーとして一定期間校正動作を実施した後、当該フレーム内では休止状態に入る。また、校正期間には、信号線から容量を切り離して校正の応答速度を向上させている。
また、マルチスロット伝送時の受信装置の利得設定方法として、複数のタイムスロットにわたり平均化したＲＳＳＩをもとに設定する固定利得にて、マルチスロット伝送時の復調処理を行うものがある（例えば、特許文献２）。
図４は、従来のマルチスロット伝送に対応した受信装置４０のブロック図である。図４において、受信装置４０は、ＲＦ入力部４１、ＲＦ入力部４１の利得を制御する自動利得制御回路４２、サンプリング回路４３、デジタル信号プロセッサ（以下「ＤＳＰ」と記載する）４４、制御部４５から構成される。
サンプリング回路４３は、ＲＦ入力部４１で受信した複数タイムスロットのＲＳＳＩを周期的にサンプリングし、このサンプリングされたＲＳＳＩをＤＳＰ４４に送信する。ＤＳＰ４４では、１フレームに含まれる各タイムスロットの平均ＲＳＳＩを生成し、制御部４５に送信する。制御部４５では、受信された全てのタイムスロットの平均ＲＳＳＩをさらに平均化して、利得値を得る。そして、制御部４５は、取得した利得値を自動利得制御回路にＡＧＣ信号として送信し、受信動作を行う。
特開２００１−２１１０９８号公報 特開２００３−４６４２４号公報
しかしながら、従来の装置は、フレーム単位でオフセット電圧の校正を実行するが、基地局が電力制御を実行する場合については想定されていない。即ち、電力制御に伴って同一フレーム内のタイムスロット間でＲＳＳＩが異なる場合、各移動局は受信装置の線形動作範囲内の信号レベルとなるような利得切替えを実行するが、高速な利得切替えに起因して新たに発生するオフセット電圧が、オフセット電圧発生箇所よりも後段回路の増幅器により拡大され、受信装置の飽和及び感度劣化につながるという問題がある。
また、従来の装置は、電力制御を行う場合において、受信装置の飽和及び感度劣化を防いで精度良く復調するためには、各タイムスロットの最後尾に約３０[ｕｓ]設けられたガードタイムにて、移動局受信部の利得切り替えを実施する必要がある。しかし、復調を実施するタイムスロット直前に、所望値に利得を切替えた後、毎回、オフセット電圧の校正を実施すると、校正回路での電流消費量が増加するという問題がある。
また、従来の装置は、マルチスロット伝送時に、フェージング等の影響を受けにくく、１フレーム内の複数タイムスロットの信号を同一の利得設定にて、安定して受信を行うことが可能である。しかし、電力制御を行う場合を想定しておらず、マルチスロット受信時に１フレーム内を同一設定利得とすると、電力制御のダイナミックレンジ分（ＧＰＲＳでは最大３０ｄＢ）、受信装置への所要ダイナミックレンジが拡大し、受信装置の消費電力が増大するか、あるいは、受信装置が飽和するという問題がある。
本発明の目的は、電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うこ
とができる受信装置及び受信方法を提供することである。
本発明の受信装置は、所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定する利得推定手段と、前記利得推定手段にて推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行う利得制御手段と、前記利得制御手段にて選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正する電圧校正手段と、を具備する構成を採る。
本発明の受信方法は、所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定するステップと、推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行うステップと、選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正するステップと、を具備するようにした。
本発明の半導体集積回路装置は、所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定する利得推定回路と、前記利得推定回路にて推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行う利得制御回路と、前記利得制御回路にて選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正する電圧校正回路と、を具備する構成を採る。
本発明によれば、マルチスロット伝送時に電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うことができる。
本発明の骨子は所定の受信期間（１フレーム）におけるタイムスロット毎の利得を受信期間前に設定し、設定された利得の内の最大利得にて受信動作前に受信信号の利得制御を行い、最大利得で利得制御された後でかつ受信動作前に受信信号のオフセット電圧を校正するとともに、受信動作時において各タイムスロットに設定された最大利得以下の利得にてオフセット電圧の校正動作後の受信信号の利得制御をタイムスロット毎に行うことである。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
図５は、本発明の実施の形態１に係る受信装置１００の構成を示すブロック図である。本実施の形態１に係る受信装置１００は、ダイレクトコンバージョン受信装置である。
低雑音増幅器１０１は、受信信号を増幅し、直流成分を除去する容量１０２を介し、直交復調器１０３へ出力する。
直交復調器１０３は、ミキサ１０３ａ及びミキサ１０３ｂを有し、容量１０２から入力した受信信号に対して無線周波数からベースバンド帯に周波数変換して、ミキサ１０３ａからアナログベースバンド回路１０５ａへ出力するとともに、ミキサ１０３ｂからアナログベースバンド回路１０５ｂへ出力する。
移相器１０４は、図示しない局部発振源より入力される局部発振信号から、互いに９０度の位相差を有する２つの信号を生成して直交復調器１０３のミキサ１０３ａとミキサ１０３ｂへ各々出力する。
アナログベースバンド回路１０５ａ、１０５ｂは、可変利得増幅器及び低域通過フィルタより構成され、直交復調器１０３から入力した受信信号に対して、感度点から強電界へと受信電界強度が変化する場合に、利得制御回路１１０の制御に基づいて後段回路より順に利得を低減してデジタル信号処理部１０６へ出力する。この際に、アナログベースバンド回路１０５ａ、１０５ｂは、電圧校正回路１１１の制御に基づいて、受信信号のオフセット電圧の校正を行う。なお、アナログベースバンド回路１０５ａとアナログベースバンド回路１０５ｂとは、同一構成である。また、アナログベースバンド回路１０５ａ、１０５ｂの詳細については後述する。
デジタル信号処理部１０６は、アナログベースバンド回路１０５ａ、１０５ｂから入力した受信信号をもとに、基地局からの送信データを再生して、図示しない表示部へのデータ表示、あるいは図示しないスピーカへの音声出力を実施する。また、デジタル信号処理部１０６は、所定のタイミングにてオフセット電圧の校正を開始するための校正開始信号を電圧校正回路１１１へ出力する。また、デジタル信号処理部１０６は、基地局から送信されるＢＣＣＨの受信信号、あるいは、データ受信用のタイムスロットよりＲＳＳＩを測定して、測定結果を電界強度測定部１０８へ出力する。さらに、デジタル信号処理部１０６は、復調データを送信電力情報抽出部１０７へ出力する。
送信電力情報抽出部１０７は、デジタル信号処理部１０６から入力した復調データから、各タイムスロットに対する送信電力情報(例えば、Ｐ０パラメータ）を抽出し、利得設定部１０９へ出力する。
受信品質測定手段である電界強度測定部１０８は、デジタル信号処理部１０６から入力したＲＳＳＩの測定結果より、公知の方法によりフェージングの影響を緩和して、各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信信号レベルを求め、
求めたＢＣＣＨレベルの情報を利得設定部１０９に出力する。
利得推定手段である利得設定部１０９は、電界強度測定部１０８から入力した各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信電界強度の情報と、送信電力情報抽出部１０７から入力した各タイムスロットにおける送信電力情報とから、各タイムスロットの受信電界強度を推定し、推定した受信電界強度に応じた利得設定値を算出する。例えば、利得設定部１０９は、ＢＣＣＨの受信電界強度から送信電力情報より取得した基地局送信電力の増減値を減算することにより推定した送信電力の受信信号を、タイムスロット毎に基準値まで増幅するための利得を設定する。そして、利得設定部１０９は、設定した各タイムスロットの利得の情報である利得情報を利得制御回路１１０へ出力する。この時、利得設定部１０９は、多段回路構成であるアナログベースバンド回路１０５ａ、１０５ｂにおいて、複数の段階を経て受信信号を所定の基準値まで増幅するための利得を、段階毎に設定する。
利得制御手段である利得制御回路１１０は、利得設定部１０９から入力した利得情報より最大利得を抽出して、オフセット電圧の校正動作時の設定利得としてアナログベースバンド回路１０５ａ、１０５ｂへ出力する。また、利得制御回路１１０は、各タイムスロットに対応する利得設定値を一時記憶しておき、各タイムスロットに対応した利得設定値を各タイムスロットの直前にアナログベースバンド回路１０５a、１０５bへ順次出力し、利得制御を実施する。また、利得制御回路１１０は、多段回路構成であるアナログベースバンド回路１０５ａ、１０５ｂの段数毎に利得制御を行う。なお、オフセット電圧の校正動作時の利得設定方法については後述する。
電圧校正手段である電圧校正回路１１１は、所定のタイミングにてデジタル信号処理部１０６から校正開始信号が入力した場合には、アナログベースバンド回路１０５ａ、１０５ｂの受信信号に生じるオフセット電圧の校正動作を実施する。この際、電圧校正回路１１１は、多段回路構成であるアナログベースバンド回路１０５ａ、１０５ｂの段数毎にオフセット電圧の校正を実施する。
次に、アナログベースバンド回路１０５ａ、１０５ｂの構成について、図６を用いて説明する。図６は、アナログベースバンド回路１０５ａの構成を示すブロック図である。なお、アナログベースバンド回路１０５ａとアナログベースバンド回路１０５ｂの構成は同一であるので、アナログベースバンド回路１０５ｂの構成についての説明は省略する。
アナログベースバンド回路１０５ａは、３段の多段回路から構成されており、可変利得増幅器２０１及びフィルタ２０２は１段目回路２０７を構成し、可変利得増幅器２０３及びフィルタ２０４は２段目回路２０８を構成するとともに、可変利得増幅器２０５及びフィルタ２０６は３段目回路２０９を構成する。１段目回路２０７は、２段目回路２０８及び３段目回路２０９より前方の前段回路であり、２段目回路２０８は、１段目回路２０７より後方の後段回路であるとともに３段目回路２０９より前方の前段回路であり、３段目回路２０９は、１段目回路２０７及び２段目回路２０８より後方の後段回路である。
可変利得増幅器２０１は、電圧校正回路１１１の制御に基づいて、ミキサ１０３ａから入力した受信信号のオフセット電圧を校正する。また、可変利得増幅器２０１は、利得制御回路１１０の制御に基づいて、ミキサ１０３ａから入力した受信信号を所定の利得にしてフィルタ２０２へ出力する。
フィルタ２０２は、可変利得増幅器２０１から入力した受信信号に対して所定の帯域のみを通過させて可変利得増幅器２０３へ出力する。
可変利得増幅器２０３は、電圧校正回路１１１の制御に基づいて、フィルタ２０２から入力した受信信号のオフセット電圧を校正する。また、可変利得増幅器２０３は、利得制御回路１１０の制御に基づいて、フィルタ２０２から入力した受信信号を所定の利得にしてフィルタ２０４へ出力する。
フィルタ２０４は、可変利得増幅器２０３から入力した受信信号に対して所定の帯域のみを通過させて可変利得増幅器２０５へ出力する。
可変利得増幅器２０５は、電圧校正回路１１１の制御に基づいて、フィルタ２０４から入力した受信信号のオフセット電圧を校正する。また、可変利得増幅器２０５は、利得制御回路１１０の制御に基づいて、フィルタ２０４から入力した受信信号を所定の利得にしてフィルタ２０６へ出力する。
フィルタ２０６は、可変利得増幅器２０５から入力した受信信号に対して所定の帯域のみを通過させてデジタル信号処理部１０６へ出力する。このように、アナログベースバンド回路１０５ａ、１０５ｂは、受信信号を１段目回路２０７、２段目回路２０８及び３段目回路２０９を通過させることにより、不要な帯域成分を除去しながらデジタル信号処理部１０６にて設定した利得になるように受信信号の増幅を行う。
次に、受信装置１００の動作について、図７〜図９を用いて説明する。図７は、複数の移動局で同一周波数チャネルを共用するＧＰＲＳにおける、ダウンリンクのフレームの構成を示すものであり、図８は、ＧＰＲＳにおけるダウンリンクの連続するタイムスロットの構成を示すものであり、図９は、マルチスロット伝送時に電力制御を行った際の送信電力を示す模式図である。
図７は、所定の受信期間であるフレーム＃３０１及びフレーム＃３０２のフレーム構成を示すものである。図７において、横軸は経過時間である。また、図７より、フレーム＃３０１には、所望の移動局に対するダウンリンク情報が収められており、フレーム＃３０２は、フレーム＃３０１の直前のフレームである。また、周波数チャネル＃３０３、＃３０４、＃３０５は、ダウンリンク周波数の異なるチャネルであり、タイムスロット＃３１０〜＃３１７は、フレーム＃３０１を構成する８つのタイムスロットである。また、タイムスロット＃３１８は、フレーム＃３０２の最後尾のタイムスロットであり、各タイムスロットの最後尾には、ガードタイムと呼ばれる有効データの存在しない空き時間が設けられている。
図８は、タイムスロット＃３１８及びタイムスロット＃３１０の構成を示すものであり、タイムスロット＃３１８は最後尾にガードタイム＃４０１を有し、タイムスロット＃３１０は最後尾にガードタイム＃４０２を有する。なお、フレーム＃３０１はフレーム＃３０２よりも時間的に後に受信されるものであり、図７及び図８の右側ほど時間的に後に受信されるタイムスロット及びフレームとなる。
図９において、横軸は経過時間であり、縦軸は、図７のタイムスロット＃３１０、＃３１１、＃３１２、＃３１３に対する基地局アンテナ出力端での送信電力強度を示すものである。図９では、マルチスロット伝送時の電力制御の一例として、タイムスロット＃３１０、＃３１１、＃３１２と＃３１３内のデータはそれぞれ移動局＃５０１、＃５０２、＃５０３向けに送信されている場合を考える。ここで、移動局＃５０１に対してタイムスロット＃３１０、移動局＃５０２に対してタイムスロット＃３１０〜＃３１３、移動局＃５０３に対してタイムスロット＃３１２、＃３１３が割り当てられている。よって、タイムスロット＃３１０を移動局＃５０１、＃５０２が受信し、タイムスロット＃３１１を移動局＃５０２が受信し、タイムスロット＃３１２、＃３１３を移動局＃５０２、＃５０３が
受信している。また、移動局と基地局との距離は、タイムスロット＃５０２が割り当てられている移動局、タイムスロット＃５０３が割り当てられている移動局、タイムスロット＃５０１が割り当てられている移動局の順に遠くなっている。したがって、フレーム＃３０１の各タイムスロット＃３１０、＃３１１、＃３１２、＃３１３、＃３１４、＃３１５、＃３１６、＃３１７のうち、ダウンリンク伝送を実行しているタイムスロットにおいて、タイムスロット＃３１０における送信電力が最大であり、タイムスロット＃３１１における送信電力が最小であるものとする。
上記の条件下での、移動局＃５０２の受信装置１００の動作を説明する。まず、デジタル信号処理部１０６は、フレーム＃３０２内で、受信装置１００に割り当てられたダウンリンク用タイムスロット及びアップリンク用タイムスロット以外のタイムスロットにおいて、あるいは、図７に図示していない、有効なデータの存在しないアイドル・フレームにおいて、受信装置１００との通信を行っている基地局から送信されるＢＣＣＨのＲＳＳＩを測定している。そして、電界強度測定部１０８は、フレーム＃３０１より前に求めたＲＳＳＩ測定値から、公知の技術によりフェージングの影響を緩和して、フレーム＃３０１内の各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信電界強度(ＰＯＷｂｃｃｈ)を求め、利得制御回路１１０に出力する。
送信電力情報抽出部１０７から利得設定部１０９に入力した各タイムスロットの送信電力情報として、タイムスロット＃３１０の送信電力情報がＰ０(＃３１０)、タイムスロット＃３１１の送信電力情報がＰ０(＃３１１)、タイムスロット＃３１２の送信電力情報がＰ０(＃３１２)、タイムスロット＃３１３の送信電力情報がＰ０(＃３１３）であり、かつＰ０（＃３１２）＝Ｐ０（＃３１３）である場合、利得設定部１０９では、電界強度測定部１０８から入力したＰＯＷｂｃｃｈを基準として、ＰＯＷｂｃｃｈ−Ｐ０(#３１０)、ＰＯＷｂｃｃｈ−Ｐ０(#３１１)、ＰＯＷｂｃｃｈ−Ｐ０(#３１２)の計算を行う。フレーム＃３０１内の各タイムスロットの直前のガードタイム＃４０１にて実施する利得切替え時には、ＰＯＷｂｃｃｈ−Ｐ０(#３１０)、ＰＯＷｂｃｃｈ−Ｐ０(#３１１)、ＰＯＷｂｃｃｈ−Ｐ０(#３１２)の計算結果より対応タイムスロット毎の設定利得を求める。また、フレーム＃３０１の直前のガードタイム＃４０１にて実施するオフセット電圧の校正動作時の設定利得は、Ｐ０パラメータが最大時の設定利得を用いることで、フレーム＃３０１での最大利得（Ｇｍａｘ［ｄＢ］）が得られる。例えば、図７のフレーム＃３０２におけるタイムスロット＃３１８の最後尾に設けられているガードタイム＃４０１において、フレーム＃３０１におけるタイムスロット＃３１０〜＃３１７の送信電力情報であるＰ０パラメータを比較する。比較した結果、タイムスロット＃３１１に対応するＰ０パラメータが最も大きいので利得制御回路１１０はタイムスロット＃３１１に対応する利得設定値を選択して、オフセット電圧の校正動作時の利得情報(Ｇｍａｘ［ｄＢ］)として設定する。
そして、ガードタイム＃４０１内において、利得制御回路１１０が利得情報(Ｇｍａｘ［ｄＢ］)をアナログベースバンド回路１０５ａ、１０５ｂへ出力して、校正動作時の利得を設定し、その後、デジタル信号処理部１０６より校正開始信号を送信する。電圧校正回路１１１は、校正開始信号をトリガーとして、前記ガードタイムにおいて校正動作を実施した後、フレーム＃３０１においては、タイムスロット＃３１７の最後尾の図示しないガードタイム以外の期間は休止状態に入る。その後、利得制御回路１１０は、ガードタイム＃４０１において、タイムスロット＃３１０に対する所望値（Ｇ１［ｄＢ］）に設定した利得情報をアナログベースバンド回路１０５ａ、１０５ｂへ出力することにより、タイムスロット＃３１０の利得を設定する。そして、アナログベースバンド回路１０５ａ、１０５ｂの利得設定完了後、タイムスロット＃３１０の受信を行う。タイムスロット＃３１０の受信完了後、利得制御回路１１０は、タイムスロット＃３１０の最後尾に設けられている図示しないガードタイムにおいて、タイムスロット＃３１１に対する所望値（Ｇ２［
ｄＢ］）に設定した利得情報を出力し、アナログベースバンド回路１０５ａ、１０５ｂの利得設定を行う。以降、タイムスロット＃３１３の受信完了まで、同様の動作を繰り返す。フレーム＃３０１の最後尾のタイムスロット＃３１７に含まれるガードタイムにおいて、フレーム＃３０１の直前にて行ったのと同様の手順にて、オフセット電圧の校正動作を行う。その後のフレーム受信中の動作はフレーム＃３０１の受信時と同様であり省略する。
本発明に至る過程での検討によれば、受信装置１００のアナログベースバンド回路１０５ａ、１０５ｂのように、感度点から強電界へと受信電界強度が変化する場合に、後段回路より順次利得を低減する利得切替え構成において、特定の利得設定にてオフセット電圧の校正動作を実施した後に利得を低減する場合には、校正されずに受信信号に残ったオフセット電圧である残留オフセット電圧が大幅に増加することはない。したがって、図７のフレーム＃３０１の直前のタイムスロット＃３１８に含まれるガードタイム＃４０１にて、フレーム＃３０１内での最大利得設定にてオフセット電圧の校正を実行することで、フレーム＃３０１内のタイムスロット間で利得を切り替えても残留オフセット電圧が大幅に増加することはないと言える。以下に、その理由を説明する。
アナログベースバンド回路１０５ａ、１０５ｂの可変利得増幅器２０１、２０３、２０５における可変利得の実現手段としては、可変利得増幅器２０１、２０３、２０５の入力部または出力部の抵抗値の比を切り替える方法がある。
可変利得増幅器２０１のみに着目した場合において、可変利得増幅器２０１の電圧利得がＧ３［ｄＢ］で、可変利得増幅器２０１の出力にオフセット電圧（ΔＶ０）が発生しているとすると、可変利得増幅器２０１の入力部のオフセット電圧は、式（１）となる。
Figure 2005055447
また、電圧校正回路１１１において、可変利得増幅器２０１の入力部の抵抗付近に外部から電流を流し込み（補正電流）、補正電流と入力抵抗とにより発生する電圧降下作用を利用してオフセット電圧を打ち消すという方法がある。
ここで、可変利得増幅器２０１の電圧利得をＧ３［ｄＢ］からＧ４［ｄＢ］へと変更する利得切替え方法として、入力抵抗を可変にする方法、出力抵抗を可変にする方法、及び入力抵抗と出力抵抗との両方を可変にする方法の３通りの方法がある。
上記の電圧降下は、可変利得増幅器２０１の入力抵抗値と補正電流とを乗算することにより求まるので、入力抵抗を可変にする利得切替え方法では、上記の電圧降下が可変となり、可変利得増幅器２０１の入力部にオフセット電圧の残留オフセット電圧が生じる。そして、可変利得増幅器２０１の入力部の残留オフセット電圧は、可変利得増幅器２０１にて利得倍増幅されて出力されることになり、校正動作が無効になる。
一方、上記の残留オフセット電圧を生じないようにするためには、出力抵抗を可変にする利得切替え方法を用いれば良い。この場合、入力抵抗値が不変なため上記の電圧降下は理想的には一定値であり、利得を切替えても入力部に残留オフセットが発生しないこと、及び「可変利得増幅器２０１の出力部でのオフセット電圧＝可変利得増幅器２０１の入力部のオフセット電圧×可変利得増幅器２０１の利得」であることから、利得の切替えを実施して電圧利得がＧ４［ｄＢ］になっても可変利得増幅器２０１の出力部のオフセット電圧は「０」になる。しかし、出力抵抗を可変にする方法を用いる場合においても、補正電流の対温度特性などによって、可変利得増幅器２０１の入力部の入力抵抗部分での電圧降
下が理想状態からずれてしまう場合があり、この場合には、入力抵抗を可変にする方法を用いる場合と同様の問題が発生する。なお、可変利得増幅器２０１の入力抵抗と出力抵抗との両方を可変にする方法では、上記の入力抵抗を可変にする方法及び出力抵抗を可変にする方法の両方の影響が現れる。
そこで、利得の切替えに起因して可変利得増幅器２０１の入力部における校正動作が無効になるのを防ぐ方法として、利得の切替え時においてオフセット電圧の校正時の利得よりも低減する方向にのみ利得を切り替える方法が考えられる。これは、「可変利得増幅器２０１の出力部でのオフセット電圧＝可変利得増幅器２０１の入力部のオフセット電圧×可変利得増幅器２０１の利得」であることより、利得切り替え後の利得が低いほど、利得切り替えに起因するオフセット電圧の発生を抑制することができるため、利得の切り替えに起因して可変利得増幅器２０１の入力部における校正動作が無効になるのを防ぐ方法として有効である。この方法は、可変利得増幅器２０３、２０５においても当然に有効である。
次に、アナログベースバンド回路１０５ａ、１０５ｂを多段回路構成とする場合において、利得の切り替え時においてオフセット電圧の校正時の利得よりも低減する方向にのみ利得を切り替える方法について、図６、図１０及び図１１を用いて説明する。図１０及び図１１は、アナログベースバンド回路１０５ａ、１０５ｂにおける可変利得増幅器２０１、２０３、２０５の利得配分及び、それぞれの利得設定時のアナログベースバンド回路１０５ａ、１０５ｂの合計利得を示す図である。図１０及び図１１では、合計利得が１５［ｄＢ］の場合が感度点であり、合計利得が１５［ｄＢ］から０［ｄＢ］に近づくにつれて徐々に強電界になる場合の例を挙げている。
図１０の場合、アナログベースバンド回路１０５ａ、１０５ｂから出力される受信信号の利得がオフセット電圧の校正時の利得よりも低減するようにしても、各段の可変利得増幅器２０１、２０３、２０５は必ずしも利得低減方向に利得を切り替えることにはならない。
例えば、アナログベースバンド回路１０５ａ、１０５ｂに要求される最大利得が１５［ｄＢ］で、かつ最小利得が０［ｄＢ］である場合において、アナログベースバンド回路１０５ａ、１０５ｂの合計利得が１０［ｄＢ］から５［ｄＢ］になる場合、即ち送信電力情報抽出部１０７にてフレーム毎に最大の設定利得を推定し、オフセット電圧校正時の利得として１０［ｄＢ］を設定した後、所望のタイムスロット内に５［ｄＢ］の設定利得が必要になる場合には、可変利得増幅器２０３の利得は増加する方向であり、残留オフセット電圧が拡大する可能性がある。
一方、図１１の場合、合計利得が低下すれば可変利得増幅器２０１、２０３、２０５の利得は一定もしくは減少する方向であり、残留オフセット電圧の拡大を抑制できる。
実際の製品等において、各可変利得増幅器の設定最大利得がさらに大きい場合、または可変利得増幅器２０５の後段にさらに可変利得増幅器が接続される場合等は、可変利得増幅器２０３の残留オフセット電圧により大きな問題が生じる。したがって、図１１に示すように、後段回路から順次利得が低減されるように各段の可変利得増幅器２０１、２０３、２０５のオフセット電圧の校正動作時の利得を設定することが望ましい。
このように、本実施の形態１によれば、フレーム＃３０１の直前フレームにて、基地局から報知される送信電力情報より抽出した最大値に基づいて、フレーム＃３０１内での最大利得を推定するとともに、推定した最大利得にてオフセット電圧の校正動作時の利得制御を行い、オフセット電圧の校正動作終了後の受信動作時の利得制御における設定利得を
、オフセット電圧の校正動作時の利得制御における設定利得よりも低減するので、受信動作中の利得制御における残留オフセット電圧の影響を最小限にすることができる。これにより、マルチスロット伝送時に電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うことができる。また、マルチスロット伝送時に電力制御が実施される場合でも、受信動作時の高精度な利得切替えを実現することができる。
また、本実施の形態１によれば、アナログベースバンド回路１０５ａ，１０５ｂを多段構成にするので、オフセット電圧の校正動作時の利得から受信動作時の利得に切り替えた場合に、アナログベースバンド回路１０５ａ、１０５ｂの各構成回路の利得が低下するので、オフセット電圧の校正動作時に校正しきれずに残留したオフセット電圧の増幅を確実に抑制することができる。また、本実施の形態１によれば、連続するタイムスロット＃３１０〜＃３１７からなるフレーム＃３０１における、同一周波数の受信信号を増幅するための利得を設定するので、無線周波数が異なることに起因するオフセット電圧の発生を抑制することができる。
なお、ＧＰＲＳなどの受信周波数が固定ではなく、フレーム単位で周波数ホッピングする無線システムでは、本実施の形態１にて説明してきたように、フレームごとの最大利得にてオフセット電圧の校正動作を行うことが有効である。
（実施の形態２）
図１２は、本実施の形態２における受信装置にて受信されるＧＰＲＳにおける受信信号のタイムスロットを示す図である。本実施の形態２に係る受信装置は、図５と同一構成であるので、その説明は省略する。
図１２より、ＧＰＲＳにおける受信信号のタイムスロットは、ヘッダー領域８０１とデータ領域８０２とから構成される。
次に、受信装置の動作について、図５及び図７を用いて説明する。ＧＰＲＳでは、制御チャネル内のＰ０パラメータを用いた電力制御に加え、当該タイムスロット内ヘッダー領域８０１のＰＲパラメータを用いて電力制御を実施する可能性がある。ＧＳＭ規格書「Digital cellular telecommunications system(Phase 2+)；Radio subsystem link control
(3GPP TS 05.08 ver 8.16.0 Release 1999)」によれば、ＰＲパラメータを用いた電力制御に関して、マルチスロット伝送時でも最大１０［ｄＢ］までは、移動局受信装置はＧＳＭ規格書「Digital cellular telecommunications system(Phase 2+)；Radio transmission and reception (3GPP TS 05.05 version 8.9.0 Release 1999)」を満足することが要求される。
そこで、自移動局の存在するセル内にて、ＰＲパラメータを用いた電力制御が行われている場合には、利得制御回路１１０では、当該フレーム以前に基地局から通知されるＰ０パラメータ最大時の設定利得を用いることで、フレーム＃３０１での最大利得（Ｇｍａｘ［ｄＢ］）を推定する。
さらに、利得制御回路１１０は、設定した最大利得Ｇｍａｘに基づいて、Ｇｍａｘ＋１０［ｄＢ］を利得情報として生成する。ただし、Ｇｍａｘ＋１０［ｄＢ］が、アナログベースバンド回路１０５ａ、１０５ｂの最大合計利得(Ｇｔｏｔａｌ［ｄＢ］)より大きい場合は、Ｇｔｏｔａｌ［ｄＢ］を利得情報とする。なお、その他の動作は、上記実施の形態１と同一であるので、その説明は省略する。
このように、本実施の形態２によれば、上記実施の形態１の効果に加えて、フレーム＃
３０１の直前フレーム＃３０２にて、基地局から通知される送信電力情報に基づいて、フレーム＃３０１内での最大利得を推定するとともに、推定した最大利得よりもさらに１０［ｄＢ］高い利得をオフセット電圧の校正動作時の利得として設定するので、ＧＳＭ規格を満たしたより効率的な電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行うことができる。
（実施の形態３）
図１３は、本発明の実施の形態３に係る受信装置１３００の構成を示すブロック図である。本実施の形態３に係る受信装置１３００は、ダイレクトコンバージョン受信装置であり、図５に示す実施の形態１に係る受信装置１００において、図１３に示すように、比較部１３０１を追加する。なお、図１３においては、図５と同一構成である部分には同一符号を付してその説明は省略する。
電界強度測定部１０８は、デジタル信号処理部１０６から入力したＲＳＳＩの測定結果より、公知の方法によりフェージングの影響を緩和して、各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信信号レベルを求め、求めたＢＣＣＨレベル情報を利得設定部１０９に出力する。また、電界強度測定部１０８は、比較部１３０１より、ＢＣＣＨレベル情報の算出時に加算しない最小利得のタイムスロットの情報である除外タイムスロット情報を受信した場合には、除外タイムスロット情報のタイムスロット受信時のＲＳＳＩは、ＢＣＣＨレベル情報の算出時には含めない。
利得設定部１０９は、電界強度測定部１０８から入力した各タイムスロットに対する基地局送信電力の制御基準となるＢＣＣＨの受信電界強度の情報と、送信電力情報抽出部１０７から入力した各タイムスロットにおける送信電力情報とから、各タイムスロットの受信電界強度を推定し、推定した受信電界強度に応じた利得設定値を算出する。例えば、利得設定部１０９は、ＢＣＣＨの受信電界強度から送信電力情報より取得した基地局送信電力の増減値を減算することにより推定した送信電力の受信信号を、タイムスロット毎に基準値まで増幅するための利得を設定する。そして、利得設定部１０９は、設定した各タイムスロットの利得の情報である利得情報を利得制御回路１１０及び比較部１３０１へ出力する。なお、除外タイムスロット情報のタイムスロットは、長周期の積分を行うＲＳＳＩの計算の際には除外されるが、瞬時的なタイムスロットの利得設定時には、除外タイムスロット情報のタイムスロットの利得も設定される。
比較部１３０１は、利得設定部１０９から入力した当該フレーム内のタイムスロット毎の利得情報の利得値から、利得値の平均値を算出して平均利得値を算出するとともに、利得情報の利得値の中での最小利得値を求める。そして、比較部１３０１は、平均利得値と最小利得値を参照し、平均利得値と最小利得値との差が所定値（第一のしきい値）以上の場合には、電力制御による受信電力の増減が生じているものとして、最小利得のタイムスロット受信時のＲＳＳＩは、ＢＣＣＨレベル情報の算出時に加算しないように、除外タイムスロット情報を電界強度測定部１０８へ送信する。
マルチスロット伝送時に電力制御が実施される場合は、背景技術に記載したように、緊急の割り込みが発生する場合であり、発生頻度は低いと考えられる。また、電力制御のダイナミックレンジが最大３０ｄＢと広いため、利得情報の算出にあたって電力制御時のＲＳＳＩを含めると、利得設定の誤差要因となる。そこで、本実施の形態３では、電力制御時のＲＳＳＩを利得情報の算出から除外する方法を示す。
具体的には、電力制御によって、自移動局よりも基地局との距離の遠い他の移動局に対して、割り込みが発生する場合を想定する。割り込み発生時には、通常受信時よりもＲＳ
ＳＩが大きく、すなわち、設定利得が小さくなる。
比較部１３０１は、通常受信時を表す平均利得値をもとにして、平均利得値と最小利得値との差が所定値以上に拡大した場合には、ここで想定する緊急の割り込みが発生したものとして、除外すべきＲＳＳＩ測定タイミングを、除外タイムスロット情報として、電界強度測定部１０８へ出力する。
このように、本実施の形態３によれば、上記実施の形態１の効果に加えて、マルチスロット伝送時に電力制御を行う場合の受信装置の設定利得の誤差を低減することができる。また、本実施の形態３によれば、マルチスロット伝送時に電力制御が実施された場合に、極端に変動するＲＳＳＩの影響を取り除くので、より高精度な利得設定を実現することができる。
（実施の形態４）
本発明の実施の形態４に係る受信装置の構成は図１３と同一構成であるので、図１３を用いて説明する。
比較部１３０１は、利得設定部１０９から入力した、フレーム内のタイムスロットごとの利得情報の利得値から、最大利得値及び最小利得値を求める。そして、比較部１３０１は、最大利得値と最小利得値を参照し、最大利得値と最小利得値との差が所定値（第二のしきい値）以上の場合には、電力制御による受信電力の増減が生じているものとして、前記最小利得値を測定したタイムスロット受信時のＲＳＳＩは、ＢＣＣＨレベル情報の算出時に加算しないように、電界強度測定部１０８へと除外タイムスロット情報を送信する。
本実施の形態４では、電力制御時のＲＳＳＩを利得情報の算出から除外するための方法でかつ、実施の形態３と別の方法について説明する。
比較部１３０１は、最大利得値と最小利得値との差が所定値以上に拡大した場合には、上記実施の形態３にて説明したような緊急の割り込みが発生したものとして、除外すべきＲＳＳＩ測定タイミングを、除外タイムスロット情報として、電界強度測定部１０８へ出力する。
このように、本実施の形態４によれば、上記実施の形態１の効果に加えて、マルチスロット伝送時に電力制御を行う場合の受信装置の設定利得の誤差を低減することができる。また、本実施の形態４によれば、マルチスロット伝送時に電力制御が実施された場合に、極端に変動するＲＳＳＩの影響を取り除くので、より高精度な利得設定を実現することができる。
なお、上記実施の形態１〜実施の形態４において、アナログベースバンド回路１０５ａ、１０５ｂは３段の多段回路により構成されることとしたが、これに限らず、３段以外の多段回路により構成される場合、１つの可変利得増幅器のみにより構成される場合、または１つの利得増幅器と１つのフィルタとから構成される場合の何れの場合でも良い。また、上記実施の形態１〜実施の形態４において、各フレームの最後尾のタイムスロットのガードタイムにて次の１フレームの各タイムスロットにおける最大の設定利得を推定することとしたが、これに限らず、複数フレームまたは複数タイムスロット毎に次の複数フレームまたは次の複数タイムスロットにおける最大の設定利得を推定するようにしても良い。また、上記実施の形態１〜実施の形態４において、フレーム＃３０１の直前のフレーム＃３０２にてＰ０パラメータの最大値から最大利得を推定することとしたが、これに限らず、フレーム＃３０２以前のフレームにて送信電力情報を受信していれば、送信電力情報を受信した後でかつフレーム＃３０２よりも前の任意のフレームにて、Ｐ０パラメータの最
大値から最大利得を推定することが可能である。
また、上記実施の形態１〜実施の形態４の受信装置１００、１３００は、通信端末装置に適用することが可能である。また、上記実施の形態１〜実施の形態４の受信装置１００、１３００は、利得設定部１０９を利得設定回路とするとともに、利得設定部１０９、利得制御回路１１０及び電圧校正回路１１１等の各回路を単一の半導体基板上に一体として作り込んだ回路構造（大規模集積回路（ＬＳＩ））を有する半導体集積回路装置として構成することができる。
本明細書は、２００３年１２月１日出願の特願２００３−４０２２３２に基づく。この内容はすべてここに含めておく。
本発明にかかる受信装置及び受信方法は、ダウンリンク送信電力制御が行われる場合においても受信装置の飽和及び感度劣化を防止することができるとともに、電流消費量を増加させずにオフセット電圧の校正を行う効果を有し、オフセット電圧を校正するのに有用である。
移動局に対するタイムスロットの割り当てを示す図 ＧＳＭのネットワーク構成を示す図 従来のオフセット電圧校正回路を示すブロック図 従来のマルチスロット伝送に対応した受信装置のブロック図 本発明の実施の形態１に係る受信装置の構成を示すブロック図 本発明の実施の形態１に係るアナログベースバンド回路の構成を示すブロック図 本発明の実施の形態１に係るＧＰＲＳにおけるダウンリンクのフレーム構成を示す図 本発明の実施の形態１に係るＧＰＲＳにおけるダウンリンクの連続するタイムスロットの構成を示す図 本発明の実施の形態１に係るマルチスロット伝送時の基地局送信電力制御を示す模式図 本発明の実施の形態１に係るアナログベースバンド回路における利得配分を示す図 本発明の実施の形態１に係るアナログベースバンド回路における利得配分を示す図 本発明の実施の形態２に係るＧＰＲＳにおけるタイムスロットの構成を示す図 本発明の実施の形態３及び本発明の実施の形態４に係る受信装置の構成を示すブロック図

Claims (10)

  1. 所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定する利得推定手段と、
    前記利得推定手段にて推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行う利得制御手段と、
    前記利得制御手段にて選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正する電圧校正手段と、
    を具備する受信装置。
  2. 前記利得推定手段は、連続するタイムスロットからなる前記受信期間における同一周波数の受信信号を、前記基準値まで増幅するための前記利得を推定する請求項１記載の受信装置。
  3. 受信信号から受信品質を示す測定値を求める受信品質測定手段を具備し、
    前記利得推定手段は、通信相手におけるタイムスロット毎の送信電力を示す情報である送信電力情報と前記測定値とに基づいて前記利得を推定する請求項１記載の受信装置。
  4. 前記利得推定手段は、前記受信期間における、前記利得を平均化した平均利得と前記利得の内の最小利得との差が第一のしきい値以上の場合には、前記最小利得のタイムスロットの前記測定値を除外して前記利得を推定する請求項３記載の受信装置。
  5. 前記利得推定手段は、前記受信期間における、前記最大利得と前記利得の内の最小利得との差が第二のしきい値以上の場合には、前記最小利得のタイムスロットの前記測定値を除外して前記利得を推定する請求項３記載の受信装置。
  6. 前記利得推定手段は、前記測定値から前記送信電力情報の送信電力をタイムスロット毎に減算して各タイムスロットの送信電力を推定するとともに、推定した送信電力の受信信号を前記基準値まで増幅するための前記利得を推定する請求項３記載の受信装置。
  7. 前記利得推定手段は、複数の段階を経て受信信号を所定の基準値まで増幅するための利得を前記段階毎に前記受信期間中に設定するとともに、２つの連続する前記段階にて前方の前記段階の利得が後方の前記段階の利得に対して大きいかまたは等しくなるような利得を順次設定し、
    前記利得制御手段は、前記利得推定手段にて設定された前記段階毎の利得にて前記受信期間中に前記段階毎に受信信号の利得制御を行う請求項３記載の受信装置。
  8. 受信装置を具備する通信端末装置であって、
    前記受信装置は、
    所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定する利得推定手段と、
    前記利得推定手段にて推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行う利得制御手段と、
    前記利得制御手段にて選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正する電圧校正手段と、
    を具備する。
  9. 所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定するステップと、
    推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行うステップと、
    選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正するステップと、
    を具備する受信方法。
  10. 所定の受信期間における受信信号を所定の基準値まで増幅するための利得を前記受信期間前にタイムスロット毎に推定する利得推定回路と、
    前記利得推定回路にて推定されたタイムスロット毎の前記利得の中から最大利得を選択するとともに受信信号の利得制御を行う利得制御回路と、
    前記利得制御回路にて選択された前記最大利得にて前記受信期間前に受信信号のオフセット電圧を校正する電圧校正回路と、
    を具備する半導体集積回路装置。
JP2005515928A 2003-12-01 2004-11-30 受信装置、受信方法及び半導体集積回路装置 Expired - Fee Related JP4220999B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003402232 2003-12-01
JP2003402232 2003-12-01
PCT/JP2004/017785 WO2005055447A1 (ja) 2003-12-01 2004-11-30 受信装置及び受信方法

Publications (2)

Publication Number Publication Date
JPWO2005055447A1 true JPWO2005055447A1 (ja) 2007-07-05
JP4220999B2 JP4220999B2 (ja) 2009-02-04

Family

ID=34650009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005515928A Expired - Fee Related JP4220999B2 (ja) 2003-12-01 2004-11-30 受信装置、受信方法及び半導体集積回路装置

Country Status (5)

Country Link
US (1) US7907589B2 (ja)
EP (1) EP1684437B1 (ja)
JP (1) JP4220999B2 (ja)
CN (1) CN1886900B (ja)
WO (1) WO2005055447A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101243626A (zh) * 2005-08-22 2008-08-13 日本电气株式会社 移动通信系统、移动通信终端和移动通信方法
JP4737458B2 (ja) * 2005-09-14 2011-08-03 日本電気株式会社 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機
KR101208526B1 (ko) * 2006-06-12 2012-12-05 엘지전자 주식회사 제어정보에 따라 통신을 수행하는 방법
US7990906B2 (en) * 2006-11-03 2011-08-02 Fujitsu Semiconductor Limited Frame structure for a relay station operating in mobile networks
US9219458B2 (en) * 2008-06-12 2015-12-22 Qualcomm Incorporated Methods and systems of AGC and DC calibration for OFDM/OFDMA systems
WO2011030512A1 (ja) * 2009-09-09 2011-03-17 日本電気株式会社 時分割通信装置およびその受信妨害防止方法
JP5286333B2 (ja) 2010-08-06 2013-09-11 株式会社東芝 無線装置
KR20140016363A (ko) * 2011-05-05 2014-02-07 후지쯔 가부시끼가이샤 전력 보상 방법, 사용자 기기 및 기지국
EP3069457B1 (en) * 2013-11-12 2017-06-14 Telefonaktiebolaget LM Ericsson (publ) Improved receiver overload protection
JP6285396B2 (ja) * 2015-07-17 2018-02-28 ファナック株式会社 工作機械の実測定の要否を自動判定する熱変位補正装置
US10432160B2 (en) 2015-09-25 2019-10-01 Intel IP Corporation Circuit arrangement, mobile device and method for amplifying a signal
CN111988838B (zh) * 2019-05-23 2024-06-11 中兴通讯股份有限公司 一种自动增益控制实现方法及装置、存储介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327599A (ja) 1992-05-20 1993-12-10 Fujitsu Ltd 送信電力制御方法
JPH09116360A (ja) 1995-10-20 1997-05-02 Fujitsu Ltd 自動利得制御増幅器
JP3911861B2 (ja) 1998-07-22 2007-05-09 ソニー株式会社 通信方法、送信電力制御方法及び移動局
WO2000072441A1 (en) * 1999-05-24 2000-11-30 Level One Communications, Inc. Automatic gain control and offset correction
JP2001016638A (ja) 1999-06-30 2001-01-19 Nec Corp 無線通信装置、無線通信システム及び無線通信装置の自動利得制御方法
JP4547084B2 (ja) 1999-11-15 2010-09-22 ルネサスエレクトロニクス株式会社 移動体通信機および送受信機
NO329890B1 (no) 1999-11-15 2011-01-17 Hitachi Ltd Mobilkommunikasjonsapparat
JP2001160835A (ja) 1999-12-02 2001-06-12 Matsushita Electric Ind Co Ltd 無線受信機
JP3636974B2 (ja) * 2000-07-03 2005-04-06 富士通株式会社 無線装置
US6654593B1 (en) * 2000-10-30 2003-11-25 Research In Motion Limited Combined discrete automatic gain control (AGC) and DC estimation
JP2002185398A (ja) * 2000-12-18 2002-06-28 Sony Corp 送信電力制御方法およびシステム
US7522900B2 (en) 2001-03-20 2009-04-21 Broadcom Corporation DC offset correction for use in a radio architecture
JP3662527B2 (ja) 2001-07-27 2005-06-22 松下電器産業株式会社 自動利得制御装置及び方法、無線通信装置
JP2003198404A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd ダイレクトコンバージョン受信機及びこれを用いた移動無線機、並びにｒｆ信号の受信方法
US7136431B2 (en) * 2002-10-24 2006-11-14 Broadcom Corporation DC offset correcting in a direct conversion or very low IF receiver
US7295517B2 (en) * 2002-11-27 2007-11-13 Texas Instruments Incorporated Method and apparatus for channel quality metric generation within a packet-based multicarrier modulation communication system
JP4230762B2 (ja) * 2002-12-20 2009-02-25 株式会社ルネサステクノロジ ダイレクトコンバージョン受信機
JP5327599B2 (ja) * 2008-11-27 2013-10-30 シブヤマシナリー株式会社 パレット洗浄システム

Also Published As

Publication number Publication date
EP1684437A1 (en) 2006-07-26
WO2005055447A1 (ja) 2005-06-16
US7907589B2 (en) 2011-03-15
CN1886900A (zh) 2006-12-27
CN1886900B (zh) 2014-03-12
JP4220999B2 (ja) 2009-02-04
EP1684437B1 (en) 2014-05-14
US20070082629A1 (en) 2007-04-12
EP1684437A4 (en) 2013-01-23

Similar Documents

Publication Publication Date Title
KR100221163B1 (ko) 무선 수신기에서 수신된 신호의 품질을 최적화하는 방법 및 장치
EP1300957B1 (en) Timing based LNA gain adjustment in an RF receiver to compensate for intermodulation interference
JP4855484B2 (ja) 中継器のライズオーバサーマル（ｒｏｔ）値の較正
JP4202932B2 (ja) Ｃｄｍａ信号電力推定装置及び方法
US7379725B2 (en) LNA gain adjustment in an RF receiver to compensate for intermodulation interference
KR100746608B1 (ko) 직접 변환용 수신기의 수신기 감도를 증가시키기 위한장치, 및 관련 방법
US20060281486A1 (en) Method and apparatus for receiving data and paging from multiple wireless communication systems
JP4220999B2 (ja) 受信装置、受信方法及び半導体集積回路装置
US20030091132A1 (en) AGC scheme and receiver for use in a wireless communication system
JP5684430B2 (ja) 複数のワイヤレスプロトコルを実装するワイヤレスデバイスにおける適応型ｒｆ飽和検出
JP4250137B2 (ja) 通信装置におけるアップリンク圧縮モードでのモニタリングを軽減する装置および方法
JP2009268098A (ja) モバイル直交周波数分割多元接続ネットワークにおける自動利得制御方法及び装置
JP2001111523A (ja) Ｃｄｍａ受信ａｇｃ回路およびｃｄｍａ復調装置
JP2002290177A (ja) 受信装置および自動利得制御方法
AU2006269678B2 (en) RF receiver, wireless communication terminal and method of operation
JP2009177568A (ja) 受信装置とこれを用いた電子機器
JP2004064525A (ja) フィードバック利得制御回路及び無線通信装置
JP5574531B2 (ja) 無線機
JP2006101238A (ja) 受信装置、通信端末装置、通信システム及び利得制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4220999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees