KR20140137886A - 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 - Google Patents
전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 Download PDFInfo
- Publication number
- KR20140137886A KR20140137886A KR1020130059098A KR20130059098A KR20140137886A KR 20140137886 A KR20140137886 A KR 20140137886A KR 1020130059098 A KR1020130059098 A KR 1020130059098A KR 20130059098 A KR20130059098 A KR 20130059098A KR 20140137886 A KR20140137886 A KR 20140137886A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power domain
- scaling
- analog
- digital
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- 230000000295 complement effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0609—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 기술은 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서에 관한 것으로, 전압(Voltage)을 스테이지(Stage)별로 스케일링(Scaling)하여 동작 영역의 마진을 확보하고 그에 따른 증폭 이득(Gain)을 최대한 획득하기 위한, 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다. 이러한 전압 스케일링 장치는, 하나 이상의 스테이지(Stage)를 구비하는 아날로그 파워 도메인; 하나 이상의 스테이지를 구비하는 디지털 파워 도메인; 및 전압(Voltage)을 상기 아날로그 파워 도메인의 스테이지별로 스케일링(Scaling)하여 상기 아날로그 파워 도메인의 스테이지별로 공급하여 상기 아날로그 파워 도메인과 상기 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단을 포함할 수 있다.
Description
본 발명의 몇몇 실시예들은 이미지 센서(IS : Image Sensor)에 관한 것으로, 더욱 상세하게는 예를 들어 컬럼 패러럴 구조(Column Parallel Architecture)의 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에서 비교기(Comparator)와 카운터(Counter) 간의 파워 도메인(Power Domain) 차이에 의해서 발생하는 문제를 개선하기 위한, 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서에 관한 것이다.
종래의 컬럼 패러럴 구조의 씨모스 이미지 센서(CIS)는 다수의 픽셀이 어레이된 픽셀 어레이에서 감지한 아날로그 전압 신호를 디지털 전압 신호로 변환하는 복수의 아날로그-디지털 변환 장치와, 복수의 메모리와, 센싱 증폭기 등을 구비한다.
여기서, 아날로그-디지털 변환 장치는 비교기(Comparator)에 램프 신호(Vramp)를 공급하는 전압 발생부와, 복수의 픽셀 어레이(Pixel Array)로부터의 픽셀 신호의 값과 램프 신호의 값을 각각 비교하는 복수의 비교기와, 복수의 비교기로부터의 출력 신호를 각각 카운팅(Counting)하는 복수의 카운터(Counter)를 포함한다.
그리고 아날로그-디지털 변환 장치는 기 정해진 크기 이상의 이득을 획득하기 위하여 캐스케이딩(Cascading) 형태로 이루어진 비교기를 사용한다. 이때, 비교기는 동일한 전압에 의하여 작동되고, 카운터는 비교기 전압과 다른 전압에 의하여 작동된다.
이러한 종래 기술에서는 비교기의 아날로그 파워 도메인(Analog Power Domain)에서 카운터의 디지털 파워 도메인(Digital Power Domain)으로 도메인이 변경될 때에 두 도메인 간의 전압(Voltage) 단차에 의해서 오프셋(Offset) 및 이득(Gain)의 저하가 발생하는 문제점이 있다.
또한, 종래 기술은 비교기의 이득이 저하됨으로 인하여 비교기의 해상도(Resolution)가 떨어지는 문제점이 있다.
또한, 종래 기술은 인버터 타입(Inverter Type) 증폭기의 동작 특성에 따른 파워 노이즈(Power Noise)가 발생하는 문제점이 있다.
본 발명의 실시예는 전압(Voltage)을 스테이지(Stage, 단)별로 스케일링(Scaling)하여 동작 영역의 마진을 확보하고 그에 따른 증폭 이득(Gain)을 최대한 획득하기 위한, 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다.
즉, 본 발명의 실시예는 전압(Voltage)을 스테이지(Stage)별로 스케일링(Scaling)함으로써, 아날로그 파워 도메인(Analog Power Domain)에서 디지털 파워 도메인(Digital Power Domain)으로 도메인이 변경될 때에 두 도메인 간의 전압(Voltage) 단차에 의해서 발생하는 오프셋(Offset) 및 이득(Gain)의 저하를 완화시고, 인버터 타입 증폭기로 인한 파워 노이즈를 분산 완화시킬 수 있는, 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다.
본 발명의 일 실시예에 따른 전압 스케일링 장치는, 하나 이상의 스테이지(Stage)를 구비하는 아날로그 파워 도메인; 하나 이상의 스테이지를 구비하는 디지털 파워 도메인; 및 전압(Voltage)을 상기 아날로그 파워 도메인의 스테이지별로 스케일링(Scaling)하여 상기 아날로그 파워 도메인의 스테이지별로 공급하여 상기 아날로그 파워 도메인과 상기 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 전압 스케일링 장치는, 아날로그 전압 레벨에 의해 동작하는 제 1 캐스케이딩 스테이지와 복수의 스케일링 전압 레벨에 의해 동작하는 복수의 캐스케이딩 스테이지를 구비하는 아날로그 파워 도메인; 디지털 전압 레벨에 의해 동작하는 카운팅 스테이지를 구비하는 디지털 파워 도메인; 및 전압을 상기 복수의 스케일링 전압 레벨로 스케일링(Scaling)하여 상기 복수의 캐스케이딩 스테이지 중 상응하는 캐스케이딩 스테이지에 공급하여 상기 아날로그 파워 도메인과 상기 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단을 포함할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 전압 스케일링 장치는, 아날로그 전압 레벨에 의해 동작하는 제 1 캐스케이딩 스테이지와 스케일링 전압 레벨에 의해 동작하는 복수의 캐스케이딩 스테이지를 구비하는 아날로그 파워 도메인; 디지털 전압 레벨에 의해 동작하는 카운팅 스테이지를 구비하는 디지털 파워 도메인; 및 전압을 상기 스케일링 전압 레벨로 스케일링(Scaling)하여 상기 복수의 캐스케이딩 스테이지에 공급하여 상기 아날로그 파워 도메인과 상기 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단을 포함할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 전압 스케일링 장치는, 아날로그 전압 레벨에 의해 동작하는 제 1 캐스케이딩 스테이지와 스케일링 전압 레벨에 의해 동작하는 제 2 캐스케이딩 스테이지를 구비하는 아날로그 파워 도메인; 디지털 전압 레벨에 의해 동작하는 제 3 캐스케이딩 스테이지와 카운팅 스테이지를 구비하는 디지털 파워 도메인; 및 전압을 상기 스케일링 전압 레벨로 스케일링(Scaling)하여 상기 제 2 캐스케이딩 스테이지에 공급하여 상기 아날로그 파워 도메인과 상기 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단을 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 전압(Voltage)을 아날로그 파워 도메인의 스테이지(Stage)별로 스케일링(Scaling)하여 공급하여 상기 아날로그 파워 도메인과 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단; 아날로그 전압 레벨과 상기 전압 스케일링 수단으로부터의 스케일링 전압 레벨에 의해 동작하여, 픽셀 신호의 값과 램프 신호의 값을 비교기 제어 신호에 따라 각각 비교하는 비교부; 및 디지털 전압 레벨에 의해 동작하여 상기 비교부의 비교 결과를 각각 카운팅하는 카운팅부를 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하는 픽셀 어레이; 전압(Voltage)을 아날로그 파워 도메인의 스테이지(Stage)별로 스케일링(Scaling)하여 공급하여 상기 아날로그 파워 도메인과 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단; 아날로그 전압 레벨과 상기 전압 스케일링 수단으로부터의 스케일링 전압 레벨에 의해 동작하여, 상기 픽셀 신호의 값과 램프 신호의 값을 비교기 제어 신호에 따라 각각 비교하는 비교부; 디지털 전압 레벨에 의해 동작하여 상기 비교부의 비교 결과를 각각 카운팅하는 카운팅부; 상기 디지털 전압 레벨에 의해 동작하여 상기 카운팅부로부터의 카운팅 정보를 각각 저장하는 메모리부; 상기 카운팅부와 상기 메모리부의 동작을 제어하는 컬럼 제어부; 및 상기 메모리부에 저장되어 있는 데이터를 읽어 디지털 형태의 픽셀 데이터를 출력하는 센스 증폭부를 포함할 수 있다.
본 발명의 실시예에 따르면, 전압을 스테이지별로 스케일링(Scaling)하여 동작 영역의 마진을 확보하고, 그에 따른 증폭 이득(Gain)을 최대한 획득할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 증폭 이득을 최대한 획득함으로써, 비교기(Comparator)의 해상도(Resolution)가 떨어지는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 전압을 스테이지별로 다운 스케일링(Down Scaling)함으로써, 아날로그 파워 도메인에서 디지털 파워 도메인으로 도메인이 변경될 때에 두 도메인 간의 전압 단차에 의해서 발생하는 오프셋(Offset) 및 이득(Gain)의 저하를 완화시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 인버터 타입(Inverter Type)의 증폭기의 위크 포인트(Weak Point)인 파워 노이즈(Power Noise)를 전압 분리를 통해서 분산 완화시킬 수 있어 노이즈 측면에서도 유리한 효과가 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 아날로그-디지털 변환 장치 및 그 주변 회로를 나타내는 도면이다.
도 2a 및 도 2b는 본 발명의 실시예에 대한 이해를 돕기 위한 비교기 및 카운터의 구성 개념과 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 3은 본 발명의 실시예에 대한 이해를 돕기 위한 제 3 캐스케이딩(Cascading) 단의 구조 및 그의 출력 특성을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 전압 스케일링 장치의 구성 및 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 전압 스케일링 장치의 제 3 캐스케이딩(Cascading) 단의 출력 특성과 종래 기술의 출력 특성을 비교하여 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 전압 스케일링 장치의 구성 및 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 7은 본 발명의 또 다른 실시예에 따른 전압 스케일링 장치의 구성 및 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서의 구성도이다.
도 2a 및 도 2b는 본 발명의 실시예에 대한 이해를 돕기 위한 비교기 및 카운터의 구성 개념과 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 3은 본 발명의 실시예에 대한 이해를 돕기 위한 제 3 캐스케이딩(Cascading) 단의 구조 및 그의 출력 특성을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 전압 스케일링 장치의 구성 및 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 전압 스케일링 장치의 제 3 캐스케이딩(Cascading) 단의 출력 특성과 종래 기술의 출력 특성을 비교하여 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 전압 스케일링 장치의 구성 및 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 7은 본 발명의 또 다른 실시예에 따른 전압 스케일링 장치의 구성 및 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 아날로그-디지털 변환 장치 및 그 주변 회로를 나타내는 도면으로, 일반적인 컬럼 패러럴(Column Parallel) 구조를 나타내고 있다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 아날로그-디지털 변환 장치 및 그 주변 회로는, 입사광에 상응하는 픽셀 신호를 출력하는 픽셀 어레이(10)와, 픽셀 어레이(10)로부터 출력되는 픽셀 신호의 값과 외부 전압 발생부(도면에 도시되지 않음)로부터 인가되는 램프 신호(Vramp)의 값을 외부의 CIS 제어기(도면에 도시되지 않음)로부터 전달받은 비교기 제어 신호(Comp_ctrl)에 따라 각각 비교하는 비교부(20)와, 비교부(20)의 줘쥐 타임(Judge Time)을 각각 카운팅하는 카운팅부(30)와, 카운팅부(30)로부터의 카운팅 정보를 각각 저장하는 메모리부(40)와, 카운팅부(30)와 메모리부(40)의 동작을 제어하는 컬럼 제어부(50), 및 메모리부(40)에 저장되어 있는 데이터를 읽어 디지털 형태의 픽셀 데이터를 출력하는 센스 증폭부(60)를 포함한다.
여기서, 비교부(20)는 복수의 비교기(21 내지 25)를 포함하고, 카운팅부(30)는 복수의 업/다운 카운터(31 내지 35)를 포함하며, 메모리부(40)는 복수의 메모리(41 내지 45)를 포함한다. 그 중 하나의 비교기와 업/다운 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
비교기1(21)은 픽셀 어레이(10)의 첫 번째 컬럼 픽셀로부터 출력되는 픽셀 신호1(Px_1)을 일측 단자로 입력받고, 외부의 전압 발생부로부터 인가되는 램프 신호(Vramp)를 타측 단자로 입력받아 외부의 CIS 제어기로부터 전달받은 비교기 제어 신호(Comp_ctrl)에 따라 두 신호의 값을 비교한다.
이때, 램프 신호(Vramp)는 시간이 지남에 따라 전압 레벨이 감소하는 신호이기 때문에, 결국 비교기1(21)에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 비교기1(21)에서 출력되는 값에 반전이 일어난다.
그에 따라, 업/다운 카운터1(31)은 램프 신호(Vramp)가 하강하는 시점부터 비교기1(21)의 출력이 반전되는 순간까지를 카운팅한다. 이때, 업/다운 카운터1(31)은 컬럼 제어부(50)로부터 인가되는 클럭(Clock)에 따라 동작한다.
그리고 메모리1(41)은 업/다운 카운터1(31)에서 카운팅된 값(카운팅 정보)을 저장하고 있다가 컬럼 제어부(50)로부터 인가되는 어드레스(Address)에 따라 출력한다.
그런데, 픽셀 어레이(10)의 각 픽셀과 비교부(20)의 각 비교기(21 내지 25)는 아날로그 파워 도메인으로 동일한 전압 레벨(Vana)을 사용하고, 카운팅부(30)의 각 업/다운 카운터(31 내지 35)는 디지털 파워 도메인으로 아날로그 파워 도메인의 전압 레벨(Vana)과는 다른 전압 레벨(Vdig)을 사용하고 있다. 이처럼, 파워 도메인 자체가 아날로그 파워 도메인에서 디지털 파워 도메인으로 변경될 때에 두 도메인 간의 전압(Voltage) 단차에 의해서 오프셋(Offset) 및 이득(Gain)의 저하가 발생하게 된다. 이를 도 2a 및 도 2b를 참조하여 좀 더 상세히 살펴보면 다음과 같다.
도 2a 및 도 2b는 본 발명의 실시예에 대한 이해를 돕기 위한 비교기 및 카운터의 구성 개념과 그에 따른 파워 도메인 구조를 나타내는 도면이고, 도 3은 본 발명의 실시예에 대한 이해를 돕기 위한 제 3 캐스케이딩(Cascading) 단의 구조 및 그의 출력 특성을 나타내는 도면이다.
도 2a 및 도 2b에 도시된 바와 같이, 아날로그 출력인 픽셀 신호(in)와 램프 신호(Vramp)를 비교하기 위해서 비교기를 아날로그 파워 도메인(210)으로 구현하고, 디지털 값으로 카운팅하기 위하여 카운터를 디지털 파워 도메인(220)으로 구현한다. 또한, 아날로그-디지털 변환 장치(ADC)가 목표로 하는 해상도(Resolution)를 구현하기 위해서 기 정해진 크기 이상의 이득을 획득하여야 하므로, 2단 이상의 캐스케이딩(Cascading) 관 구조로 비교기의 증폭단을 구현하는 것이 바람직하다. 도 2a 및 도 2b에서는 예를 들어 비교기를 제 1 내지 제 3 캐스케이딩 단(Cascading Stage, 211 내지 213)으로 구현한 경우를 나타내고 있다. 본 발명의 실시예에서 스테이지와 단이라는 용어는 동일한 의미로 사용하기로 한다. 그리고 비교기는 3단이 아닌 2단 또는 4단 또는 5단 등 복수의 캐스케이딩 단(Cascading Stage)으로 구현할 수도 있다.
도 2a 및 도 2b에서, 예를 들어 아날로그 파워 도메인(210)의 전압 레벨(Vana)이 2.8V이고 디지털 파워 도메인(220)의 전압 레벨(Vdig)이 1.2V라 가정한다면, 도메인이 변경되는 부분(예 : 노드 n1)에서 응답 특성은 도 3에 도시된 그래프와 같이 나타난다. 도 3의 그래프는 제 3 캐스케이딩(Cascading) 단(213)의 출력 특성 커브(Curve)를 나타내며, 이는 노드 n1의 출력 특성 커브와 같다. 여기서, 제 3 캐스케이딩(Cascading) 단(213)은 예를 들어 2.8V 전압 레벨(Vana)의 아날로그 파워 도메인(210)에서의 일반적인 인버터 타입(Inverter Type)의 증폭기(AB class)이고, 도 3에 도시된 회로가 인버터 타입 증폭기의 일반적 예를 나타내고 있다.
이때, 도 3에 도시된 pMOS(301)와 nMOS(302)의 동작 상태(Operation Status)에 따라 제 3 캐스케이딩 단(213)의 출력 레벨이 변경되고, 도 3에 도시된 바와 같은 출력 특성 커브를 나타낸다.
그런데, 전술한 바와 같이 디지털 파워 도메인(220)의 전압 레벨(Vdig)이 1.2V라 가정하면, 일반적인 로직 임계치(Logic Threshold)는 0.6V정도가 된다. 이러한 0.6V는 아날로그 도메인 트랜지스터(TR)의 임계 전압(Threshold Voltage)인 Vth_a와 유사하게 되고, 그에 따라 도 3에 도시된 바와 같이 pMOS(301)가 트라이오드(Triode) 영역에 근접해지고 nMOS(302)가 새츄레이션 영역(Saturation Region)에서 동작하게 되어, 제 3 캐스케이딩 단(213)의 출력이 완만해지게 된다.
또한, 도 3에 도시된 바와 같이, 제 3 캐스케이딩 단(213)의 출력이 스티입(Steep)한 구간에서는 pMOS(301)와 nMOS(302) 둘 다 새츄레이션 영역(Saturation Region)에서 동작하여 이득이 크다. 하지만, 0.6V 근처에서는 nMOS(302)가 트라이오드(Triode) 영역으로 진입하게 되며, 그에 따라 제 3 캐스케이딩 단(213)의 이득이 급격히 감소하게 된다. 이러한 이득 감소는 비교기(Comparator)가 가져야할 해상도(Resolution)를 떨어뜨리게 된다.
또한, 예를 들어 0.6V이하의 특정 범위에 들어서면 제 3 캐스케이딩 단(213)에 사용되는 아날로그(Analog)용 트랜지스터(TR, 301, 302)의 스큐 베리에이션(Skew Variation)과 카운팅 단(221)에 사용되는 디지털(Digital)용 트랜지스터(TR)의 스큐 베리에이션에 따라 마진이 더 없어지는 문제도 발생하게 된다.
따라서 본 발명의 실시예에서는 전압(Voltage)을 스테이지(Stage)별로 스케일링(Scaling)하여 동작 영역의 마진을 확보하고, 그에 따른 증폭 이득(Gain)을 최대한 획득하고자 한다.
즉, 본 발명의 실시예에서는 전압(Voltage)을 스테이지(Stage)별로 스케일링(Scaling)함으로써, 아날로그 파워 도메인(Analog Power Domain)에서 디지털 파워 도메인(Digital Power Domain)으로 도메인이 변경될 때에 두 도메인 간의 전압(Voltage) 단차에 의해서 발생하는 오프셋(Offset) 및 이득(Gain)의 저하를 완화시고, 인버터 타입 증폭기로 인한 파워 노이즈를 분산 완화시킬 수 있으며, 이를 도 4 내지 도 7을 참조하여 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 전압 스케일링 장치의 구성 및 그에 따른 파워 도메인 구조를 나타내는 도면이고, 도 5는 본 발명의 일 실시예에 따른 전압 스케일링 장치의 제 3 캐스케이딩(Cascading) 단의 출력 특성과 종래 기술의 출력 특성을 비교하여 나타내는 도면이다.
본 발명의 일 실시예에 따른 전압 스케일링 장치는, 하나 이상의 스테이지(Stage)를 구비하는 아날로그 파워 도메인(410), 하나 이상의 스테이지(Stage)를 구비하는 디지털 파워 도메인(420), 및 전압(Voltage)을 아날로그 파워 도메인(410)의 스테이지(Stage)별로 스케일링(Scaling)하여 아날로그 파워 도메인(410)의 스테이지(Stage)별로 공급하여 아날로그 파워 도메인(410)과 디지털 파워 도메인(420) 간의 전압 단차를 감소시키는 레귤레이터(Regulator, 430)를 포함한다.
이를 도 4를 참조하여 좀 더 상세히 살펴보면, 본 발명의 일 실시예에 따른 전압 스케일링 장치는, 아날로그 전압 레벨(Vana)에 의해 동작하는 제 1 캐스케이딩 단(411)과 제 1 스케일링 전압 레벨(Vscale1)에 의해 동작하는 제 2 캐스케이딩 단(412)과 제 2 스케일링 전압 레벨(Vscale2)에 의해 동작하는 제 3 캐스케이딩 단(413)을 구비하는 아날로그 파워 도메인(410), 디지털 전압 레벨(Vdig)에 의해 동작하는 카운팅 단(421)을 구비하는 디지털 파워 도메인(420), 및 전압을 제 1 스케일링 전압 레벨(Vscale1)과 제 2 스케일링 전압 레벨(Vscale2)로 다운 스케일링(Down Scaling)하여 상응하는 아날로그 파워 도메인(410)의 제 2 캐스케이딩 단(412)과 제 3 캐스케이딩 단(413)에 공급하여 아날로그 파워 도메인(410)과 디지털 파워 도메인(420) 간의 전압 단차를 감소시키는 레귤레이터(Regulator, 430)를 포함한다.
여기서, 예를 들어 레귤레이터(Regulator, 430)로는 LDO(Low Drop Out regulator)를 사용하여 구현할 수 있다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전압 스케일링 장치의 기본적인 구조는 도 2a 및 도 2b에서 전술한 바와 유사한 구조를 가지나, 그 파워 도메인 구조가 상이하다.
예를 들어, 아날로그 파워 도메인(410)의 아날로그 전압 레벨(Vana)이 2.8V이고, 제 1 스케일링 전압 레벨(Vscale1)이 2.5V이며, 제 2 스케일링 전압 레벨(Vscale2)이 2.0V라 가정할 때, 제 3 캐스케이딩(Cascading) 단(413)의 출력 특성은 도 5에 도시된 바와 같으며, 이는 노드 n1의 출력 특성과 같다.
반면에, 도 2a 및 도 2b에서 전술한 종래의 파워 도메인 구조는 제 1 내지 제 3 캐스케이딩 단(211 내지 213) 모두 2.8V를 사용하게 되므로, 도 3의 nMOS(302)의 경우 Vds가 더 높게 걸리므로 입력 전압이 상대적으로 공급 전원이 낮을 때보다 높아야 nMOS(302)가 트라이오드(Triode) 영역에서 동작하게 되어, 니이 포인트(Knee Point)가 디지털 파워 도메인의 로직 임계치(Logic Threshold)보다 높은 곳에서 형성되어 문제(예 : 이득 감소)가 발생한다.
따라서 전압(Voltage)을 스케일링(Scaling)하면, 즉 전압을 스테이지별로 다운 스케일링(Down Scaling)하면, 공급 전원이 낮아지게 되므로 제 3 캐스케이딩 단(413)의 nMOS(302)가 트라이오드(Triode) 영역에서 동작하는 전압이 더 빨라지면서 디지털 전압 레벨(Vdig)의 로직 임계치에서의 이득 마진(Gain Margin)을 더 확보할 수 있게 된다(도 5 참조).
도 6은 본 발명의 다른 실시예에 따른 전압 스케일링 장치의 구성 및 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 전압 스케일링 장치의 기본적인 구조는 도 4에서 전술한 바와 동일한 구조를 가지나, 그 파워 도메인 구조가 상이하다.
즉, 본 발명의 다른 실시예에 따른 전압 스케일링 장치는 커패시터(614)가 직류 전압 레벨을 블러킹(Blocking)하므로, 제 2 캐스케이딩 단(612)과 제 3 캐스케이딩 단(613)을 동일한 파워 도메인(Power Domain)으로 하여 전압을 스케일링하는 방식에 대한 예를 나타내고 있다.
이를 도 6을 참조하여 좀 더 상세히 살펴보면, 본 발명의 다른 실시예에 따른 전압 스케일링 장치는, 아날로그 전압 레벨(Vana)에 의해 동작하는 제 1 캐스케이딩 단(611)과 스케일링 전압 레벨(Vscale1)에 의해 동작하는 제 2 캐스케이딩 단(612)과 동일한 스케일링 전압 레벨(Vscale1)에 의해 동작하는 제 3 캐스케이딩 단(613)을 구비하는 아날로그 파워 도메인(610), 디지털 전압 레벨(Vdig)에 의해 동작하는 카운팅 단(621)을 구비하는 디지털 파워 도메인(620), 및 전압을 스케일링 전압 레벨(Vscale1)로 다운 스케일링(Down Scaling)하여 아날로그 파워 도메인(610)의 제 2 캐스케이딩 단(612)과 제 3 캐스케이딩 단(613)에 공급하여 아날로그 파워 도메인(610)과 디지털 파워 도메인(620) 간의 전압 단차를 감소시키는 레귤레이터(Regulator, 630)를 포함한다. 그 외의 구체적인 실시예는 도 4에서 전술한 바와 같으므로, 여기서는 더 이상 설명하지 않기로 한다.
도 7은 본 발명의 또 다른 실시예에 따른 전압 스케일링 장치의 구성 및 그에 따른 파워 도메인 구조를 나타내는 도면이다.
도 7에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 전압 스케일링 장치의 기본적인 구조는 도 4 및 도 6에서 전술한 바와 동일한 구조를 가지나, 그 파워 도메인 구조가 상이하다.
즉, 본 발명의 또 다른 실시예에 따른 전압 스케일링 장치는 전압을 다운 스케일링(Down Scaling)하여 제 2 캐스케이딩 단(712)에 공급하고, 제 3 캐스케이딩 단(721)을 디지털 파워 도메인(720)으로 바로 넘겨 디지털 전압 레벨(Vdig)에 의해 동작하도록 구현한 방식에 대한 예를 나타내고 있다.
이를 도 7을 참조하여 좀 더 상세히 살펴보면, 본 발명의 다른 실시예에 따른 전압 스케일링 장치는, 아날로그 전압 레벨(Vana)에 의해 동작하는 제 1 캐스케이딩 단(711)과 스케일링 전압 레벨(Vscale1)에 의해 동작하는 제 2 캐스케이딩 단(712)을 구비하는 아날로그 파워 도메인(710), 디지털 전압 레벨(Vdig)에 의해 동작하는 제 3 캐스케이딩 단(721)과 동일한 디지털 전압 레벨(Vdig)에 의해 동작하는 카운팅 단(722)을 구비하는 디지털 파워 도메인(720), 및 전압을 스케일링 전압 레벨(Vscale1)로 다운 스케일링(Down Scaling)하여 아날로그 파워 도메인(710)의 제 2 캐스케이딩 단(712)에 공급하여 아날로그 파워 도메인(710)과 디지털 파워 도메인(720) 간의 전압 단차를 감소시키는 레귤레이터(Regulator, 730)를 포함한다. 그 외의 구체적인 실시예는 도 4에서 전술한 바와 같으므로, 여기서는 더 이상 설명하지 않기로 한다.
도 8은 본 발명의 일 실시예에 따른 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서의 구성도로서, 레귤레이터(Regulator, 870)를 이용하여 전압을 다운 스케일링(Down Scaling)하여 독립적으로 비교기(821 내지 825)의 각 스테이지별로 인가하도록 한 구조를 나타내고 있다.
도 8에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하는 픽셀 어레이(810)와, 전압(Voltage)을 아날로그 파워 도메인의 스테이지(Stage)별로 스케일링(Scaling)하여 공급하여 아날로그 파워 도메인과 디지털 파워 도메인 간의 전압 단차를 감소시키는 레귤레이터(Regulator, 870), 아날로그 전압 레벨(Vana)과 레귤레이터(870)로부터의 스케일링 전압 레벨(Vscale1,2)에 의해 동작하여, 픽셀 어레이(810)로부터 출력되는 픽셀 신호의 값과 외부 전압 발생부(도면에 도시되지 않음)로부터 인가되는 램프 신호(Vramp)의 값을 외부의 CIS 제어기(도면에 도시되지 않음)로부터 전달받은 비교기 제어 신호(Comp_ctrl)에 따라 각각 비교하는 비교부(820)와, 디지털 전압 레벨(Vdig)에 의해 동작하여 비교부(820)의 줘쥐 타임(Judge Time)을 각각 카운팅하는 카운팅부(830)와, 디지털 전압 레벨(Vdig)에 의해 동작하여 카운팅부(830)로부터의 카운팅 정보를 각각 저장하는 메모리부(840)와, 카운팅부(830)와 메모리부(840)의 동작을 제어하는 컬럼 제어부(850), 및 메모리부(840)에 저장되어 있는 데이터를 읽어 디지털 형태의 픽셀 데이터를 출력하는 센스 증폭부(860)를 포함한다. 이때, 본 발명의 일실시예에 따른 아날로그-디지털 변환 장치는 레귤레이터(870), 비교부(820) 및 카운팅부(830)를 포함하고, 그 외의 픽셀 어레이(810), 메모리부(840), 컬럼 제어부(850) 및 센스 증폭부(860)는 씨모스 이미지 센서에 속한다고 할 수 있다.
여기서, 비교부(820)는 복수의 비교기(821 내지 825)를 포함하고, 카운팅부(830)는 복수의 업/다운 카운터(831 내지 835)를 포함하며, 메모리부(840)는 복수의 메모리(841 내지 845)를 포함한다. 이때, 각 비교기와 업/다운 카운터는 도 4 또는 도 6 또는 도 7에서 전술한 바와 같은 파워 도메인 구조를 가지며, 그 구체적인 실시예는 전술한 바와 같으므로, 여기서는 더 이상 설명하지 않기로 한다.
전술한 바와 같이, 본 발명의 각 실시예는 씨모스 이미지 센서에서 디지털 로직(Digital Logic) 공정이 발전함에 따라 아날로그 파워 도메인(Analog Power Domain)과 디지털 파워 도메인(Digital Power Domain) 간의 전압 차이가 급격히 발생하면서 발생하는 문제를 보완하고자 파워 도메인을 다운 스케일링(Down Scaling)하여 두 도메인 간의 전압 단차로 인하여 발생하는 오프셋(Offset) 및 이득(Gain)의 저하의 저하를 완화시키고, 증폭 이득을 최대한 획득하여 비교기의 해상도(Resolution)가 떨어지는 것을 방지하며, 인버터 타입의 증폭기의 위크 포인트인 파워 노이즈(Power Noise)를 전압 분리를 통해서 분산 완화시킬 수 있어 노이즈 측면에서도 유리하다.
또한, 전술한 본 발명의 각 실시예는 파워 도메인(Power Domain)이 다른 구조가 연속되어 연결되는 장치, 즉 전압 도메인(Voltage Domain)이 다른 구조가 연속되어 연결되어 여러 개가 사용되는 장치에 적용 가능할 것이다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
410 : 아날로그 파워 도메인 411 : 제 1 캐스케이딩 단
412 : 제 2 캐스케이딩 단 413 : 제 3 캐스케이딩 단
420 : 디지털 파워 도메인 421 : 카운팅 단
430 : 레귤레이터(Regulator)
412 : 제 2 캐스케이딩 단 413 : 제 3 캐스케이딩 단
420 : 디지털 파워 도메인 421 : 카운팅 단
430 : 레귤레이터(Regulator)
Claims (18)
- 전압 스케일링 장치에 있어서,
하나 이상의 스테이지(Stage)를 구비하는 아날로그 파워 도메인;
하나 이상의 스테이지를 구비하는 디지털 파워 도메인; 및
전압(Voltage)을 상기 아날로그 파워 도메인의 스테이지별로 스케일링(Scaling)하여 상기 아날로그 파워 도메인의 스테이지별로 공급하여 상기 아날로그 파워 도메인과 상기 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단
을 포함하는 전압 스케일링 장치.
- 제 1항에 있어서,
상기 전압 스케일링 수단은,
전압을 다운 스케일링(Down Scaling)하는, 전압 스케일링 장치.
- 제 1항에 있어서,
상기 전압 스케일링 수단은,
LDO(Low Drop Out regulator)인, 전압 스케일링 장치. - 전압 스케일링 장치에 있어서,
아날로그 전압 레벨에 의해 동작하는 제 1 캐스케이딩 스테이지와 복수의 스케일링 전압 레벨에 의해 동작하는 복수의 캐스케이딩 스테이지를 구비하는 아날로그 파워 도메인;
디지털 전압 레벨에 의해 동작하는 카운팅 스테이지를 구비하는 디지털 파워 도메인; 및
전압을 상기 복수의 스케일링 전압 레벨로 스케일링(Scaling)하여 상기 복수의 캐스케이딩 스테이지 중 상응하는 캐스케이딩 스테이지에 공급하여 상기 아날로그 파워 도메인과 상기 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단
을 포함하는 전압 스케일링 장치.
- 제 4항에 있어서,
상기 전압 스케일링 수단은,
전압을 다운 스케일링(Down Scaling)하는, 전압 스케일링 장치.
- 제 4항에 있어서,
상기 전압 스케일링 수단은,
LDO(Low Drop Out regulator)인, 전압 스케일링 장치.
- 전압 스케일링 장치에 있어서,
아날로그 전압 레벨에 의해 동작하는 제 1 캐스케이딩 스테이지와 스케일링 전압 레벨에 의해 동작하는 복수의 캐스케이딩 스테이지를 구비하는 아날로그 파워 도메인;
디지털 전압 레벨에 의해 동작하는 카운팅 스테이지를 구비하는 디지털 파워 도메인; 및
전압을 상기 스케일링 전압 레벨로 스케일링(Scaling)하여 상기 복수의 캐스케이딩 스테이지에 공급하여 상기 아날로그 파워 도메인과 상기 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단
을 포함하는 전압 스케일링 장치.
- 제 7항에 있어서,
상기 전압 스케일링 수단은,
전압을 다운 스케일링(Down Scaling)하는, 전압 스케일링 장치.
- 제 7항에 있어서,
상기 전압 스케일링 수단은,
LDO(Low Drop Out regulator)인, 전압 스케일링 장치.
- 전압 스케일링 장치에 있어서,
아날로그 전압 레벨에 의해 동작하는 제 1 캐스케이딩 스테이지와 스케일링 전압 레벨에 의해 동작하는 제 2 캐스케이딩 스테이지를 구비하는 아날로그 파워 도메인;
디지털 전압 레벨에 의해 동작하는 제 3 캐스케이딩 스테이지와 카운팅 스테이지를 구비하는 디지털 파워 도메인; 및
전압을 상기 스케일링 전압 레벨로 스케일링(Scaling)하여 상기 제 2 캐스케이딩 스테이지에 공급하여 상기 아날로그 파워 도메인과 상기 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단
을 포함하는 전압 스케일링 장치.
- 제 10항에 있어서,
상기 전압 스케일링 수단은,
전압을 다운 스케일링(Down Scaling)하는, 전압 스케일링 장치.
- 제 10항에 있어서,
상기 전압 스케일링 수단은,
LDO(Low Drop Out regulator)인, 전압 스케일링 장치.
- 아날로그-디지털 변환 장치에 있어서,
전압(Voltage)을 아날로그 파워 도메인의 스테이지(Stage)별로 스케일링(Scaling)하여 공급하여 상기 아날로그 파워 도메인과 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단;
아날로그 전압 레벨과 상기 전압 스케일링 수단으로부터의 스케일링 전압 레벨에 의해 동작하여, 픽셀 신호의 값과 램프 신호의 값을 비교기 제어 신호에 따라 각각 비교하는 비교부; 및
디지털 전압 레벨에 의해 동작하여 상기 비교부의 비교 결과를 각각 카운팅하는 카운팅부
를 포함하는 아날로그-디지털 변환 장치.
- 제 13항에 있어서,
상기 전압 스케일링 수단은,
전압을 다운 스케일링(Down Scaling)하는, 아날로그-디지털 변환 장치.
- 제 13항에 있어서,
상기 전압 스케일링 수단은,
LDO(Low Drop Out regulator)인, 아날로그-디지털 변환 장치.
- 씨모스 이미지 센서에 있어서,
입사광에 상응하는 픽셀 신호를 출력하는 픽셀 어레이;
전압(Voltage)을 아날로그 파워 도메인의 스테이지(Stage)별로 스케일링(Scaling)하여 공급하여 상기 아날로그 파워 도메인과 디지털 파워 도메인 간의 전압 단차를 감소시키는 전압 스케일링 수단;
아날로그 전압 레벨과 상기 전압 스케일링 수단으로부터의 스케일링 전압 레벨에 의해 동작하여, 상기 픽셀 신호의 값과 램프 신호의 값을 비교기 제어 신호에 따라 각각 비교하는 비교부;
디지털 전압 레벨에 의해 동작하여 상기 비교부의 비교 결과를 각각 카운팅하는 카운팅부;
상기 디지털 전압 레벨에 의해 동작하여 상기 카운팅부로부터의 카운팅 정보를 각각 저장하는 메모리부;
상기 카운팅부와 상기 메모리부의 동작을 제어하는 컬럼 제어부; 및
상기 메모리부에 저장되어 있는 데이터를 읽어 디지털 형태의 픽셀 데이터를 출력하는 센스 증폭부
를 포함하는 씨모스 이미지 센서.
- 제 16항에 있어서,
상기 전압 스케일링 수단은,
전압을 다운 스케일링(Down Scaling)하는, 씨모스 이미지 센서.
- 제 17항에 있어서,
상기 전압 스케일링 수단은,
LDO(Low Drop Out regulator)인, 씨모스 이미지 센서.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130059098A KR101984051B1 (ko) | 2013-05-24 | 2013-05-24 | 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
| US14/049,994 US9000966B2 (en) | 2013-05-24 | 2013-10-09 | Integrated circuit, analog-digital converter and CMOS image sensor with the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130059098A KR101984051B1 (ko) | 2013-05-24 | 2013-05-24 | 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140137886A true KR20140137886A (ko) | 2014-12-03 |
| KR101984051B1 KR101984051B1 (ko) | 2019-09-03 |
Family
ID=51934734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130059098A KR101984051B1 (ko) | 2013-05-24 | 2013-05-24 | 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9000966B2 (ko) |
| KR (1) | KR101984051B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105425685B (zh) * | 2015-12-30 | 2018-02-09 | 青岛歌尔声学科技有限公司 | 一种双传感器信号采集电路 |
| US9711231B1 (en) * | 2016-06-24 | 2017-07-18 | Sandisk Technologies Llc | System solution for first read issue using time dependent read voltages |
| US9952944B1 (en) | 2016-10-25 | 2018-04-24 | Sandisk Technologies Llc | First read solution for memory |
| US10262743B2 (en) | 2016-10-25 | 2019-04-16 | Sandisk Technologies Llc | Command sequence for first read solution for memory |
| US10347315B2 (en) | 2017-10-31 | 2019-07-09 | Sandisk Technologies Llc | Group read refresh |
| US10708529B2 (en) * | 2017-12-20 | 2020-07-07 | Semiconductor Components Industries, Llc | Image sensors with low-voltage transistors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006280012A (ja) * | 2003-03-26 | 2006-10-12 | Sanyo Electric Co Ltd | アナログ−デジタル変換回路 |
| KR20090113598A (ko) * | 2008-04-28 | 2009-11-02 | 삼성전자주식회사 | 씨모스 이미지 센서의 데이터 버스 및 이를 포함하는씨모스 이미지 센서 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3025719C2 (de) * | 1980-07-08 | 1983-06-23 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Integrierbare Schaltungsanordnung zur Versorgungsspannungsregelung nach dem Schaltregler-Prinzip in Fernsehgeräten |
| US5440258A (en) * | 1994-02-08 | 1995-08-08 | International Business Machines Corporation | Off-chip driver with voltage regulated predrive |
| DE10102791B4 (de) * | 2001-01-22 | 2004-04-15 | Ifm Electronic Gmbh | Elektrischer Meßumformer |
| CN101388596B (zh) * | 2008-10-10 | 2011-09-14 | 崇贸科技股份有限公司 | 低通滤波器 |
| US8253405B2 (en) * | 2008-12-31 | 2012-08-28 | Malay Trivedi | High speed voltage regulator with integrated loseless current sensing |
| GB0902822D0 (en) * | 2009-02-19 | 2009-04-08 | Cmosis Nv | Analog-to-digital conversation in pixel arrays |
| KR101381250B1 (ko) | 2010-09-15 | 2014-04-04 | 한국전자통신연구원 | 아날로그 디지털 변환 장치 및 그것의 기준 전압 제어 방법 |
| US8373497B2 (en) * | 2011-01-11 | 2013-02-12 | Infineon Technologies Ag | System and method for preventing bipolar parasitic activation in a semiconductor circuit |
| US8970115B2 (en) * | 2012-03-28 | 2015-03-03 | Dialog Semiconductor Inc. | Delaying startup under fault conditions |
-
2013
- 2013-05-24 KR KR1020130059098A patent/KR101984051B1/ko active IP Right Grant
- 2013-10-09 US US14/049,994 patent/US9000966B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006280012A (ja) * | 2003-03-26 | 2006-10-12 | Sanyo Electric Co Ltd | アナログ−デジタル変換回路 |
| KR20090113598A (ko) * | 2008-04-28 | 2009-11-02 | 삼성전자주식회사 | 씨모스 이미지 센서의 데이터 버스 및 이를 포함하는씨모스 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140346320A1 (en) | 2014-11-27 |
| US9000966B2 (en) | 2015-04-07 |
| KR101984051B1 (ko) | 2019-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9894309B2 (en) | Ramp signal generator, and CMOS image sensor using the same | |
| KR20140137886A (ko) | 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
| US8587707B2 (en) | DA converter and solid-state imaging device that provides reduced power consumption | |
| US9143119B2 (en) | Comparator and analog-to-digital converter using the same | |
| US9681084B2 (en) | Ramp signal generator and CMOS image sensor using the same | |
| US9787927B2 (en) | Solid-state imaging apparatus | |
| US9543938B2 (en) | Comparator, analog-to-digital converting system and method of driving the same | |
| US10224355B2 (en) | Comparator for low-banding noise and CMOS image sensor including the same | |
| US8625014B2 (en) | Amplifier for reducing horizontal band noise and devices having the same | |
| US20150172580A1 (en) | Column comparator system and method for comparing a ramping signal and an input signal | |
| US9736408B2 (en) | Ramp signal generator and CMOS image sensor using the same | |
| KR102148801B1 (ko) | 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서 | |
| US20230352499A1 (en) | Imaging device | |
| US9584110B2 (en) | Reference voltage generator having noise cancelling function and CMOS image sensor using the same | |
| KR101841639B1 (ko) | 열 병렬 싱글-슬로프 아날로그-디지털 변환기를 위한 다이나믹 바이어싱을 갖는 캐스코드 비교기 | |
| CN112243099B (zh) | 具有比较器的列放大器复位电路 | |
| KR20120066171A (ko) | Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들 | |
| US9774808B2 (en) | Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system | |
| US10742920B2 (en) | Image sensor, image-capturing apparatus, and electronic device | |
| US20180287599A1 (en) | Controller, control method, ad converter, and ad conversion method | |
| US10931268B2 (en) | Ramp signal generation device and CMOS image sensor including the same | |
| US20230155602A1 (en) | Analog-to-digital converting circuit using output voltage clipping and operation method thereof | |
| US9628100B2 (en) | Analog-to-digital conversion device for multiple input signals and conversion method therefor | |
| US20210067725A1 (en) | Linear image sensor | |
| JP2024032166A (ja) | 回路装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |