CN102832941B

CN102832941B - 一种可预检测比较器输入范围的逐次逼近型模数转换器

Info

Publication number: CN102832941B
Application number: CN201210374121.3A
Authority: CN
Inventors: 任俊彦; 顾蔚如; 王明硕; 林涛; 王振宇; 陈迟晓; 叶凡; 李宁
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2012-10-07
Filing date: 2012-10-07
Publication date: 2016-03-30
Anticipated expiration: 2032-10-07
Also published as: CN102832941A

Abstract

发明属集成电路技术领域，具体为一种可预检测比较器输入范围的逐次逼近型模数转换器。该模数转换器由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成。它在每个转换周期中预先检测比较器输入信号范围，即保持信号和基准电压之差的变化范围，由此决定下一个转换周期中，在内部数模转换器基准电压未完全建立时，比较器提前比较的时间。本发明使<i>N</i>个转换周期中的每个周期都可以有不同程度的提前比较。相比传统的逐次逼近型模数转换器，本发明减少了比较器的复位时间，提高了逐次逼近型模数转换器的整体转换速度。

Description

一种可预检测比较器输入范围的逐次逼近型模数转换器

技术领域

本发明属集成电路技术领域，具体涉及逐次逼近型模数转换器。

背景技术

逐次逼近型模数转换器是一种具备中高转换精度和速度的模数转换器结构。由于不需要运算放大器，该结构具有低电压、较功耗和小芯片面积的特点，适合系统芯片（SoC）的嵌入应用。由于逐次逼近型模数转换的串行信号处理特性，其转换速度较其他结构慢。为优化其电路速度，本发明提出比较器的输入范围预检测方法。主要思路是针对模拟输入信号的实际情况，优化内部数模转换器在各个转换周期的基准电压建立时间，使逐次逼近型模数转换器总转换时间最小化。

传统的逐次逼近型模数转换器由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑构成（如图1所示）。

发明内容

本发明的目的在于提出一种可预检测比较器输入范围的逐次逼近型模数转换器。

本发明提出的可预检测比较器输入范围的逐次逼近型模数转换器，其结构如图3所示。它由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成。其中，原始模拟输入信号（V_in ）连接到采样保持电路301的一端，得到的保持信号连接到比较器303的一端，内部数模转换器302的输入是逐次逼近逻辑304的数字输出码，其输出是建立的基准电压，该基准电压连接到比较器的另一端；比较器比较保持信号和内部数模转换器建立的基准电压的大小，比较器的输出是比较结果，作为逐次逼近逻辑的输入连接到逐次逼近逻辑的一端；根据比较结果，逐次逼近逻辑产生控制码控制内部数模转换器产生基准电压供下一周期比较；比较器的输出和采样时钟作为逐次逼近逻辑的输入，决定内部数模转换器的基准电压信号，其输出是比较器的原始时钟；保持信号和内部数模转换器的基准电压作为输入范围预检测器305的输入；我们定义保持信号和基准电压之差的绝对值是输入范围，Δ为输入范围的阈值也作为输入范围预检测器的输入，输入范围预检测器检测输入范围和Δ的迫近程度，其输出是检测结果；将检测结果作为数字延迟线306的控制端，连接到数字延迟线，比较器的原始时钟是数字延迟线的输入端，在检测结果的控制下，数字延迟线将比较器的原始时钟进行延迟，产生比较器的时钟，连接至比较器。对于N比特的逐次逼近型模数转换器，N个比较周期完成后，逐次逼近逻辑产生N比特的数字输出码。

本发明的工作原理是：原始模拟输入信号经过采样保持电路得到保持信号；内部数模转换器经过一定建立时间产生基准电压（在比较器的复位时间之内完成）；比较器对基准电压和保持信号进行比较（在比较器的比较时间之内完成）。

输入范围预检测器对比较器输入信号（基准电压和保持信号之差）的变化范围进行预检测。若输入范围很小，即基准电压迫近保持信号，则下一周期比较器要在基准电压完全建立后再开始比较；若输入范围较大，则下一周期允许比较器在基准电压未完全建立时就可以提前比较，在下一周期的比较过程中基准电压继续建立。由此看出，本发明中基准电压完全建立的过程是在本周期的比较器复位时间加上下一周期的比较器比较时间之内完成的。而传统逐次逼近型模数转换器中基准电压完全建立的过程是在比较器的复位时间之内完成的。

综上可以得出，传统逐次逼近型模数转换器的比较器复位时间由基准电压完全建立时间决定，本发明中比较器复位时间小于基准电压完全建立时间。

可预检测比较器输入范围的逐次逼近型模数转换器的转换周期为N次比较器复位时间（小于基准电压完全建立的时间）+ N次比较器比较时间。

传统逐次逼近型模数转换器转换周期为N次比较器复位时间（等于基准电压完全建立的时间）+ N次比较器比较时间。

因此，可预检测比较器输入范围的逐次逼近型模数转换器的速度优于传统逐次逼近型模数转换器。

附图说明

图1为传统的逐次逼近型模数转换器结构。

图2为传统情况、理想情况和最优情况下每个转换周期需要的建立时间分布图。其中，（a）为传统的逐次逼近型模数转换器—现有电路，（b）为传统的逐次逼近型模数转换器—理想电路，（c）为本发明的逐次逼近型模数转换器—最优电路。

图3为可预检测比较器输入范围的逐次逼近型模数转换器结构。

图4为传统情况、理想情况和最优情况下每个转换周期需要的复位时间。其中，（a）为传统的逐次逼近型模数转换器—现有电路，（b）为传统的逐次逼近型模数转换器—理想电路，（c）为本发明的逐次逼近型模数转换器—最优电路。

图5为输入范围预检测器结构。

图中标号：100表示传统的逐次逼近型模数转换器结构。101表示采样保持电路，102表示内部数模转换器，103表示比较器，104表示逐次逼近逻辑。200表示传统情况、理想情况和最优情况下每个转换周期需要的建立时间分布图。300表示预检测比较器输入范围的逐次逼近型模数转换器结构。301表示采样保持电路，302表示内部数模转换器，303表示比较器，304表示逐次逼近逻辑，305表示输入范围预检测器，306表示数字延迟线。400表示传统情况、理想情况和最优情况下每个转换周期需要的复位时间。500表示输入范围预检测器结构。501表示预检测比较器。

具体实施方式

下面针对N比特可预测比较器输入范围的逐次逼近型模数转换器，考虑一阶RC模型，推导内部数模转换器在每个周期中所需要的信号完全建立的时间。

假设信号从0建立到满摆幅V_ref ，建立前信号为V ₁，建立后信号为V ₂(t)。

则第一周期建立1/2 V_ref ，第二周期建立1/4 V_ref ，第i周期建立（1/2 ⁱ ）V_ref 。

设建立时间常数为τ，建立时间为t，第i周期建立的阶跃响应为：

（1）

理想情况下应建立至：

（2）

实际情况下的建立时间与理想情况下的建立时间之差除以V_ref 是建立误差ε：

（3）

为满足模拟-数字信号转换精度，建立误差ε应小于1/2 LSB，即：

（4）

也就是建立时间t为：

（1 ≤ i ≤ N）（5）

理论上，每个周期的建立时间是不同的，按照式（2）的指数递减，最大值为第一周期建立时间（N∙ln2∙τ）。对于N比特逐次逼近型模数转换器，内部数模转换器要完全建立基准电压所需的建立时间累计为

= （6）

如图2所示，逐次逼近型模数转换器的转换时间由比较器的比较时间（t_comp ）和比较器的复位时间（t_reset ）组成。

已有电路对比较器每个转换周期的复位时间均按照建立时间的最大值（N∙ln2∙τ）设计，所需的总复位时间累计为N ²∙ln2∙τ（如图2a所示），相对于理论预测，比较器的复位时间要大一倍。

但要直接按照理论模型使复位时间最小化，比较器在N个转换周期中均需要不同的复位时间（如图2b所示）。但其设计过于复杂，不利于芯片实现。

本发明提出一种可预检测比较器输入范围的逐次逼近型模数转换器，（如图3所示）。它由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成。它是可实现的、建立时间按周期可变的逐次逼近型模数转换器结构。其总复位时间等于理论预期的最优值。

其工作原理是：模拟输入信号经过采样保持电路得到保持信号；内部数模转换器经过一定建立时间产生基准电压；比较器对基准电压和保持信号进行比较。

我们定义比较器输入信号范围为保持信号减去基准电压。该输入范围随原始模拟输入信号而按周期在一定范围内变化。若输入范围很小，即基准电压迫近保持信号，则下一周期比较器要在基准电压完全建立后再开始比较；若输入范围较大，则下一周期允许比较器在基准电压未完全建立时就可以提前比较。基准电压在比较器比较的同时继续建立，在比较器完成比较之前达到完全建立。

我们设定Δ为输入范围的阈值，当输入范围大于Δ，不等基准电压完全建立就可以比较；否则，输入范围小于等于Δ，比较器需等基准电压完全建立才可以比较。不失一般性，我们取Δ=(1/2 ⁱ ) ∙V_ref 。（其中，i = 1, …, N）。N个转换周期中，前N-i个周期的复位时间为（N-i）∙ln2∙τ，后i个周期的复位时间为i∙ln2∙τ，总累计复位时间为

（6）

本发明中i可以取[i = 1, …, N]中的任意值。相对于传统情况（N ²∙ln2∙τ），本方法都可以使总累计的复位时间较短。为使总累计复位时间最短，对（6）式的两边相对于i求导，并令其等于0，得到，当i= N/2时，总累计复位时间最短（N ²/2∙ln2∙τ）。

本发明中，比较器每个转换周期基准电压的建立时间（t_setup ）由比较器的复位时间（t_reset ）和比较器的一部分比较时间（t_overlap ）组成，比较器的复位时间可以比基准电压的建立时间小（如图2c所示），从而提高了逐次逼近型模数转换器的工作速度。

综上所述，传统的逐次逼近型模数转换器在现有电路实现中，各周期的复位时间均按照最大建立时间取为N∙ln2∙τ，累计的总复位时间为N ²∙ln2∙τ（如图4a所示）；

传统的逐次逼近型模数转换器在理想情况下，第i个周期的复位时间取为第i个周期需要的完全建立时间为(N-i)∙ln2∙τ，累计的总复位时间为(N ²+N)/2∙ln2∙τ（如图4b所示）；

本发明在最优情况下，前N-i个周期的复位时间取为不完全建立时间(N/2)∙ln2∙τ，后i个周期的复位时间取为完全建立时间(N/2)∙ln2∙τ（如图4c所示）。累计的总复位时间为N ²/2∙ln2∙τ。

因此，本发明在有限N的情况下，累计的总建立时间最优。且采用预检测比较器输入范围的方法具备可实现性。下面按步骤叙述可预检测比较器输入范围的逐次逼近型模数转换器的电路工作原理：

（1）模拟输入信号经过采样保持电路，得到保持信号；

（2）内部数模转换器产生当前周期的基准电压；

（3）比较器的时钟的当前周期下降沿到来时，比较器开始判断输入信号（保持信号与基准电压的差值）的符号；

在比较器进行当前周期比较的同时，输入范围预检测器预先检测输入信号范围是否进入基准迫近区域Δ，决定下一周期比较器的比较相位是否延迟（即是否等待基准电压完全建立才比较）；

（4）比较完成后，逐次逼近逻辑产生比较器的时钟上升沿，比较器进入复位态；

同时，逐次逼近逻辑根据比较结果控制内部数模转换器开始建立下一周期的基准电压；

（5）重复进行N次，基准电压逐次逼近保持信号，完成所需精度的模数转换。

输入范围预检测器的结构如图5所示，预检测比较器501预先比较输入信号范围和Δ的大小。如果预测输入信号范围小于Δ，我们认为比较器203处在基准迫近区域，预检测比较器产生基准迫近信号，控制比较相位延迟一段时间后有效（延迟时间大小由数字延迟线产生），使比较器等待内部数模转换器完全建立基准电压后才启动比较；如果输入信号范围大于Δ，我们认为比较器不处在基准迫近区域，预检测比较器产生的基准迫近信号控制比较相位不延迟，即允许比较器在内部数模转换器不完全建立时就提前进行比较。

综上，分辨率为N比特的逐次逼近型模数转换器需要经过N个转换周期逐次得到N比特的输出数据。在任一转换周期内，采样保持电路对模拟输入信号进行采样，输出保持信号；内部数模转换器建立具有1/2 ^N 量化精度的模拟基准电压信号；比较器将基准电压与保持信号进行比较，输出转换数据。因此，逐次逼近型模数转换器的工作速度是由比较器的比较过程和内部数模转换器的基准电压建立过程共同决定的。通常情况下，基准电压的建立过程是在比较器复位阶段完成的，即在比较器的复位时间里，基准电压必须完全建立后，比较器再进行下一次比较。也就是说，逐次逼近型模数转换器的转换时间等于比较器的比较时间加上比较器的复位时间。

本发明提出一种可预检测比较器输入范围的逐次逼近型模数转换器结构。它在每个转换周期中预先检测比较器输入信号范围，即保持信号和基准电压之差的变化范围，由此决定下一个转换周期中，在内部数模转换器基准电压未完全建立时，比较器提前比较的时间。本发明使N个转换周期中的每个周期都可以有不同程度的提前比较。相比传统的逐次逼近型模数转换器，本发明减少了比较器的复位时间，提高了逐次逼近型模数转换器的整体转换速度。

Claims

1.一种可预检测比较器输入范围的逐次逼近型模数转换器，其特征在于由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成；其中：

原始模拟输入信号（V_in ）连接到采样保持电路（301）的一端，得到的保持信号连接到比较器的一端；内部数模转换器的输入是逐次逼近逻辑的数字输出码，其输出是建立的基准电压，该基准电压连接到比较器的另一端；比较器比较保持信号和内部数模转换器建立的基准电压的大小，比较器的输出是比较结果，作为逐次逼近逻辑的输入连接到逐次逼近逻辑的一端；根据比较结果，逐次逼近逻辑产生控制码控制内部数模转换器产生基准电压供下一周期比较；比较器的输出和采样时钟作为逐次逼近逻辑的输入，决定内部数模转换器的基准电压信号，其输出是比较器的原始时钟；保持信号和内部数模转换器的基准电压作为输入范围预检测器的输入；定义保持信号和基准电压之差的绝对值是输入范围，Δ为输入范围的阈值也作为输入范围预检测器的输入，输入范围预检测器检测输入范围和Δ的迫近程度，其输出是检测结果；将检测结果作为数字延迟线的控制端，连接到数字延迟线，比较器的原始时钟是数字延迟线的输入端，在检测结果的控制下，数字延迟线将比较器的原始时钟进行延迟，产生比较器的时钟，连接至比较器；对于N比特的逐次逼近型模数转换器，N个比较周期完成后，逐次逼近逻辑产生N比特的数字输出码；

其中，输入范围预检测器的结构包含一个预检测比较器（501）；预检测比较器（501）预先比较输入范围和Δ的大小；如果预测输入范围小于Δ，认为比较器（203）处在基准迫近区域，预检测比较器产生基准迫近信号，控制比较相位延迟一段时间后有效，延迟时间大小由数字延迟线产生，使比较器等待内部数模转换器完全建立基准电压后才启动比较；如果输入范围大于Δ，认为比较器不处在基准迫近区域，预检测比较器产生的基准迫近信号控制比较相位不延迟，即允许比较器在内部数模转换器不完全建立时就提前进行比较。