CN1171661A - 数字信号处理方法和装置 - Google Patents

Abstract

一种数字信号处理装置1,延迟线3将来自输入端2的原始sigma－delta调制后信号延迟预定量的取样;sigma－delta调制器6将第一级反馈回路与第二级反馈回路的增益比设置为整数并输出sigma－delta再调制信号。比特长度转换器5使输入给sigma－delta调制器6的原始sigma－delta调制后信号的幅值电平与到达在sigma－delta调制器6中的第一级积分器的反馈信号幅值电平相匹配。该装置1使模式相符检测器28检测在原1－比特信号S_A与sigma－delta再调制信号S_B之间的一致性。并输出检测信号S_T。

Description

数字信号处理方法和装置

本发明涉及到一种数字信号处理方法和装置，用于在作为由sigma-delta调制产生的一个输入信号的sigma-telta调制信号和在输入信号的sigma-delta再调制基础上获得的sigma-delta再调制信号之间进行转换。

例如，在一个记录/再现装置中，使用了一种对用于记录、再现和传输的语音信号进行数字化的方法，该方法用于包括诸如高密度盘(CD)的光盘的盘形记录媒体或数字视频磁带(DAT)或诸如卫星广播的数字广播中。在这种数字音频传输装置中，关于数字化的格式通常被设定为取样频率为48kHz或44kHz、量化比特的数量为16或24比特。

在这种传统的数字-音频传输装置中，数字音频数据的量化比特的数量归定解调音频信号的动态范围。因此，对于传输较高信号质量的音频信号来讲，量化比特的数量需要从当前系统的16比特扩展到24比特。但是，一旦格式被设定，量化比特的数量就很难增加，所以，从传统的数字-音频传输装置中取出高质量的音频信号就特别困难。

作为用于对音频信号进行数字化的方法，建议了一种被称之为sigma-delta(∑Δ)转换的方法(见Yoshio Yamazaki，“AD/DA转换器和数字滤波器”Journal Society of Acoustics，Vol.46，No.3(1990)，pp.251-257)。

图1以方框图的形式示出了用于例如1-比特数字数据的∑Δ调制的∑Δ调制电路。在图1中，来自输入端181的输入音频信号被通过加法器182提供给积分器183。积分器183输出的信号被提供给比较器184，在这里，该信号与例如输入音频信号的中性点电位进行比较，以用于执行每个取样周期的1比特量化。同时，取样周期的频率(取样频率)是传统使用频率48kHz到44.1kHz的64或128倍。

量化数据被提供给1-取样延迟单元185，以延迟一个取样周期。这个被延迟的数据被利用例如1-比特D/A转换器186转换成模拟信号，该模拟信号然后被传送给加法器182，以被加到来自输入端181的输入音频信号上。比较器184输出被量化的数据，该数据在输出端187处输出。而后，如在上述文献中公开的那样，利用由所述∑Δ调制电路执行的∑Δ调制，通过充分提高取样频率利用较少数量的比特、例如1比特可以获得高动态范围的音频信号。再有，可以实现较宽的传输频率。另外，所述∑Δ调制电路具有一个适于进行积分的电路结构，并可以相对容易地实现高精度的A/D转换，所以，在A/D转换器中这种电路获得了广泛的使用。∑Δ调制的信号可以被再存储到正在通过一个简单模拟低通滤波器的模拟音频信号上。通过使用这种特性，∑Δ调制电路可以被应用到处理高质量数据的记录器或数据传输上。

同时，由于数字音频传输装置使用上述的∑Δ调制电路，所以，作为一种可以使用上述对诸如16比特数字信号的多比特数字信号进行处理的上述数字音频传输装置(多比特数字音频传输装置)进行处理的诸如淡变、均衡、滤波、叠层渐变或混合的幅值控制操作，在幅值方面进行处理的信号不能够使用原来的比特长度实现，因此，诸如宽频带和高动态范围的优异特性不能够被很好地加以利用。

在淡变操作期间，具有一个随着时间的流逝逐渐降低再现信号电平的淡出操作，和一个从零开始逐渐提高音频信号电平的淡入操作。这些淡变操作作为在音频信号幅值方面进行的信号处理是惯用的。

参看图2，下面将参照图2对使用上述多比特数字音频传输装置执行的上述淡变操作进行解释。参看图2，来自输入端191的诸如16比特信号的多比特数字音频信号通过放大器192在输出端193输出。如果指定给淡变开始计时或淡变速度的控制信号被提供给控制端194，那么，这个控制信号将被馈送给控制电路195，用于产生一个所希望的淡变信号。该淡变信号被提供给系数发生器196，用于产生一个系数，该系数使所述音频信号逐渐降低到零。这个系数被提供给乘法器102。

因此，利用一个控制信号使提供给输入端191的数字音频信号从被指定的时间开始直到它被减弱到零电平为止具有它自己的以指定速度逐渐降低的信号电平，从而借助于执行所述淡出操作在输出端193被输出。利用与产生所述系数相反的顺序可以执行使语音信号从零电平逐渐上升的淡入操作。

但是，对于所述∑Δ-调制信号不能执行这种处理。就是说，利用∑Δ-调制的1-比特信号，幅值信息仍然被表示为时间轴上的1-比特模式，从而，使在1-比特基础上利用乘法器192去乘这个幅值和执行幅值处理非常困难。

可以先使用一个低通滤波器将∑Δ信号转换成CD或DAT格式的信号，然后在被转换信号的基础上执行上述的淡变操作。即，在图3中，例如1-比特∑Δ信号通过输入端201馈送给低通滤波器202，以将该信号转换成例如16-比特的语音信号。然后，这个被转换后的数字语音信号被传输给乘法器203。

另外一个指定给淡变开始或淡变速度的控制信号被馈送给控制输入端204，然后提供给控制电路205，以产生所希望的淡变信号。利用提供给系数发生器206的这个淡变信号，产生一个使所述语音信号逐渐降低到零的系数。这个系数被传输给乘法器203。

利用这种方式，其信号电平由来自系数发生器206的系数控制的多比特数字音频信号在乘法器203处被取出。这个数字音频信号还被传输给∑Δ调制器207，用于再转换成例如在输出端208处输出的1-比特∑Δ信号。

因此，借助于执行一个淡出操作，其电平已经从由一个控制信号指定的定时开始以指定速度逐渐降低到零的来自输入端201的∑Δ信号在输出端208处输出。所述使语音信号从零逐渐上升的淡入操作可以借助于与以产生系数相反的顺序加以执行。因此，可以利用与传统方法相同的方法使用现存的装置执行淡变。

同时，如果使用这种装置，那么，就要借助于一个低通滤波器202将提供给输入端201的∑Δ信号在所有时间内都被转换成例如16比特数字语音信号。即使所述信号没有被进行淡变处理，所述∑Δ信号也要通过低通滤波器202和∑Δ调制器207。由此，该信号的特性将变得与传统CD或DAT信号的特性相同，从而使得应用诸如宽频带和高动态范围的适于∑Δ调制的特性变得不可能。

可以通过将由输入端201提供的∑Δ信号不经过低通滤波器202而直接提供给∑Δ调制器207来执行淡变操作。但是，在这种情况下，如果所述信号没有经过淡变处理，那么，该信号就要经过∑Δ调制器207，从而使得不可能利用诸如宽频带和高动态范围的适于∑Δ调制的特性。

因此，已经试图在输出端218处取出提供给开关217固定端A的最初∑Δ信号并取出经过∑Δ调制器216调制的∑Δ信号，然后，分别当在诸如淡变的幅值处理还没有执行时和当所述幅值处理已经执行时将这些信号提供给在输出端218处的的开关217的固定端B。

但是，虽然上述由开关217转换的两个∑Δ信号具有基本相同的模拟音频信号成分，但是，这两个信号是由不同的∑Δ调制器在时间轴上进行调制的信号，所以，如果这两个信号是被直接进行转换的，就会在转换点产生足够大的噪声，由此而将会表现出所述装置的特别不可使用性。

因此，本发明的一个目的就是要提供一种数字信号处理方法和装置，借此以使在原来的sigma-delta调制信号和通过对原来的sigma-delta调制信号进行sigma-delta再调制所获得的sigma-delta再调制信号之间的转换时间处所述噪声被抑制。

在一个方面，本发明提供一种数字信号处理装置，用于在作为通过sigma-delta调制所获得的输入信号并在延迟一个sigma-delta调制信号基础上获得的被延迟sigma-delta调制信号和通过对所述输入信号进行sigma-delta再调制的基础上获得的sigma-delta再调制信号之间进行转换。该装置包括：一个输入信号延迟装置，用于将作为输入信号的sigma-delta调制信号延迟一个预先设定数量的取样，所述以用于输出被延迟的sigma-delta调制信号；一个具有多个积分器的sigma-delta调制处理装置，用于输出sigma-delta再调制信号；一个电平调节装置，用于使输入给sigma-delta调制处理装置的sigma-delta调制信号的幅值电平与反馈给在sigma-delta调制处理装置中使用的第一级积分器的反馈信号的幅值电平相互匹配；和一个转换控制装置，用于控制由转换装置进行的转换。这种配置以无噪声的方式实现了转换。

sigma-delta调制装置将第一级反馈回路/第二级反馈回路的增益比设置为一个整数。输入信号延迟装置根据上述增益比确定取样的预定数量。

数字信号处理装置还包括一个模式相符检测装置，用于检测在多个取样内被延迟的sigma-delta调制信号是否与sigma-delta再调制信号相符合。转换控制装置根据由模式相符检测装置获得的检测结果控制转换装置。这实现了更可靠抑制噪声的转换。

另外，数字信号处理装置利用转换控制装置直接在输入信号输入之前和/或在利用转换选择来自第一和第二输入信号延迟装置的延迟信号的时间期间内将sigma-delta调制装置一个积分器的最初值设定为零。这也实现了更可靠抑制噪声的转换。

数字信号处理装置还包括一个幅值控制装置，用于控制具有经过电平调节装置调节后的幅值电平的电平调节信号的幅值电平。转换控制装置使得幅值控制装置在转换装置将来自输入信号延迟装置的的被延迟的sigma-delta调制信号转换成在电平调节信号sigma-delta调制基础上获得的sigma-delta再调节信号之后去控制经过电平调节的信号的幅值电平。数字信号处理装置还包括一个幅值控制装置，用于控制具有由电平调节装置调节的它的幅值电平的电平调节信号的幅值电平；电平差检测装置，用于检测在电平调节信号最大幅值电平和在幅值控制装置对电平调节信号的幅值电平进行控制期间在幅值控制之后的输出的幅值电平之间的差值；累加装置，用于利用宽度等于电平调节信号最大幅值宽度两倍的最大幅值电平将来自电平差值检测装置的电平差进行累积相加；和一个减法控制装置，用于在幅值控制装置进行幅值控制之后从电平调节信号的最大幅值电平中逐渐减去累加装置的累加和。转换控制装置使得转换转置在减法控制装置中减去累加和结束之后从sigma-delta调制信号转换成被延迟的sigma-delta调制信号。

本发明的数字信号处理装置还包括一个误差检测装置，用于检测在sigma-delta调制信号中不可校正的段误差；一个在误差检测装置下游提供的延迟装置，用于延迟sigma-delta调制信号；一个淡出装置，用于经过所述淡出装置淡出sigma-delta调制信号；一个淡入装置，用于经过所述淡出装置淡入sigma-delta调制信号；和一个控制装置，用于使得淡出装置淡出由延迟装置延迟的sigma-delta调制信号，一直到如果检测装置检测到一个不可校正的段误差并使这个不可校正的段误差立即变成零时为止。控制装置使淡入装置在段误差达到最大幅值电平之后立即淡入sigma-delta调制信号。这种配置实现了静噪处理，在这种静噪处理中，发生段误差的信号电平可以被减少到零以进行噪声抑制。

数字信号处理装置的sigma-delta调制处理装置包括多级串联连接的积分器和用于将多级积分器的输出反馈到在前级积分器输入端的局部反馈回路。这使得可以减少噪声成分以保证在可听频带内的宽动态范围。

根据本发明的数字信号处理装置还包括一个数字信号处理装置，用于使转换装置在做为通过两通道sigma-delta调制处理获得的输入信号的两通道sigma-delta调制信号和来自输入信号的sigma-delta再调制信号之间进行转换。所述数字信号处理装置包括一个具有多个积分器的sigma-delta调制处理装置，用于输出sigma-delta再调制信号；第一输入信号延迟装置，用于将两通道中一个通道的sigma-delta调制信号延迟一个预定数量的取样，以输出第一被延迟sigma-delta调制信号；第一电平调节装置，用于使sigma-delta调制信号的幅值电平与反馈到在sigma-delta幅值处理装置中使用的第一级积分器的反馈信号的幅值电平相互匹配；一个具有多个积分器的sigma-delta调制处理装置，用于输出sigma-delta调制信号；第一输入信号延迟装置，用于将两通道中一个通道的sigma-delta调制信号延迟预定数量的取样，以输出第一被延迟的sigma-delta调制信号；第一电平调节装置，用于使sigma-delta调制信号的幅值电平与反馈到在sigma-delta调制处理装置中使用的第一级积分器的返馈信号的幅值电平相匹配；和第二幅值控制装置，用于控制具有经过第电平调节装置进行调节的幅值电平的第二电平调节信号的幅值电平；幅值控制输出调节装置，用于调节第一幅值控制装置和第二幅值控制装置的输出；和转换控制装置，用于控制第一幅值控制装置；第二幅值控制装置；sigma-delta调制处理装置；幅值控制输出调节装置和转换装置。在从第一sigma-delta调制信号转换到sigma-delta再调制信号以后，转换控制装置使第一幅值控制装置、第二幅值控制装置和幅值控制输出调节装置去控制该sigma-delta调制信号和其它sigma-delta调制信号的幅值电平。这种配置能够在有效静噪的情况下使得声音从第一通道的原始音频信号叠层渐变到将被产生的第二通道的原始音频信号。

sigma-delta调制处理装置将第一级反馈回路/第二级反馈回路的增益比设定为一个整数。输入信号延迟装置根据上述增益比确定予设定取样的数量。

数字信号处理装置还包括一个模式相符检测装置，用于检测第一被延迟sigma-delta调制信号和多个取样的sigma-delta调制信号的一致性，并用于检测第二被延迟sigma-delta调制信号和多个取样的sigma-delta调制信号的一致性。根据由模式相符检测装置获得的控制信号第一被延迟sigma-delta调制信号被转换成sigma-delta再调制信号或相反，同时，根据由模式相符检测装置获得的控制信号第二被延迟sigma-delta调制信号被转换成sigma-delta再调制信号或相反。

数字信号处理装置使转换控制装置直接在输入信号之前和/或在利用转换装置通过转换选择来自第一和第二输入信号延迟装置的延迟信号期间内将sigma-delta调制处理装置积分器的最初值设定为零。

数字信号处理装置的sigma-delta调制处理装置包括多级串联连接的积分器和一个用于将积分器多级输出反馈给在前级积分器输入端的局部反馈回路。

数字信号处理装置的幅值控制输出调节装置还包括一个减法装置，用于从通过第一和第二幅值控制装置获得的输出信号中减去予设定值。

当在sigma-delta调制处理装置的积分器中提供一个限幅器装置以用于限制积分值时，限幅器装置的限制值被设定为最大幅值电平宽度的整数倍。

在上述两个通道中的一个通道内提供了一个静噪模式信号发生器。

在根据本发明的数字信号处理方法中，在将sigma-delta调制信号进行延迟以作为在sigma-delta调制处理基础上获得的输入信号所获得的被延迟sigma-delta调制信号和在对输入信号执行第二sigma-delta转换处理的基础上所获得的sigma-delta再调制信号之间进行的转换是通过转换步骤执行的。这实现了以无噪声产生的方式进行转换。

根据本发明的数字信号处理方法还包括对具有在电平调节步骤被调节的它的幅值电平的电平调节信号的幅值电平进行控制的幅值控制步骤。转换控制步骤使转换步骤将来自输入信号延迟步骤的sigma-delta调制信号转换成在电平调节信号的sigma-delta调制基础上获得的sigma-delta再调制信号。然后，转换控制步骤使幅值控制步骤去控制电平调节信号的幅值。这在整个时间内实现了在声音质量方面无失真的在原始1-比特信号和受控幅值sigma-delta信号之间的转换。

根据本发明的数字信号处理方法首先使转换控制步骤将第一被延迟输入信号转换成sigma-delta再调制信号，并控制第一和第二幅值控制步骤的操作，以执行所述sigma-delta调制信号和其它sigma-delta调制信号的叠层渐变幅值控制，由此，在具有最小声音质量失真和抑制转换噪声的情况下实现了叠层渐变。

图1的方框图示出了数字∑Δ调制器的配置；

图2的简要方框图示出了多比特信号处理装置；

图3的简要方框图示出了用于对少量比特组成的数字信号进行处理的传统的数字信号处理装置；

图4的简要方框图示出了用于在由少量比特组成的一个原始信号和再转换成由少量比特组成的一个信号之间进行转换的数字信号处理装置；

图5的方框图示出了根据本发明的数字信号处理方法和装置的第一实施例；

图6的电路图示出了在图5所示第一实施例中使用的∑Δ调制器中的积分器的一个实施例；

图7的电路图示出了使用图2所示积分器实施例的∑Δ调制器；

图8是一个放大电路图，用于表示在图5所示第一实施例中使用的比特长度转换器的操作；

图9的电路图示出了在图5所示第一实施例中使用的∑Δ调制器中的一个积分器的另一个实施例；

图10的电路图示出了的使用图2所示积分器另一个实施例的∑Δ调制器；

图11A、11B的波形图示出了图5所示第一实施例的效果；

图12的方框图示出了根据本发明的数字信号处理方法和装置的第二实施例；

图13的时序图示出了图12所示第二实施例的操作；

图14的方框图示出了根据本发明的数字信号处理方法和装置的第三实施例；

图15的时序图示出了图14所示第三实施例的操作；

图16的方框图示出了根据本发明的数字信号处理方法和装置的第四实施例；

图17的时序图示出了图16所示第四实施例的操作；

图18的方框图示出了根据本发明的数字信号处理存储和装置的第五实施例；

图19的波形图示出了在第五实施例中使用的电平差值检测器和减法值处理控制器操作的输出信号波形；

图20示出了图18所示第五实施例的操作；

图21的电路图示出了具有被安装有一个限幅器的第一积分器的∑Δ调制器；

图22的方框图示出了图21所示具有限幅器的第一积分器的内部结构；

图23的方框图示出了根据本发明的数字信号处理方法和装置的第六实施例；

图24的时序图示出了图23所示第六实施例的操作；

图25的方框图示出了根据本发明的熟悉信号处理方法和装置的第七实施例；

图26的电路图示出了具有一个局部反馈回路的∑Δ调制器；

图27的方框图示出了图25所示第七实施例的基本部件；

图28的时序图示出了图23所示第七实施例的操作；

图29的方框图示出了根据本发明的数字信号处理方法和装置的第八实施例；

图30的电路图示出了在第八实施例中使用的第一通道幅值控制器的详细结构；

图31的电路图示出了在第八实施例中使用的第二通道幅值控制器的详细结构；

图32的时序图示出了在叠层渐变信号被提供给第八实施例的情况下转换开关的转换控制；

图33的方框图示出了根据本发明的数字信号处理方法和装置的第九实施例；

图34的方框图示出了根据本发明的数字信号处理方法和装置的第十实施例；

图35的时序图示出了第十实施例的操作；

图36的方框图示出了根据本发明的数字信号处理方法和装置的第十一实施例；

图37的时序图示出了第十一实施例的操作；

图38的方框图示出了根据本发明的数字信号处理方法和装置的第十二实施例；

图39的方框图示出了根据本发明的数字信号处理方法和装置的第十三实施例；

图40的信号例用于表示在第十三实施例中使用的用于二进制数运算的幅值控制输出调节单元的积分值Sαn和加法器的输出Sβ。

图41的时序图示出了根据本发明的数字信号处理方法和装置的第十四实施例的操作；

图42的时序图用于表示当对根据本发明第十四实施例的数字信号处理方法和装置做出修改时的操作；

图43的时序图示出了根据本发明的数字信号处理方法和装置的第十六实施例；

图44的时序图示出了图23所示第十六实施例的操作；

图45的时序图示出了根据本发明第十七实施例的数字信号处理方法和装置的操作；

图46的方框图示出了在第十七实施例中使用的幅值控制输出调节单元中的减法值计算控制器附近的另一个实施例的结构；

图47的方框图示出了在第十七实施例中使用的幅值控制输出调节单元中的减法值计算控制器附近的另一个实施例的结构；

图48的方框图示出了在第十七实施例中使用的幅值控制输出调节单元中减法值计算控制器附近的另一个实施例的结构；

图49的时序图示出了图23所示实施例操作的一个例子；

图50的时序图示出了图23所示第十七实施例的操作的另一个例子；

图51的方框图示出了一种修改，在该修改中，具有在第十七实施例中使用的局部反馈回路的∑Δ调制器是一个具有使用可变增益乘法器的局部反馈回路的∑Δ调制器。

图52的时序图示出了在图47中所示修改的操作。

下面将参照附图对本发明的数字信号处理方法和装置的几个最佳实施例进行详细的描述。

参看图5到图11解释本发明的第一实施例。如图5所示，这个实施例直接被结构成用于通过一个转换开关4在作为在sigma-delta(∑Δ)调制基础上获得的输入信号的一个∑Δ调制信号S_A和在对输入信号进行∑Δ再调制的基础上获得的一个输入信号S_B之间进行转换的数字信号处理装置。

数字信号处理装置1包括一个延迟线3，用于将来自输入端2的原始∑Δ调制信号延迟预先设定数量的取样，还包括一个∑Δ调制器6，它具有5个积分器并被结构成用于输出具有在最初级反馈回路的增益和下一级反馈回路的增益之间的增益比被设定为16的上述∑Δ调制信号。数字信号处理装置1还包括个比特长度转换器5，用于使输入给∑Δ调制器6的原始∑Δ调制信号与反馈给在∑Δ调制器6中使用的最初级积分器的反馈信号相匹配。转换开关4的转换操作是根据来自一个控制信号输入端7的转换控制信号SE进行控制的，用于通过延迟线3输出被延迟了预定数量取样的原始∑Δ调制信号(原始1-比特信号)S_A和∑Δ再调制信号(∑Δ再调制的1-比特信号)S_B。

∑Δ调制器6被结构成由5个积分器组成的5阶(5级)∑Δ调制器。例如，第一积分器11被结构成利用移位器62使加法器61的加法输出被移位以用于使被移位的输出返回到加法器61，如图6所示。剩下的加法器以与此类似的方式结构。

具有通过在比特长度转换器中被调节为最大幅值电平的它自己幅值电平的16比特信号通过加法器11被第一积分器进行积分，如图7所示，并且，在第系数乘法器12中被乘以系数1/16，然后提供给第二级。利用第二积分器14经过加法器13对到达第二级的输入信号进行积分，并利用第二系数乘法器15乘以系数1/8，然后将其提供给第三级。到达第三级的输入信号被利用第三积分器17经过第三级的加法器16进行积分，并利用第三系数乘法器18乘以系数1/4，再提供给第四级。到达第四级的输入信号被利用第四积分器20经过加法器19进行积分，并利用第四系数乘法器21乘以％，然后提供给第五级。到达第五级的输入信号被利用第五积分器23经过加法器22进行积分，并利用个1-比特量化器24量化成将被提供给转换开关4的1-比特信号。所述1-比特信号还被经过1-比特长度转换器25转换成一个16-比特信号，以便被反馈回到加法器10，13，16，19和22。

在∑Δ调制器6中，相对于除在下一级反馈回路的1-比特量化器24前后的积分器以外的最初级反馈回路的增益比被设置成16的整数值，下面将对此进行详细的解释。

最初级反馈回路的增益是：

              k*(11/16)*(1/4)*(1/2)＝(k/1024)

其中，k是比特长度转换器25的增益。

第二级反馈回路的增益是：

 k*(1/8)*(1/4)*(1/2)＝(k/64)。

通过利用第一级反馈回路增益除第二级反馈回路增益，得到增益比为：

((k/64)/(k/1024))＝16..

根据这个增益比，延迟线3将延迟取样的数量设定为16。

参看图8，比特长度转换期5将原始的1-比特信号转换成16-比特的多比特数据，借此以使得其幅值电平具有与从1-比特量化器24经过比特长度转换器25反馈到作为第一级积分器的第一积分器11的16比特反馈信号同样的幅值电平。

转换开关4在其固定端b处接收在经过∑Δ调制器6的∑Δ调制基础上获得的经过∑Δ调制后的1-比特信号S_B，同时在固定端a处接收被延迟线3延迟了16个取样的原始1-比特信号S_A。转换开关4根据由控制信号输入端7提供的转换控制信号SE将可移动接触片c转换到与固定端a或b相接触，用于提供原始1-比特信号或经过∑Δ调制的1-比特信号S_B。

同时，利用本发明的数字信号处理装置1，在∑Δ调制器6中使用的5个积分器可以被结构的如图9所示。例如，当加法输出被反馈给加法器63时，第积分器11利用移位器64延迟积分器63的加法输出。其余积分器的结构与此类似。

在这种情况下，∑Δ调制器6具有它自己的根据图7所示进行修改的反馈回路结构，如图10所示。即，在比特长度转换器25的前面提供了一个移位器26。

1-比特量化器24将第五积分器23的积分输出量化成1-比特数据。1-比特量化器24的1-比特信号被经过移位器26提供给比特长度转换器25，同时，被提供给转换开关4的固定端b。比特长度转换器25将被延迟的1-比特信号再转换成16比特信号，该信号被提供给加法器10，13，16，19和22。

在∑Δ调制器6具有如图9所示积分器结构的情况下，根据输入/输出差的延迟数量变得小于一个取样，这样，在第二级反馈回路增益和第一级反馈回路增益成整数增益比的基础上，在除所述积分器以外的1-比特量化器24的前面和后面的积分器处延迟线3延迟取样的数量等于(增益比-1)。延迟线3延迟取样的数量是16-1＝15。

在任意一个比率处，利用当前第一实施例的数字信号处理装置1的当前第一实施例，在∑Δ调制器6中的第二级反馈回路增益和第一级反馈回路增益的增益比被设定成一个整数，同时，在增益比的基础上确定延迟线3延迟取样的数量。

利用当前数字信号处理装置1，在诸如图1所示结构装置的传统数字信号处理装置的输出被转换成模拟音频信号的情况下，在图11A所示转换点处产生的噪声可以被抑制，如图11B所示。

下面结合图12和13解释第二实施例。该第二实施例直接被结构成用于在作为在∑Δ调制基础上获得的输入信号的∑Δ调制信号S_A和在对该输入信号进行∑Δ再调制所获得的在调制信号S_B之间进行转换。但是，数字信号处理装置27被设计成用于检测在在整个取样期间∑Δ调制信号S_A和∑Δ再调制信号S_B之间的一致性以及响应所述模式相符检测信号在∑Δ调制信号S_A和∑Δ再调制信号S_B之间进行转换。

数字信号处理装置27相当于图5所示第一实施例的数字信号处理装置1，它被相加有一个模式相符检测器28和一个转换控制器29。当前的第二实施例与第一实施例基本相同，所以，相应的部分以相同的标号表示并不再进行描述。∑Δ调制器6可以是被结构成如图7所示使用5个图6所示积分器的5阶∑Δ再调制器，或者也可以是被结构成如图10所示使用5个图7所示积分器的5阶∑Δ再调制器。

模式相符检测器28在模式相符检测持续例如4个取样的基础上监视来自延迟线3的原始1-比特延迟信号S_A和来自∑Δ调制器6的∑Δ再调制信号S_B，产生模式相符检测信号S_T，该信号被传输给转换控制器29。

转换控制器29控制转换开关4的转换，以便在转换开关4处输出原始1-比特延迟信号S_A或∑Δ再调制的1-比特信号S_B。

图13以时序图的方式示出了数字信号处理装置27的操作。

紧跟在从来自控制信号输入端7的转换信号S_D的一侧S_A到另一侧S_B的反相之后，转换控制器29在接收由模式相符检测器28提供的模式相符检测信号S_T的下一个取样定时处从固定端a到固定端b产生一个开关转换信号SE，并将转换开关4的可移动接触片c从它的固定端a设置到它的固定端b上。

数字信号处理装置27然后将4个取样模式相符部分的一个信号S_M加到原始1-比特延迟信号S_A上，以用于周期La并将∑Δ再调制的1-比特信号S_B加到所生成的信号上，以产生一个1-比特信号输出S_F，该信号在输出端8处被输出。

因此，当前的数字信号处理装置27首先控制通过利用模式转换器28进行的模式相符检测的转换定时并随后在原始1-比特延迟信号S_A和∑Δ再调制1-比特信号S_B之间进行转换，这样所述转换可以在更加有效抑制噪声的情况下被执行。

参看图14和15，下面将详细地解释本发明的第三实施例。该实施例被直接构成为一个数字信号处理装置30，当在原始1-比特延迟信号S_A和∑Δ再调制1-比特信号S_B之间进行转换时，该装置30在多个取样过程中检测信号S_A和S_B的一致性并向应模式相符检测信号在S_A信号和S_B之间进行转换。但是，直接在∑Δ调制信号被输入给输入端2和/或在利用转换开关4对来自16-抽头延迟线3的原始1-比特延迟信号S_A进行选择的时间期间之前，在∑Δ调制器中的积分器的最初值被清除为零。

∑Δ调制器31相当于图12所示第二实施例的数字信号处理装置27，该∑Δ调制器31被相加有一个积分器清零控制器，该控制器被设计成用于利用由转换控制器32提供的∑Δ调制器积分器清除信号S_G将积分器的最初值清除为零。该数字信号处理装置与第二实施例基本相同，所以，等效部分使用相同的标号表示且相应的描述不再给出。∑Δ调制器31可以被结构成如图7所示的使用5个图6所示积分器的5阶∑Δ调制器，或者也可以被结构成如图10所示的使用5个图9所示积分器的5阶∑Δ调制器。

图15以时序图的方式示出了当前数字信号处理装置30的操作。在每个取样周期，模式相符检测器28监视来自延迟线3的原始1-比特延迟信号S_A和来自∑Δ调制器6的∑Δ再调制的1-比特信号S_B，并且如果在结束时1-比特数据与4个取样相一致，那么，就产生一个模式相符检测信号S_T。这里，4个模式在三个模式相符部分、即SM1，SM2和SM3处相符。

紧接在输入给控制信号输入端7的转换控制信号S_D的到侧S_A或侧S_B的反相之后，转换控制器32在靠近接收由模式相符检测器28提供的模式相符检测信号S_T的取样定时t1，t2和t3处将开关转换信号SE转换到固定端A或固定端b上。另外，在利用转换开关4选择被延迟的原始1-比特信号S_A的期间内，转换控制器32将∑Δ再调制器积分器清除信号S_G传送给∑Δ调制器31。由此，在比特长度转换器5的输出被提供给∑Δ调制器31之前，在∑Δ调制器31的积分器中累积的积分值被清除为零。

然后，数字信号处理装置30将周期L_a1内的原始1-比特延迟信号S_A连接到模式相符部分S_MI的具有等分中间位置的周期L_b1内的∑Δ调制后1-比特信号S_B上，并进一步将在具有4-模式相符部分S_M2的中间位置的周期L_a2内的原始1-比特延迟信号S_A连接到所生成的信号上，以产生一个1-比特信号输出S_F，该信号在输出端8处被输出。

利用当前的数字信号处理装置30，由于∑Δ调制后的信号被提供给从零积分值状态开始的∑Δ调制器31中的积分器，所以，可以实现可靠静噪的转换。

参看图16和17来解释本发明的第四实施例。该第四实施例的数字信号处理装置34被直接用于在利用模式相符检测结束时一系列模式相符检测之后，在被延迟的原始1-比特S_A信号和在如上所述的将∑Δ调制器31的积分器中的积分值清零的基础上获得的∑Δ调制后的1-比特信号S_B之间进行转换，如图16所示。但是，数字信号处理装置34将∑Δ再调制后的1-比特信号S_A转换成经过淡出处理的信号，该处理是一种幅值控制处理。

所述幅值控制处理是这样一种处理，在该处理中，在幅值方向上执行诸如淡出、淡入或叠层渐变的处理，在所述的淡出处理中，再现的音频信号电平随着时间的流逝被逐渐降低，而在淡入处理中，所述音频信号电平被从零逐渐升高。

作为第四实施例的数字信号处理装置34被在第三实施例的数字信号处理装置30的∑Δ调制器31和比特长度转换器5之间提供有一个幅值控制器35。幅值控制器35是由转换控制器38控制的。

幅值控制器35根据如由比特长度转换器5输出的电平调节信号的比特长度转换信号S_I执行诸如上述淡出的幅值控制处理。在利用幅值控制器35进行幅值控制之前，转换控制器38使转换开关4执行从原始1-比特延迟信号S_A到在利用∑Δ调制器31对比特长度转换信号S_I进行∑Δ调制的基础上获得的∑Δ再调制后1-比特信号S_B的转换。此时的比特长度转换后的幅值电平具有最大的幅值电平。

图17以时序图的方式示出了当前数字信号处理装置34的操作。当一个淡出处理信号S_H被从控制信号输入端39提供给转换控制器38时，在等待由模式相符检测器28提供4-模式相符检测信号S_T之后，转换控制器38将转换控制信号S_E传送给转换开关4。在这种情况下，转换开关4的可移动片c被从固定端a转换到固定端b。然后，转换开关4在转换定时t0处从原始1-比特延迟信号S_A转换到通过直接对比特长度转换信号S_I进行∑Δ调制所获得的∑Δ再调制1-比特信号S_B。

在利用转换开关4对原始1-比特延迟信号S_A进行选择的时间内，转换控制器38将∑Δ再调制器积分器清零信号S_G传送给∑Δ调制器。

在转换开关4被转换到信号S_B以后，转换控制器38时幅值控制器35的系数发生器36的系数输出SJ的传送从0变到1。

幅值控制器35还包括一个乘法器37，用于使比特长度转换信号S_I乘以系数输出SJ，该系数SJ输出在执行淡出处理时的传送从1变到0。幅值控制器35然后使幅值控制器输出S_K的传送从最大幅值电平变到零电平。

∑Δ调制器31可以被结构成一个如图7所示使用5个图6所示积分器的5阶∑Δ调制器，或被结构成一个如图10所示使用5个图9所示积分器的5阶∑Δ调制器。

∑Δ调制器31对幅值控制器的输出S_K进行∑Δ再调制并输出∑Δ再调制后的1-比特信号S_B。由此，如果在输出端8处获得的1-比特信号被利用一个低通滤波器恢复到所述模拟音频信号中，就可以听到一个淡出处理后的信号。在该信号中，反之将会在从模拟音频信号到零-幅值电平转换过程中产生的噪声被抑制掉了。

参看图18到20解释本发明的第五实施例。该实施例的数字信号处理装置被结构成直接用于在利用模式相符检测结束时的一系列模式相符检测之后在通过∑Δ调制基础上获得的被延迟的原始1-比特信号和通过将在∑Δ调制器的积分器中的积分值清除到零所获得的∑Δ再调制的1-比特信号之间进行转换。但是，数字信号处理装置41将∑Δ再调制的1-比特信号设置为经过淡入/淡出处理的信号并将信号S_B连接到原始1-比特延迟信号S_A上。

所述淡入/淡出处理意味着这样一种处理，在这种处理中，淡入处理被连续地值执行到淡出处理。当前的数字信号处理装置41如此地执行幅值控制处理，在这种处理中，当原始1-比特延迟信号S_A存在时，它将被进行淡入处理并连续地恢复到原始的电平。

到此结束，数字信号处理装置41除了包括延迟线3、模式相符检测器28、比特长度转换器5、幅值控制器35和∑Δ调制器31以外，还包括电平差检测器42、累加器46、减法值控制门47和转换控制器48，如图18所示。电平差检测器42检测在幅值控制器35控制比特长度转换器5的比特长度转换输出S1的幅值电平的期间内输入给∑Δ调制器31的比特长度转换输出SI的最大幅值电平和幅值受控输出的幅值电平之间的差。累加器46将来自电平差检测器42的电平差进行累加，所述电平差最大幅值电平的宽度是上述最大幅值电平的两倍。减法值控制门47在使用加法器/减法器44通过幅值控制器35进行了幅值控制之后，从输入给∑Δ调制器31的幅值控制器输出S_K的最大幅值电平中逐渐减去累加器46的累加和值。转换控制器48控制幅值控制器35的操作，这将在下面进行解释。另外，在利用减法值控制门47对从最大幅值电平中减掉累加和值的减法控制结束以后，该转换控制器在由模式相符检测器28进行模式相符检测之后使转换开关4将∑Δ调制器31的输出转换到原始1-比特延迟信号S_A上并输出信号S_A。累加器46和减法值控制门47构成了减法值处理控制器45。

幅值控制器35的结构如图16所示，即，它包括系数发生器36和乘法器37。系数发生器36在转换控制器48的控制下产生从0到1然后从1到0变换的系数输出SJ。乘法器37将比特长度转换信号SL乘以上述系数输出SJ。

电平差检测器42的结构如图16所示，即，检测器42检测在幅值控制器正在控制比特长度控制器5的比特长度转换输出S_I的幅值电平期间输入给∑Δ调制器31的比特长度转换输出S_I和幅值控制器35的输出S_K之间的差并将电平差检测输出SL传输给位于减法值处理控制器45中的累加器46。

参看图19和20，这里详细地解释了当前数字信号处理装置41的操作。图19是一个输出信号波形图，用于表示电平差检测器42和减法值处理控制器45的操作。图20是一个时序图，用于表示由数字信号处理装置41执行的淡出/淡入处理。

当淡出/淡入处理信号S_H被从控制信号输入端49施加到转换控制器48时，转换控制器48首先等待用于模式相符检测电路28的4-模式相符检测信号S_T的输入，并连续地将开关转换信号S_E传送给转换开关4。转换控制器48然后使转换开关4的可移动接触片c从固定端a转换到固定端b。然后，在转换定时t0处，转换开关4把比特长度转换信号S_I从原始1-比特延迟信号S_A转换到∑Δ调制后的1-比特信号S_B。

同时，在正在利用转换开关4选择原始1-比特延迟信号S_A的期间内，转换开关4向∑Δ调制器31提供一个∑Δ再调制器加法器清零信号。

在开关被转换到S_B之后，转换控制器48使幅值控制器35的系数发生器36的系数输出SJ从0变换到1，再从1变换到0。这使得输入信号的电平变换到∑Δ调制器31电平，即减法器输出S₀的电平变换到0电平，然后再变换到最大幅值电平。

在这段时间内，电平差检测器42检测相对于比特长度转换器输出SI的最大幅值的幅值控制器输出S_K的幅值电平的电平差并输出电平差检测器输出S_L给减法值处理控制器45的累加器46，如图19A所示。

在幅值控制周期的期间内，累加器46累加电平差检测器输出S_L。特别是，累加器46是由一个用于最大幅值电平宽度的符号累加器组成的，所述最大幅值电平宽度是上述最大幅值电平的两倍。在累加和溢出的情况下，累加器46进入循环并输出累积加输出S_M。

当幅值控制器35的幅值控制输出S_K，即到∑Δ调制器31的输入信号再次达到最大幅值电平时，在累加器46中到目前为止所累加的数据D经过减法值控制门47被逐渐释放。被释放的数据对应于一个减法值控制门S_N并被利用加法器/减法器44从到达∑Δ调制器31的最大幅值电平输入信号中减掉，从而使减法器的输出S₀被提供给∑Δ调制器31。

当累加和的值S_M经过减法处理到达零时，转换控制器48等待从模式相符检测器28输入经过延迟线3延迟的模式相符检测信号S_T，然后，使转换开关4执行从∑Δ调制器输出S_B到原始1-比特延迟信号S_A的转换。

因此，如果在输出端8处输出的1-比特信号经过低通滤波器被恢复成模拟音频信号，那么，根据原始音频信号通过零幅值电平到原始音频信号的淡出/淡入处理就可以在噪声抑制的情况下实现。

利用当前的数字信号处理装置41，∑Δ调制器31可以被结构成如图7所示的使用5个图6所示积分器的5阶∑Δ调制器，或者被结构成如图10所示的使用5个图9所示积分器的5阶∑Δ调制器。

另外，为了避免∑Δ调制器31产生震荡，图2所示的第一积分器11可以被结构成装有一个限幅器的第一积分器，如图21所示。装有所述限幅器的第一积分器51将所述第一积分器的积分值限制到等于最大幅值电平值的整数倍。

如果在第一积分器的积分值超过限幅器值的状态下运行所述限幅器的功能，那么，转换控制器48把累加器46的累加值清除为零。

装有所述限幅器的第一积分器51由加法器52、移位器53和限幅器54构成，并将一个有限幅器54限制的输出反馈给加法器52。

参看图23和24解释本发明的第六实施例。该第六实施例直接示出了一个数字信号处理装置55。如果输入原始1-比特信号S_P包含有一个不可校正的段误差，那么，数字信号处理装置55就在段误差之前使用淡入装置60淡出1-比特信号，并就在段误差之后淡入所述信号，并在段误差发生周期的期间内对1-比特信号执行静噪处理。

这个数字信号处理装置55包括误差检测器57，用于检测包含在从输入端56提供的原始1-比特信号S_P中的不可校正段误差；在误差检测器57下游配置的延迟线58，用于延迟原始1-比特信号S_P和淡出/淡入装置60，用于从延迟线58淡出和淡入被延迟的1-比特信号S_S。数字信号处理装置55还包括静噪控制器59，该静噪控制器59在通过误差检测器57检测在原始1-比特信号S_P中的不可校正段误差的基础上，使用淡出/淡入装置60立即淡出直接位于来自延迟线8的被延迟的1-比特信号S_S内不可校正段误差之前的被延迟的1-比特信号，并使用淡出/淡入装置60在所述段误差达到最大幅值电平之后立即淡入被延迟的1-比特信号。

可以使用图18所示的数字信号处理装置41作为上述的淡出/淡入装置60。为了执行淡出处理，幅值控制器35被驱动。实际上，在转换控制器48将来自延迟线3的被延迟的∑Δ调制信号转换成来自∑Δ调制器31的经过∑Δ调制的信号之后，幅值控制器35控制电平调节信号的幅值电平，以便执行淡出处理。

为了执行淡出处理，幅值控制器35、电平差检测器42、累加器46和减法值控制门47都被驱动。实际上，转换控制器48将∑Δ再调制信号转换成在借助于转换开关4在减法值控制门47中累加和的减法结束之后的被延迟的∑Δ调制信号以后，幅值控制器35，电平差检测器42，累加器46和减法值控制门47执行淡入处理。

下面参看图24的时序图解释数字信号处理装置55的操作。

如果在用于传输或记录原始1-比特信号S_P的系统中产生了不可校正的段误差，那么，误差检测器57产生一个规定误差周期的误差周期检测信号S_Q。在接收误差周期检测信号S_Q的基础上，静噪处理器59向位于图18所示淡出/淡入装置60中的转换控制器48传送一个淡出/淡入处理信号S_H。在这个淡出/淡入处理信号S_H中，执行了一个从淡出/淡入处理到淡出处理的转换。在等待由模式相符检测器28提供的模式相符信号ST之后，转换控制器48使转换开关4从1-比特信号S_A转换到∑Δ调制器31的∑Δ调制输出S_B。1-比特信号S_A对应于由延迟线58延迟而后被延迟线3再延迟的原始1-比特信号S_P。

作为对此的响应，在淡出/淡入装置60中的幅值控制器35中的系数发生器36立即执行一个从1到0的系数变换，并在误差周期期间的误差数据经过延迟线58到达∑Δ调制器31之前完成这个变换。当误差周期终止且误差周期检测信号S_Q被取消时，静噪控制器59在经过延迟线58延迟以后执行一个从淡出/淡入信号到淡入处理信号的变换。作为响应，在幅值控制器35中的系数发生器36立即执行从0到1的变换。

如参看图19所解释的，减法值处理控制器45累积求和来自电平差检测器42的电平差检测器输出信号S_L，以被累加器46累积求和。当输入给∑Δ调制器31的信号再次达到上述最大幅值电平时，到目前为止累积在累加器46中的数据D被通过减法值控制门47逐渐释放。作为减法值控制门输出SN的这个数据D被利用减法器44从到达∑Δ调制器31的最大幅值电平信号中减掉以向∑Δ调制器31提供所述减法器输出S₀。

当累加和值S_M通过减法周期达到零时，转换控制器48首先等待在被延迟线31延迟以后来自模式相符检测器28的模式相符检测信号S_T的输入，并接着使转换开关4从∑Δ调制器输出信号S_B转换到1-比特S_A信号。1-比特信号S_A对应于从∑Δ调制信号S_B延迟并被延迟线3进一步延迟的原始1-比特信号S_S。

如果当不可校正的段误差产生时淡出/淡入装置60的1-比特输出信号通过低通滤波器被恢复成一个模拟音频信号，那么，在噪声抑制下信号电平被减少到零的静噪处理被实现。

参考图25到28解释本发明的第七实施例。该第七实施例的数字信号处理装置65被直接用于在原始1-比特延迟信号S_A和利用具有局部反馈回路67的∑Δ调制器(具有局部反馈回路的∑Δ调制器)对幅值受控信号进行∑Δ再调制的所获得的1-比特信号S_B之间进行转换，如图25所示。

利用当前的数字信号处理装置65，示于图25的具有一个局部反馈回路67的∑Δ调制器被用于取代在第五实施例数字信号处理装置中的∑Δ调制器31。

局部反馈回路是一种公知技术。图26示出了一种配置，在这种配置中，具有两个增益乘法器76、77的两个局部反馈回路被加到具有5个如图6所示的积分器的一个5阶∑Δ调制器中，如图7所示。利用具有局部反馈回路75的∑Δ调制器可以使在可听范围内噪声成分的量化最佳化，从而可以为动态范围设置较宽的值。

实际上，利用当前实施例的数字信号处理装置65，图27所示的开关78被提供在具有局部反馈回路67的∑Δ调制器的反馈回路中，以利用局部反馈回路控制器71控制转换定时。

执行上述处理以抑制由于在通过具有局部反馈回路75的∑Δ调制器获得的∑Δ再调制信号和原始1-比特信号之间进行转换而产生的噪声。

就是说，数字信号处理装置65包括一个延迟线3，一个比特长度转换器5，一个幅值控制器35，一个电平差检测器42和一个加法器66，一个具有局部反馈回路67的∑Δ调制器，一个转换开关4，一个转换控制器72，一个用于每个积分器的减法值处理控制器68，一个模式相符检测器70和一个局部反馈回路控制器71。

下面结合附图28的时序图来解释数字信号处理装置65的操作。

在利用转换开关4选择原始1-比特延迟信号S_A的期间内，局部反馈回路控制器71关断具有局部返回回路67的∑Δ调制器的局部反馈回路以使其不执行局部反馈。在接收用于从被延迟的原始1-比特信号S_A向∑Δ再调制信号S_B转换的转换请求信号S_D的基础上，转换控制器72首先检测在模式相符检测器70处的一致性，接着使转换开关4从被延迟的原始1-比特信号转换到∑Δ调制后的信号S_B。

做为对此的响应，局部反馈回路71导通局部反馈回路控制信号，并通过使开关78导通使具有局部反馈回路67的∑Δ调制器的局部反馈回路被接通，从而提供对局部反馈的驱动。在接收从∑Δ再调制信号S_B向被延迟的原始1-比特信号S_A转换的转换请求信号S_D的基础上，在增益被再次经过幅值控制器35的幅值处理恢复到1之后，局部反馈回路71截断局部反馈回路控制信号，以使具有局部反馈回路67的∑Δ调制器的局部反馈回路被关断，从而停止局部反馈。

作为对此的响应，转换控制器72在经过由减法值处理控制器68执行的减法和模式相符检测处理以后，使转换开关4从具有局部反馈回路67的∑Δ调制器的输出S_B转换到原始1-比特信号S_A。

参看图29到32来解释本发明的第八实施例，该实施例的数字信号处理装置100被用于执行在作为通过两通道∑Δ调制获得的输入信号的两通道∑Δ调制后信号和通过作为转换装置的转换开关从这个输入信号中获得的∑Δ再调制信号之间进行转换，并执行叠层渐变。

这个数字信号处理装置100包括：∑Δ调制器115，用于将第一级反馈回路和第二级反馈回路之间的增益比设置成16，并用于输出∑Δ再调制的1-比特信号S_B；延迟线102，用于将经过输入端101输入的∑Δ再调制信号由上述两个通道中的第一个通道延迟一个预定数量的取样。这个数字信号处理装置100还包括1-比特长度转换器103，用于使∑Δ调制后信号的幅值电平和到达在∑Δ调制器115中使用的第一级积分器的反馈信号的幅值电平相匹配；和幅值控制器104，用于控制具有由比特长度转换器103进行调节的幅值电平的第一个电平被调节信号的幅值电平。数字信号理装置100还包括延迟线108，用于将经过输入端101输入的其他∑Δ调制信号由上述两个通道中的第二个通道延迟一个预定数量的取样；和比特长度转换器109，用于使其它∑Δ调制后信号的幅值电平和到达在∑Δ调制器115中使用的第一级积分器的反馈信号的幅值电平相匹配。所述数字信号处理装置100还包括幅值控制器110，用于控制具有由比特长度转换器109调节幅值电平的第二个电平被调节的幅值电平。数字信号处理装置100还包括由用于产生一个信号的减法值处理控制器构成的幅值控制输出调节单元105，用于根据幅值控制器104和幅值控制器110的输入/输出信号和/或在∑Δ调制器115中的信号执行∑Δ再调制，并用于在幅值控制周期期间内控制处理的基础上获得的减法数据的产生和减法。数字信号处理装置100还包括转换控制器118，用于控制幅值控制器104、∑Δ调制器115、幅值控制输出调节单元105和转换开关117。

应当注意，∑Δ调制器115是一个由5个如图6所示积分器构成的5阶∑Δ调制器，且其结构和图7所示∑Δ调制器6相同。在∑Δ调制器115中第二级反馈回路和除了在1-比特量化器前后的积分器以外的所述级反馈回路的增益比是一个整数16。在延迟线102和08内的延迟取样的数量被设定为16，以与这个增益比16相一致。

∑Δ调制器115可以是一个由5个如图9所示积分器构成的5阶∑Δ调制器，并且可以被结构得如图19所示。在这种情况下，所述预定数量的取样是15(＝16-1)，以与增益比16相一致。

在利用开关对来自延迟线102和108的延迟信号进行选择的时间内，包括在∑Δ调制器115中的积分器的最初值被设定为0。

数字信号处理装置100还包括模式相符检测单元16，用于在整个取样过程中根据通过模式相符检测单元116获得的控制信号检测一个信号或另一个∑Δ调制后信号和∑Δ再调制信号信号之间的一致性，以在一个或另一个∑Δ调制后信号S_A或S_C和∑Δ再调制信号S_B之间进行转换。

如图30所示，幅值控制器104是由乘法器121和系数发生器122构成的，乘法器121用于将来自比特长度转换器103的第一个电平被调节信号S_I1乘以来自系数发生器122的系数输出S_J1。然后，幅值控制器104将幅值控制器的输出S_K传送给幅值控制输出调节单元105。

如图31所示，幅值控制器110是由乘法器123和系数发生器124构成的，乘法器123被用于将来自比特长度转换器109的第二个电平被调节信号S_I2乘以来自系数发生器124的系数输出S_J2。然后，幅值控制器110将幅值控制器的输出S_V传送给幅值控制输出调节单元105。

位于幅值控制输出调节单元105中的减法值处理控制器可以多种方式构成，并将在后面的实施例中做特别的解释。

下面参照图32解释由当前数字信号处理装置100执行的叠层渐变处理操作。图32以时序图的方式示出了一个转换操作，该转换操作是当一个叠层渐变处理信号S_H被提供给图29的控制信号输入端120时执行的。

在通过控制信号输入端120接收叠层渐变处理信号S_H的基础上，转换控制器118首先等待由模式相符检测器116执行的模式相符处理，然后将开关转换信号S_E提供给转换开关117，以便从第一通道的被延迟原始1-比特信号S_A转换到∑Δ再调制信号S_B。

此时，幅值控制器的幅值控制输出调节单元105输出的和信号S_X被提供给∑Δ调制器115，其中，利用在幅值控制器104中系数发生器122的系数获得的输出被设置为1，利用在幅值控制器110中系数发生器124的系数获得的幅值控制器输出S_V被设置为0。

转换控制器118将在幅值控制器104中的系数发生器122中的系数发生器输出S_J1从1变换到0，同时将在幅值控制器110中的系数发生器124中的系数发生器输出S_J2从0变到1。

幅值控制器输出调节对于05被馈送有幅值逐渐减少的控制器输出S_X和逐渐增加的控制器输出S_V。幅值控制输出调节单元105将叠层渐变相加信号S_X提供给∑Δ调制器115。在叠层渐变结束的基础上，在叠层渐变周期期间内由幅值控制输出调节单元105中的减法值处理控制器执行的控制处理的基础上获得的减法数据被逐渐从相加信号减少或从在∑Δ调制器115内减少。在减法操作结束的基础上，幅值控制输出调节单元105等待在模式相符检测器116中的模式相符处理并传送一个开关转换信号S_E给转换开关117，以便从∑Δ再调制器输出S_B转换到第二通道的被延迟原始1-比特信号。

因此，如果经过一个低通滤波器将在数字信号处理装置100的输出端119处输出的1-比特输出信号恢复成一个模拟音频信号，听众可以在没有噪声的情况下听到从第一通道的原始音频信号到第二通道的原始音频信号的叠层渐变的声音。

图33用于解释本发明的第九实施例。该实施例的数字信号处理装置131被直接用于通过对1-比特静噪模式信号和由∑Δ调制获得的1-比特信号执行叠层渐变以实现从静噪模式信号的淡入和到静噪模式信号的淡出。

这个数字信号处理装置131具有静噪模式发生器132，用于产生传送给上述第八实施例数字信号处理装置100的输入端101的静噪模式信号。因此，除了静噪模式信号发生器132以外的部分或成分与第八实施例相同，所以不再做特别解释。下面来解释数字信号处理装置131用于执行来自静噪处理的淡入处理的情况和用于执行来自淡出处理的静噪处理的情况。

首先，在淡入处理的情况下，经过控制信号输入端120接收淡入处理信号S_H1的数字信号处理装置131执行从由静噪模式信号发生器132获得并提供给输入端101的静噪模式信号到提供给输入端107的∑Δ调制后信号的叠层渐变。这个叠层渐变处理类似于上述第八实施例的相应处理，这里不再做特别的解释。

然后，如果在数字信号处理装置131的输出端119处获得的1-比特输出信号被经过一个低通滤波器恢复成模拟音频信号，那么，可以获得具有噪声抑制的来自静噪状态的音频信号淡入处理。

接着，关于淡出处理，通过开关控制端120接收淡出处理信号S_H2的数字信号处理装置100执行从由输入端107提供的∑Δ调制后信号到由静噪模式发生器132获得并提供给输入端101的静噪模式信号的叠层渐变处理。

这个叠层渐变处理类似于第八实施例，所以这里不做特别解释。

因此，如果在数字信号处理装置131的输出端119处获得的1-比特输出信号经过一个低通滤波器被恢复成模拟音频信号，那么，可以在噪声抑制的情况下获得在淡出处理之后被静噪的音频信号。

下面参看图34和35解释本发明的第十实施例。该第十实施例是一个数字信号处理装置，用于在作为利用两通道∑Δ调制处理获得的输入信号的两通道∑Δ后信号和得自于这个输入信号的∑Δ调制后信号之间进行转换，并执行叠层渐变。如图34所示，该第十实施例在数字信号处理装置100的幅值控制输出调节单元105的配置方面不同于图29所示的第八实施例，其余部分则与第八实施例相同。

幅值控制输出调节单元105包括电平差检测器105，用于检测来自比特长度转换器103的电平调节信号和幅值控制器104幅值控制输出之间的差；累加器111，用于在第一和第二电平调节信号的整个幅值电平宽度上的与第一和第二电平调节信号相关的幅值电平控制周期内累加来自电平差检测器106的电平差S_U和幅值控制输出S_V。幅值控制输出S_V是一个来自由幅值控制器110输出的比特长度转换器109的幅值受控的电平调节信号。幅值控制输出调节单元105还包括减法值处理控制门112，用于使用减法器/加法器114从第一和第二电平调节信号中逐渐减去累加和S_M。累加器111和减法值处理控制器112构成了一个减法值处理控制器113。幅值控制输出调节单元105的其余部分类似于图29所示的配置。与转换开关117相关的转换控制器118执行的转换控制的时间曲线与图32类似。

图35以完整时序图的方式示出了由当前数字信号处理装置134执行的叠层渐变处理。

首先，在经过控制信号输入端120接收叠层渐变信号S_H的基础上，转换控制器118等待由模式相符检测器116执行的模式相符处理，然后传送一个开关转换信号S_E给转换开关117，以便从第一通道的被延迟原始1-比特信号S_A转换到∑Δ调制器输S_B。

此时，由幅值控制输出调节单元105的加法器/减法器114输出的相加信号S_K被提供给∑Δ调制器115，其中，利用幅值控制器104中的系数发生器122的系数获得的幅值控制器输出S_K被设置为1，而利用在幅值控制器110中的系数发生器124的系数获得的幅值控制器输出S_V被设置为0。

转换控制器118时在幅值控制器104中的系数发生器122的系数发生器输出S_J1从1变换到0，同时，使在幅值控制器110中的系数发生器124的系数发生器输出S_J2从0变换到1。

在这个期间，电平差检测器106检测在电平调节信号S_J1的幅值电平(最大幅值电平)和到加法器/减法器114的输入信号电平之间的差S_U。转换控制器118控制累加器111去累加电平差S_U和幅值控制器110的输出S_V。

当系数发生器输出S_J1和S_J2分别达到0和1时，转换控制器118使加法器/减法器114经过减法器控制门112从控制器输出S_K和S_V中逐渐减掉在累加器111中累积的数据SM。

当在累加器111中的累加和的值S_M达到0时，转换控制器118通过在延迟预定数量取样之后执行的模式相符处理控制从∑Δ调制器输出S_B向第二通道的被延迟原始1-比特信号S_C转换。

为了避免数字信号处理装置134产生震荡，利用具有如图21所示限幅器的第一积分器替换了∑Δ调制器115的第一积分器，并且，限幅器的值被设定为最大幅值电平宽度的整数倍。

如果限幅器在工作当中起作用且所述第一积分器的积分值大于上述限幅器值，则对控制进行管理以使得在累加器111中的累加和的值被转换控制器118清零。

因此，如果由数字信号处理装置134的输出端输出的1-比特输出信号被经过一个低通滤波器恢复成模拟音频信号，那么，听众就可以在抑制噪声的情况下听到从第一通道的原始音频信号到第二通道的原始音频信号的叠层渐变的声音。

参看图36和37解释本发明的第十一实施例。该第十一实施例的数字信号处理装置135被结构成用于在作为两通道∑Δ调制处理所获得的输入信号的两通道∑Δ调制后信号和得自于这个输入信号的∑Δ再调制信号之间进行转换，并执行叠层渐变处理。这个第十实施例不同于第八实施例之处在于利用一个幅值控制输出调节单元136替换了图29所示第八实施例的数字信号处理装置100的幅值控制输出调节单元105，其余部分则与第八实施例相同。

幅值控制输出调节单元136包括电平差检测器137，用于检测在上述第二电平调节信号和由幅值控制器110进行了幅值控制之后的电平之间的差；还包括累加器138，用于在第一和第二电平调节信号的幅值电平控制周期期间内累加来自电平差检测器137的电平差和通过利用幅值电平宽度由幅值控制器104对第一电平调节信号的幅值电平进行控制之后的电平。幅值控制输出调节单元136还包括一个减法值控制门139，用于使用加法器/减法器141从第一和第二电平调节信号中逐渐减掉累加器138的累加和。累加器138和减法值控制门139构成了一个减法值处理控制器140。由于幅值控制输出调节单元136的各种成分与幅值控制输出调节单元100相类似，所以，不再进行相应的描述。

下面参照图37解释由数字信号处理装置135执行的叠层渐变处理操作。与转换控制器118执行的转换控制相关的时序图与图32类似。

首先，通过转换控制端120接收叠层渐变处理信号的转换控制器118等待在模式相符检测器116处的模式相符处理并传送一个开关转换信号S_E给转换开关117，以便从第一通道的被延迟1-比特信号S_A转换到∑Δ调制器输出S_B。

为了使由加法器/减法器114产生的相加信号S_X能够被提供给∑Δ调制器115，利用在幅值控制器104中系数发生器122的系数获得的幅值控制器输出S_K被设置为1，利用在幅值控制器110中的系数发生器124的系数获得的幅值控制器输出S_V被设置为0。

转换控制器118然后使在幅值控制器104中的系数发生器122的系数发生器输出S_J1从1变换到0，同时使在幅值控制器110中的系数发生器124的系数发生器输出S_J2从0变换到1。

在此期间，电平差检测器137检测到达加法器/减法器141的输入信号电平相对于电平调节信号S_I2的幅值电平(最大幅值电平)的差S_U。在此期间，转换控制器118控制累加器138，以便将电平差S_U累加到幅值控制器104的输出S_K上。

当系数发生器输出S_J1和系数发生器输出S_J2分别达到0和1时，转换控制器118利用加法器/减法器141逐渐从幅值控制器输出S_K和幅值控制器输出S_V中经过减法控制门139减掉在累加器138中累积的数据S_M。

当累加器138的累加值S_M达到0时，转换控制器118通过在延迟预定数量的取样以后进行的模式相符处理控制从∑Δ调制器输出S_B到被延迟原始1-比特延迟信号S_C的转换。

为了避免数字信号处理装置135产生震荡，利用图21所示具有限幅器的第一积分器51替换了∑Δ调制器115的第一积分器，且所述限幅器的值被设置为最大幅值电平宽度的整数倍。

如果限幅器在工作中起作用且第一积分器的积分值大于上述限幅器值，则对控制进行管理，以便利用转换控制器118使在累加器111中的累加和值被清零。

因此，如果从第一通道的信号输出端输出给数字信号处理转置134的1-比特输出信号经过一个低通滤波器被恢复成一个音频信号，那么，听众就可以听到从第二通道的原始音频信号叠层渐变的噪声被抑制的声音。

下面参照图38来解释本发明的第十实施例。该第十二实施例的数字信号处理装置被结构成直接用于利用作为转换装置的转换开关117在作为两通道∑Δ调制处理获得的输入信号的两通道∑Δ调制信号和得自该输入信号的∑Δ再调制信号之间进行转换，并执行叠层渐变处理。该第十二实施例与图29所示第八实施例的区别在于利用幅值控制输出调节单元143替换了图29所示第八实施例数字信号处理装置100的幅值控制输出调节单元105，并利用转换控制器154替换了转换控制器118。当前第十二实施例的其余部分与第八实施例相同。

幅值控制输调节单元143包括余数检测器149，用于检测在∑Δ调制器151中第一积分器153的积分值Sα相对于最大幅值电平宽度(等于上述最大幅值电平的两倍)的余数，还包括减法值检测器147，用于利用加法器/减法器145从由加法器144输出的最大幅值电平信号中逐渐减掉由余数检测器149检测的余数。余数检测器149和减法值检测器47构成了减法值处理控制器146。

∑Δ调制器151的结构类似于图7所示的∑Δ调制器6，并包括连结到下游第一加法器152和第一积分器153上的第系数乘法器。由第一积分器153输出的积分值被提供给在减法值处理控制器146中的余数检测器149。

转换控制器154控制幅值转换器104，110、∑Δ调制器151、幅值控制输出调节单元143和转换开关117，其特征在于在幅值输出调节单元143的减法值处理控制器146中提供了用于产生减法值检测定时信号的减法值检测定时发生器155。

下面解释当前第十二实施例数字信号处理装置的操作。首先，通过转换控制端120接收叠层渐变处理信号的转换控制器154等待在相符检测器116处的模式相符处理，然后向转换开关117传送一个开关转换信号S_E以便从第一通道的被延迟1-比特信号S_A转换到∑Δ调制器输出S_B。

由幅值控制器的加法器144输出的相加信号S_X被提供给∑Δ调制器151，利用在图26所示幅值控制器104中的系数发生器122的系数获得的幅值控制器输出S_K被设置为1，利用在幅值控制器110中的系数发生器124的系数获得的幅值控制器输出S_V被设置为0。

转换控制器154然后使在幅值控制器104中的系数发生器122的系数发生器输出S_J1从1变换到0，同时使在幅值控制器110中的系数发生器124的系数发生器输出S_J2从0变换到1。

在通过叠层渐变处理分别使幅值控制器104和幅值控制器110的输出变成0和1以后的一个点处，在转换控制器154中的减法值检测定时发生器155产生一个减法值检测定时信号。减法值控制门147响应该减法值检测定时信号从余数值检测器149中取出余数Sβ。

减法值控制门147响应减法值检测定时信号取出余数，并利用减法器145从相加信号S_X中逐渐减掉余数值。转换控制器154在延迟预定数量的取样以后经过模式相符处理控制从∑Δ调制器输出S_B到第二通道的被延迟原始1-比特信号S_C的转换。

因此，如果在第十二实施例的数字信号处理装置134的的输出端输出的1-比特输出信号通过一个低通滤波器被恢复成模拟音频信号，那么，就实现了在噪声抑制状态下的从原始音频信号到第二通道原始音频信号的叠层渐变。

参看图39和40解释本发明的第十三实施例。该第十三实施例的数字信号处理装置被直接构成用于利用作为转换装置的转换开关在作为由两通道∑Δ调制处理获得的输入信号的两通道∑Δ调制信号和得自于这个输入信号的∑Δ再调制信号之间进行转换，并执行叠层渐变。

第十三实施例不同于图29所示第八实施例之处在于一个幅值控制输出调节单元158代替了在图29中所示第八实施例的数字信号处理装置100的幅值控制输出调节单元105，其余部分则相同。

幅值控制输出调节单元158包括加法器163，用于把来自最大幅值电平发生器162的正最大幅值电平加到在∑Δ调制器151中的第一积分器153的积分值Sα上，还包括余数值检测器164，用于检测相对于加法器163加法输出的最大幅值电平(等于上述最大幅值电平)的余数值。幅值控制输出调节单元165还包括减法器165，用于从由余数值检测器164检测的余数中减掉正最大幅值电平；包括一个减法值控制门166，用于使用加法器/减法器160从加法器159中输出的最大幅值电平信号中逐渐减掉减法器165的减法输出。减法输出此后被称之为加法余数值减法的结果。加法器163、余数值检测器164、减法值控制门166和最大幅值电平发生器162构成了一个减法值处理控制器161。

参照图40来解释第十三实施例数字信号处理装置的操作。该图40示出了利用二进制数进行处理的情况下积分值Sα和加法余数值减法结果Sβ的信号的例子。

首先，通过转换控制端120接收叠层渐变信号的转换控制器154等待在模式相符检测器116处的模式相符处理，并传送一个转换信号给转换开关117，以便从第一通道的被延迟1-比特信号S_A转换到∑Δ调制器输出S_B。

由加法器159产生的相加信号S_X被提供给∑Δ调制器151，其中，利用在图30的幅值控制器104中的系数发生器的系数获得的幅值控制器输出S_K被设置为1，利用在幅值控制器119中的系数发生器124的系数获得的幅值控制器输出S_V被设置为0。

转换开关118使在幅值控制器104中的系数发生器122的系数发生器输出S_J1从1变换到0，同时使幅值控制器110中的系数发生器124的次数发生器输出S_J2从0变换到1。

在利用叠层渐变处理使幅值控制器104和幅值控制器110的输出分别达到0和1以后的一个点处，在转换控制器154中的减法值检测定时发生器155产生一个减法值检测定时信号。减法值控制门166响应这个减法值检测定时信号从余数值检测器165中提取余数Sβ。

现在来解释相加余数值Sβ的减法结果。∑Δ调制器151的第一积分器153输出一个如图40所示的积分值Sα。假设最大幅值宽度是2的幂1000(二进制数)，那么，通过检测较低3个比特并将它们识别为2的补数，减法值直接变成了在从与正最大幅值电平加法相对应的余数值中减去所述正最大幅值电平所获得的加法余数值的减法结果Sβ。

通过利用加法器163将正最大幅值电平加到积分值Sα上以作为第一积分器153的输出，并利用余数值检测器164检测来自最大幅值电平宽度的加法输出的余数和通过利用减法器65从所述余数中减去最大幅值电平，获得加法余数值的减法结果Sβ。这个加法余数值的减法结果Sβ是积分值Sα的较低3个比特。

减法值控制门166响应减法值检测定时信号取取加法余数值的减法结果Sβ，并逐渐从相加信号S_X中减去所述结果Sβ。

转换控制器154在延迟一个预定数量的取样之后通过模式相符处理控制从∑Δ调制器输出S_B到第二通道的被延迟1-比特信号S_C的转换。

因此，如果在第十三实施例中的数字信号处理装置的输出端输出的1-比特输出信号被经过一个低通滤波器恢复成一个模拟音频信号，就可以在噪声抑制的情况下实现从第一通道原始音频信号到第二通道原始音频信号的叠层渐变。

通过使用在从余数中减去最大幅值电平基础上获得的加法余数值的减法结果Sβ作为由减法值控制门166取出的值，转换的时间可以减半，从而实现平滑的转换。

参看图41和41解释本发明的第十四实施例。在该实施例中，如图21所示的具有限幅器的第一积分器51替换了上述第十二实施例数字信号处理装置中的∑Δ调制器151的第一积分器153。这个第十四实施例的数字信号处理装置被直接结构成用于使作为转换装置的转换开关117执行在作为两通道∑Δ调制获得的一个输入信号的两通道∑Δ调制信号和得自于这个输入信号的∑Δ再调制信号之间进行转换，但是，它被通过有一个具有限幅器的第一积分器151，用于在∑Δ调制器151中提供频散。

由具有限幅器的积分器51限定的积分值Sα被提供给在减法值控制器146中的余数值检测器149，如图38所示。

参看图41来解释本发明的第十四实施例数字信号处理装置的操作。在通过控制信号输入端120接受叠层渐变信号SH的基础上，图41所示转换控制器154等待由模式相符检测器116执行的模式相符处理，然后将一个开关转换信号S_E传送给转换开关117。转换开关执行从第一通道被延迟的原始1-比特信号S_A到∑Δ调制器输出S_B的转换。在这个模式转换之前，数字信号处理装置利用减法器145使减法值控制门147在所选择的被延迟原始1-比特信号的周期内从最大幅值电平信号中逐渐减去来自限幅器积分值Sα最大幅值电平宽度的余数值Sβ。

接着，由在幅值控制输出调节单元144中的加法器/减法器144提供的相加信号S_X被通过减法器45提供给∑Δ调制器151，其中，利用在图30所示幅值控制器104中系数发生器122的系数获得的幅值控制器输出S_K被设置为1，利用在辅助控制器110中的系数发生器124的系数获得的幅值控制器输出S_V被设置为0。

转换控制器154使在幅值控制器104中的系数发生器122的系数发生器输出S_J1从1变换到0，同时使在幅值控制器110中的系数发生器124的系数发生器输出S_J2从0变换到1。

在利用叠层渐变使幅值控制器104和幅值控制器110的输出分别变到0和1(最大幅值电平)之后，在转换控制器154中的减法值检测定时发生器155产生一个减法值检测定时信号。减法值控制门147向应这个减法值检测定时信号从余数值检测器149中取出余数Sβ。

减法值控制门147响应所述减法值检测定时信号提取余数Sβ并使减法器145从相加信号S_X中逐渐减去该余数值。

转换控制器154在一定数量的取样延迟之后经过模式相符处理控制从∑Δ调制器输出到第二通道的被延迟原始1-比特信号S_C的转换。

因此，如果在第十二实施例的数字信号处理装置134的数字信号输出端处输出的1-比特输出信号经过一个低通滤波器被恢复成一个模拟音频信号，那么，就可以在没有噪声的情况下实现从原始音频信号到第二通道原始音频信号的叠层渐变。

下面来解释在第十四实施例的基础上进行修改的一个数字信号处理装置。在这个经过修改的数字信号处理装置中，具有限幅器的第一减法器51的限制值倍限制为等于例如4倍于最大幅值电平宽度。图21和38中各成分的用途没有变化，因此相应的描述不再进行。

就是说，根据当前实施例的数字信号处理装置具有一个具有限幅器的第一积分器51，用于利用最大幅值电平宽度的诸如4倍的整数倍限制值限制∑Δ调制器151的积分值。

下面参照图42来解释本发明当前实施例数字信号处理装置的操作。

如果最大幅值电平宽度是01000(二进制数)，那么，具有限幅器的第一积分器的限制值变成0100000和1100000。这就将在具有限幅器的第一积分器51工作期间的来自最大幅值电平宽度的余数设置为0。利用当前的这种修改，在根据第十四实施例的数字信号处理装置中所必须的在转换控制转换到∑Δ再调制1-比特信号之前利用减法控制门147从最大幅值电平中减去余数值的减法操作不再需要，所以，即使是在限幅器工作的情况下，也能够在噪声抑制的情况下实现从第一通道的原始音频信号到第二通道的原始音频信号的叠层渐变。

下面来解释第十五实施例。在该实施例中，图21所示的∑Δ调制器151替换了根据第十三实施例的∑Δ调制器151的第一积分器153。当前实施例的具有用做转换装置的转换开关117的数字信号处理装置被直接用于在作为经过两通道∑Δ调制获得的输入信号的两通道∑Δ调制信号和得自于这个输入信号的∑Δ再调制信号之间进行转换，并执行叠层渐变。当前的第十五实施例具有包含限幅器51的第一积分器，用于避免∑Δ调制全51的的频散。

由具有限幅器的积分器51限制的积分值Sα被提供给在幅值控制输出调节单元158中的余数检测器163，如图39所示。

在通过控制信号输入端120接受叠层渐变信号S_H的基础上，转换控制器154等待由模式相符检测器116执行的模式相符处理，然后传送一个开关转换信号S_E给转换开关117。转换开关117执行从第一通道的被延迟原始1-比特信号S_A到∑Δ调制器输出S_B的转换。在这个模式处理之前，数字信号处理装置使用减法器160在所选择的被延迟原始1-比特信号的周期内从输入给∑Δ调制器151的最大幅值电平信号中逐渐减去来自限幅器积分值Sα最大幅值电平宽度的余数Sβ。

通过利用减法值检测器164检测来自于一个加法信号最大幅值电平宽度的余数值并通过利用减法器165减去所述最大信号电平获得这个加法余数值的减法结果Sβ，所述来自于一个加法信号最大幅值电平宽度的余数值是通过利用加法器163将正最大幅值电平加到限幅器积分值Sα上获得的。

接着，由加法器159获得的加法信号S_X被经过减法器160提供给∑Δ调制器151，其中，利用在图30所示幅值控制器104中的系数发生器122的系数S_J1获得的幅值控制器输出S_K被设置为1，利用在幅值控制器110中的系数发生器124的系数获得的幅值控制器输出S_V被设置为0。

转换控制器154使在幅值控制器104中的系数发生器122的系数发生器输出S_J1从1变换到0，同时使在幅值控制器110中的系数发生器124的系数事情输出S_J2从0变换到1。

在利用叠层渐变使幅值控制器104和幅值控制起10的输出分别变到0和1(最大幅值电平)之后的一个点处，在转换控制器154中的减法值检测定时发生器155产生一个减法值检测定时信号。减法值控制门166响应这个减法值检测定时信号提取余数Sβ。

加法值控制门166然后利用减法器160从加法信号S_X中逐渐减去余数Sβ。

转换控制器154在延迟预定数量的取样以后通过模式相符处理控制从∑Δ调制器输出S_B到第二通道的被延迟1-比特信号S_C的转换。

因此，如果在第十五实施例的数字信号处理装置的数字信号的输出端输出的1-比特输出信号被经过一个低通滤波器恢复成一个模拟音频信号，那么，就可以在噪声抑制的情况下实现从原始音频信号到第二通道的原始音频信号的叠层渐变。

通过使用在从余数值中减去正最大幅值电平的基础上获得的加法余数值的减法结果Sβ做为由减法值控制门151提取的值，转换到0所需的时间被减半，从而实现平滑的转换。

利用当前第十五实施例的数字信号处理装置，通过将具有限幅器的第一积分器的限制值设定为最大幅值电平宽度的整数倍，例如4倍，就不再需要利用减法值控制门166在转换控制到∑Δ再调制1-比特信号之前从最大幅值电平中减去加法余数值Sβ的减法结果的减法，因此，即使是在限幅器工作过程中，也能够在噪声抑制的情况下实现从第一通道的原始音频信号到第二通道的原始音频信号的叠层渐变。

参看图43和44解释本发明的第十六实施例。该第十六实施例被直接配置成将用于第八实施例两通道∑Δ调制信号的转换装置结构成一个位于图29所示幅值控制输出调节单元内的减法值处理控制器，余数值检测器被提供在幅值控制输出调节单元内。

因此当前实施例直接指向与第十二、第十三和第十四实施例相应的装置，其中，不仅是第一积分器的积分值，而且是第二积分器以及以后各级积分器的积分值都被用于控制在每个数字信号处理装置中的每个∑Δ调制器中的积分器积分值的减法。

图43示意性地示出了一个装置，用于控制与第二和以后各级积分器相关的减法值处理。从第二减法值处理控制器172直到第五减法值控制器175返回的控制输出被返回到在第二和以后各级积分器前面提供的加法器13直到加法器22。在这种情况下，在第一级第一减法值处理控制器171的减法处理被完成并结束工作之后，减法值处理控制陆续发生。这是通过转换控制器171在如图44所示的定时处将脉冲式减法值处理控制信号提供给减法值处理控制器171直到175实现的。例如，在如图43配置的情况下，用于检测在第二减法值处理控制器172中余数检测器中余数值的参考值是用于检测第一级余数值参考值的1/16，而用于检测在第三减法级中余数检测器中的余数值的参考值是用于检测第一级余数的参考值的1/128(＝(1/16)×(1/8))。

再有，通过使用图43所示的∑Δ调制器，可以利用由具有限幅器的积分器执行的类似减法处理对第二级以及随后各级积分器执行限制处理。另外，通过将全部积分器的限制值设定为等于最大幅值电平值的整数倍，也可以实现不用减法的限制处理。这可以应用到第十和第十一实施例中。

参看图17解释本发明的第十七实施例。该第十七实施例的数字信号处理装置125被直接构成用于在两通道∑Δ调制信号S_A和S_C与利用具有如图26所示局部反馈回路的∑Δ调制器67对信号S_X进行∑Δ再调制的基础上获得的1-比特信号S_B之间进行转换。然后，通过对这些两通道∑Δ调制信号S_A和S_C进行幅值控制获得信号S_X。基本配置类似于图29所示的数字信号处理装置100。∑Δ调制器和外围电路的配置也示于图47。

就是说，数字信号处理装置125包括两个延迟线102、108；两个比特长度转换器103、109；两个幅值控制器104、110；和幅值控制输出调节单元105。当前的数字信号处理装置125还包括具有局部反馈回路的∑Δ调制器67；转换开关117；转换控制器72；用于各个积分器的减法值处理控制器68、69；模式相符检测器116和局部反馈回路控制器71。

具有局部反馈回路的∑Δ调制器67和在幅值控制输出调节单元中的减法值处理控制器可以被结构成一个如图46到48所示的在数字信号处理装置173、174和175以及幅值控制输出调节单元105、143和176中的具有局部反馈回路的∑Δ调制器67。其中，具有局部反馈回路的∑Δ调制器67被提供有一个开关78，用于打开和关闭所述局部反馈回路。

下面结合图49的时序图解释数字信号处理装置125的操作。

在利用转换开关117选择来自延迟线102的被延迟原始1-比特信号S_A的时间期间内，局部反馈回路控制器71打开开关78以使具有局部反馈回路的∑Δ调制器67的局部反馈回路关闭从而禁止反馈。在接收用于叠层渐变的从原始1-比特信号S_A到原始1-比特信号S_B转换的转换请求信号S_H的基础上，转换控制器72首先检测在模式检测器116中模式的一致性，然后接收开关控制信号S_E以使得转换开关117从原始1-比特信号S_A转换到具有局部反馈回路的∑Δ调制器67的信号S_B。

作为对此的响应，局部反馈回路控制器71使开关78接通以完成具有局部反馈回路的∑Δ调制器67的局部反馈回路，从而激活局部反馈。接着，局部反馈回路控制器71进入由幅值控制器104、110执行的幅值处理以分别达到各自的增益值0和1。局部反馈回路控制器71然后接收从∑Δ再调制信号S_B转换到原始1-比特信号S_C的转换请求，关闭开关78并打开具有局部反馈回路的∑Δ调制器67的局部反馈回路以结束局部反馈。

作为对此的响应，转换控制器72接收利用减法值处理控制器的减法处理和模式相符检测处理之后产生的转换控制信号S_E，以用于实现无噪声转换，并使转换开关117从∑Δ调制信号Sβ转换到原始1-比特信号S_C。

因此，如果从数字信号处理装置125的输出端119得到的1-比特输出信号经过一个低通滤波器被恢复成一个模拟音频信号，那么，听众就可以听到从第一通道的原始音频信号到第二通道的原始音频信号的高质量的叠层渐变的声音。

图50以时序图的方式示出了通过开关78利用局部反馈回路控制器71对具有局部反馈回路的∑Δ调制器67的局部反馈进行通-断控制的另一个例子。

在激活局部反馈回路之前的操作与图49所示相同。在局部反馈回路控制器71进入由幅值控制器104、110执行的幅值处理以分别达到各自的增益值0和1之后，转换控制器72接收从∑Δ再调制信号S_B到原始1-比特信号S_C的转换请求，以利用减法值处理控制器或第一减法值处理控制器171执行一个与第一级积分器相关的减法处理。

局部反馈回路控制器71然后关断局部反馈回路控制信号并关断开关78，从而打开具有局部反馈回路的∑Δ调制器67的局部反馈回路，以便执行局部反馈。如果该装置具有如图48所示的第二级和后续多级积分器，那么，局部反馈回路控制器71将陆续利用第二级和后续级的减法值处理控制器执行减法处理，并进入模式相符检测处理以接收从具有局部反馈回路的∑Δ再调制器的输出S_B到原始1-比特信号S_C转换的转换控制信号S_E。

在图50所示的定时处局部反馈回路的控制对于如具有局部反馈的∑Δ调制器67那样的调制器是起作用的，在这种调制器中，局部反馈回路没有被连结到诸如图26所示5阶∑Δ调制器的最初级积分器11前面的点上。这实现了直到转换之前的具有局部反馈回路的∑Δ调制信号。

具有局部反馈回路的∑Δ调制器67可以被结构成如图51所示。即，可以通过局部反馈回路控制器83对具有局部反馈回路的∑Δ调制器的可变增益乘法器82的反馈回路增益进行可变的控制。虽然在上面描述了被结构成如图48所示具有多级减法值处理控制器的装置的特殊情况，但这并不构成一种限制。

参考图52的时序图解释这种情况的操作。在利用控制开关117选择被延迟原始1-比特信号的时间期间内，局部反馈回路控制器83将传送给具有局部反馈回路的∑Δ调制器局部反馈回路的可变增益乘法器82的回路增益值设置为零并不执行局部反馈。在接收用于叠层渐变的从原始1-比特信号S_A到信号S_C的转换请求信号S_H的基础上，转换控制器72首先检测在模式相符检测器中的模式一致性，然后，接收转换控制信号S_E以使转换开关117执行从原始1-比特信号S_A到具有局部反馈回路的∑Δ调制器的输出S_B的转换。

作为对此的响应，局部反馈回路83逐渐地将回路增益值从可变增益值变成稳定的回路增益值，以用于激活到具有局部反馈回路的∑Δ调制器的反馈。如果在增益值经过由幅值控制器104、110执行的幅值处理分别恢复到0和1之后，转换控制器72接收了从∑Δ调制后信号S_B到原始1-比特信号S_C的转换请求，转换控制器72利用减法值处理控制器或第一减法值处理控制器171执行一个与第一级积分器相关的减法处理，用于实现无噪声转换。在同时或稍有时间延迟时如果局部反馈回路没有被连结到第一级积分器前面的一个点上，那么，局部反馈回路控制器83将到可变增益乘法器82的回路增益值逐渐和最终地减少到零，以打开用于结束局部反馈的局部反馈回路。如果在处理和局部反馈终止以后，所述装置还具有第二级和后续级的减法值处理控制器，那么，局部反馈回路控制器83在利用第二和后续级减法值处理控制器172执行了与第二和后续级积分器相关的减法处理和模式相符检测处理以后接收转换控制信号S_E，以便从具有局部反馈回路的∑Δ调制器81的输出信号S_B转换到原始1-比特信号S_C。

利用数字信号处理装置65，假设两个局部反馈回路同时由一个配置控制，在该配置中，5阶∑Δ调制器具有两个局部反馈回路。但是，利用仅控制输入一端的反馈回路可以获得同样的效果。也可以通过设置下游侧局部反馈回路的打开时间以使其暂时落后于用于在被连接有局部反馈回路的积分器上游的积分器的减法处理的结束来达到。

虽然在数字信号处理器使用了如图26所示的5阶∑Δ调制器作为具有局部反馈回路的∑Δ调制器，但是，它并不作为对阶数或局部反馈回路的限制。

具有局部反馈回路的∑Δ调制器可以被结构成如图51所示，用于从局部反馈回路控制器83向可变增益乘法器82输出可变增益。应当注意，用于利用两通道∑Δ调制器获得的输入的转换装置可以被应用于对利用单通道∑Δ调制器获得的输入信号的幅值进行扫描的装置。

Claims (39)

1，一种用于在作为由sigma-delta调制获得的输入信号的被延迟sigma-delta调制后信号和在对所示的输入信号进行sigma-delta再调制获得的sigma-delta再调制信号之间进行转换的数字信号处理装置，包括：

输入信号延迟装置，用于将作为输入信号的sigma-delta调制后信号延迟一个预定数量的取样，以便输出所述被延迟的sigma-delta调制后信号；

具有多个积分器的sigma-delta调制处理装置，用于输出所述的sigma-delta再调制后信号；

电平调节装置，用于使输入给所述sigma-delta调制处理装置的sigma-delta调制后信号的幅值电平与到达所述的sigma-delta调制处理装置中使用的第一级积分器的反馈信号的幅值电平相匹配；和

转换控制装置，用于利用所述转换装置对转换进行控制。

2，如权利要求1所述的数字信号处理装置，其中，在所述的sigma-delta调制处理装置中的第一级反馈回路和下一级反馈回路之间的增益比是一个整数，和其中，所述的输入信号延迟装置的预定数量的取样是根据所述的增益比设定的。

3，如权利要求1所述的数字信号处理装置，还包括一个模式相符检测装置，用于在多个取样内检测所述被延迟sigma-delta调制后信号和sigma-delta再调制信号之间的一致性；所述转换控制装置在由模式相符检测装置获得的检测结果的基础上控制所述转换装置。

4，如权利要求1所述的数字信号处理装置，其中，所述转换控制装置直接在输入信号输入和/或在利用所述转换装置通过转换从所述输入信号延迟装置中选择被延迟sigma-delta调制后信号的时间期间之前将所述sigma-delta调制处理装置的积分器的初始值设置为零。

5，如权利要求1所述的数字信号处理装置，还包括一个幅值控制装置，用于控制具有由所述电平调节装置调节的幅值电平的幅值调节后信号的幅值电平；在使所述转换装置从来自信号延迟装置的被延迟sigma-delta调制后信号转换到对所述电平调节后信号执行sigma-delta调制获得的sigma-delta再调制信号之后，所述转换控制装置使所述幅值控制装置控制所述电平被调节信号的幅值电平。

6，如权利要求1所述的数字信号处理装置，还包括：

幅值控制装置，用于控制具有它自己由所述电平调节装置调节的幅值电平的电平调节后信号的幅值电平；

电平差检测装置，用于检测在电平调节后信号的最大幅值电平和在所述幅值控制装置正在对电平调节后信号的幅值电平进行控制的期间内的幅值控制之后的输出幅值电平之间的差；

累加装置，用于利用长度等于所述电平调节后信号最大幅值电平两倍的最大幅值电平宽度累加来自所述电平差检测装置的电平差；和

减法控制装置，用于在所述幅值控制装置进行幅值控制之后从所述电平调节后信号的最大幅值电平中逐渐减去所述累加装置的累加和；

所述转换控制装置在所述减法控制装置中累加和减法结束之后使所述转换装置从所述sigma-delta调制后信号转换到所述被延迟sigma-delta调制后信号。

7，如权利要求6所述的数字信号处理装置，其中，如果所述sigma-delta调制处理装置的第一积分器被提供有一个用于利用等于最大幅值电平宽度整数倍的限幅值限制所述第一积分器的积分值的限幅装置，那么，在所述限幅装置工作于所述积分值大于所述限幅值状态的期间内，所述转换控制装置将累加装置的累加和值清零。

8，如权利要求1所述的数字信号处理装置，还包括：

误差检测装置，用于检测在所述sigma-delta调制后信号中的不可校正的段误差；

在所述误差检测装置下游提供的延迟装置，用于延迟所述sigma-delta调制后信号；

淡出装置，用于经过所述延迟装置淡出所述sigma-delta调制后信号；

淡入装置，用于经过所述延迟装置淡如所述sigma-delta调制后信号；和

控制装置，用于如果所述误差检测装置在所述sigma-delta调制后信号中检测到一个不可校正的段误差，则使淡出装置直接在这个不可校正的段误差变成零电平之前淡出由所述延迟装置延迟的sigma-delta调制后信号；所述的控制装置使淡入装置直接在所述段误差达到最大幅值电平之后淡入所述sigma-delta调制后信号。

9，如权利要求8所述的数字信号处理装置，其中，所述淡出装置包括一个幅值控制装置，用于控制具有由电平调节装置调节的幅值电平的电平调节后信号的幅值电平；

在所述转换控制装置已经使所述转换装置使所述开关从来自所述输入信号延迟装置的被延迟sigma-delta调制后信号转换到来自所述sigma-delta调制处理装置的sigma-delta再调制信号之后，所述淡出装置使所述幅值控制装置控制所述电平调节后信号的幅值电平以执行淡出处理。

10，如权利要求8所述的数字信号处理装置，其中，所述淡入装置包括：

幅值控制装置，用于控制具有由所述电平调节装置调节的幅值电平的电平调节后信号的幅值电平；

电平差检测装置，用于检测在电平调节后信号的最大幅值电平和在所述幅值控制装置控制所述电平调节后信号的幅值电平的时间期间内受控电平输出的幅值之间的差；

累加装置，用于利用长度等于所述电平调节后信号最大幅值电平两倍的最大幅值电平累加来自所述电平差检测装置的电平差；

减法控制装置，用于在所述幅值控制装置进行幅值控制之后从所述电平调节后信号的最大电平中减去所述累加装置的累加和；

其中，所述转换控制装置在减法控制装置中的所述累加和的减法结束之后使所述转换装置从所述sigma-delta再调制信号转换到所述被延迟sigma-delta再调制信号，以便执行淡入。

11，如权利要求1所述的数字信号处理装置，其中，所述sigma-delta调制处理装置包括：

多级串联的积分器；和

局部反馈回路，用于将所述多级积分器的一个输出反馈到在前级积分器的多个输入端上。

12，一种用于通过一个转换装置在作为由两通道sigma-delta调制处理获得的输入信号的两通道sigma-delta调制后信号和得自于这个输入信号的sigma-delta再调制信号之间进行转换的数字信号处理装置，包括：

具有多个积分器的sigma-delta调制处理装置，用于输出所述sigma-delta再调制信号；

第一输入信号延迟装置，用于将来自所述两通道中一个通道的sigma-delta调制后信号延迟一个预定数量的取样；

第一电平调节装置，用于使sigma-delta调制后信号的幅值电平和到达在所述sigma-delta调制处理装置中使用的第一级积分器的反馈信号的幅值电平相匹配；和

第一幅值控制装置，用于控制具有由第一电平调节装置调节的幅值电平的第一电平调节后信号的幅值电平；

第二输入信号延迟装置，用于将所述两通道中另一个通道的sigma-delta调制后信号延迟一个预定数量的取样，以便输出第二被延迟sigma-delta调制后信号；

第二电平调节装置，用于使另一个sigma-delta调制信号的幅值电平与到达在所述sigma-delta调制处理装置中使用的第一级积分器的反馈信号的幅值电平相匹配；

第二幅值控制装置，用于控制具有由第二电平调节装置调节的幅值电平的第二电平调节后信号的幅值电平；

幅值控制输出调节装置，用于调节所述第一幅值控制装置和第二幅值控制装置的输出；和

转换控制装置，用于控制所述第一幅值控制装置、第二幅值控制装置、sigma-delta调制处理装置、幅值控制输出调节装置和所述转换装置；

在从所述第一sigma-delta调制后信号转换到所述delta再调制信号以后，所述转换控制装置使所述第一幅值控制装置、第二幅值控制装置和幅值控制输出调节装置去控制所述sigma-delta调制后信号和另一个sigma-delta调制后信号的幅值电平。

13，如权利要求12所述的数字信号处理装置，其中，在所述sigma-delta调制处理装置中的最初级反馈回路与下一级反馈回路之间的增益比是一个整数，和其中，所述输入信号延迟装置的预定数量的取样是根据所述增益比设置的。

14，如权利要求12所述的数字信号处理装置，还包括一个模式相符检测装置，用于在多个取样中检测所述第一被延迟sigma-delta调制后信号和sigma-delta再调制信号的一致性，并用于在多个取样中检测所述第二被延迟sigma-delta调制后信号和sigma-delta在调制信号的一致性；根据由所述模式相符检测装置获得的控制信号所述第一被延迟sigma-delta调制后信号被转换到sigma-delta再调制信号或相反，根据由所述模式相符检测装置获得的控制信号所述第二被延迟sigma-delta调制后信号被转换到sigma-delta再调制信号或相反。

15，如权利要求12所述的数字信号处理装置，其中，所述转换控制装置在利用所述转换装置通过转换选择来自所述第一和第二输入信号延迟装置的被延迟信号的期间内直接将所述sigma-delta调制处理装置的积分器的最初值设置为零。

16，如权利要求12所述的数字信号处理装置，其中，所述的sigma-delta调制处理装置包括：

串联连接的多级积分器；

局部反馈回路，用于将多级积分器的输出反馈给再前级积分器的输入。

17，如权利要求12所述的数字信号处理装置，其中，所述幅值控制输出调节装置包括一个减法装置，用于从由所述第一和第二幅值控制装置获得的输出信号中减去预定值。

18，如权利要求17所述的数字信号处理装置，其中，所述幅值控制输出调节装置根据在由所述幅值控制装置获得的幅值电平和由所述电平调节装置获得的最大幅值电平之间的差的累加值确定在减法装置中的减法值。

19，如权利要求18所述的数字信号处理装置，其中，所述幅值控制输出调节装置包括：

电平差检测装置，用于在所述第一幅值控制装置控制第一电平调节后信号的期间内检测在第一电平调节后信号和由所述第一幅值控制装置进行幅值控制之后的输出电平之间的差；

累加装置，用于在第二幅值控制装置对第二电平调节后信号的幅值电平进行幅值控制之后利用等于第一和第二电平调节后信号的幅值电平宽度累加来自电平差检测装置的电平差；和

减法控制装置，用于控制减法装置从所述幅值控制装置的输出信号中逐渐减去所述累加装置的累加和。

20，如权利要求19所述的数字信号处理装置，其中，所述转换控制装置在从所述第一被延迟调制后信号转换到所述sigma-delta再调制信号之后控制所述第一幅值控制装置的操作和第二幅值控制装置的操作，以控制sigma-delta调制后信号和另一个sigma-delta调制后信号的幅值电平，所述转换控制装置然后逐渐使所述减法值控制装置从所述幅值控制装置的输出信号中减去累加装置的累加和，所述转换控制装置还使所述的转换开关从sigma-delta调制处理装置的输出转换到所述第二被延迟sigma-delta调制后信号。

21，如权利要求20所述的数字信号处理装置，其中，如果在所述sigma-delta调制处理装置的第一积分器和提供了一个限幅装置，用于将第一积分器的积分值限制到等于最大电平宽度的整数倍，那么，在所述限幅装置以大于限幅值的积分值工作期间，所述转换控制装置将累加装置的累加和清零。

22，如权利要求18所述的数字信号处理装置，其中，所述幅值输出控制调节装置包括一个电平差检测装置，用于在所述第二幅值控制装置正在控制第二电平调节后信号的期间内检测在第二电平调节后信号和由第二幅值控制装置进行幅值控制的输出电平之间的差；

累加装置，用于在所述第一幅值控制装置利用长度等于第一和第二电平调节信号的幅值电平宽度对第一电平调节装置的幅值电平进行调节之后，使来自电平差检测装置的差和一个输出电平累加。

23，如权利要求22所述的数字信号处理装置，其中，所述转换控制装置在从所述第一被延迟delta调制后信号转换到所述sigma-delta再调制信号之后控制所述第一级幅值控制装置的操作和所述第二级幅值控制装置的操作，用于控制所述sigma-delta调制后信号的幅值电平和另一个sigma-delta调制信号，然后，所述的转换控制装置使所述减法值控制装置从所述幅值控制装置的输出信号中逐渐减去累加装置的累加和，所述转换控制装置还使所述转换装置从所述sigma-delta调制处理装置的输出转换到所述第二被延迟sigma-delta调制后信号。

24，如权利要求23所述的数字信号处理装置，其中，如果在所述sigma-delta调制处理装置中提供有一个用于将第一积分器的积分值限制到等于最大电平宽度整数倍的限制值的限幅装置，那么，所述转换控制装置在所述限幅装置工作于大于所述限制值的积分值期间将累加装置的累加和值清零。

25，如权利要求17所述的数字信号处理装置，其中，所述sigma-delta调制处理装置包括至少一个积分器，并且其中所述幅值控制输出调节装置检测来自每级基准值的的余数，这是在sigma-delta调制处理装置的结构基础上执行的，并根据检测到的余数值确定在积分器输入级中提供的减法装置中的减法值。

26，如权利要求25所述的数字信号处理装置，其中，所述幅值控制输出调节装置包括一个余数值检测装置，用于检测来自在所述sigma-delta调制处理装置的第一级积分器中最大幅值电平宽度的余数；和

减法控制装置，用于从最大幅值电平信号中逐渐减去检测到的余数值；

其中，

所述转换控制装置在从所述第一被延迟delta调制后信号转换到所述sigma-delta再调制信号之后控制所述第一幅值控制装置的操作和第二幅值控制装置的操作，用于控制所述sigma-delta调制后信号和另一个sigma-delta调制后信号，所述转换控制装置使减法值控制装置从所述幅值控制装置的输出信号中逐渐减去累加装置的累加和，所述转换控制装置还使所述转换装置从sigma-delta调制处理装置的输出转换到所述第二被延迟sigma-delta调制后信号。

27，如权利要求26所述的数字信号处理装置，其中，所述的余数值检测装置检测积分值和的余数和来自最大幅值电平宽度的最大幅值电平，和其中，所述减法控制装置从最大幅值电平信号中逐渐减去在从所述余数中减去最大幅值电平的基础上获得的加法余数的减法结果。

28，如权利要求25所述的数字信号处理装置，还包括一个限幅装置，用于对在所述sigma-delta调制处理装置中的至少一个积分器的积分值进行限幅。

29，如权利要求28所述的数字信号处理装置，其中，当在所述sigma-delta调制处理装置的第一积分器中提供有用于对积分值进行限幅的限幅器时，用于检测来自于一个值的最大幅值电平宽度的余数值的余数值检测装置得自于在所述sigma-delta调制处理装置中第一级积分器的有限积分值和用于从最大幅值电平信号中逐渐减去被检测到的余数值的余数值控制装置；所述幅值控制输出调节装置在从第一被延迟sigma-delta调制后信号转换到sigma-delta再调制信号之前，在选择第一被延迟sigma-delta调制后信号的周期期间内利用所述减法控制装置从输入给所述sigma-delta调制处理装置的最大幅值电平信号中逐渐减去所述余数值。

30，如权利要求29所述的数字信号处理装置，其中，所述余数值检测装置检测来自在将限幅积分值加到最大幅值电平上的基础上获得的值的最大幅值电平宽度的余数；和其中，所述减法控制装置逐渐减去在从所述余数中减去最大幅值电平的基础上获得的和余数的减法结果。

31，如权利要求12所述的数字信号处理装置，如果在所述sigma-delta调制处理装置中被提供有用于对积分值进行限幅的限幅装置，则限幅装置的限幅值被选择为最大幅值电平宽度的整数倍。

32，如权利要求12所述的数字信号处理装置，还包括一个在两个通道的一个通道中的静噪模式信号产生装置。

33，如权利要求25所述的数字信号处理装置，其中，当对所述sigma-delta调制处理装置中的第二级积分器和随后级的积分器的积分值进行控制时，所述幅值控制输出调节装置使预先设定级的余数检测装置去检测来自在产生sigma-delta调制处理装置中预先设定级前面的值的基础上获得的最大幅值电平宽度的余数值。

34，如权利要求33所述的数字信号处理装置，其中，当利用在一个输入级处提供的减法装置逐渐减去由余数值检测装置检测到并传送给所述积分器的余数值时，减法被依次控制为从输入侧的积分器开始；和其中，利用所述的转换装置执行从所述sigma-delta调制处理装置到所述第二被延迟sigma-delta调制后信号的转换。

35，如权利要求25所述的数字信号处理装置，还包括一个限幅装置，用于对在所述sigma-delta调制处理装置中的第二和随后级积分器的积分值进行限幅。

36，如权利要求17或34所述的数字信号处理装置，其中，所述sigma-delta调制处理装置包括：

彼此相互串联的多级积分器；

局部反馈回路，用于将所述多级积分器的输出反馈到在前级积分器的输入；和

打开/关闭装置，用于所述局部反馈回路；

其中，在所述转换控制装置选择所述第一被延迟sigma-delta调制后信号的时间期间内，所述打开/关闭装置打开所述局部反馈回路；其中，如果在所述sigma-delta再调制之后转换控制装置选择sigma-delta调制后信号，所述打开/关闭装置接通所述局部反馈回路；和其中，如果转换控制装置选择被延迟第二sigma-delta调制后信号，所述打开/关闭装置在被提供有局部反馈回路信号的积分器的减法处理开始之前打开所述局部反馈回路。

37，一种数字信号处理方法，其中，在通过将sigma-delta调制后信号延迟以作为在sigma-delta调制处理基础上获得输入信号的被延迟sigma-delta调制后信号和在对所述输入信号进行第二sigma-delta转换处理的基础上获得到sigma-delta再调制信号之间的转换是通过转换步骤执行的，所述步骤包括：

输入信号延迟步骤，用于将作为输入信号的sigma-delta调制后信号延迟一个预定数量的取样并输出被延迟的sigma-delta调制后信号；

sigma-delta调制步骤，用于使用多个积分器输出所述sigma-delta再调制信号；

电平调节步骤，用于使在sigma-delta调制处理步骤输入的sigma-delta调制后信号的幅值电平与到达sigma-delta调制步骤中使用的第一级积分器的反馈信号的幅值电平相匹配；和

转换控制步骤，用于控制所述的转换步骤。

38，如权利要求37所述的数字信号处理装置，还包括幅值控制步骤，用于控制具有由所述电平调节步骤调节的它自己幅值电平的电平调节信号的幅值电平；所述的转换控制步骤使所述转换步骤将来自输入信号延迟步骤的被延迟sigma-delta调制后信号转换到在电平调节信号的sigma-delta调制基础上获得的sigma-delta再调制信号，然后，所述转换控制步骤使所述幅值控制步骤控制所述电平调节后信号的幅值。

39，一种用于使转换步骤从作为由两通道sigma-delta调制处理获得的输入信号的两通道sigma-delta调制后信号转换到得自于这个输入信号的sigma-delta再调制信号的数字信号处理方法，包括：

使用多个积分器的sigma-delta调制处理步骤，用于输出所述sigma-delta再调制信号；

第一输入信号延迟步骤，用于将所述两通道中一个通道的sigma-delta调制后信号延迟一个预定数量的取样，以用于输出第一被延迟sigma-delta调制后信号；

第一电平调节步骤，用于使sigma-delta调制后信号的幅值电平与到达在所述sigma-delta调制处理步骤中使用的第一级积分器的反馈信号的幅值电平相匹配；

第一幅值控制步骤，用于控制具有在第一幅值电平调节步骤中调节的幅值电平的第一电平调节信号的幅值电平；

第二输入信号延迟步骤，用于将两通道中另一个通道的sigma-delta调制后信号延迟一个预定数量的取样，以用于输出第二被延迟sigma-delta调制后信号；

第二电平调节步骤，用于使所述另一个sigma-delta调制后信号的幅值电平与到达在所述sigma-delta调制处理步骤中使用的第一级积分器的反馈信号的幅值电平相匹配；

第二幅值控制步骤，用于控制具有在第二电平调节步骤中调节的幅值电平的第二电平调节信号的幅值电平；

幅值控制输出调节步骤，用于调节所述第一幅值控制步骤和所述第二幅值控制步骤的输出；和

转换控制步骤，用于控制所述第一幅值控制步骤、第二幅值控制步骤、sigma-delta调制处理控制步骤、幅值控制输出调节步骤和所述转换步骤；所述转换控制步骤在从所述第sigma-delta调制后信号转换到所述delta再调制信号之后使所述第一幅值控制步骤、第二幅值控制步骤和幅值控制输出调节步骤去控制所述sigma-delta调制后信号和所述另一个sigma-delta幅值调节后信号的幅值电平。

Images