CN101039124A

CN101039124A - 接收机

Info

Publication number: CN101039124A
Application number: CNA2006101309906A
Authority: CN
Inventors: 上野武司; 板仓哲朗; 伊藤类; 吉田弘; 大国英德
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-11-11
Filing date: 2006-11-10
Publication date: 2007-09-19
Also published as: US20070111688A1; JP2007135084A; JP4403132B2

Abstract

本发明提供一种接收机，所要解决的技术问题是，在接收时进行增益切换的情况下，DC偏移电压的收敛较慢，A/D转换器的输出饱和，接收特性明显劣化。该接收机具有：从输入的基带信号中减去模拟信号并输出的减法器；以第1放大率或第2放大率放大减法器的输出并输出的可变增益放大器；将可变增益放大器的输出转换为数字信号并输出的A/D转换器；对A/D转换器的输出进行积分并输出的积分器；具有存储第1放大率情况下的积分器输出的第1地址和存储第2放大率情况下的积分器输出的第2地址的存储器；以及在第1放大率情况下对第1地址中存储的积分器输出、在第2放大率情况下对第2地址中存储的积分器输出进行模拟转换以输出模拟信号的D/A转换器。

Description

接收机

技术领域

本发明涉及在无线通信系统中使用的便携无线终端，特别是涉及具有偏移消除功能的接收机。

背景技术

作为除去可变增益放大器DC偏移的方法，具有以下方法。即，向输入部输入模拟基带信号，在由可变增益放大器放大后输入到A/D转换器，转换成数字信号输出。可变增益放大器所产生的DC偏移分量通过在空闲时由偏移检测装置观测A/D转换器的输出来求得。在由偏移电压检测装置求出A/D转换器输出中的DC偏移分量的值后，换算成可变增益放大器的输入并输出。偏移电压检测装置的输出信号由存储装置保持。在接收时，由D/A转换器将存储装置中保持的输入换算DC偏移电压值转换为模拟信号，并在可变增益放大器的输入部中从输入信号中将其减去(参考专利文献1)。

该方法在象TDD(Time Division Duplex：时分双工)系统那样一般在一帧内可变增益放大器的增益固定的情况下，由于增益切换和DC偏移电压检测只要在一帧被输入之前进行即可，所以能够充分地发挥效果。

[专利文献1]特许第3486058号

发明内容

发明所要解决的技术问题

另一方面，在象CDMA(Code Division Multiple Access：码分多址连接)等那样在接收过程中进行增益切换的系统中，由于DC偏移针对每个增益均不同，因此在接收过程中还必频进行偏移电压检测和偏移消除。但是，为了检测DC偏移电压，必须使用时间常数较长的滤波器，因此在所检测的DC偏移电压达到稳定之前产生时间常数较长的过渡现象。从而，在可变增益放大器的输出中的DC偏移的收敛中花费时间。

特别是在可变增益放大器输出中的过渡现象的值达到超过了A/D转换器的满刻度(full scale)的程度时，存在A/D转换器输出饱和、接收特性显著劣化的问题。

解决技术问题的技术手段

鉴于上述问题，本发明提供一种接收机，其特征在于具有：接收无线信号的接收部；对接收部的输出进行频率变换以输出基带信号的频率变换部；从基带信号中减去模拟信号并输出的减法器；以第1放大率或者与第1放大率不同的第2放大率放大减法器的输出并输出的可变增益放大器；将可变增益放大器的输出转换为数字信号并输出的A/D转换器；对A/D转换器的输出进行积分并输出的积分器；具有存储第1放大率的情况下的积分器的输出的第1地址和存储第2放大率的情况下的积分器的输出的第2地址的存储器；在第1放大率的情况下对第1地址中存储的积分器的输出、在第2放大率的情况下对第2地址中存储的积分器的输出进行模拟转换，以输出模拟信号的D/A转换器；和从数字信号中再生信息的数字信号处理部。

发明效果

通过本发明，可以在短时间内使接收中的可变增益放大器的增益切换时的DC偏移消除达到稳定。

附图说明

图1是第1实施方式的接收机的框图；

图2是第1实施方式的接收机的操作的流程图；

图3是第1实施方式的DC偏移电压存储步骤的流程图；

图4是第1实施方式的基带信号接收步骤的流程图；

图5是用于说明第1实施方式的积分器的传递函数的框图；

图6是第1实施方式的、从VGA的输入换算偏移电压到输出的振幅特性的曲线图；

图7是第2实施方式的接收机的框图；

图8是第2实施方式的DC偏移电压存储步骤的流程图；

图9是第2实施方式的基带信号接收步骤的流程图；

图10是第3实施方式的基带信号接收步骤的流程图；

图11是第4实施方式的接收机的框图；

图12是第4实施方式的基带信号接收步骤的流程图；

图13是第5实施方式的基带信号接收步骤的流程图；

图14是第5实施方式的变形例的基带信号接收步骤的流程图；

图15是表示第5实施方式的变形例的、对应于VGA的增益、HFA的增益和本地振荡器的振荡频率的存储器地址的表；

图16是第6实施方式的接收机的框图；

图17是第6实施方式的接收机的操作的流程图；

图18是第7实施方式的积分器的电路图；

图19是第7实施方式的接收机的操作的流程图；

图20是第7实施方式的变形例的接收机的操作的流程图；

图21是第8实施方式的接收机的框图；

图22是第8实施方式的VGA/DAC电路的电路图；

图23是第9实施方式的接收机的框图；

图24是用于说明第9实施方式的数字偏移检测器的传递函数的框图。

附图标记说明

1、701...基带信号输入部；4、204、704...减法器；5、205、705...VGA；6、206、706...A/D转换器；7、207、407、707、807...积分器；8、208、408、708...存储器；9、209、709...D/A转换器；10、210、710...数字信号处理部；11、211、711...控制部；21、1121、1122、1123、112n...加法元件；22、1130、1131、1132、113n...延迟元件；23、1141、1142、1143、114n...乘法元件；100、200、400、700、1000、1100...接收机；202、702...HFA；203...混频器；212、712...本地信号振荡器；713...电阻器；714...开关；1115...减法器；1116...数字偏移检测器。

具体实施方式

以下，参考附图对本发明的实施方式进行详细说明。

(第1实施方式)

图1是本实施方式的接收机100的框图。

接收机100具有天线1、接收部2、频率变换部3、减法器4、VGA(VariableGain Amplifier：可变增益放大器)5、A/D转换器6、积分器7、存储器8、D/A转换器9、数字信号处理部10、控制部11。

天线1接收包含要传送的信息的无线信号。

接收部2对由天线1接收的无线信号实施放大处理或滤波处理。

频率变换部3对无线信号进行频率变换以输出基带信号。

减法器4从基带信号中减去后述的D/A转换器9的输出后输出。

VGA5放大减法器4的输出后输出。VGA5的增益A根据来自控制部11的基带增益设定信号而变化。在本实施方式中，VGA5的增益A利用基带增益设定信号在A1、A2这两级间变化。

A/D转换器6对VGA5的输出进行A/D转换，输出数字信号Out。

数字信号处理部10将所输入的数字信号Out例如变换为声音，或者进行各种应用处理。即，数字信号处理部10从数字信号Out再生信息。

积分器7对数字信号Out所示的数字值进行积分，输出其积分值。积分器7的截止频率设计得比基带信号的频率足够低。因此，由积分器7除去数字信号Out中的、比视为DC偏移电压的分量还要高的频率。

存储器8将积分器7输出的积分值存储在对应于来自控制部11的写入地址指定信号的地址中。另外，存储器8从对应于来自控制部11的读出地址指定信号的地址中输出所存储的积分值。在本实施方式中，存储器8具有两个地址M1、M2。

D/A转换器9对存储器8输出的积分值进行D/A转换并输出到减法器4。

图2是表示接收机100的操作的流程图。接收机100在进行了DC偏移电压存储步骤101后，进行基带信号接收步骤102。

图3是表示DC偏移电压存储步骤101的详细情况的流程图。

首先，使VGA5的增益A为A1。使存储器8的写入地址和读出地址为M1(步骤1)。

接着，将积分器7的输出存储在存储器8的地址M1中(步骤2)。这里存储的积分器7的输出不是紧接步骤1之后的过渡值，而是经过足够时间后的稳定值。

VGA5的输出由积分器7积分后进入存储器8，进入存储器8的值由D/A转换器9进行D/A转换后，由减法器4从基带信号中减去，并输入到VGA5中。即，对通过积分器7的频带形成负反馈，VGA5的DC偏移电压分量利用负反馈效应被消除。在DC偏移电压分量被消除的状态下的积分器7的输出可视为输入换算DC偏移电压。

接着，将VGA5的增益A切换为A2，将存储器8的写入地址和读出地址切换为M2(步骤3)。

接着，将积分器7的输出存储到存储器8的地址M2中(步骤4)。这里存储的积分器7的输出不是紧接步骤3之后的过渡值，而是经过足够时间后的稳定值。

这样，针对VGA5的每个增益，将VGA5的DC偏移电压存储到存储器8的各个地址中。

该DC偏移电压存储步骤101例如可以在数字信号处理部10还没有从数字信号Out中再生信息时进行。也可以在接收机100的电源接通等时进行。或者也可以在所谓的空闲等时进行。

对此，基带信号接收步骤102例如也可以在数字信号处理部10从数字信号Out中再生信息时进行的。

图4是表示基带信号接收步骤102的详细情况的流程图。

首先，设定为不进行存储器8的写入(步骤51)。

接着，设定VGA5的增益，同时设定对应于该增益的存储器8的读出地址。即，在使VGA5的增益为A1时使存储器8的读出地址为M1。在使VGA5的增益为A2时使存储器8的读出地址为M2(步骤52)。

在变更VGA5的增益时，同时还变更存储器8的读出地址。

图5中示出用于说明积分器7的传递函数的框图。积分器7可以用加法元件21、延迟元件22和乘法元件23的组合来表示。即，可以表示为将输入值本身与通过了延迟元件22的输入值相加后的值，再通过乘法元件23的结果。若设乘法元件23为α，延迟元件22为Z^-1，则积分器7的传递函数可以用式(1)来表示。

[式1]

α/(1-z^-1) ...(1)

另外，若设图1中的输入换算DC偏移电压为Vs、VGA5的增益为A，则式(2)成立。

[式2]

Out (z) = \frac{A}{1 + A \frac{α}{1 - z^{- 1}}} Vs (z) - - - (2)

如果用T表示采样周期，则数字信号Out的频率特性可以用式(3)表示。

[式3]

Out (jω) = \frac{A}{1 + A \frac{α}{1 - \exp (- jωT)}} Vs (jω) - - - (3)

A＝10、α＝0.001的情况和A＝10、α＝0.01的情况下的|Out(jω)/Vs(jω)|、即从VGA5的输入换算偏移电压Vs到输出的振幅特性如图6所示。在图6中，横轴表示用采样周期T规一化后的频率。根据图6可知，是频率值越低增益越低的高通特性。即，除去了频率较低的DC偏移电压。

这样，通过在存储器中存储分别对应于在可变增益放大器内设定的多个增益的输入换算偏移值，在基带信号接收中的增益切换时，仅从存储器中读出对应于增益的值，就可以进行DC偏移消除。因此，没有必要在每次增益切换时都进行偏移检测，从而可使偏移消除高速收敛。

从而，即使在CDMA方式这样在接收中必须进行增益切换的系统中，也可以使由增益切换引起的过渡现象在短时间内收敛，从而可以将对接收信号的影响抑制在最低程度。

另外，当主VGA5的增益较小时，由于负反馈的环路增益较低，所以在DC偏移电压存储步骤中在存储器8中存储的DC偏移电压的检测精度较低。因此，在VGA5的增益较小的情况下，也可以不设定存储器8的读出地址，从而不进行DC偏移电压的除去。

(第2实施方式)

在本实施方式中，说明对于由设置在VGA上游的构成要素产生的DC偏移电压，通过应用本发明也能够消除。

图7为本发明第2实施方式的接收机200的框图。

本实施方式的接收机200除了第1实施方式的接收机100的结构外，还具有HFA(High Frequency Amplifier：高频放大器)202、混频器203、本地信号振荡器212。以下，对于各构成进行详细描述。

从无线信号输入部201输入包含所要传送的信息的无线信号。在图7中将无线信号输入部201描绘为天线，但也可以是用于有线输入的端子等。

HFA202放大从无线信号输入部201输入的无线信号并输出。HFA202的增益B对应于来自控制部211的HFA增益设定信号而变化。在本实施方式中，HFA202的增益B利用HFA增益设定信号在B1、B2这两级间变化。

混频器203将HFA202的输出和后述的本地信号LO混频并进行下变频，输出基带信号In。

减法器204从混频器203的输出中减去后述的D/A转换器209的输出并输出。

VGA205放大减法器204的输出并输出。VGA205的增益A对应于来自控制部211的基带增益设定信号而变化。在本实施方式中，VGA205的增益A利用基带增益设定信号在A1、A2这两级间变化。

A/D转换器206对VGA205的输出进行A/D转换，输出数字信号Out。

数字信号处理部210将所输入的数字信号Out例如变换为声音，或者进行各种应用处理。即，数字信号处理部210从数字信号Out中再生信息。

积分器207对数字信号Out所示的数字值进行积分，输出其积分值。积分器207的截止频率设计得比基带信号In的频率足够低。因此，积分器207除去数字信号Out中的、比视为DC偏移电压的分量更高的频率。

存储器208将积分器207输出的积分值存储到对应于来自控制部211的写入地址指定信号的地址中。另外，存储器208从对应于来自控制部211的读出地址指定信号的地址中，输出所存储的积分值。在本实施方式中，存储器208具有四个地址M1、M2、M3、M4。

D/A转换器209对存储器208输出的积分值进行D/A转换，并输出到减法器204。

本地信号振荡器212使用于将无线信号下变频到基带信号In的本地信号LO振荡。本实施方式的本地信号振荡器212振荡的本地信号的频率时应于来自控制部211的本地信号频率设定信号，可以在LO1、LO2这两级间变化。

接收机200的操作与第1实施方式相同，在进行DC偏移电压存储步骤后，进行基带信号接收步骤。

图8是表示DC偏移电压存储步骤的详细情况的流程图。

首先，使VGA205的增益A为A1、HFA202的增益B为B1、本地信号振荡器212振荡的本地信号LO的频率为LO1。设存储器208的写入地址和读出地址为M1(步骤201)。

接着，将积分器207的输出存储到存储器208的地址M1中(步骤202)。这里存储的积分器207的输出不是紧接步骤201之后的过渡值，而是经过足够时间后的稳定值。

VGA205的输出由积分器207积分后进入存储器208，进入存储器208的值由D/A转换器209进行D/A转换，并在减法器204中从基带信号In中被减去，然后输入到VGA205。即，对于通过积分器207的频带形成负反馈，VGA205的DC偏移电压分量利用负反馈效应被消除。在DC偏移电压分量被消除的状态下的积分器207的输出可以视为输入换算DC偏移电压。

接着，将VGA205的增益A切换为A2。HFA202的增益B仍为B1，本地信号振荡器212振荡的本地信号LO的频率仍为LO1。将存储器208的写入地址和读出地址切换为M2(步骤203)。

接着，将积分器207的输出存储到存储器208的地址M2中(步骤204)。这里存储的积分器207的输出不是紧接步骤203之后的过渡值，而是经过足够时间后的稳定值。

接着，将VGA205的增益A切换为A1。将HFA202的增益B切换为B2。本地信号振荡器212振荡的本地信号LO的频率仍为LO1。将存储器208的写入地址和读出地址切换为M3(步骤205)。

接着，将积分器207的输出存储到存储器208的地址M3中(步骤206)。这里存储的积分器207的输出不是紧接步骤205之后的过渡值，而是经过足够时间后的稳定值。

接着，将VGA205的增益A切换为A2。HFA202的增益B仍为B2，本地信号振荡器212振荡的本地信号LO的频率仍为LO1。将存储器208的写入地址和读出地址切换为M4(步骤207)。

接着，将积分器207的输出存储到存储器208的地址M4中(步骤208)。这里存储的积分器207的输出不是紧接步骤207之后的过渡值，而是经过足够时间后的稳定值。

接着，将VGA205的增益A切换为A1。将HFA202的增益B切换为B1，将本地信号振荡器212振荡的本地信号LO的频率切换为LO2。将存储器208的写入地址和读出地址切换为M5(步骤209)。

接着，将积分器207的输出存储到存储器208的地址M5中(步骤210)。这里存储的积分器207的输出不是紧接步骤209之后的过渡值，而是经过足够时间后的稳定值。

接着，将VGA205的增益A切换为A2。HFA202的增益B仍为B1，本地信号振荡器212振荡的本地信号LO的频率仍为LO2。将存储器208的写入地址和读出地址切换为M6(步骤211)。

接着，将积分器207的输出存储到存储器208的地址M6中(步骤212)。这里存储的积分器207的输出不是紧接步骤211之后的过渡值，而是经过足够时间后的稳定值。

接着，将VGA205的增益A切换为A1。将HFA202的增益B切换为B2。本地信号振荡器212振荡的本地信号LO的频率仍为LO2。将存储器208的写入地址和读出地址切换为M7(步骤213)。

接着，将积分器207的输出存储到存储器208的地址M6中(步骤214)。这里存储的积分器207的输出不是紧接步骤213之后的过渡值，而是经过足够时间后的稳定值。

接着，将VGA205的增益A切换为A2。HFA202的增益B仍为B2，本地信号振荡器212振荡的本地信号LO的频率仍为LO2。将存储器208的写入地址和读出地址切换为M8(步骤215)。

接着，将积分器207的输出存储到存储器208的地址M8中(步骤216)。这里存储的积分器207的输出不是紧接步骤215之后的过渡值，而是经过足够时间后的稳定值。

如上所述，针对VGA205的每个增益、HFA202的每个增益、本地信号振荡器212的每个振荡频率，将DC偏移电压存储到存储器208的各个地址中。

该DC偏移电压存储步骤例如可以在数字信号处理部210没有从数字信号Out中再生信息时进行。也可以在接收机200的电源接通等时进行。或者也可以在所谓的空闲等时进行。

图9是表示基带信号接收步骤的详细情况的流程图。

首先，设定为不进行存储器208的写入(步骤251)。

接着，设定VGA205的增益、HFA202的增益和本地信号振荡器212的振荡频率，同时设定对应于它们的存储器208的读出地址。例如在VGA205的增益为A1、HFA202的增益B为B1、本地信号振荡器212的振荡频率为LO1时，设存储器208的读出地址为M1，这样设定成与DC偏移电压存储步骤中的组合相同(步骤252)。

在变更VGA5的增益、HFA202的增益或本地信号振荡器212的振荡频率时，同时也变更存储器208的读出地址。

与第1实施方式相同，求出基带信号In与数字信号Out间的频率特性：

[式4]

Out (jω) = \frac{A}{1 + A \frac{α}{1 - \exp (- jωT)}} In (jω) - - - (4)

具有与式(3)相似的频率特性。从而，即使对于由HFA202和混频器203产生的DC偏移电压分量，也可以与VGA205产生的DC偏移电压同样地消除。

在本实施方式中对VGA205的增益、HFA202的增益和本地信号振荡器212的振荡频率的组合进行了DC偏移电压的存储，但如果是不必要的组合，当然也可以不对其进行存储。

(第3实施方式)

在本实施方式中，说明对于由温度漂移等引起的基带信号接收中的DC偏移电压的变化，通过应用本发明也能够消除。在本实施方式中，利用第1实施方式的接收机100的结构进行说明。

接收机100的操作与第1实施方式相同，在进行DC偏够电压存储步骤101后，进行基带信号接收步骤。

对于本实施方式的基带信号接收步骤，使用图10的流程图进行说明。

在第1实施方式中首先设定为不进行存储器8的写入，但在本实施方式中设定为进行存储器8的写入。即，在设定VGA5的增益的同时，设定对应于该增益的存储器8的读出地址，并将同一地址设定为写入地址。即，当VGA5的增益为A1时，使存储器8的读出地址和写入地址为M1。当VGA5的增益为A2时，使存储器8的读出地址和写入地址为M2(步骤352)。

在变更VGA5的增益时，同时也变更存储器8的读出地址和写入地址。

例如，在设可变增益放大器的增益A＝10、积分器的系数α＝0.01的情况下，用采样频率归一化后的响应时间常数如图6所示大约为0.03Hz。

一般地，因为在DC频率附近不包含基带信号这样有意义的信号分量，因此通过将积分器7的截止频率设定得比较低，可以在不对有意义的信号的频带产生影响的情况下除去DC偏移电压分量。

如果将截止频率设定得较低，则对DC偏移电压变化的响应就会较慢，但由于DC偏移电压分量的变化相对采样周期来说非常慢，因此没有问题。

这样，通过在基带信号接收时也改写存储器，对于基带信号接收中的DC偏移电压的变化也能够进行消除。

(第4实施方式)

在本实施方式中，对于用于在切换增益等之后在短时间内使数字信号稳定的结构进行说明。

图11为本实施方式的接收机400的框图。在切换了存储器408的读出地址时，存储器408的输出被输入到积分器407，这一点与第1实施方式的接收机100不同。

积分器407与一般的数字积分器相同，具有保持在1个时钟前输出的值的寄存器。该寄存器的值在存储器408的读出地址被切换时，用存储器408的切换后的输出来改写。

接收机400的操作与第1实施方式相同，在进行DC偏移电压存储步骤后，进行基带信号接收步骤。

对于本实施方式的基带信号接收步骤，使用图12的流程图进行说明。

首先，在设定VGA405的增益的同时，设定对应于该增益的存储器408的读出地址(步骤452)。

接着，在积分器407的寄存器中，写入在存储器408所设定的读出地址中存储的值。即，使积分器407的初始值为存储器408所设定的读出地址中存储的值(步骤453)。

接着，将与所设定的读出地址相同的地址设定为写入地址(步骤454)。

即，当VGA405的增益为A1时，使存储器408的读出地址为M1，将在其中存储的值输入到积分器407作为其初始值，并使存储器408的写入地址为M1。当VGA405的增益为A2时，使存储器408的读出地址为M2，将在其中存储的值输入到积分器407作为其初始值，并使存储器408的写入地址为M2。

在变更VGA405的增益时，同样结合变更后的增益来变更存储器408的读出地址，将在其中存储的值作为积分器407的初始值，同时变更存储器408的写入地址。

这样，通过结合VGA405的增益等的切换将积分器的初始值改写为存储器408中存储的值，在切换了增益后的短时间内数字信号实现稳定。

如第2实施方式所示，如果采用不仅针对VGA的每个增益、而且针对HFA或本地信号振荡器等其它结构的每次切换、在存储器中存储DC偏移电压的结构，则可以构成为针对各自的每次切换来改写积分器的初始值。

(第5实施方式)

在本实施方式中，说明也可以除去基带信号接收中的DC偏移电压的变化部分的结构。

在本实施方式中，利用第1实施方式的接收机100的结构进行说明。

接收机100的操作与第1实施方式相同，在进行DC偏移电压存储步骤后，进行基带信号接收步骤。

对于本实施方式的基带信号接收步骤，使用图13的流程图进行说明。

在第1实施方式中，首先设定为不进行存储器8的写入，但在本实施方式中设定为进行存储器8的写入。

另外，在第3实施方式中设定一个对应于VGA5的增益的存储器8的写入地址，但在本实施方式中设定多个存储器8的写入地址。即，设定为分别对应多个增益，一次改写在存储器8中存储的值。

即，在VGA5的增益为A1时，使存储器8的读出地址为M1，写入地址为M1和M2。在VGA5的增益为A2时，使存储器8的读出地址为M2，写入地址为M1和M2(步骤552)。

在变更VGA5的增益时，同时也变更存储器8的读出地址。而且，使存储8的写入地址为M1和M2。

这样，通过在基带信号接收中也改写对应于在VGA中设定的增益的地址以外的存储器地址，对于基带信号接收中的DC偏移电压的变化部分也能够进行消除。

在具有HFA或本地振荡器的第2实施方式这样的结构的情况下，也可以构成为还改写对应于在HFA中设定的增益或在本地振荡器中设定的振荡频率等的地址以外的存储器地址。

(第5实施方式的变形例)

这里，对于在第5实施方式中改写的地址的变形例进行说明。

在本变形例中，说明在第2实施方式的接收机200的结构中，设HFA202的增益B在B1、B2这两级(其中B1＜B2)、本地信号振荡器212振荡的本地信号的频率在LO1、LO2、LO3这三级、VGA205的增益A在A1、A2、A3、A4这四级(其中A1＜A2＜A3＜A4)间进行切换的情况。而且，以存储器208具有地址M1～M24进行说明。

接收机200的操作与第2实施方式相同，在进行DC偏移电压存储步骤后，进行基带信号接收步骤602。

对于本实施方式的基带信号接收步骤602，使用图14的流程图进行说明。

在第2实施方式中，首先设定为不进行存储器208的写入，但在本实施方式中设定为进行存储器208的写入。而且，在本实施方式中设定多个存储器208的写入地址。即，设定为分别对应于多个增益一次改写存储器208中存储的值。

但在本变形例中，使所设定的多个写入地址为对应于VGA205中设定的增益的地址、以及对应于比VGA205中设定的增益还低的增益的地址(步骤652)。

在变更VGA205的增益时，同时将存储器208的读出地址变更为对应于VGA205中设定的增益的地址。而且，使存储器8的写入地址为对应于VGA205中设定的增益的地址、以及对应于比VGA205中设定的增益还低的增益的地址。

使用图15具体地说明。图15是表示对应于VGA205的增益A、HFA202的增益B、本地振荡器的振荡频率LO的存储器208的地址的表。

在将VGA205的增益设定为A1、将HFA202增益设定为B1、将本地振荡器的振荡频率LO设定为LO1时，存储器208的读出地址为M1。在将VGA205的增益设定为A1、将HFA202的增益设定为B1、将本地振荡器的振荡频率LO设定为LO2时，存储器208的读出地址为M5。在将VGA205的增益设定为A2、HFA202的增益设定为B1、本地振荡器的振荡频率LO设定为LO2时，存储器208的读出地址为M6。

在将VGA205的增益设定为A2、将HFA202增益设定为B1、将本地振荡器的振荡频率LO设定为LO2的情况下，将对应于HFA202、本地振荡器212和VGA205的设定的地址M6、以及对应于HFA202和本地振荡器212的设定并且对应于比VGA205中设定的增益还低的增益A1的地址M5这二个地址设定为写入地址。

如果VGA的输入换算DC偏移电压或基带信号接收中的DC偏移电压的变化不管VGA的增益如何都几乎固定，则存储器中存储的输入换算DC偏移电压也应该不管VGA的增益如何都为相同值。

但是，在VGA的增益较低的情况下，由于负反馈的环路增益较低，因此DC偏移电压检测精度较低。如果将精度较低的积分器输出写入到对应于较高的VGA增益的地址，则在切换为较高的VGA增益时，误差被更大地放大，A/D转换器输入会饱和。为避免这种情况，在本实施方式中，不将对应于比VGA205中设定的增益还高的增益的地址设定为写入地址。

这样，在基带信号接收中，除了对应于VGA中设定的增益的地址，还改写对应于比VGA中设定的增益还低的增益的地址，由此可以避免由于产生基带信号接收中的DC偏移电压的变化而引起的、存储器中存储的值与当前的DC偏移电压的差异，从而在增益等的切换后也可以对基带信号接收中的DC偏移电压的变化进行消除。

除了对应于HFA中设定的增益的地址，当然也可以改写对应于比HFA中设定的增益还低的增益的地址。

(第6实施方式)

在本实施方式中，对于在基带信号的频率不足够高的情况下适用本发明的结构进行说明。

DC偏移电压检测时使用的积分器的频率特性为低通特性。在信号分量中不包含DC分量的情况下，如果将积分器的截止频率设定得足够低，则基本上可以仅使DC偏移电压分量进行负反馈。

但是，在基带输入中施加了信号分量等、基带信号的频率相对于有意义的信号分量来说不足够低的情况下，积分器的输出中包含若干的低频信号分量，从而在DC偏移电压中叠加了低频信号分量的误差而进行负反馈。

在本实施方式中，在DC偏移电压存储步骤中切断基带信号，以使低频信号分量的误差不叠加到DC偏移电压上。

图16为本实施方式的接收机700的框图。

接收机700具有基带信号输入部701、HFA702、混频器703、减法器704、VGA705、A/D转换器706、积分器707、存储器708、D/A转换器709、数字信号处理部710、控制部711、本地信号振荡器712、电阻器713、开关714。

从无线信号输入部701输入包含所要传送的信息的无线信号。在图16中将无线信号输入部701描绘为天线，但也可以是用于有线输入的端子。

电阻器713一端接地、另一端用开关714连接/切断。

开关714对应于来自控制部711的切换信号，切换是将从无线信号输入部701输入的无线信号输出到HFA702、还是连接电阻器713和HFA702。

HFA702放大开关714的输出并输出。

电阻器713用于实现VGA705的输入匹配。从而，在不需要实现VGA705的输入匹配的情况下可以不设置电阻器713。这种情况下，开关714切换是将从基带信号输入部701输入的基带信号输出到HFA702、还是将HFA702的输入端接地。

本地信号振荡器712使用于将HFA702的输出下变频为基带信号的本地信号LO振荡。

混频器703使HFA702的输出和本地信号LO混频，以输出基带信号。

减法器704从混频器703的输出中减去后述的D/A转换器709的输出。

VGA705放大减法器704的输出并输出。VGA705的增益A对应于来自控制部711的基带增益设定信号而变化。在本实施方式中，VGA705的增益A利用基带增益设定信号在A1、A2这两级间变化。

A/D转换器706对VGA705的输出进行A/D转换并输出数字信号。

数字信号处理部710将所输入的数字信号例如变换为声音，或者进行各种应用处理。即，数字信号处理部710从数字信号中再生信息。

积分器707对数字信号所示的数字值进行积分，输出其积分值。积分器707的截止频率设计得比基带信号的频率还要低。

存储器708在对应于来自控制部711的写入地址指定信号的地址中存储积分器707输出的积分值。而且，存储器708从对应于来自控制部711的读出地址指定信号的地址中，输出所存储的积分值。在本实施方式中，存储器708具有两个地址M1、M2。

D/A转换器709对存储器708输出的积分值进行D/A转换并输出到减法器704。

图17是表示本实施方式的接收机100的操作的流程图。

首先，在进行DC偏移电压存储步骤702之前，用开关714连接HFA702和电阻器713(步骤701)。这样，基带信号没有被叠加到积分器707的输入上。

接着，进行DC偏移电压存储步骤(步骤702)。DC偏移电压存储步骤的详细情况与第1实施方式的DC偏移电压存储步骤相同，因而省略其说明。

接着，在进行基带信号接收步骤704之前，将开关714连接到HFA702(步骤703)。

接着，进行基带信号接收步骤(步骤704)。基带信号接收步骤的详细情况与第1实施方式的基带信号接收步骤相同，因而省略其说明。

这样，在DC偏移电压存储步骤中，通过设置用于切断基带信号的开关，即使在基带信号的频率不足够高的情况下也能够适用本发明。

(第7实施方式)

在本实施方式中，对于能够在短时间内存储DC偏移电压的结构进行说明。

如在第3实施方式中所述，越是降低积分器的截止频率，就越可以在不对有意义信号的频带产生影响的情况下除去DC偏移电压分量。但是，截止频率越低，对DC偏移电压的变化的响应越慢。为了解决该问题，在本实施方式中，在DC偏移电压存储步骤中将积分器的截止频率设定得较高，在基带信号接收步骤中设定得较低。

本实施方式的接收机将第3实施方式的接收机100的积分器7替换为能够对应于来自控制部11的时间常数控制信号使截止频率变化的积分器807。

图18是用于说明本实施方式的积分器807的传递函数的框图。和分器807可以用加法元件821、延迟元件822和可变乘法元件823的组合来表示。即，可以表示为将输入值本身和通过了延迟元件822的输入值相加后的值再通过可变乘法元件823的结果。通过改变可变乘法元件823的系数α，能够使积分器807的时间常数变化。

对于具有这样的积分器807的接收机的操作，使用图19的流程图进行说明。

首先，在进行DC偏移电压存储步骤802之前，使积分器807的时间常数τ为比在基带信号接收步骤804时使用的时间常数τ2要小的τ1(步骤801)。尽管较小，但τ1当然应该是比基带信号的周期大的值。由于积分器807的时间常数较小，因此积分器807输出在短时间内实现稳定。

接着，进行DC偏移电压存储步骤(步骤802)。DC偏移电压存储步骤的详细情况与第3实施方式的DC偏移电压存储步骤相同，因此省略其说明。

接着，在进行基带信号接收步骤804之前，使积分器807的时间常数τ为τ2(步骤803)。由于积分器807的时间常数较大，因此积分器807的输出充分地除去了基带信号，从而能够正确地检测DC偏移分量。

接着，进行基带信号接收步骤(步骤804)。基带信号接收步骤的详细情况与第3实施方式的基带信号接收步骤相同，所以省略其说明。

这样，通过将在积分器的DC偏移电压存储步骤中所使用的时间常数τ1设定得比在基带信号接收步骤中使用的时间常数τ2小，可以在短时间内进行DC偏移电压的存储，并且还可以正确地检测出基带信号接收中的DC偏移电压的变化来进行负反馈。

(第7实施方式的变形例)

这里，对于将第7实施方式这样的时间常数控制应用于在第6实施方式中描述的结构中的变形例进行说明。

本变形例的接收机将第6实施方式的接收机700的积分器707替换为可以对应于来自控制部711的时间常数控制信号使截止频率变化的积分器807。

对于该接收机的操作，使用图20的流程图进行说明。

首先，在进行DC偏移电压存储步骤902之前，将开关714连接到电阻器713上。而且，使积分器807的时间常数τ为比在基带信号接收步骤904时使用的时间常数τ2要小的τ1(步骤901)。

接着，进行DC偏移电压存储步骤(步骤902)。DC偏移电压存储步骤的详细情况与第3实施方式的DC偏移电压存储步骤相同，因而省略其说明。

接着，在进行基带信号接收步骤904之前，将开关714连接到HFA702上。而且，使积分器807的时间常数τ为τ2(步骤903)。

接着，进行基带信号接收步骤(步骤904)。基带信号接收步骤的详细情况与第3实施方式的基带信号接收步骤相同，因此省略其说明。

这样，如果在DC偏移电压存储步骤中基带信号不被叠加到积分器的输入上，则能够避免在要存储的DC偏移电压中产生由于基带信号的影响而导致的误差。即，能够在短时间内正确地进行DC偏移电压的存储，并且还可以正确地检测出基带信号接收中的DC偏移电压的变化来进行负反馈。

(第8实施方式)

在本实施方式中，对于VGA和D/A转换器的具体例子进行描述。

图21是本实施方式的接收机1000的框图。

接收机1000具有天线1001、接收部1002、频率变换部1003、VGA/DAC电路1005、A/D转换器1006、积分器1007、存储器1008、数字信号处理部1010、控制部1011。

由天线1001接收包含所要传送的信息的无线信号。

接收部1002对由天线1001接收的无线信号实施放大处理或滤波处理。

频率变换部1003对无线信号进行频率变换以输出基带信号。

VGA/DAC电路1005放大除去了存储器1008的输出后的基带信号并输出。VGA/DAC电路1005的增益A对应于来自控制部1011的基带增益设定信号而变化。本实施方式的VGA/DAC电路1005的D/A转换器的分辨率为4比特。

A/D转换器1006对VGA/DAC电路1005的输出进行A/D转换并输出数字信号。

数字信号处理部1010将所输入的数字信号例如变换为声音，或者进行各种应用处理。即，数字信号处理部1010从数字信号中再生信息。

积分器1007对数字信号所示的数字值进行积分，输出其积分值。

存储器1008将积分器1007输出的积分值存储到对应于来自控制部1011的写入地址指定信号的地址中。而且，存储器1008从对应于来自控制部1011的读出地址指定信号的地址中，输出所存储的积分值。

图22为VGA/DAC电路1005的电路图。

VGA/DAC电路1005具有构成VGA部的差动放大器1021、可变电阻器1022、电阻器1023、构成D/A转换部的减法器1024、电阻器1025～1028。

差动放大器1021的非反转输入端子接地。而且，输出端子被处理为VGA/DAC电路1005的输出端子。

可变电阻器1022连接差动放大器1021的输出端子和反转输入端子。可变电阻器1022对应于来自控制部1011的基带增益设定信号而使电阻值变化。

电阻器1023一端连接到减法器1024。而且，另一端被输入基带信号。

各个电阻器1025～1028的一端连接到减法器1024。各个其它端被输入存储器1008的4比特输出(D0～D3)的各比特的电压。

对应于存储器1008的输出的最低位比特D0的电阻器1028的电阻值为对应于最高位比特D3的电阻器1025的电阻值RDAC的1/8。而且，对应于倒数第二位比特D1的电阻器1027的电阻值为电阻器1025的电阻值RDAC的1/4。而且，对应于第二位比特D2的电阻器1026的电阻值为电阻器1025的电阻值RDAC的1/2。

减法器1024向差动放大器1021的反转输入端子输出从通过了电阻器1023的基带信号中减去通过了电阻器1025～1028中的任意一个的存储器1008的输出后的信号。

若设电阻器1023的另一端的输入电压为Vin、差动放大器1021的输出端子的输出电压为Vout、可变电阻器1022的电阻值为R2、电阻器1023的电阻值为R1，则作为VGA的增益为：

[式5]

\frac{V_{out}}{V_{in}} = - \frac{R_{2}}{R_{1}} - - - (5) .

由于R2可变，因此可以构成VGA。

关于D/A转换，可以通过利用四个电阻器1025～1028将存储器1008的输出信号的各比特的电压变换为电流、并在差动放大器1921的反转输入端子上相加来实现。例如相对于MSB输入D3：

[式6]

\frac{V_{out}}{D 3} = - \frac{R_{2}}{R_{dac} / 8} - - - (6) .

在D/A转换中使用的四个电阻被进行二进制加权，因此可以通过直接将数字信号连接到D3～D0来实现D/A转换功能。

(第9实施方式)

在本实施方式中，对于从A/D转换器的输出中进一步除去DC偏移分量的结构进行说明。

图23为本实施方式的接收机1100的框图。接收机1100所具有的天线1、接收部2、频率变换部3、减法器4、VGA5、A/D转换器6、积分器7、存储器8、D/A转换器9、数字信号处理部10、控制部11与第1实施方式的接收机100所具有的部件相同，因此省略其说明。

本实施方式的接收机1100进一步具有减法器1115、数字偏移检测器1116。

减法器1115从A/D转换器6输出的数字信号Out1中减去数字偏移检测器1116的输出。

数字偏移检测器1116从减法器1115的输出Out2中提取DC偏移分量并输出。数字偏移检测器1116可以通过使用例如IIR滤波器来实现。

可以在VGA5的输出不超过A/D转换器6的满刻度(full scale)的情况下除去由于包括减法器4、积分器7、存储器8和D/A转换器9在内的负反馈路径引起的DC偏移电压。在以可以实现这一点的精度进行了设计的情况下，利用数字偏移检测器1116除去在数字信号Out1内若干残留的DC偏移分量。

图24为用于说明数字偏移检测器1116的传递函数的框图。

本实施方式的数字偏移检测器1116为组合了乘法元件1121～112n和1170～117n、延迟元件1131～113n和1180～118n、加法元件1140～114n-1和1190～119n-1的直接型IIR滤波器。该IIR滤波器的传递函数H(z)可以用式(7)来表示。

[式7]

H (z) = \frac{Σ_{k = 0}^{n} b_{k} z^{- k}}{1 - Σ_{k = 1}^{n} α_{k} z^{- k}} - - - (7)

通过适当地设定乘法元件1121～112n和1170～117n相乘的系数a₁～a_n和b_o～b_n来构成低通滤波器，通过仅提取DC频率附近的分量，作为数字偏移检测器1116来使用。

这样，通过采用从数字信号Out1中除去DC偏移分量的结构，即使模拟DC偏移电压消除的精度很低，也可以补偿数字信号的精度。

本发明并不限定于上述实施方式本身，在实施阶段可以在不脱离其要义的范围内将构成要素变形来实施。例如，VGA、HFA的增益、本地信号振荡器的频率或存储器的地址数目当然并不限于上述实施方式的数目。而且，利用在上述实施方式中所公开的多个构成要素的适当组合，可以形成各种发明。例如，从实施方式中所示的全部构成要素中删除几个构成要素也是可以的。另外，也可以适当地组合不同实施方式所涉及的构成要素。

Claims

1、一种接收机，其特征在于，具有：

接收无线信号的接收部；

对上述接收部的输出进行频率变换以输出基带信号的频率变换部；

从上述基带信号中减去模拟信号并输出的减法器；

以第1放大率或者与上述第1放大率不同的第2放大率放大上述减法器的输出并输出的可变增益放大器；

将上述可变增益放大器的输出转换为数字信号并输出的A/D转换器；

对上述A/D转换器的输出进行积分并输出的积分器；

具有存储上述第1放大率的情况下的上述积分器的输出的第1地址和存储上述第2放大率的情况下的上述积分器的输出的第2地址的存储器；

在上述第1放大率的情况下对上述第1地址中存储的上述积分器的输出、在上述第2放大率的情况下对上述第2地址中存储的上述积分器的输出进行模拟转换，以输出上述模拟信号的D/A转换器；和

从上述数字信号中再生信息的数字信号处理部。

2、一种接收机，其特征在于具有：

以第3放大率或与上述第3放大率不同的第4放大率放大所接收的无线信号并输出的高频放大器；

输出本地信号的本地信号振荡器；

使上述高频放大器的输出和上述本地信号振荡器的输出混频以输出上述基带信号的混频器；

从上述基带信号中减去模拟信号并输出的减法器；

以第1放大率或与上述第1放大率不同的第2放大率放大上述减法器的输出并输出的可变增益放大器；

对上述A/D转换器的输出进行积分并输出的积分器；

具有以下地址的存储器：

存储在上述可变增益放大器以上述第1放大率放大上述减法器的输出、且上述高频放大器以第3放大率放大上述无线信号的情况下的上述积分器的输出的第1地址，

存储在上述可变增益放大器以上述第2放大率放大上述减法器的输出、且上述高频放大器以第3放大率放大上述无线信号的情况下的上述积分器的输出的第2地址，

存储在上述可变增益放大器以上述第1放大率放大上述减法器的输出、且上述高频放大器以第4放大率放大上述无线信号的情况下的上述积分器的输出的第3地址，和

存储在上述可变增益放大器以上述第2放大率放大上述减法器的输出、且上述高频放大器以第4放大率放大上述无线信号的情况下的上述积分器的输出的第4地址；

对以下的上述积分器的输出进行模拟转换以输出上述模拟信号的D/A转换器：

在上述可变增益放大器以上述第1放大率放大上述减法器的输出、且上述高频放大器以第3放大率放大上述无线信号的情况下，在上述第1地址中存储的上述积分器的输出，

在上述可变增益放大器以上述第2放大率放大上述减法器的输出、且上述高频放大器以第3放大率放大上述无线信号的情况下，在上述第2地址中存储的上述积分器的输出，

在上述可变增益放大器以上述第1放大率放大上述减法器的输出、且上述高频放大器以第4放大率放大上述无线信号的情况下，在上述第3地址中存储的上述积分器的输出，

在上述可变增益放大器以上述第2放大率放大上述减法器的输出、且上述高频放大器以第4放大率放大上述无线信号的情况下，在上述第4地址中存储的上述积分器的输出；以及

从上述数字信号中再生信息的数字信号处理部。

3、一种接收机，其特征在于具有：

放大无线信号并输出的高频放大器；

输出第1频率或与上述第1频率不同的第2频率的本地信号的本地信号振荡器；

将上述高频放大器的输出和上述本池信号振荡器的输出混频以输出上述基带信号的混频器；

从上述基带信号中减去模拟信号并输出的减法器；

对上述A/D转换器的输出进行积分并输出的积分器；

具有以下地址的存储器：

存储在上述可变增益放大器以上述第1放大率放大上述减法器的输出、且上述本地信号为第1频率的情况下的上述积分器的输出的第1地址，

存储在上述可变增益放大器以上述第2放大率放大上述减法器的输出、且上述本地信号为第1频率的情况下的上述积分器的输出的第2地址，

存储在上述可变增益放大器以上述第1放大率放大上述减法器的输出、且上述本地信号为第2频率的情况下的上述积分器的输出的第3地址，

存储在上述可变增益放大器以上述第2放大率放大上述减法器的输出、且上述本地信号为第2频率的情况下的上述积分器的输出的第4地址；

在上述可变增益放大器以上述第1放大率放大上述减法器的输出、且上述本地信号为第1频率的情况下，在上述第1地址中存储的上述积分器的输出，

在上述可变增益放大器以上述第2放大率放大上述减法器的输出、且上述本地信号为第1频率的情况下，在上述第2地址中存储的上述积分器的输出，

在上述可变增益放大器以上述第1放大率放大上述减法器的输出、且上述本地信号为第2频率的情况下，在上述第3地址中存储的上述积分器的输出，

在上述可变增益放大器以上述第2放大率放大上述减法器的输出、且上述本地信号为第2频率的情况下，在上述第4地址中存储的上述积分器的输出；以及

从上述数字信号中再生信息的数字信号处理部。

4、如权利要求1所述的接收机，其特征在于具有：

被输入上述A/D转换器的输出的数字减法器；和

从上述数字减法器的输出中提取由上述数字减法器从上述A/D转换器的输出中减去的上述A/D转换器的输出的DC偏移分量的数字偏移检测器。

5、如权利要求1所述的接收机，其特征在于：

上述可变增益放大器以比上述第1放大率低、并且比上述第2放大率低的第5放大率放大上述减法器的输出并输出；

在上述可变增益放大器以上述第5放大率放大上述减法器的输出的情况下，上述D/A转换器不输出上述模拟信号。