CN1783958A - 用于检测物理量分布的半导体设备及电子装置 - Google Patents

Abstract

一种模数转换方法，用于将一种差值信号分量转换成数字数据，所述差值信号分量表示将要被处理的模拟信号中的参考分量和信号分量之差，在第一处理中，将相应于参考分量和信号分量之一的信号与用于转换成数字数据的参考信号进行比较。在比较的同时以递减计数模式和递增计数模式之一执行计数，并在比较结束时保持计数值。在第二处理中，将相应于参考分量和信号分量中的另一个分量的信号与参考信号进行比较。在比较的同时以递减计数模式和递增计数模式中的另一种模式执行计数，并在比较结束时保持计数值。

Description

用于检测物理量分布的半导体设备及电子装置

相关申请的交叉引用

本发明包含2004年11月8日在日本专利局申请的日本专利申请JP2004-323432所涉及的主题，该申请的全部内容在此结合引用。

技术领域

本发明涉及模数(A/D)转换方法及A/D转换器、具有多个用于检测物理量分布的单位元件的半导体设备以及电子装置。更具体地说，本发明涉及将模拟输出电信号转换成数字数据的技术，该技术适用于例如用于检测物理量分布的半导体设备的电子设备中，诸如包含多个对诸如光线或射线之类的、从外部输入的电磁辐射敏感的单位元件的阵列的固态成像设备，其中通过地址控制有选择地将通过所述单位元件转换成电信号的物理量读取为电信号，

背景技术

用于检测物理量分布的半导体设备在各种领域中被广泛地使用。在这种半导体设备中，多个对诸如光线或射线之类的、从外部输入的电磁辐射敏感的单位元件(例如像素)按照线性或矩阵阵列排列。

例如，在视频装置、电荷耦合装置(CCD)、金属氧化物半导体(MOS)或互补金属氧化物半导体(CMOS)领域中，使用用于检测物理量，如光线(电磁辐射的例子)的固态成像设备。将通过单位元件(或固态成像设备中的像素)转换成电信号的物理量的分布读取为电信号。

一种类型的固态成像设备是包含具有有源像素传感器(APS)(也称为增益单元)结构的像素的放大器型固态成像设备。在APS结构中，像素信号发生器包括用于放大的驱动晶体管，该像素信号发生器产生相应于电荷发生器所产生的信号电荷的像素信号。许多CMOS固态成像设备都属于上述类型。

在这种放大器型固态成像设备中，为了将像素信号读出到外部，对具有单位像素阵列的像素单元进行地址控制，以有选择地从单个单位像素中读取信号。因此，放大器型固态成像设备是地址受控型固态成像设备的一种例子。

例如，在作为一种包括单位像素矩阵的XY寻址固态成像设备的放大器型固态成像设备中，使用MOS结构(MOS晶体管)等的有源元件来配置每个像素，以使像素本身可以具有放大性能。通过有源元件，放大聚集在用作光电转换元件的光电二极管中的信号电荷(光电子)，并将经放大的信号读取为图像信息。

例如，在这种类型的XY寻址固态成像设备中，大量像素晶体管按二维矩阵排列以形成像素单元。逐行(逐排)或逐个像素地开始聚集相应于入射光的信号电荷。通过寻址，从像素中顺序读出基于所聚集的信号电荷的电流或电压信号。在MOS(包括CMOS)型中，常使用一种典型的地址控制方法来同时访问一行中的像素，从而逐行地从像素单元中读取像素信号。

根据需要，通过模数(A/D)转换器将从像素单元读取的模拟像素信号转换成数字数据。由于像素信号以将信号分量添加到复位分量的形式输出，因此有必要获取相应于复位分量的信号电压和相应于信号分量的信号电压之间的差值，以提取真正的有效信号分量。

这也适用于将模拟像素信号转换成数字数据的情况。在这种情况下，表示相应于复位分量的信号电压和相应于信号分量的信号电压之差的差值信号分量最终被转换成数字数据。因此，在日本未审查的专利申请公开物No.11-331883以及以下文件中已经提出了多种用于A/D转换的配置，所述文件为：

W.Yang等的“An Integrated 800×600 CMOS Image System”，ISSCC DigestofTechnical Papers，304-305页，1999年2月。(此后称为第一非专利文件)

Kazuya  Yonemoto的“CCD/CMOS Image Sensor no Kiso to Oyo(fundamentals and applications of CCD/CMOS image sensors)”，CQ出版有限公司，第一版，201-203页，2003年8月10日(此后称为第二非专利文件)。

Toshifumi Imamura和Yoshiko Yamamoto的“3.Kosoku/kinou CMOS ImageSensor no Kenkyu(study on high-speed-and-performance CMOS image sensors)”。(该文件可以通过互联网从<URL：http：//www.sankaken.gr.jp/project/iwataPJ/report/h12/h12index.html>在线获得)(于2004年3月15日访问)(此后称为第三非专利文件)。

Toshifumi Imamura、Yoshiko Yamamoto和Naoya Hasegawa的“3.Kosoku/kinou CMOS Image Sensor no Kenkyu(study on high-speed-and-performance CMOS image sensors)”。(该文件可以通过互联网从<URL：http：//www.sankaken.gr.jp/project/iwataPJ/report/h14/h14index.html>在线获得)(于2004年3月15日访问)(此后称为第四非专利文件)。

Imamura等人的“3.Kosoku/kinou CMOS Image Sensor no Kenkyu(study onhigh-speed-and-performance CMOS image sensors)”。(该文件可以通过互联网从URL：http：//www.sankaken.gr.jp/project/iwataPJ/report/h14/h14index.html在线获得)(于2004年3月15日访问)(此后称为第五非专利文件)。

Oh-Bong Kwon等的“A Novel Double Slope Analog-to-Digital Converter fora High-Quality 640×480CMOS Imaging System”，VL3-03，IEEE，335-338页，1999年(此后称为第六非专利文件)。

然而，公开在以上列出的文献中的相关技术的A/D转换配置在电路尺寸、电路面积、功率消耗、用于与其它功能单元对接的线路数量、噪音以及由于这些线路造成的电流消耗等方面存在不利。

图9是相关技术的CMOS固态成像设备(CMOS图像传感器)的示意性构造图，其中A/D转换器和像素单元装配在同一半导体基底上。如图9所示，固态成像设备1包括：像素单元(成像单元)10，具有多个按行、列排列的单位像素3；在像素单元10外部提供的驱动控制器7；计数器(CNT)24；列处理器26，含有为提供的列A/D电路25；参考信号发生器27，含有数模转换器(DAC)，为列处理器26中的列A/D电路25提供用于A/D转换的参考电压；以及含有减法器电路29的输出电路28。

驱动控制器7包括：控制列寻址或列扫描的水平扫描电路(列扫描电路)12、控制行寻址或行扫描的垂直扫描电路(行扫描电路)14、以及响应通过终端5a的主时钟CLK0产生各种内部时钟来控制水平扫描电路12、垂直扫描电路14等的定时控制器21。

单位像素3连接到由垂直扫描电路14控制的行控制线15，以及将像素信号传送给列控制器26的垂直信号线19。

每个列A/D电路25包括电压比较器252和数据存储单元255，并具有n位A/D转换器的功能。电压比较器252将由参考信号发生器27所产生的参考电压RAMP与通过垂直信号线19(H0、H1、……)关于行控制线15(V0、V1、……)从单位像素3中获得的模拟像素信号进行比较。数据存储单元255包括用作存储计数器24的计数值的锁存器(触发器)，其中计数器24计算电压比较器252完成其比较操作所需的时间。数据存储单元255包括用作内部独立的存储区域的n位锁存器1和2。

通常将参考信号发生器27所产生的斜坡参考电压(ramp referencevoltage)RAMP提供给电压比较器252的输入端RAMP，而将来自像素单元10的单独的像素信号电压提供给电压比较器252的、连接到相关列的垂直信号线19的其他输入端。从电压比较器252输出的信号被提供给数据存储单元255。

计数器24根据相应于主时钟CLK0的计数时钟CK0(例如，这两个时钟具有相同的时钟频率)进行计数，通常连同计数时钟CK0一起将计数输出CK1、CK2、……、CKn提供给列处理器26的列A/D电路25。

来自计数器24的计数输出CK1、CK2、……、CKn的线路被路由到为相应列提供的数据存储单元255的锁存器，以使关于相应列的列A/D电路25可以共享单个计数器24。

列A/D电路25的输出连接到水平信号线18。水平信号线18包括用于2n位的信号线，并通过与相应输出线相关联的2n个传感电路(未示出)连接到输出电路28的减法器电路29。通过输出端5c，将从输出电路28输出的视频数据D1从固态成像设备1输出到外部。

图10是用于解释图9中所示相关技术的固态成像设备1的操作的定时图。

例如，对于第一次读取操作，首先将计数器24的计数值复位到初始值0。接着，在从任意行Hx上的单位像素3读取像素信号到垂直信号线19(H0，H1，……)的第一次读取操作变稳定之后，输入由参考信号发生器27产生的参考电压RAMP，该参考电压RAMP随时间逐步改变，从而形成实际上为锯齿型(斜坡)波形。电压比较器252将该参考电压RAMP与任意垂直信号线19(列号为Vx)上的像素信号电压进行比较。

与从参考信号发生器27输出的斜坡型波形电压同步(时刻t10)，为了使用计数器24测量电压比较器252的比较时间，计数器24响应输入到电压比较器252的输入端RAMP的参考电压RAMP，从第一次计数操作中的初始值0开始递减计数。

电压比较器252将来自参考信号发生器27的斜坡参考电压RAMP与通过垂直信号线19输入的像素信号电压Vx相比较。当两种电压变为相等时，电压比较器252将其输出从高电平转换为低电平(时刻t12)。

在几乎与电压比较器252的输出转换的同时，数据存储单元255根据数据存储单元255的锁存器1中与计数时钟CK0同步的时间的比较周期，锁存(保持或存储)来自计数器24的计数输出CK1、CK2、……、CKn。从而完成A/D转换的第一次迭代(时刻t12)。

当预定的递减计数周期过去时(时刻t14)，定时控制器21停止向电压比较器252提供控制数据，并停止向计数器24提供计数时钟CK0。电压比较器252因而停止产生斜坡参考电压RAMP。

在第一次读取操作中，读取每个单位像素3的复位分量ΔV。该复位分量ΔV包括依赖于单位像素3而改变的、作为偏移量的噪声。复位分量ΔV中的变化通常很小，复位电平为全部像素所共有。因此，任何垂直信号线19(Vx)的输出是大体上是已知的。

因此，在读取复位分量ΔV的第一次读取操作中，调整参考电压RAMP来缩短比较周期。在相关技术的这种配置中，在7位的计数周期(128个时钟周期)内对复位分量ΔV执行比较。

在第二次读取操作中，除了复位分量ΔV以外还读取相应于每个单位像素3上的入射光量的信号分量Vsig，并执行与第一次读取操作相似的操作。

更具体地说，对于第二次读取操作，首先将计数器254的计数值复位到初始值0。接着，在从任意行Hx上的单位像素3读取像素信号到垂直信号线19(H0，H1，……)的第二次读取操作变稳定之后，输入由参考信号发生器27产生的参考电压RAMP，该参考电压RAMP随时间逐步改变从而形成斜坡型波形。电压比较器252将参考电压RAMP与任意垂直信号线19(列号为Vx)上的像素信号电压进行比较。

与从参考信号发生器27输出的斜坡型波形电压同步(时刻t20)，为了使用计数器24测量电压比较器252的比较时间，计数器24响应输入到电压比较器252的输入端RAMP的参考电压，从第二次计数操作中的初始值0开始递减计数。

电压比较器252将来自参考信号发生器27的斜坡参考电压RAMP与通过垂直信号线19输入的像素信号电压Vx相比较。当两种电压变为相等时，电压比较器252将其输出从高电平转换为低电平(时刻t22)。

在几乎与电压比较器252的输出转换的同时，数据存储单元255根据与计数时钟CK0同步的时间的比较周期，锁存(保持或存储)来自计数器24的计数输出CK1、CK2、……、CKn。从而完成A/D转换的第二次迭代(时刻t22)。

数据存储单元255将在第一次计数操作中获得的计数值以及在第二次计数操作中获得的计数值存储在数据存储单元255的不同位置，即锁存器2中。在第二次读取操作中，读取每个单位像素3的复位分量ΔV和信号分量Vsig的组合。

当预定的递减计数周期过去时(时刻t24)，定时控制器21停止向电压比较器252提供控制数据，并停止向计数器24提供计数时钟CK0。电压比较器252因而停止产生斜坡参考电压RAMP。

在第二次计数操作结束后的预定定时(t28)，定时控制器21指示水平扫描电路12读取像素数据。响应该指示，水平扫描电路12对将要通过控制线12c提供给数据存储单元255的水平选择信号CH(i)顺序移位。

存储在数据存储单元255中的计数值，即分别由n位数字数据表示的第一次迭代中的n位像素数据和第二次迭代中的n位像素数据，通过n条(总共2n)水平信号线18顺序输出到列处理器26的外部，并输入到输出电路28的减法器电路29。

针对每个像素位置，n位减法器电路29从第二次迭代中表示单位像素3的复位分量ΔV和信号分量Vsig的组合的像素数据中减去第一次迭代中表示单位像素3的复位分量ΔV的像素数据，从而确定单位像素3的信号分量Vsig。

逐行地依次重复执行相似的操作。因此，在输出电路28中获得表示二维图像的视频信号。

发明内容

在所述相关技术中，为相应列提供的列A/D电路25共享单个计数器24。数据存储单元255用作适用于存储第一和第二计数操作结果的存储器。因此，n位信号需要两个n位锁存器(每一位需要2n个锁存器)，这导致了电路面积的增加(此后称为第一问题)。

此外，还需要用于提供同步计数时钟CK0以及来自计数器24的计数输出CK1、CK2、……、CKn到为相应列所提供的数据存储单元255的锁存器1和2中的线路，这引起了对噪声或功率消耗增加的担心(此后称为第二问题)。

此外，需要2n条信号线将第一和第二计数操作的结果传送给数据存储单元255，从而将第一和第二计数操作的计数值存储在数据存储单元255的不同位置，因而导致在电流方面的增加(此后称为第三问题)。

此外，为了在输出电路28向外部输出信号之前将第一计数操作的计数值从第二计数操作的计数值中减去，需要2n条信号线将计数值传送到输出电路28的n位减法器电路29中，这引起了对由于数据传送导致的噪声或功率消耗的增加的担心(此后称为第四问题)。

具体地说，需要提供独立于计数器的、用于存储第一读取操作的结果的存储器，以及用于存储第二读取操作的结果的存储器(即需要两个存储器)。还需要用于将n位计数值从计数器传送到存储器的信号线。此外，为了将第一和第二计数操作的计数值传送到减法器中，对于n位需要2n位(两倍)信号线。因此，增加了电路尺寸和电路面积，也导致了噪声、电流消耗或功率消耗方面的增加。

在允许并行执行A/D转换和读取的流水线配置中，需要独立于存储计数结果的存储器的、用于存储经A/D转换的数据的存储器。因此，与第一问题相同，需要两个存储器来存储经A/D转换的数据，因而导致了电路面积的增加(此后称为第五问题)。

如以上所讨论的，在第一读取操作中单位像素3的复位分量ΔV的变化通常很小。然而，当增益增加时，变化也因增益而成比例倍增，并且如果缩短比较周期，则复位分量ΔV会在可比较的范围之外。因此会难于进行比较(此后称为第六问题)。

换句话说，为了实现高精确度的A/D转换，当同时考虑复位分量ΔV中的量值和变化时，需要设置比较周期。在这种情况下，比较周期较长。

作为第一问题的解决方案，例如，上述第二非专利文件公开了一种列A/D转换器电路。通过将通常用于具有CDS处理单元的列的计数器与用于为每个列存储计数器的计数值的锁存器级联起来，该列A/D转换器电路同时实现关联双重采样(CDS)功能和A/D转换功能。

作为第二问题的解决方案，例如，提出一种装置，其中列处理器26包括为每列提供的计数器，从而实现A/D转换功能(例如，参见日本未审查专利申请公开物No.11-331883以及上述第三至第六非专利文件)。

第二非专利文件中所公开的列A/D转换器电路包括对每条垂直信号线(列)进行并行处理的计数器和含有锁存器的A/D转换器。该列A/D转换器电路通过在复位分量和信号分量之间取差同时抑制像素到像素的固定图形噪声而将模拟信号转换成数字信号。因此，不需要进行减法，而仅需要单一的计数操作。此外，可通过锁存器实现用于存储经A/D转换的数据的存储器，从而防止了电路面积的增加。因而克服了第一、第三、第四和第五问题。

然而，如图9所示的装置，计数器被所有列所通用，并且仍然需要用于将计数输出CK1、CK2、……、CKn从计数器提供给为相应列所提供的数据存储单元255的锁存器中的n条线路。因此，未克服第二问题。

在上述第三和第四非专利文件中所公开的技术中，来自多个像素用来检测光的电流被同时输出到输出总线，并根据输出总线上的电流执行加法和减法。将所得到的信号转换成具有时间域大小的脉冲宽度信号。通过列并行计数器电路对脉冲宽度信号的脉冲宽度的时钟周期进行计数。因此执行了A/D转换。这种装置消除了为计数输出的配线。也就是说，克服了第二问题。

然而，并没有记载对复位分量或信号分量的处理。因此，必定没有克服第一、第三、第四和第五问题。上述第一和第六非专利文件也没有记载对复位分量或信号分量的处理。

上述日本未审查专利申请公开物No.11-331883记载了对复位分量和信号分量的处理。为了通过例如关联双重采样从复位分量和信号分量中提取纯图像的电压数据，从每一列信号分量的数字数据中减去复位分量的数字数据。从而克服了第四问题。

然而，在该公开物所揭示的技术中，在外部系统接口中进行计数以产生计数信号。当复位分量或信号分量的电压与用于比较的参考电压相匹配时，提供给每列的一组缓冲器在该时刻存储计数值。用于A/D转换的装置类似于上述第一非专利文件中公开的、由列通用单一计数器的装置。因此未克服第一至第三以及第五问题。

对于第六问题，涉及到图9所示的相关技术中的电压比较器252，尽管该电路结构没有清楚说明。在图9中，假设例如使用了上述第五非专利文件中公开的已知的差分放大器装置(参见图8示出的比较器)。

电压比较器252的差分对的第一输入端连接到列线Vx，而差分对的第二输入端连接到参考信号发生器27，从而可以将像素信号Vx与参考电压RAMP进行比较。将A/D转换的输出数据存储在数据存储单元255中。然而如上所述，在这种装置中，如果缩短第一读取操作的比较周期，会因为复位分量ΔV在可比较范围以外而难于进行比较。因此，未克服第六问题。

因此，需要提供一种新的配置来克服第一至第六问题中的至少一个问题。

根据本发明的实施例，提供了一种模数转换方法，用于将要被处理的模拟信号的差值信号分量转换成数字数据，所述模拟信号包括参考分量和信号分量，该差值信号分量表示参考分量和信号分量之差。该方法包括以下步骤：将相应于每个参考分量和信号分量的信号与用于转换成数字数据的参考信号进行比较，在比较的同时以递减计数模式和递增计数模式之一执行计数，并在比较结束时保持计数值。计数模式取决于比较是针对参考分量还是针对信号分量进行的而切换。

关于计数模式的切换，在第一处理中，相应于单个信号中具有不同物理特性的参考分量和信号分量之一的信号与用于转换成数字数据的参考信号进行比较，其中该单个信号是从诸如像素之类的相同单位元件输出的、将要进行处理的信号。在比较的同时，以递减计数模式和递增计数模式之一执行计数，并在比较结束时保持计数值。

在第二处理中，将参考分量和信号分量中的另外一个与参考信号进行比较。在比较的同时以递减计数模式和递增计数模式中的另一种模式执行计数，并在比较结束时保持计数值。作为第二处理结果而保持的计数值代表与第一处理的计数值的差值。因此，当切换计数模式时，通过执行两次计数操作，获得相应于参考分量与信号分量之差的数字值，作为第二计数操作的计数值。

第二处理中要进行处理的信号分量可以是任何表示要处理的信号中的至少一个真实信号分量的信号分量。该信号分量不一定仅涉及真实的信号分量，实际上可以包括将要处理的信号中所包含的噪声分量或复位分量。

参考分量和信号分量是相对的。也就是说，参考分量与信号分量之间的差值信号分量可以是任何表示从诸如像素之类的相同单位元件输出的将要处理的信号中具有不同物理特性的两个信号分量间的差值的分量。

在对参考分量或信号分量进行比较的情况下，可将相应于参考分量或信号分量的信号与在预定梯度改变的参考信号进行比较，并且可以检测到相应于参考分量或信号分量的信号与参考信号相匹配的点。该预定梯度并不限于固定的梯度，而是可以包括逐步设定的多个梯度，使得例如信号分量越大，梯度越高，从而获得较宽的动态范围。

在执行计数的情况下，可根据在产生用于比较的参考电压的时刻与相应于参考分量或信号分量的信号匹配于参考信号的时刻之间的计数时钟进行计数，从而确定相应于参考分量或信号分量的数量级的计数值。

在以递减计数模式或递增计数模式执行计数的情况下，可使用通用的递增-递减计数器，并可切换递增-递减计数器的处理模式。用于计数的计数器电路因此变得紧凑。通过在两种模式之间进行切换时进行计数，可直接将参考分量从信号分量中减去，并且不需要特定的减法器从信号分量中减去参考分量。

在第二处理中，可以从第一处理中保持的计数值开始计数。因此作为第二处理结果保持的计数值是表示参考分量和信号分量之差的数字值。

通过在第一处理中对参考分量进行比较和计数并在第二处理中对信号分量进行比较和计数，作为第二处理结果保持的计数值成为通过将参考分量从信号分量中减去而获得的数字值。

在关于诸如像素之类的单位元件进行处理的信号是信号分量时间上出现在参考分量之后的信号时，对信号分量被添加到参考分量中的信号执行第二处理，作为第二处理结果而保持的计数值表示该单位元件的信号分量。

通过以递减计数模式对参考分量进行计数并以递增计数模式对信号分量进行计数，获得作为两个处理结果保持的计数值以使得通过从信号分量中减去参考分量而获得的数字值是正值。

通过将对参考分量进行比较和递减计数的第一处理与对信号分量进行比较和递增计数的第二处理进行组合，获得作为第二处理结果保持的计数值以使得通过从信号分量中减去参考分量而获得的数字值是正值。当要为单位元件处理的信号是信号分量在时间上出现在参考分量之后的信号时，获得表示该单位元件的有效信号分量的数字数据，作为正值数据。

参考分量基本上是固定分量，并具有较低的信号电平，而信号分量是通过使用诸如像素之类的单位元件检测诸如光线之类的电磁辐射获得的变动分量，并具有最大的信号电平。取代对参号分量和信号分量设置相同的最大比较周期，即最大A/D转换周期，可将参考分量的最大比较周期设置成比信号分量的最大比较周期短，从而减少两次A/D转换迭代中总的A/D转换周期。

参考分量具有变化量。当增益增加时，变化量也由于增益而成比例倍增，并且如果缩短比较周期，则参考分量会在可比较范围之外。因此，难于进行准确的比较。为了避免这种缺点，在对参考分量进行比较和计数的情况下，可首先将比较器复位到用于读取参考分量的操作参考值，然后可将参考信号提供给比较器以开始比较和计数。

然而，将比较器复位到操作参考值会导致对kTC噪声的担心。因此，在对信号分量执行比较和计数的情况下，可将参考信号提供给比较器，从而开始比较和计数，而不复位比较器。

可以将第二处理中为前一个要处理的信号保持的计数值存储在数据存储单元中。当对要处理的当前信号执行第一处理和第二处理时，可从数据存储单元中并行读出计数值。

在上述模数转换方法中，要进行处理的信号可以是模拟单位信号，该信号由单位信号发生器产生，并在用于检测物理量分布的半导体设备中在列方向上输出，该半导体设备包括单位元件矩阵，每个单位元件包括产生相应于入射电磁辐射的电荷的电荷发生器以及单位信号发生器，该单位信号发生器产生相应于由电荷发生器所产生的电荷的单位信号。

在其中单位元件以二维矩阵形式排列的装置中，可以逐行地访问和获取单位信号发生器所产生并在列方向上输出的模拟单位信号(垂直扫描)，并可以逐行地对每个单位元件进行第一处理和第二处理，从而获得单位信号的高速读取和模数转换。

根据本发明的另一个实施例，提供一种适于执行上述模数转换方法的模数转换器。该模数转换器包括比较器，用于将相应于参考分量和信号分量中每个分量的信号与用于模数转换的参考信号进行比较；以及计数器，用于在比较器进行比较的同时，以递减计数模式和递增计数模式之一执行计数，并在比较器中的比较结束时保持计数值。

优选地，该模数转换器还包括参考信号发生器，产生用于转换成数字数据的参考信号，并将该参考信号提供给比较器；以及控制器，根据比较器是针对参考分量还是针对信号分量进行比较来切换计数器中的计数模式。

所述计数器可包括通用计数器电路，并可在递增计数和递减计数之间进行切换。作为选择，计数器可包括以递减计数模式执行计数的递减计数器电路以及以递增计数模式执行计数的递增计数器电路。在后一种情况中，计数器可包括加法器电路，该加法器电路用于根据电路结构，计算递减计数器电路中保持的计数值与递增计数器电路中保持的计数值之和。

根据本发明实施例的半导体设备或电子装置执行上述模数转换方法。该半导体设备或电子装置包括与上述模数转换器相似的部件。

根据本发明实施例的半导体设备可包括其中配置有单位元件列的行方向上的多个模数转换器，每个模数转换器包括比较器和计数器。

比较器可以逐行地获取模拟单位信号，该信号由单位信号发生器产生并在列方向上输出。比较器和计数器可以逐行地对每个单位元件进行比较和计数。单位信号发生器可包括用于放大的半导体元件。

电荷发生器可包括光电转换元件，其产生相应于作为电磁辐射接收的光线的电荷。因此可将半导体设备作为固态成像设备来实现。

因而，根据所述A/D转换方法、A/D转换器、半导体设备以及电子装置，将用于A/D转换的参考信号与要进行处理的包括参考分量和信号分量的信号进行比较。在比较的同时，进行递减计数模式和递增计数模式中的一种计数。当保持在比较结束时的计数值时，根据比较是针对参考分量还是针对信号分量进行的来切换计数模式。

因此，可以获得表示参考分量和信号分量之差的数字数据，作为递减计数模式中的计数以及递增计数模式中的计数结果。

从而，可以通过计数器的锁存器功能实现存储参考分量的计数值和信号分量的计数值的存储器，而不需要独立于计数器的用于存储经A/D转换的数据的专用存储器。这避免了电路尺寸和电路面积的增加。

此外，A/D转换器包括比较器和计数器，而不需要考虑是否使用进行递增计数和递减计数通用的递增-递减计数器。因此，不用考虑位数，可通过用于操作计数器的单个计数时钟以及用于切换计数模式的控制线来控制计数，并且不需要用于将计数器的计数值传送给存储器的信号线。

通过共同使用不需要考虑操作模式的递增-递减计数器，并当切换递增-递减计数器的处理模式时进行计数，可直接将参考分量从信号分量中减去，而不需要将参考分量从信号分量中减去的特定减法器。此外，由于不需要向减法器传送数据，从而避免了在噪声或电流或功率消耗方面的增加。

在通过递减计数器电路和递增计数器电路的组合来实现计数器的情况下，通过在第二计数操作开始之前，将第一计数操作中获得的计数值设置成初始值，可直接将参考分量从信号分量中减去，而不需要特定的加法器来计算参考分量与信号分量之差。此外，不需要向减法器传送数据。这避免了在噪声或电流或功率消耗方面的增加。

在通过递减计数器电路和递增计数器电路的组合来实现计数器的情况下，取代将第一计数操作中获得的计数值设置成初始值，计数可以从零开始。在这种情况下，需要用于计算计数值之和的加法器电路。即使是在这种情况下，为每个包括比较器和计数器的A/D转换器提供加法器电路，也可以缩短线路的长度。这避免了由于数据传送产生的噪声、电流、或功率消耗方面的增加。

此外，由于A/D转换器包括比较器和计数器，当要处理的信号是从包括单位元件矩阵的半导体设备中输出的单位信号时，可在多个A/D转换器的每一个中提供一个计数器，所述多个A/D转换器在其中配置有单位元件列的行方向上配置。因此，与图9所示的相关技术中的配置不同，用于计数器计数输出的线路不需要经由锁存器。这避免了在由于线路的选路而产生的噪声、电流、或功率消耗方面的增加。

此外，在允许并行执行A/D转换和读取操作的流水线配置中，每个A/D转换器仅需要一个用于存储经A/D转换的数据的存储器。这在电路面积方面带来最低限度的增加。

在对参考分量进行比较和计数的情况下，通过在将比较器复位到用于读取参考分量的操作参考值之后开始比较和计数，比较器的工作点被设置在信号的读电位上，使得对参考分量中的变化具有较低的敏感性。在对信号分量执行比较和计数的情况下，通过无需复位比较器而开始比较和计数，可通过执行两次处理进行真正的减法。因此，可消除固定偏移噪声和kTC噪声。

附图说明

图1是根据本发明第一实施例的CMOS固态成像设备的示意性构造图；

图2是用于解释根据图1所示第一实施例的固态成像设备中的列A/D电路的操作的定时图；

图3是根据本发明第二实施例的CMOS固态成像设备的示意性构造图；

图4是用于解释根据图3所示第二实施例的固态成像设备中的列A/D电路的操作的定时图；

图5是在根据本发明第三实施例的CMOS固态成像设备(CMOS图像传感器)中使用的电压比较器的示意性电路图；

图6是用于解释根据第三实施例的固态成像设备中的列A/D电路的操作的定时图；

图7是用于解释根据本发明第四实施例的固态成像设备中的列A/D电路的操作的定时图；

图8A-8C是用于解释计数器的改进的电路框图；

图9是相关技术的CMOS固态成像设备的示意性构造图，其中像素单元和A/D转换器装在同一半导体基片上；以及

图10是用于解释图9所示的相关技术的固态成像设备的操作的定时图。

具体实施方式

下面将参照围绕CMOS成像设备的附图对本发明的实施例进行详细描述，所述CMOS成像设备是XY寻址固态成像设备的一个例子。在以下描述中，CMOS成像设备的所有像素都由n沟道MOS(NMOS)晶体管构造而成。

然而，这种成像设备仅仅是举例，也可以使用除MOS成像设备以外的任何设备。下述实施例可应用于任何用于检测物理量分布的半导体设备中，所述半导体设备包括多个按线性或矩阵阵列排列、对从外部输入的电磁辐射敏感的单位元件。

第一实施例

图1是作为根据本发明第一实施例的半导体设备的实现的CMOS固态成像设备(CMOS图像传感器)1的示意性构造图。CMOS固态成像设备1也是根据本发明实施例的电子装置的实现。

固态成像设备1包括具有多个按行列(或二维矩阵)排列的像素3的像素单元10。每个像素3包括输出相应于入射光量的电压信号的光电元件(电荷发生器的一个例子)。在固态成像设备1中，以列平行的方式提供关联双重采样(CDS)处理器和模数转换器(ADC)。

更具体地说，基本上与列垂直信号线19平行地提供多个CDS处理器和ADC。当在平面图中观察时，所述多个CDS处理器和ADC可以提供在列方向上、像素单元10的一端上(即在如图1中所观察到的输出侧或低侧)，也可以分别提供在列方向上、像素单元10的一端(即在如图1中观察到的输出侧或低侧)和另一端上(即如图1中所观察到的高侧)。在后一配置中，优选地，以允许水平扫描单元独立操作的方式，分别在像素单元10的两端上提供在行方向上执行扫描(即水平扫描)的水平扫描单元。

CDS处理器和ADC的一种典型的列平行配置是基于列的配置。在基于列的配置中，在位于成像单元输出侧的、称为列区域的区域中，为每一列提供CDS处理器和ADC，并将信号顺序读出到输出侧。也可以使用除了基于列的配置以外的任何配置。例如，可以与一组多条(例如两个)相邻垂直信号线(列)19相关联地提供一个CDS处理器和一个ADC，也可以与一组每隔N-1(N为正整数，具有N-1条中间线)条垂直信号线(列)19相关联地提供CDS处理器和ADC。

在任何除基于列的配置之外的配置中，多条垂直信号线(列)19共享一个CDS处理器和一个ADC，并对多个列提供切换电路(或开关)来将像素单元10提供的像素信号输入到CDS处理器和ADC。取决于下游执行的处理，可能需要存储输出信号的存储器。

在任何情况下，相比于在单独的单位像素中执行相似的信号处理的配置，这种为多条垂直信号线(列)19提供一个CDS处理器和一个ADC、从而在逐列地读取像素信号之后对像素信号执行信号处理的配置，允许每个单位像素具有更简单的结构。因而可实现图像传感器的高密度像素设计、紧凑设计以及低成本设计。

以列平行方式配置的多个信号处理器允许一行中的像素信号同时并行处理。与由输出电路或由设备外部的CDS处理器和ADC来执行处理的情形相比，允许信号处理器低速运行。这在功率消耗、带宽性能、噪声等方面是有利的。换句话说，对于相同的功率消耗和频带性能，在总体上可实现传感器的高速运行。

基于列的配置允许低速操作，并在功率消耗、频带性能、噪声等方面是有利的。同时有利地是，无需切换电路(或开关)。除非另作说明，将围绕基于列的固态成像设备对以下实施例进行描述。

如图1所示，根据第一实施例的固态成像设备1包括按行、列排列多个单位像素3的像素单元(成像单元)10、在像素单元10外部提供的驱动控制器7、列处理器26、向列处理器26提供用于A/D转换的参考电压的参考信号发生器27以及输出电路28。

根据需要，可将具有信号放大功能的自动增益控制(AGC)电路放置在与列处理器26相同的半导体区域中的列处理器26的上游或下游。当将AGC电路放置在列处理器26的上游时，执行模拟放大。当将AGC电路放置在列处理器26的下游时，执行数字放大。优选地，如果仅放大n位数字数据，则由于信号电平可能下降，因此，在转换成数字信号之前执行模拟放大。

驱动控制器7具有用于从像素单元10顺序读取信号的控制电路功能。例如，驱动控制器7包括控制列寻址或列扫描的水平扫描电路12(列扫描电路)、控制行寻址或行扫描的垂直扫描电路(行扫描电路)14以及产生内部时钟的通信和定时控制器20。

固态成像设备1还可以包括在通信和定时控制器20附近、由虚线框围绕的时钟转换器23。时钟转换器23是一种用于产生具有高于输入时钟频率的时钟频率的脉冲的示范性高速时钟发生器。通信和定时控制器20基于通过终端5a输入的输入时钟(主时钟)CLK0，或根据时钟转换器23产生的高速时钟来产生内部时钟。

基于由时钟转换器23所产生的高速时钟的信号允许高速A/D转换。高速时钟可用于执行采用高速计算的运动提取或压缩。列处理器26输出的并行数据可被转换成串行数据，并且该串行数据可作为视频数据D1从成像设备1中输出。这允许使用位数少于A/D转换的数字数据位的终端的高速输出操作。

时钟转换器23包括产生脉冲的乘法电路，该脉冲的时钟频率高于输入时钟频率。时钟转换器23从通信和定时控制器20接收低速时钟CLK2，并产生至少是低速时钟CLK2两倍高的时钟。时钟转换器23的乘法电路可以是k1倍乘法电路，其中k1表示低速时钟CLK2的频率的倍数，并可以使用任何已知的电路来实现。

尽管为了简单起见，图1中仅示出了像素的一些行和列，但实际上每行和每列上可以排列几十至几千个单位像素3。每个单位像素3通常包括用作感光元件(电荷发生器)的光电二极管以及含有放大半导体元件(如晶体管)的像素内放大器(in-pixel amplifier)。

像素内放大器可以是浮点传播(floating diffusion)放大器结构。对于电荷发生器，可以使用四个晶体管，举例来说，即，用作示范性电荷读取器(传输门/读出门)的读选择晶体管、用作复位门的复位晶体管、垂直选择晶体管以及用作检测浮点传播中电压变化的检测元件的源跟随放大晶体管。该四元晶体管通常配置在CMOS传感器中。

可选择地，如日本专利公开物No.2708455中所公开的，可使用包括三个晶体管的配置，即，连接到漏极线(DRN)用于放大相应于由电荷发生器所产生的信号电荷的信号电压的放大晶体管、用于复位电荷发生器的复位晶体管以及由垂直移位寄存器通过传输线(TRF)扫描的读选择晶体管(传输门)。

水平扫描电路12、垂直扫描电路14以及通信和定时控制器20作为驱动控制器7的其它部分提供。水平扫描电路12用作从列处理器26读取计数值的读取扫描单元。使用类似于半导体集成电路制造处理的技术将驱动控制器7的部件与像素单元10一起形成在单晶硅等的半导体区域中，从而形成作为半导体系统示例的固态成像设备。

单位像素3通过用于行选择的行控制线15连接到垂直扫描电路14，并通过垂直信号线19连接到处理器26。列处理器26包括为相应列配置提供的列A/D电路25。行控制线15通常指的是从垂直扫描电路14路由到像素的线。

如下所述，水平扫描电路12包括水平解码器12a，垂直扫描电路14包括垂直解码器14a。水平扫描电路12和垂直扫描电路14响应来自通信和定时控制器20的控制信号CN2和CN1开始移位(或扫描)。行控制线15包括用于传送各种脉冲信号的线，所述脉冲信号用来驱动单位像素3(例如，复位脉冲RST、传输脉冲TRF以及DRN控制脉冲DRN)。

通信和定时控制器20包括定时发生器(TG)(作为读地址控制器)功能块(未示出)和通信接口功能块(未示出)。TG功能块提供部件操作所需的时钟和具有预定定时的脉冲信号。通信接口功能块接收通过终端5a的主时钟CLK0和通过终端5b指示操作模式等的数据DATA，并输出包含关于固态成像设备1的信息的数据。

例如，通信和定时控制器20将水平地址信号输出给水平解码器12a，并将垂直地址信号输出给垂直解码器14a。响应该信号，解码器12a和14a分别选择行和列。

由于单位像素3按二维矩阵排列，因此适于在水平扫描之后执行垂直扫描，以高速读取像素信号和像素数据。在垂直扫描时，逐行地(以列并行方式)访问并获取由像素信号发生器产生并通过垂直信号线19在列方向上输出的模拟像素信号。在水平扫描时，在行方向上，即，列阵列方向上，访问像素3，从而将像素信号(在本实施例中为数字像素数据)读到输出侧。取代扫描，可通过直接寻址想要的单位像素3、以随机访问的方式读取仅仅与想要的单位像素3相关的信息。

根据第一实施例的通信和定时控制器20将时钟CLK1或低速时钟CLK2提供给成像设备1中的部件，诸如水平扫描电路12、垂直扫描电路14以及列处理器26，其中时钟CLK1具有与通过终端5a输入的主时钟CLK0相同的频率，低速时钟CLK2通过2或以上值将主时钟CLK0频分而获得。该低速时钟CLK2包括具有一半频率的时钟以及具有低频率的时钟。

垂直扫描电路14选择一行像素单元10，并将必要的脉冲提供给所选择的行。垂直扫描电路14包括例如垂直解码器14a和垂直驱动电路14b。垂直解码器14a在垂直方向上定义要读取的一行(或选择一行像素单位10)。垂直驱动电路14b在由垂直解码器14a所定义的读地址上(行方向上)向用于单位像素3的行控制线15提供用于驱动的脉冲。除了用于读取信号的行之外，垂直解码器14a还为电子快门等选择行。

水平扫描电路12与低速时钟CLK2同步地顺序选择列处理器26的列A/D电路25，并将所选择的列A/D电路25的信号传送给水平信号线(水平输出线)18。水平扫描电路12包括例如水平解码器12a和水平驱动电路12b。水平解码器12a在水平方向上定义要读取的列(或选择列处理器26中单独的列A/D电路25)。水平驱动电路12b根据水平解码器12a定义的读取地址将列处理器26的信号传送给水平信号线18。水平信号线18的数量相应于由列A/D电路处理的n位信号的数量，其中n为正整数。例如，如果位数为10(n＝10)，则相应提供10条水平信号线18。

在如此构造的固态成像设备1中，从单位像素3输出的像素信号被逐列地通过垂直信号线19提供给列处理器26的列A/D电路25。

列处理器26的每个列A/D电路25接收来自一列的像素的信号，并处理该信号。每个列A/D电路25包括模数转换器(ADC)电路，模数转换器电路使用低速时钟CLK2将模拟信号转换成例如10位数字数据。

下面详细讨论ADC电路的配置。当将斜坡参考电压RAMP提供给比较器(电压比较器252)时，ADC电路根据时钟信号开始计数。将通过垂直信号线19输入的模拟像素信号与参考电压RAMP进行比较来执行计数，直到获得脉冲信号为止，从而执行A/D转换。

可将电路配置设计成使得：就通过垂直信号线19输入的电压模式像素信号而言，可以在A/D转换的同时，计算紧接着像素复位之后的信号电平(噪声电平)与真实信号电平Vsig(相应于接收的光的数量)之差。从而消除被称为固定图形噪声(FPN)或复位噪声的噪声信号分量。

通过水平选择开关(未示出)将由列A/D电路25所产生的数字像素数据传送到水平信号线18，然后输入到输出电路28，水平选择开关由来自水平扫描电路12的水平选择信号驱动。所述位数并不限制为10，而是可小于(例如8)或大于(例如14)10。

因此，相应列的像素信号逐行地被顺序从像素单元10中输出，其中像素单元10包括用作电荷发生器的感光元件的矩阵。一帧图像(即相应于包括感光元件矩阵的像素单元10的图像)被表示为整个像素单元10的像素信号的集合。

接下来将对列A/D电路25和参考信号发生器27进行详细描述。

参考信号发生器27包括数模转换器(DAC)27a。与计数时钟CK0同步，参考信号发生器27从由来自通信和定时控制器20的控制数据CN4表示的初始值开始产生阶跃锯齿波形(或斜坡型波形)信号。参考信号发生器27接着将斜坡型波形信号作为A/D转换的参考电压(ADC参考信号)提供给列处理器26的单独的列A/D电路25。可以提供抗噪声滤波器(未示出)。

根据时钟转换器23提供的高速时钟(例如乘法电路产生的多倍时钟)所产生的阶跃锯齿波形信号比基于通过终端5a输入的主时钟CLK0所产生的阶跃锯齿波形信号变化得更迅速。

从通信和定时控制器20提供给参考信号发生器27的D/A转换器27a的控制数据CN4包括提供了数字数据相对于时间的相同变化率的信息，从而斜坡电压的梯度(变化率)在比较操作之间是相同的。更具体地说，计数值每单位时间改变1。

每个列A/D电路25包括电压比较器252和计数器254，并具有n位A/D转换功能。电压比较器252将由参考信号发生器27的DAC 27a产生的参考信号RAMP与通过用于每条行控制线15(V0、V1、……)的垂直信号线19(H0、H1、……)从单位像素3获得的模拟像素信号进行比较。计数器254对电压比较器252完成其比较操作所需要的时间进行计数，并存储计数值。

通信和定时控制器20具有可以根据电压比较器252是否对像素信号的复位分量ΔV或信号分量Vsig进行比较操作来切换计数器254中的计数模式的控制器功能。将控制数据CN5从通信和定时控制器20提供给列A/D电路25的计数器254，该控制数据CN5用于指示计数器254将操作在递减计数模式还是递增计数模式。

通常将参考信号发生器27所产生的斜坡参考电压RAMP提供给电压比较器252的输入端RAMP，将来自像素单元10的单独的像素信号电压提供给连接到相关列的垂直信号线19的电压比较器252的其它输入端。将电压比较器252输出的信号提供给计数器254。

通常将来自通信和定时控制器20的计数时钟CK0提供给计数器254的时钟端CK。

虽然没有说明计数器254的配置，但可通过将图9所示的具有锁存器的数据存储单元255的电路设计改成同步计数器的电路设计来实现每个计数器254。计数器254响应单个计数时钟CK0执行内部计数。与阶跃电压波形相似，基于从时钟转换器23提供的高速时钟(例如多倍时钟)而产生的计数时钟CK0比基于通过终端5a输入的主时钟CLK0所产生的计数时钟变化得更迅速。

通过n个锁存器的组合来实现n位计数器254，因而将计数器254的电路尺寸减少到图9所示的由两组n个锁存器构成的数据存储单元255的电路尺寸的一半。由于不需要图9所示的计数器24，整个电路的尺寸比图9所示的电路尺寸小很多。

如以下所详细描述的，根据第一实施例的每个计数器254是递增-递减计数器(U/D CNT)，不考虑计数模式，可以在递减计数操作和递增计数操作之间进行切换(更具体地说是交替执行)。根据第一实施例的每个计数器254也是一个同步计数器，其与计数时钟CK0同步输出计数值。

在同步计数器中，通过计数时钟CK0控制所有触发器(计数器的基础元件)的操作。因此，为了更高频率的操作，最好将异步计数器用作每个计数器254。由于异步计数器的操作极限频率仅由第一触发器(计数器的基础元件)的极限频率决定，因此异步计数器适于高速操作。

通过控制线12c将控制脉冲从水平扫描电路12提供到计数器254。每个计数器254具有存储计数结果的锁存功能，并存储计数值，直到通过控制线12c提供控制脉冲指令为止。

如上所述，为相应垂直信号线19(H0、H1、……)提供如此构造的列A/D电路25，来构建作为列并行ADC块的列处理器26。

单独的列A/D电路的输出连接到水平信号线18。如上所述，水平信号线18包括相应于列A/D电路25的位宽的n位信号线。水平信号线18通过与相应输出线相关的n个传感电路(未示出)连接到输出电路28。

通过这种结构，列A/D电路25在相应于水平消隐周期的像素信号读取周期中进行计数，并在预定时刻输出计数值。在每个列A/D电路25中，电压比较器252首先将参考信号发生器27提供的斜坡型波形电压与通过垂直信号线19输入的像素信号电压进行比较。当两种电压变为相等时，电压比较器252转换其输出(在本实施例中从高电平转换成低电平)。

计数器254在递减计数模式或递增计数模式中与从参考信号发生器27输出的斜坡型波形电压同步地开始计数。在接收到电压比较器252的输出转换时，计数器254停止计数，并锁存(保持或存储)当前的计数值作为像素数据。从而完成A/D转换。

根据响应在预定时刻从水平扫描电路12通过控制线12c输入的水平选择信号CH(i)的移位操作，计数器254顺序地将存储的像素数据输出到列处理器26的外部或通过输出端5c输出到具有像素单元10的芯片的外部。

固态成像设备1可以包括第一实施例未直接提及的其它各种信号处理电路(未示出)。

图2是用于解释根据图1所示的第一实施例的固态成像设备1中的列A/D电路25的操作的定时图。

如下所述，由像素单元10的单位像素3所感测到的模拟像素信号被转换成数字信号。例如，检测以预定梯度减少的斜坡型波形参考电压RAMP与来自每个单位像素3的像素信号中的参考分量或信号分量的电压相匹配的点。接着，根据在产生用于比较的参考电压RAMP的时刻和相应于像素信号中的参考分量或信号分量的信号与参考信号匹配的时刻之间的计数时钟进行计数，从而确定相应于参考分量或信号分量的数量级的计数值。

在从垂直信号线19输出的像素信号中，信号分量Vsig在时间上出现在包括像素信号噪声的作为参考分量的复位分量ΔV之后。当对参考分量(复位分量ΔV)进行第一处理之后，对表示参考分量(复位分量ΔV)和信号分量Vsig之和的信号执行第二处理。接下来将进行详细描述。

对于第一读取操作，通信和定时控制器20将计数器254的计数值复位为初始值0，并将计数器254设置成递减计数模式。在从任意行Hx的单位像素3读取像素信号到垂直信号线19(H0、H1、……)的第一读取操作变稳定之后，通信和定时控制器20将用于产生参考电压RMAP的控制数据CN4提供给参考信号发生器27。

响应该控制数据CN4，参考信号发生器27将阶跃斜坡型波形输入到电压比较器252的输入端RAMP，作为比较电压。阶跃斜坡型波形随时间而改变，从而通常形成锯齿(或斜坡)波形。电压比较器252将斜坡型波形比较电压与从像素单元10提供的任意垂直信号线19(Vx)上的像素信号电压相比较。

与从参考信号发生器27输出的斜坡型波形电压同步(时刻t10)，为了使用响应输入到电压比较器252的输入端RAMP的参考电压RAMP为每行提供的计数器254来测量电压比较器252的比较时间，将计数时钟CK0从通信和定时控制器20输入到计数器254的时钟端，从而开始执行从初始值0开始的递减计数的第一计数操作。也就是说，从反方向开始计数。

电压比较器252将来自参考信号发生器27的斜坡型波形参考电压RAMP与通过垂直信号线19输入的像素信号电压Vx相比较。当两种电压变为相等时，电压比较器252将其输出从高电平转为低电平(时刻t12)。特别地，电压比较器252将相应于复位分量Vrst的电压信号与参考电压RAMP进行比较，并产生具有与复位分量Vrst的幅度相对应的时域幅度的低电平有效脉冲信号(active-low pulse signal)。接着将该低电平有效脉冲信号提供给计数器254。

响应该脉冲信号，计数器254在与电压比较器252的输出转换的同时停止计数，并锁存(保持或存储)当前的计数值作为像素数据。从而完成A/D转换(时刻t12)。根据计数时钟CK0计算通过电压比较器252进行比较而获得的具有时域幅度的低电平有效脉冲信号的宽度，从而确定相应于复位分量Vrst的幅度的计数值。

当预定的递减计数周期过去时(t14)，通信和定时控制器20停止对电压比较器252提供控制数据以及停止对计数器254提供计数时钟CK0。电压比较器252因而停止产生斜坡参考电压RAMP。

在第一读取操作中，对由电压比较器252检测的像素信号电压Vx的复位电平Vrst进行计数。因此在第一读取操作中，读取单位像素3的复位分量ΔV。

复位分量ΔV包括取决于单位像素3而改变的、作为偏移量的噪声。复位分量ΔV中的变化通常很小，而且复位电平Vrst几乎为所有像素所共有。因此任意垂直信号线19上的像素信号电压Vx中的复位分量ΔV的输出实质上是已知的。

因此，在读取复位分量ΔV的第一读取操作中，可通过调整RAMP电压来缩短递减计数的周期(从t10到t14的比较周期)。在第一实施例中，复位分量ΔV的最大比较周期是相应于7位的计数周期(128个时钟周期)。

在第二读取操作中，除了复位分量ΔV之外，还读取相应于在每个单位像素3上的入射光量的信号分量Vsig，并执行与第一读取操作相似的操作。通信和定时控制器20首先将计数器254设置成递增计数模式。接着，在从任意行Hx的单位像素3读取像素信号到垂直信号线19(H0、H1、……)的第二读取操作变稳定之后，通信和定时控制器20将用于产生参考电压RMAP的控制数据CN4提供给参考信号发生器27。

响应该控制数据CN4，参考信号发生器27将阶跃斜坡型波形输入到电压比较器252的输入端RAMP，作为比较电压。该阶跃斜坡型波形随时间而改变，从而通常形成锯齿(或斜坡)波形。电压比较器252将斜坡型波形比较电压与从像素单元10提供的任意垂直信号线19(Vx)上的像素信号电压相比较。

与从参考信号发生器27输出斜坡型波形电压同步(时刻t20)，为了使用响应输入到电压比较器252的输入端RAMP的参考电压RAMP为每行提供的计数器254来测量电压比较器252的比较时间，将计数时钟CK0从通信和定时控制器20输入到计数器254的时钟端，从而开始执行从相应于第一读取操作中获得的单位像素3的复位分量ΔV的计数开始的递增计数的第二计数操作。也就是说，在正方向上开始计数。

电压比较器252将来自参考信号发生器27的斜坡型波形参考电压RAMP与通过垂直信号线19输入的像素信号电压Vx相比较。当两种电压变为相等时，电压比较器252将其输出从高电平转为低电平(时刻t22)。特别地，电压比较器252将相应于信号分量Vsig的电压信号与参考电压RAMP进行比较，并产生具有与复位分量Vsig的幅度相对应的时域幅度的低电平有效脉冲信号。接着将该低电平有效脉冲信号提供给计数器254。

响应该脉冲信号，计数器254在与电压比较器252的输出转换的同时停止计数，并锁存(保持或存储)当前的计数值作为像素数据。从而完成A/D转换(时刻t22)。根据计数时钟CK0计算通过电压比较器252进行比较而获得的具有时域幅度的低电平有效脉冲信号的宽度，从而确定相应于信号分量Vsig的幅度的计数值。

当预定的递增计数周期过去时(t24)，通信和定时控制器20停止对电压比较器252提供控制数据以及停止对计数器254提供计数时钟CK0。电压比较器252因而停止产生斜坡参考电压RAMP。

在第二读取操作中，对由电压比较器252检测的像素信号电压Vx的信号分量Vsig进行计数。因此在第二读取操作中，读取单位像素3的信号分量Vsig。

在第一实施例中，计数器254在第一读取操作中进行递减计数，在第二读取操作中进行递增计数。计数器254自动执行如下的减法，并将该减法所确定的计数值存储在计数器254中。

(第二比较周期中获得的计数值)-(第一比较周期中获得的计数值)…(1)

上述公式(1)给出的减法可以按下式重新排列：

(第二比较周期)-(第一比较周期)＝(信号分量Vsig+复位分量ΔV+列A/D电路25的偏移量)-(复位分量ΔV+列A/D电路25的偏移量)＝(信号分量Vsig)                                           …(2)因此，计数器254中存储的计数值是相应于信号分量Vsig的计数值。

因此，通过计数器254使用两次读取和计数操作(即第一读取操作中的递减计数和第二读取操作中的递增计数)来实现上述减法，从而消除包括每个单位像素3的变化量的复位分量ΔV和每个列A/D电路25的偏移分量。通过简单的配置，可以仅提取相应于每个单位向素3上的入射光量的信号分量Vsig。也可有利地消除复位噪声。

因此，根据第一实施例的每个列A/D电路25同时用作将模拟像素信号转换成数字像素数据的ADC和CDS处理器。

由上述公式(2)确定的计数值所表示的像素数据表示正信号电压。无需补充操作，就可获得与现有系统的高兼容性。

在第二读取操作中，读取相应于入射光量的信号分量Vsig。为了在较宽范围的级别中测量光量，将递增计数周期(从t20至t24的比较周期)设置成长得使将要提供给电压比较器252的斜坡电压产生很大变化。

在第一实施例中，选择信号分量Vsig的最大比较周期被选择成10位计数周期(1024个时钟周期)。也就是说，将复位分量ΔV(参考分量)的最大比较周期设置成短于信号分量Vsig的最大比较周期。取代对复位分量ΔV(参考分量)和信号分量Vsig设置相同的最大比较周期，即最大A/D转换周期，将复位分量ΔV的最大比较周期设置成短于信号分量Vsig的最大比较周期，从而减少在两次A/D转换迭代上的总的A/D转换周期。

在这种情况下，比较位数在第一次迭代和第二次迭代之间不同。但通信和定时控制器20将控制数据提供给参考信号发生器27，并且参考信号发生器27基于该控制数据产生斜坡电压，从而允许斜坡电压的梯度(即参考电压RAMP的变化率)在第一次迭代和第二次迭代之间相同。由于通过数字控制产生斜坡电压，因此在第一次迭代和第二次迭代之间容易保持相同的斜坡电压梯度。这提供了具有相同精确度的A/D转换的迭代，并允许递减计数确定正确的计数值为上述公式(1)给出的减法结果。

在完成第二计数操作之后的预定时刻(t28)，通信和定时控制器20指示水平扫描电路12读取像素数据。响应该指示，水平扫描电路12顺序移位将要通过控制线12c提供给计数器254的水平选择信号CH(i)。

因此，将由上述公式(2)确定的并存储在计数器254中的计数值，即n位数字像素数据，从输出端5c顺序输出到列处理器26的外部或者是通过n条水平信号线18输出到具有像素单元10的芯片的外部。对每一行重复执行相似的操作，从而产生表示二维图像的视频数据D1。

因此，在根据第一实施例的固态成像设备中，当切换递增-递减计数器的操作模式时，使用递增-递减计数器进行两次计数操作。在单位像素3按矩阵排列的配置中，列A/D电路25是为相应列提供的列并行列A/D电路。

因此，有可能直接将参考分量(复位分量)从每列的信号分量中减去，作为第二计数操作的结果。通过计数器的锁存功能实现存储参考分量的计数值和信号分量的计数值的存储器，而无需独立于计数器的用于存储经A/D转换的数据的专用存储器。

此外，无需专门的减法器来计算参考分量和信号分量之差。因此，在相关技术之上减少了电路尺寸和电路面积。这避免了在噪声、电流或功率消耗方面的增加。

由于列A/D电路(A/D转换器)包括比较器和计数器，因此不用考虑位数，通过用于操作计数器的单个计数时钟以及用于切换计数器的计数模式的控制线就可以控制计数。不需要信号线来传送计数器的计数值给存储器，而这在相关技术中是需要的。这避免了在噪声或功率消耗方面的增加。

因此，在具有安装在相同芯片上的A/D转换器的固态成像设备1中，每个用作A/D转换器的列A/D电路25由一组电压比较器252和计数器254构成。计数器254组合进行递减计数和递增计数。将要进行处理的信号的参考分量(第一实施例中的复位分量)和数字分量之差被转换成数字数据。因此，克服了尺寸、电路面积、功率消耗、用于与其它功能单元接口的线路的数量、由线路产生的噪声或电流消耗等问题。

第二实施例

图3是根据本发明第二实施例的CMOS固态成像设备(CMOS图像传感器)1的示意性构造图。在根据第二实施例的固态成像设备1中，对根据第一实施例的每个列A/D电路25进行了修改。

根据第二实施例的每个列A/D电路25包括计数器254、用作n位存储器的数据存储单元256以及开关258。数据存储单元256位于计数器254的下游，并存储被存储在计数器254中的计数值。开关258位于计数器254和数据存储单元256之间。

通常在预定时刻从通信和定时控制器20将转储(memory-transfer)指令脉冲CN8作为控制脉冲提供给为相应列提供的开关258。响应该转储指令脉冲CN8，每个开关258将相关计数器254的计数值传送给数据存储单元256。数据存储单元256存储输入的计数值。

将计数器254的计数值在预定时刻存储在数据存储单元256的配置并不限于提供位于计数器254和数据存储单元256之间的开关258。例如，当通过转储指令脉冲CN8控制计数器254的允许输出时，计数器254和数据存储单元256可以直接相互连接。可选择地，可将转储指令脉冲CN8用作锁存时钟来确定数据存储单元256获取数据的时刻。

数据存储单元256通过控制线12c接收来自水平扫描电路12的控制脉冲。数据存储单元256存储从计数器254接收的计数值，直到通过控制线12c提供控制脉冲指令为止。

水平扫描电路12用作在列处理器26的电压比较器252和计数器254执行各自操作的同时，读取存储在每个数据存储单元256中的计数值的读取扫描单元。

根据第二实施例，可将存储在计数器254中的计数值传送给数据存储单元256。因此，可独立控制计数器254的计数操作，即A/D转换操作，以及将计数值读出到水平信号线18的操作，从而实现允许并行执行A/D转换操作和信号读取操作的流水线配置。

图4是用于解释根据图3所示的第二实施例的固态成像设备1中列A/D电路25的操作的定时图。列A/D电路25的A/D转换操作与根据第一实施例的列A/D电路25的A/D转换操作相似，因此省略对其的详细描述。

在第二实施例中，数据存储单元256被添加到第一实施例的配置中。除了在计数器254的操作(时刻t30)之前，响应来自通信和定时控制器20的转储指令脉冲CN8将前一行Hx-1的计数值传送给数据存储单元256以外，第二实施例的诸如A/D转换之类的基本操作与第一实施例中的操作相似。

由于在第二读取操作(即A/D转换操作)完成之前，不允许从列处理器26中读出像素数据，因此第一实施例对读取操作加以限制。然而，由于在第一读取操作(A/D转换操作)之前，已经将作为前一个减法结果的计数值传送给数据存储单元256，因此，第二实施例不对读取操作加以限制。

因此，与当前行Hx的读取操作以及计数器254的计数操作同时进行从数据存储单元256通过水平信号线18以及输出电路28向外部输出信号的操作，获得了更有效的信号输出处理。

第三实施例

图5是用在根据本发明第三实施例的CMOS固态成像设备(CMOS图像传感器)1中的电压比较器252的示意性电路图。在根据第三实施例的固态成像设备1中，对根据第一实施例的固态成像设备1中的电压比较器252进行了修改，从而可以设置比较周期，而不用考虑复位分量ΔV中的变化。现在将给出详细描述。

图5所示的电压比较器252具有已知的差分放大器结构，如上述第五非专利文件中所公开的比较器(见图8)。电压比较器252包括含有NMOS晶体管302和304的差分晶体管对300、含有p通道MOS(PMOS)晶体管312和314的负载晶体管对310、以及含有NMOS恒流源晶体管322的电流源320。负载晶体管对310用作差分晶体管对300的输出负载，位于电源附近。电流源320位于接地点(GND)附近，并将恒定工作电流提供给晶体管对300和310。

晶体管302和304的源极通常连接到恒流源晶体管322的漏极，晶体管302和304的漏极(输出端)分别连接到负载晶体管对310的晶体管312和314的漏极。DC栅极电压VG被提供给恒流源晶体管322的栅极。

差分晶体管对300的输出(图5中为晶体管304的漏极)连接到放大器(未示出)以便放大，然后通过缓冲器(未示出)输出到计数器254。

根据第三实施例的电压比较器252还包括对电压比较器252的工作点进行复位的工作点复位装置330。工作点复位装置330包括开关晶体管332和334、以及信号耦合电容336和338。

开关晶体管332连接在晶体管302的栅极(输入端)和漏极(输出端)之间，开关晶体管334连接在晶体管304的栅极(输入端)和漏极(输出端)之间。通常将比较器复位信号PSET提供给晶体管302和304的栅极。

将像素信号Vx通过电容器336提供给晶体管302的栅极(输入端)，并将参考电压信号RAMP从参考信号发生器27(未示出)提供给晶体管304的栅极(输入端)。

工作点复位装置330相对于通过电容器336和338输入的信号实现采样保持功能。工作点复位装置330设置比较器复位信号PSET仅在像素信号Vx和参考电压RAMP之间开始比较之前有效(本实施例中为高电平)，并将差分晶体管对300的工作点复位到漏极电压(作为读取参考分量或信号分量的操作参考值的读电位)。然后将像素信号Vx通过电容器336提供给晶体管302，并通过电容338提供参考电压RAMP。将像素信号Vx与参考电压RAMP进行比较，直到它们的电位变为相等为止。当像素信号Vx和参考电压RAMP具有相同的电位时，反转电压比较器252的输出。

提供比较器复位信号PSET使得差分晶体管对300的晶体管302和304的栅极与漏极暂时连接起来(短路)作为二极管连接。在将单位像素3中的放大器晶体管的输入和晶体管304的偏移分量之和存储到晶体管304的输入端(栅极)之后，输入参考电压RAMP，从而开始像素信号Vx和参考电压RAMP之间的比较。根据像素信号Vx的读电位，设置电压比较器252的工作点，使得对于复位分量ΔV中的变化有较低的敏感度。

图6是用于解释根据第三实施例的固态成像设备1中的列A/D电路25的操作的定时图。图6所示的操作是第一实施例中的操作的修改。

除了工作点复位装置330的操作之外，根据第三实施例的列A/D电路25中的A/D转换基本类似于根据第一实施例列的A/D电路25中的A/D转换。将主要讨论根据第三实施例的工作点复位装置330的操作。

对于第一读取操作，通信和定时控制器20将计数器254的计数值复位到初始值0，并将计数器254设置成递减计数模式。在从任意行Hx的单位像素3读取像素信号到垂直信号线19(H0、H1、……)的第一读取操作变稳定之后，通信和定时控制器20将比较器复位信号PSET设置成有效(或高电平)，并复位电压比较器252(在从t8到t9的时段期间)。接下来，通信和定时控制器20将用于产生参考电压RMAP的控制数据CN4提供给参考信号发生器27。响应该控制数据CN4，电压比较器252开始在RAMP波形比较电压和从像素单元10提供的任意垂直信号线19(Vx)上的像素信号电压之间进行比较。

与第一实施例中相同，在第一读取操作中，对由电压比较器252检测的像素信号电压Vx的复位电平Vrst进行计数。因此在第一读取操作中，读取单位像素3的复位分量ΔV。

复位分量ΔV包括取决于单位像素3而改变的、作为偏移量的噪声。复位分量ΔV中的变化通常很小，而且复位电平Vrst几乎为所有像素所共有。因此任意垂直信号线19上的像素信号电压Vx中的复位分量ΔV的输出实际上是已知的。

在第三实施例中，当响应比较器复位信号PSET将电压比较器252复位时，由于电压比较器252的工作点是根据第一读取操作中的读电位设定的，因此即使当增益增加时，也无需考虑复位分量ΔV中的变化，而防止复位分量ΔV在可比较范围之外。

因此，在读取复位分量ΔV的第一读取操作中，通过调整RAMP电压，可将递减计数周期(从t10至t14的比较周期)缩短到比第一实施例更少。

在第二读取操作中，除了复位分量ΔV之外，还读取相应于入射到每个单位像素3上的光量的信号分量Vsig，并执行与第一读取操作相似的操作。应当注意的是，比较器复位信号PSET仍然切断以使得电压比较器252不响应比较器复位信号PSET而复位。

通过计数器254使用两次读取和计数操作来执行减法，即第一读取操作中的递减计数和第二读取操作中的递增计数，从而消除包括每个单位像素3的变化量的复位分量ΔV和每个列A/D电路25的偏移分量。通过简单的配置，可以仅提取相应于每个单位向素3上的入射光量的信号分量Vsig。也可有利地消除复位噪声。

在电压比较器252中额外提供的具有采样保持功能的工作点复位装置330可能导致对kTC噪声的担忧。由于当切断比较器复位信号PSET时进行第二信号读取操作，因此计数器254所执行的减法可以消除由第一读取操作中的比较器复位信号PSET的采样保持所引起的噪声。因此，可以仅提取相应于每个单位像素3上的入射光量的信号分量Vsig，而没有kTC噪声的影响。

根据第三实施例，当切换计数器254的计数模式时，计数器254处理第一和第二读取操作的结果，从而逐行地执行直接减法。在相减的过程中，计数器254存储第一读取操作的结果并读取第二读取操作的结果。因此，可有利地消除固定的偏移噪声和由采样保持所产生的kTC噪声。

为了只克服由于复位分量ΔV中的变化导致复位分量ΔV在可比较的范围之外难于进行比较的问题，在执行比较前，通过具有采样保持功能的工作点复位装置330对第一和第二操作均接入比较器复位信号PSET，便足够了。当切断比较器复位信号PSET时，并不一定需要执行第二信号读取操作。然而，在这种情况下，很难消除由采样保持所产生的kTC噪声。

第四实施例

图7是用于解释根据本发明第四实施例的固态成像设备1中的列A/D电路25的操作的定时图。在根据第四实施例的固态成像设备1中，与在第三实施例中相同，修改了根据第二实施例的固态成像设备1中的电压比较器252，从而无需考虑复位分量ΔV中的变化，便可以设置比较周期。除了工作点复位装置330的操作之外，根据第四实施例的列A/D电路25中的A/D转换基本相似于根据第二实施例的A/D转换。

在从任意行Hx的单位像素3读取像素信号到垂直信号线19(H0、H1、......)的第一读取操作变稳定之后，通信和定时控制器20将比较器复位信号PSET设置成有效(或高电平)，并复位电压比较器252(从t8到t9的周期)。接下来，通信和定时控制器20将用于产生参考电压RMAP的控制数据CN4提供给参考信号发生器27。在第二读取操作中，仍然切断比较器复位信号PSET以使得电压比较器252不响应比较器复位信号PSET而复位。

根据第四实施例的工作点复位装置330的操作相似于第三实施例中的操作。与在第三实施例中相同，即使当增益增加时，也无需考虑复位分量ΔV中的变化，就可以防止复位分量ΔV在可比较范围之外。此外，可以仅提取相应于每个单位像素3上的入射光量的信号分量Vsig，而没有kTC噪声的影响。

虽然已经描述了本发明的一些实施例，但本发明的技术范围并不局限于前述实施例中所公开的范围。在不脱离本发明的范围下，可以对前述实施例进行各种修改和改进，这种修改和改进也可以落在本发明的技术范围内。

将会注意到，前述实施例并不打算限制本发明的范围。同时应注意到，不必要求结合上述实施例描述的所有特征的组合。前述实施例包括本发明的各个方面。实施例中公开的多个元件的适当组合实现本发明的各个方面。就实现本发明的优点而言，即使没有在所述实施例中公开的某些元件的结构也可构成本发明的实施例。

例如，在前述实施例中，将每个包含电压比较器252和计数器254的列A/D电路25提供给相应列，并为每一列产生数字数据。可选择地，通过提供用于切换所述列的切换电路，可为多个列提供单个列A/D电路25。

此外，在前述实施例中，A/D转换功能单元位于像素单元10的输出侧上的列区域中。A/D转换功能单元可位于其他任何区域中。例如，可将模拟像素信号输出到水平信号线18，并将模拟像素信号转换成的数字数据传送给输出电路28。

同时，在这种情况下，将用于A/D转换的参考信号与将要进行处理的、包含参考分量和信号分量的信号进行比较。在进行该比较的同时，在递减计数模式和递增计数模式中的一种模式下进行计数。当存储比较完成时的计数值时，取决于是对参考分量还是对信号分量进行的比较，来切换计数模式。因此，可获得代表参考分量和信号分量之差的数字数据，作为递减计数模式和递增计数模式中的两次计数操作的结果。

因此，可以通过计数器的锁存功能来实现对参考分量的计数值以及对信号分量的计数值进行存储的存储器，而无需独立于计数器的用于存储经A/D转换的数据的专用存储器。单一的A/D转换功能单元对所有列来说是足够的。尽管需要高速转换性能，通过前述实施例也减小了电路的尺寸。

在前述实施例中，第二计数操作从存储在第一基础操作中的计数值开始。通过使用与计数时钟CK0同步输出计数值的同步递增-递减计数器，无需特别的操作来切换所述模式。

然而，当使用适于高速操作的异步递增-递减计数器时，由于异步递增-递减计数器的操作极限频率仅由所使用的第一触发器(计数器的基础元件)的极限频率确定，因此当切换计数模式时中断计数值，从而阻止了计数的正常进行，而在切换的前后保持该计数值。优选地，提供允许第二计数操作从存储在第一计数操作中的计数值开始的调节器。在此不详细论述该调节器。

在前述实施例中，信号分量Vsig在时间上出现在相同像素的像素信号中的复位分量ΔV(参考分量)之后，位于下游的处理器处理正极性的信号(信号电平越高，正值越大)。在第一处理中对复位分量ΔV(参考分量)进行比较和递减计数，在第二处理中对信号分量Vsig进行比较操作和递增计数。然而，无需考虑参考分量和信号分量的出现顺序，可使用要进行处理的分量与计数模式的任意组合以及任何处理顺序。取决于处理顺序，在第二处理中获得的数字数据可具有负值。在这种情况下，可执行校正或采取其它适合的措施。

在像素单元10的设备结构中，复位分量ΔV(参考分量)需要在信号分量Vsig之后读取，位于下游的处理器处理负极性信号，在第一处理中有效地对信号分量Vsig进行比较和递减计数，在第二处理中有效地对复位分量ΔV(参考分量)进行比较和递增计数。

在前述实施例中，无需考虑操作模式，通常使用递增-递减计数器，并当切换递增-递减计数器的计数模式时，进行计数。除了使用可切换模式的递增-递减计数器以外，可以使用任何能使用递增计数模式和递减计数模式的组合对参考分量和信号分量执行计数的配置。

例如，可通过递减计数器电路和递增计数器电路的组合来实现计数器，所述递减计数器电路在对参考分量和信号分量之一进行比较之后进行递减计数，所述递增计数电路在对参考分量和信号分量中的另一个进行比较之后进行递增计数。

在这种情况下，设计执行第二计数器操作的计数器电路，从而可以使用已知的技术加载任意初始值。例如，在递增计数之后执行递减计数的情况下，如图8A所示，在第一计数处理中激活递减计数器，在第二计数处理中激活递增计数器。

在响应用于切换计数模式的切换控制信号CN5对计数模式进行切换之后开始递增计数之前，将用于设置初始值的切换控制信号CNload提供给递增计数器的加载端LDu，从而将通过递减计数获得的递减计数值设置成递增计数器的初始值。

在递减计数之后执行递增计数的情况下，如图8B所示，在第一计数处理中激活递增计数器，在第二计数处理中激活递减计数器。

在响应用于切换计数模式的切换控制信号CN5对计数模式进行切换之后开始递减计数之前，将用于设置初始值的切换控制信号CNload提供给递减计数器的加载端LDu，从而将通过递增计数获得的递增计数值设置成递减计数器的初始值。

在图8A和图8B所示的任何配置中，对于下游计数器的输出，可直接从信号分量中减去参考分量，不需要计算参考分量和信号分量之差的特定加法器。此外，不需要向减法器传送数据，而这在上述第一非专利文件中是需要的。这避免了由于这种数据传送产生的噪声、电流或功率消耗方面的增加。

在由递减计数器和递增计数器的组合实现计数器的情况下，在第二计数操作中，取代将第一计数操作中所获得的计数值设置成初始值，可以从零开始计数。在这种情况下，如图8C所示，需要用于计算递增计数器电路的输出Qup和递减计数器电路的输出Qdown之和的加法器电路。即使是在该例中为每个含有比较器和计数器的A/D转换器提供了加法器电路，也可以减少线路的长度。这避免由于这种数据传送产生的噪声、电流或功率消耗方面的增加。

在图8A至8C所示的任何配置中，与前述实施例相同，通信和定时控制器20可以向递减计数器电路和递增计数器电路发出激活指令。响应计数时钟CK0，可以激活递减计数器电路和递增计数器电路。

在第三和第四实施例中，电压比较器252的基本配置相似于图8所示的上述第五非专利文件中的比较器的配置。然而，可以在根据第三和第四实施例的配置中，其中对参考分量执行比较和计数，使用任何其他电压比较器，比较器首先复位到预定的操作参考值，随后将参考信号提供给比较器，从而开始比较和计数。

例如，差分晶体管对300的像素信号输入部分可以直流连接到单位像素3的像素信号发生器。提供有参考电压RAMP的晶体管的输入和输出端可暂时短路，输入端可复位到预定的操作参考值。

虽然已经围绕包括由NMOS晶体管构成的单位像素的传感器对前述实施例进行了描述，但包括由PMOS晶体管构成的单位像素的传感器也可以实现与前述实施例中通过考虑电位关系从而反转电位极性相似的优点。

在前述实施例中，将响应接收的光产生信号电荷的含有像素单元的CMOS传感器用作可以通过地址控制从独立单位像素中选择性读取信号的典型固态成像设备。不仅响应光，而且响应任何其他电磁辐射，例如红外线、紫外线或x-射线，也可以产生信号电荷。前述实施例的特征可应用于包括多元件单位元件的半导体设备中，所述多元件单位元件输出相应于接收到的电磁辐射量的模拟信号。

在前述实施例中，固态成像设备包括含有比较器和计数器的A/D转换器(前述实施例中的列A/D电路)。比较器将相应于参考分量和信号分量的每个分量的信号与用于A/D转换的参考信号进行比较。在与比较器中的比较同时，计数器执行递减计数模式和递增计数模式之一中的计数，并在比较器中的比较结束时存储计数值。然而，用于根据前述实施例的A/D转换的配置并不局限于固态成像设备，而是可应用于任何使用A/D转换器将两个信号分量之间的差异信号分量转换成数字数据的电子设备中。

对于前述实施例所描述的A/D转换器不必包含到固态成像设备或任何其它电子装置中。例如，A/D转换器可以以集成电路(IC)或A/D转换模块的形式作为独立设备来提供。

在这种情况下，A/D转换器可包括比较器和计数器。作为选择，A/D转换器可包含在IC或包括独立芯片组合的模块中。在IC中，参考信号发生器可安置在与比较器及控制器相同的半导体基底上，该参考信号发生器产生用于A/D转换的参考信号，并将该参考信号提供给比较器和根据比较器是对参考分量进行比较还是对信号分量进行比较来切换计数器的计数模式的控制器。

因此，控制比较器和计数器操作所需的功能单元可以被整体操作，使得各部件便于操作和管理。由于A/D转换所需的元件以IC或模块的形式结合(或集成)在一起，因此可以简单地将固态成像设备和电子装置制造成最终产品。

那些本领域的技术人员应当理解到，在附加的权利要求或其等价物的范围内，取决于设计需求或其它因素，可出现各种修改、组合、二次组合及变动。

Claims (37)

1、一种模数转换方法，用于将要被处理的模拟信号的差值信号分量转换成数字数据，所述模拟信号包括参考分量和信号分量，所述差值信号分量表示参考分量和信号分量之差，该方法包括以下步骤：

通过将相应于参考分量和信号分量之一的信号与用于转换成数字数据的参考信号进行比较执行第一处理，在比较的同时以递减计数模式和递增计数模式之一执行计数，并在比较结束时保持计数值；以及

通过将相应于参考分量和信号分量中的另一个分量的信号与参考信号进行比较执行第二处理，在比较的同时以递减计数模式和递增计数模式中的另一种模式执行计数，并在比较结束时保持计数值。

2、根据权利要求1的模数转换方法，其中在切换递增-递减计数器的操作模式的同时，使用递增-递减计数器执行递减计数模式的计数和递增计数模式的计数。

3、根据权利要求1的模数转换方法，其中第二处理中的计数从第一处理中保持的计数值开始。

4、根据权利要求1的模数转换方法，其中在对参考分量执行比较和计数的情况下，将参考分量或信号分量与参考分量比较的比较器被复位到预定的操作参考值，然后将参考信号提供给比较器，从而开始对参考分量进行比较和计数。

5、根据权利要求4的模数转换方法，其中在对信号分量执行比较和计数的情况下，不复位比较器，并将参考信号提供给比较器，从而开始对信号分量进行比较和计数。

6、根据权利要求1的模数转换方法，其中在第一处理中对参考分量进行比较和计数，并且

在第二处理中对信号分量进行比较和计数。

7、根据权利要求1的模数转换方法，其中以递减计数模式对参考分量进行计数，并且

以递增计数模式对信号分量进行计数。

8、根据权利要求1的模数转换方法，其中参考分量的最大比较周期短于信号分量的最大比较周期。

9、根据权利要求1的模数转换方法，其中参考信号在第一处理和第二处理之间具有相同的变化特征。

10、根据权利要求1的模数转换方法，其中将在第二处理中为前一个要处理的信号保持的计数值存储在数据存储单元中，并且

当对要处理的当前信号进行第一处理和第二处理时，从数据存储单元中并行读出所述计数值。

11、根据权利要求1的模数转换方法，其中在用于检测物理量分布的、包括单位元件矩阵的半导体设备中，每个单位元件包括产生相应于入射电磁辐射的电荷的电荷发生器以及单位信号发生器，该单位信号发生器产生相应于电荷发生器所产生的电荷的单位信号，将要处理的信号是由单位信号发生器产生并在半导体设备中的列方向上输出的模拟单位信号。

12、根据权利要求11的模数转换方法，其中逐行地获取由单位信号发生器所产生并在列方向上输出的模拟单位信号，并且

逐行地对每个单位元件进行第一处理和第二处理。

13、根据权利要求11的模数转换方法，其中参考分量是包含单位信号噪声的复位分量。

14、一种模数转换器，包括：

比较器，用于将相应于参考分量和信号分量的每个分量的信号与参考信号进行比较；以及

计数器，用于在比较器进行比较的同时，以递减计数模式和递增计数模式之一执行计数，并在比较器中的比较结束时保持计数值。

15、根据权利要求14的模数转换器，还包括参考信号发生器，其产生用于转换成数字数据的参考信号，并将该参考信号提供给比较器。

16、根据权利要求14的模数转换器，其中计数器包括通用计数器电路，并可在递增计数模式和递减计数模式之间进行切换。

17、根据权利要求14的模数转换器，还包括控制器，用于根据比较器是针对参考分量还是针对信号分量进行比较来切换计数器中的计数模式。

18、根据权利要求17的模数转换器，其中控制器使第二处理中的计数从第一处理中保持的计数值开始。

19、根据权利要求14的模数转换器，其中在对参考分量进行比较和计数的情况下，将比较器复位到预定的操作参考值，然后将参考信号提供给比较器，从而开始对参考分量进行比较和计数。

20、根据权利要求19的模数转换器，其中，在对信号分量执行比较和计数的情况下，不复位比较器，并将参考信号提供给比较器，从而开始对信号分量进行比较和计数。

21、根据权利要求14的模数转换器，其中比较器包括：

含有第一晶体管和第二晶体管的差分晶体管对，第一晶体管具有输入要处理的信号的输入端和一个输出端，而第二晶体管具有输入参考信号的输入端和一个输出端，其中第一晶体管和第二晶体管被连接成形成差分对；以及

工作点复位装置，在对参考分量进行比较和计数的情况下，控制该工作点复位装置以使得第一晶体管的输入端和输出端暂时连接，并使第二晶体管的输入端和输出端暂时连接。

22、根据权利要求17的模数转换器，其中控制器进行控制以使得在第一处理中对参考分量进行比较和计数，而在第二处理中对信号分量进行比较和计数。

23、根据权利要求17的模数转换器，其中控制器切换计数器中的计数模式以使得当比较器对参考分量进行比较时计数器以递减计数模式执行计数，而当比较器对信号分量进行比较时计数器以递增计数模式执行计数。

24、根据权利要求15的模数转换器，其中参考信号发生器产生参考信号以使得在第一处理和第二处理之间具有相同的变化特征。

25、根据权利要求14的模数转换器，还包括：

数据存储单元，存储在计数器中为前一个要处理的信号保持的计数值；以及

读取扫描单元，在比较器和计数器对要处理的当前信号进行比较和计数的同时，从数据存储单元中读取计数值。

26、一种半导体设备，包括：

多个单位元件，每个单位元件都包括产生相应于入射电磁辐射的电荷的电荷发生器以及一个单位信号发生器，该单位信号发生器产生包括参考分量和信号分量的模拟单位信号；

比较器，用于将相应于参考分量和信号分量的每个分量的信号与参考信号进行比较；以及

计数器，用于在比较器进行比较的同时，以递减计数模式和递增计数模式之一执行计数，并在比较器中的比较结束时保持计数值。

27、根据权利要求26的半导体设备，还包括参考信号发生器，产生用于生成数字数据的参考信号，并将该参考信号提供给比较器。

28、根据权利要求26的半导体设备，还包括多个模数转换器，每个模数转换器包括比较器和计数器，其中所述多个模数转换器配备在排列有单位元件列的行方向上。

29、根据权利要求26的半导体设备，其中比较器逐行地获取由单位信号发生器产生的模拟单位信号，该模拟单位信号在列方向上输出，以及

比较器和计数器逐行地对每个单位元件进行比较和计数。

30、根据权利要求26的半导体设备，还包括控制器，其根据比较器是针对参考分量还是针对信号分量进行的比较，来切换计数器中的计数模式。

31、根据权利要求26的半导体设备，其中在对参考分量进行比较和计数的情况下，将比较器复位到预定的用于读取参考分量的操作参考值，然后将参考信号提供给比较器，从而开始对参考分量进行比较和计数。

32、根据权利要求31的半导体设备，其中，在对信号分量执行比较和计数的情况下，不复位比较器，并将参考信号提供给比较器，从而开始对信号分量进行比较和计数。

33、根据权利要求26的半导体设备，其中比较器包括：

含有第一晶体管和第二晶体管的差分晶体管对，第一晶体管具有输入要处理的信号的输入端和一输出端，第二晶体管具有输入参考信号的输入端和一输出端，其中第一晶体管和第二晶体管被连接成形成差分对；以及

工作点复位装置，在对参考分量进行比较和计数的情况下，控制该工作点复位装置以使得第一晶体管的输入端和输出端暂时连接，并使第二晶体管的输入端和输出端暂时连接。

34、根据权利要求26的半导体设备，其中比较器获取作为参考分量的包含单位信号噪声的复位分量。

35、根据权利要求26的半导体设备，其中电荷发生器包括光电转换元件，用于产生相应于作为电磁辐射接收的光线的电荷。

36、根据权利要求26的半导体设备，其中单位信号发生器包括放大半导体元件。

37、一种电子装置，包括：

参考信号发生器，产生用于将要处理的模拟信号的差值信号分量转换成数字数据的参考信号，该模拟信号包括参考分量和信号分量，该差值信号分量表示参考分量和信号分量之间的差值；

比较器，用于将相应于参考分量和信号分量的每个分量的信号与由参考信号发生器产生的参考信号进行比较；

计数器，用于在比较器进行比较的同时，以递减计数模式和递增计数模式之一执行计数，并在比较器中的比较结束时保持计数值；以及

控制器，用于根据比较器是针对参考分量还是针对信号分量进行比较来切换计数器中的计数模式。

Images