CN1140934A - 设置可变分频比的方法和设备以及使用它的设备 - Google Patents

设置可变分频比的方法和设备以及使用它的设备 Download PDF

Info

Publication number
CN1140934A
CN1140934A CN96105952A CN96105952A CN1140934A CN 1140934 A CN1140934 A CN 1140934A CN 96105952 A CN96105952 A CN 96105952A CN 96105952 A CN96105952 A CN 96105952A CN 1140934 A CN1140934 A CN 1140934A
Authority
CN
China
Prior art keywords
digit
variable
frequency
series
predetermined number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96105952A
Other languages
English (en)
Inventor
横山博史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1140934A publication Critical patent/CN1140934A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一个计数器装置，用于设置以一固定值和一可变值的总和的形式给出的分频比，包括：一个高位数字设置电路，用于将表示所述分频比的系列数字的高位数字设置成高位预定数字，一个加法器，用于加固定数字和可变数字，和用于提供一输出作为表示分频比的系列数字的中间数字；一个中间数字设置电路，用于将表示分频比的系列数字的中间数字设置成中间预定数字；以及一个低位数字设置电路。

Description

设置可变分频比的方法和设备 以及使用它的设备
本发明涉及一种用于锁相环(其后称为″PLL″)的分频比设置电路和一种采用该分频比设置电路于PLL的无线设备。
例如，在日本为低功率无绳电话分配了一个有89个信道的频带。图7A中显示了信道号CHNO和基地单元、便携单元发射频率fBU和fHS之间的关系。此时的信道频率间隔都固定在12.5kHz。
这些频率的传输信号通常用PLL产生。但是，当与发射频率fBS和fHS的频率相同的载频信号直接在PLL中产生时，PLL所需的参考频率为12.5kHz，它等于信道频率间隔。
另外，如果：
NBU＝用于基地单元发射器的PLL的可变分频电路的分频比(整数)，并且
NHS＝用于便携单元发射器的PLL的可变分频电路的分频比(整数)，
那么
fBU[MHz]＝12.5[kHz]×NBU
fHS[MHz]＝12.5[kHz]×NHS.
图7B显示了信道号CHNO和分频比NBU及NHS之间的关系。
对于基地单元或便携单元，当信道被设置时，与信道号CHNO相对应的用于分频比NBU或NHS的数据在微计算机中形成，然后这些数据提供给使用串行或并行通信的PLL可变分频电路。
但是，由于无绳电话的功能越来越高级，因而用于系统控制的微计算机软件的数据显著增加。还有，对于无绳电话，用于产生本机振荡信号的PLL也提供给接收电路并且它也需要设置本机振荡频率。因此，需要制造简单、快速和智能化的PLL接口。
在已经考虑过的许多PLL中装有一个解码器，数字数据从外部输入，这些数字数据已被解码成分频比NBU或NHS，并且这些已设置在可变分频电路中。
然而，对于小的信道数，这种PLL是有效的，但是，当PLL用在诸如无绳电话等的设备中时，其中的信道数量大，因此，解码器的范围变得较大并且PLL变得更昂贵些。
因此，对于无绳电话，采用通用的PLL必定会增加微计算机和软件的负担。
本发明着手解决前述的问题。
为了解决上述问题，根据本发明，一个用于设置以一个固定值和一个可变值的总和的形式给出的分频比的计数器设备包括：
一个高位数字设置电路，用于将表示所述分频比的系列数字的高位数字设置成高位预定数字，这些高位数字是固定数字，且这些固定数字组成表示固定值的系列数字的高位数字；
一个加法器，用于加固定数字和可变数字，其中的固定数字组成表示固定值的系列数字的中间数字，其中的可变数字组成表示可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示分频比的系列数字的中间数字，这些中间数字都是可变数字；
一个中间数字设置电路，用于将表示分频比的系列数字的中间数字设置成中间预定数字；以及
一个低位数字设置电路，用于将表示分频比的系列数字的低位数字设置成低位预定数字，这些低位数字是可变数字，且这些可变数字组成表示可变值的系列数字的低位数字。
此计数装置还包括：
一个用于设置高位和中间预定数字的计数器；以及
一个用于设置低位预定数字的计数器。
或者，计数装置还可以包括：
一个用于设置高位预定数字和部分中间预定数字的计数器；以及
一个用于设置中间预定数字的剩余部分和低位预定数字的计数器。
在上述的计数装置中，用于设置低位预定数字的计数器或者用于设置中间预定数字的剩余部分和低位预定数字的计数器可以是一个咽喉(swallow)计数器。
此外，根据本发明，一种将以一固定值和一可变值的总和的形式给出的分频比设置到一计数器的方法包括下列步骤：
将表示分频比的系列数字的高位数字设置成高位预定数字，这高位数字是固定数字，且这些固定数字组成表示固定值的系列数字的高位数字；
将固定数字和可变数字的总和设置成中间预定数字，其中的固定数字组成表示固定值的系列数字的中间数字，其中的可变数字组成表示可变值的系列数字的高位数字；
将表示分频比的系列数字的低位数字设置成低位预定数字，这些低位数字是可变数字，且这些可变数字组成表示可变值的系列数字的低位数字。
此外，根据本发明，一个锁相环振荡电路包括：
一个振荡器，用于产生一个振荡信号；
一个可变分频器，用于根据可变分频比将振荡信号的频率分频，其中的可变分频比以一固定值和一可变值的总和的形式给出；以及
一个比较器，用于将一具有参考频率的参考振荡信号与可变分频器的输出信号进行比较并且控制振荡信号的频率，使得可变分频器的输出信号的频率等于参考频率。
上述锁相环振荡电器中的可变分频器包括：
一个存贮器，用于存贮可变值以作为用于改变振荡频率的数据；
一个高位数字设置电路，用于将表示可变分频比的系列数字的高位数字设置成高位预定数字，这些高位数字是固定数字，且这些固定数字组成表示固定值的系列数字的高位数字；
一个加法器，用于加固定数字和可变数字，其中的固定数字组成表示固定值的系列数字的中间数字，其中的可变数字组成表示可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示可变分频比的系列数字的中间数字，这些中间数字都是可变数字；
一个中间数字设置电路，用于将表示分频比的系列数字的中间数字设置成中间预定数字；以及
一个低位数字设置电路，用于将表示分频比的系列数字的低数字设置成低位预定数字，这些低位数字是可变数字，且这些可变数字组成表示可变值的系列数字的低位数字。
还有，根据本发明，一个接收器装置包括：
一个锁相环振荡电路；以及
一个频率转换电路，用于通过与作为本机振荡器的锁相环振荡电路的输出信号混频而转换输入信号的频率。
上述接收器装置中的锁相环振荡电路包括：
一个振荡器，用于产生一个振荡信号；
一个可变分频器，用于根据可变分频比将振荡信号的频率分频，其中的可变分频比以一固定值和一可变值的总和的形式给出；以及
一个比较器，用于将一具有参考频率的参考振荡信号与可变分频器的输出信号进行比较并且控制振荡信号的频率，使得可变分频器的输出信号的频率等于参考频率。
可变分频器包括：
一个存贮器，用于存贮可变值以作为用于改变振荡频率的数据；
一个高位数字设置电路，用于将表示可变分频比的系列数字的高位数字设置成高位预定数字，这些高位数字是固定数字，且这些固定数字组成表示固定值的系列数字的高位数字；
一个加法器，用于加固定数字和可变数字，其中的固定数字组成表示固定值的系列数字的中间数字，其中的可变数字组成表示可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示可变分频比的系列数字的中间数字，这些中间数字都是可变数字；
一个中间数字设置电路，用于将表示分频比的系列数字的中间数字设置成中间预定数字；以及
一个低位数字设置电路，用于将表示分频比的系列数字的低数字设置成低位预定数字，这些低位数字是可变数字，且这些可变数字组成表示可变值的系列数字的低位数字。
还有，根据本发明，一个发射器装置包括：
一个锁相环振荡电路；以及
一个放大器，用于放大锁相环振荡电路的输出信号。
上述发射器装置中的锁相环振荡电路包括：
一个振荡器，用于产生一个振荡信号；
一个可变分频器，用于根据可变分频比将振荡信号的频率分频，其中的可变分频比以一固定值和一可变值的总和的形式给出；以及
一个比较器，用于将一具有参考频率的参考振荡信号与可变分频器的输出信号进行比较并且控制振荡信号的频率，使得可变分频器的输出信号的频率等于参考频率。
发射器装置的锁相环振荡电路中的可变分频器包括：
一个存贮器，用于存贮可变值以作为用于改变振荡频率的数据；
一个高位数字设置电路，用于将一系列表示可变分频比的数字的高位数字设置成高位预定数字，这些高位数字是固定数字，且这些固定数字组成表示固定值的系列数字的高位数字；
一个加法器，用于加固定数字和可变数字，其中的固定数字组成表示固定值的系列数字的中间数字，其中的可变数字组成表示可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示可变分频比的系列数字的中间数字，这些中间数字都是可变数字；
一个中间数字设置电路，用于将表示分频比的所述系列数字的中间数字设置成中间预定数字；以及
一个低位数字设置电路，用于将表示分频比的所述系列数字的低位数字设置成低位预定数字，这些低位数字是可变数字，且这些可变数字组成表示可变值的系列数字的低位数字。
此外，根据本发明，一个收发器装置包括：
一个第一锁相环振荡电路；以及
一个第二锁相环振荡电路。
此第一锁相环振荡电路包括：
第一振荡器，用于产生第一振荡信号；
第一可变分频器，用于根据第一可变分频比将第一振荡信号的频率分频，其中的第一可变分频比以第一固定值和第一可变值的总和的形式给出；以及
第一比较器，用于将一具有参考频率的参考振荡信号与第一可变分频器的输出信号进行比较并且控制第一振荡信号的频率，使得第一可变分频器的输出信号的频率等于参考频率。
上述第一可变分频器包括：
第一存贮器，用于存贮第一可变值以作为用于改变振荡频率的数据；
第一高位数字设置电路，用于将表示第一可变分频比的系列数字的高位数字设置成高位预定数字，这些高位数字是固定数字，且这些固定数字组成表示第一固定值的系列数字的高位数字；
第一加法器，用于加固定数字和可变数字，其中的固定数字组成表示第一固定值的系列数字的中间数字，其中的可变数字组成表示第一可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示第一可变分频比的系列数字的中间数字，这些中间数字都是可变数字；
第一中间数字设置电路，用于将表示第一分频比的系列数字的中间数字设置成中间预定数字；以及
第一低位数字设置电路，用于将表示第一分频比的系列数字的低位数字设置成低位预定数字，这些低位数字是可变数字，且这此可变数字组成表示第一可变值的系列数字的低位数字。
另外，上述第二锁相环振荡电路包括：
第二振荡器，用于产生第二振荡信号；
第二可变分频器，用于根据第二可变分频比将第二振荡信号的频率分频，其中的第二可变分频比以第二固定值和第二可变值的总和的形式给出；以及
第二比较器，用于将一具有参考频率的参考振荡信号与第二可变分频器的输出信号进行比较并且控制第二振荡信号的频率，使得第二可变分频器的输出信号的频率等于参考频率。
上述第二可变分频器包括：
第二存贮器，用于存贮第二可变值以作为用于改变振荡频率的数据；
第二高位数字设置电路，用于将表示第二可变分频比的系列数字的高位数字设置成高位预定数字，这些高位数字是固定数字，且这些固定数字组成表示第二固定值的系列数字的高位数字；
第二加法器，用于加固定数字和可变数字，其中的固定数字组成表示第二固定值的系列数字的中间数字，其中的可变数字组成表示第二可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示第二可变分频比的系列数字的中间数字，这些中间数字都是可变数字；
第二中间数字设置电路，用于将表示第二分频比的系列数字的中间数字设置成中间预定数字；以及
第二低位数字设置电路，用于将表示第二分频比的系列数字的低位数字设置成低位预定数字，这些低位数字是可变数字，且这些可变数字组成表示第二可变值的系列数字的低位数字。
在收发器装置中，第一和第二锁相环振荡电路的任何一个还包括：
一个用于设置高位和中间预定数字的计数器；以及
一个用于设置低位预定数字的计数器。
或者，第一和第二锁相环振荡电路的任何一个还可以包括：
一个用于设置高位预定数字和部分中间预定数字的计数器；以及
一个用于设置中间预定数字的剩余部分和低位预定数字的计数器。
在上述的第一和第二锁相环振荡电路的任何一个中，用于设置低位预定数字的计数器或者用于设置中间预定数字的剩余部分和低位预定数字的计数器可以是一个咽喉(swallow)计数器。
此外，在上述的收发器装置中，在第一和第二锁相环振荡电路中，用于设置高位和中间预定数字的每个计数器的数字的数量是相等的，并且，在第一和第二锁相环振荡电路中，用于设置高位和部分中间预定数字的每个计数器的数字的数量也是相等的。
此外，在第一和第二锁相环振荡电路中，每个咽喉(swallow)计数器中的数字的数量是相等的。
图1是一个方框图，显示了本发明的一个实施例的部分结构；
图2是一个方框图，显示了本发明的上述实施例的剩余部分的结构；
图3A和图3B是说明本发明的的频谱图；
图4是一个方框图，显示了分频比设置电路的一个例子的局部；
图5A和图5B是一个方框图，显示了分频比设置电路的一个例子的另外部分；图6A，6B，6C，6D，6C′，6D′是示意图，描述了基地单元和便携单元的接收和发射操作；以及
图7A和图7B是一个表，显示了信道号与基地站和移动站的发射频率、分频比之间的关系。
首先，将结合图1和图2描述用于本发明的无绳电话的接收电路和发射器的一个例子。在这个例子中，整个接收电路和发射器被包括在一个IC芯片中，并且图中所示的情况中，此IC用于便携单元。此外，图1中的*1、*2和图2中的*1、*2连到一起，并且由点划线圈住的部分被包括在一个芯片中。
IC1有一个接收器10和一个发射器40。接收器10有一个采用双超外差式方法的直接转换类型的结构。即，来自基地单元的下行信道FM信号被天线2作为一接收信号而接收，并且接着从端子T11提供给高频放大器11，然后到达端子T12，接着到达允许全部下行信道通过的带通滤波器3，最后通过端子T13到达用于执行正交变换到I轴和Q轴的第一混频器12和22。
此外还提供了一个振荡电路30。此振荡电路30产生一个稳定的参考频率，例如14.4MHz的振荡频率。因此，一个晶体振荡元件6通过端子T16连接到振荡电路30，从而形成一个如同晶体振荡电路的振荡电路。
此振荡电路30的振荡信号S30被提供给分频电路35并且信号被分成原频率的1/1152，即信道间隔频率12.5kHz的信号S35。然后此信号作为参考频率信号提供给PLL31。
还提供了一个分频比设置电路36。此分频比设置电路36通过端子T17把数据供给一个通道号CHNO，该数据包括由这些数据形成的分频比数据。稍后将详细描述此分频比设置电路36。
来自分频比设置电路36的对应于信道号CHNO的分频比数据被提供到PLL31的可变分频电路311以设置分频频率。这样，用于作为FM信号的接收信号Sr与载波频率相同的振荡信号S31取自PLL31的压控振荡器(后面称为″VCO″)312。
在这种情况下，作为FM信号的接收信号的载频等于基地站(base station)的发射频率fBU，因此，振荡信号S31的频率也有fBU的值。
此振荡信号S31作为第一本机振荡信号提供给第一混频器12。此振荡信号S31也提供给移相电路32并被移相π/2，并且此移相后的信号S32作为第一振荡信号提供给第一混频器22。
因此，为简单起见，如图3A所示，接收信号Sr在下边带中有一个信号分量Sa，并且在上边带中有一个信号分量Sb。而且，如果：
ωo＝接收信号Sr的载频(角频率)，
ωo＝2πfBU，
ωa＝信号分量Sa的角频率
     (ωa＜ωo)，
Ea＝信号分量Sa的幅度，
ωb＝信号分量Sb的角频率
     (ωb＞ωo)，
Eb＝信号分量Sb的幅度，并且
Δωa＝ωo-ωa
Δωb＝ωb-ωo，
那么，
Sr＝Sa+Sb
Sa＝Ea·sinωat
Sb＝Eb·sinωbt
此外，如果：
E1＝振荡信号S31和作为第一本机振荡信号的移相后的信号S32的幅度，
那么
S31＝E1·sinωot
S32＝E1·cosωot
因此，如果：
s12＝第一混频器12的输出信号，并且
s22＝第一混频器22的输出信号，
那么，
S12＝Sr·S31
   ＝(Ea·sinωat+Eb·sinωbt)×E1·sinωot
   ＝αa{-cos(ωa+ωo)t+cos(ωo-ωa)t}
   +αb{-cos(ωb+ωo)t+cos(ωb-ωo)t}
   ＝αa{-cos(ωa+ωo)t+cosΔωat}
   +αb{-cos(ωb+ωo)t+cosΔωbt}
S22＝Sr·S32
   ＝(Ea·sinωat+Eb·sinωbt)×E1·cosωot
   ＝αa{sin(ωa+ωo)t-sin(ωo-ωa)t}
   +αb{sin(ωb+ωo)t+sin(ωb-ωo)t}
   ＝αa{sin(ωa+ωo)t-sinΔωat}
   +αb{sin(ωb+ωo)t+sinΔωbt}
   αa＝Ea·E1/2
   αb＝Eb·E1/2.
在上述公式中，角频率为Δωa和Δωb的信号分量是所需中频信号。然后，这些输出信号S12和S22与被提取作为第一中频号S13和S23的角频率为Δωa和Δωb的信号分量一起被提供给通滤波器13和23，并且由下式得到：
    S13＝αa·cosΔωat+αb·cosΔωbt
    S23＝-αa·sinΔωat+αb·sinΔωbt.
在这种情况下，从上述的公式和图3A中可清楚地看到，此第一中频信号S13和S23是基带信号。
这些第一中频信号S13和S23提供给第二混频器14和24以用于正交变换的I轴和Q轴。
用于振荡电路30的振荡信号S30提供给分频电路33并且被分成一个比较低的频率信号S33，例如一个由262分频的频率约为55kHz的信号。此低频信号S33作为第二本机振荡信号提供给第二混频器14，并且还提供给移相电路34且移相π/2，此移相后的信号S34作为第二本机振荡信号提供给第二混频器24。因此，如果：S33＝E2·sinωstS34＝E2·cosωst
E2＝作为第二本机振荡信号的信号S33和移相后的信号S34的度，
ωs＝2πfs
(fs＝约55kHz)
并且如果：
S14＝第二混频器14的输出信号，并且
S24＝第二混频器24的输出信号，
那么，
S14＝S13·S33
   ＝(αa·cosΔωat+αb·cosΔωbt)×E2·sinωst
   ＝βa{sin(Δωa+ωs)t-sin(Δωa-ωs)t}
   +βb{sin(Δωb+ωs)t-sin(Δωb-ωs)t}
S24＝S23·S34
   ＝(-αa·sinΔωat+αb·sinΔωbt)×E2·cosωst
   ＝-βa{sin(Δωa+ωs)t+sin(Δωa-ωs)t}
   +βb{sin(Δωb+ωs)t+sin(Δωb-ωs)t}
βa＝αa·E2/2
βb＝αb·E2/2.
然后，对这些输出信号S14和S24，通过变换这些输出信号S14和S24使得此频率差值不为负值，
S14＝βa{sin(Δωa+ωs)t+sin(ωs-Δωa)t}
   +βb{sin(Δωb+ωs)t+sin(ωs-Δωb)t}
   ＝βa·sin(ωs+Δωa)t+βa·sin(ωs-Δωa)t
   +βb·sin(ωs+Δωb)t+βb·sin(ωs-Δωb)t
S24＝-βa{sin(Δωa+ωs)t-sin(ωs-Δωa)t}
   +βb{sin(Δωb+ωs)t-sin(ωs-Δωb)t}
   ＝-βa·sin(ωs+Δωa)t+βa·sin(ωs-Δωa)t
   +βb·sin(ωs+Δωb)t-βb·sin(ωs-Δωb)t
然后，这些输出信号S14和S24提供给加法电路15并同由下式表示的一个附加信号S15相加：
S15＝S14+S24
   ＝2βa·sin(ωs-Δωa)t+2βb·sin(ωs+Δωb)t然后从该加法电路15提取。
用图解的形式表示的此附加信号S15显示在图3B中。此附加信号S15是在接收信号Sr频率转换到为载波频率的频率(角频率)ωs的一个信号时的信号，即此附加信号S15是用于中频fs的第二中频信号。
作为第二中频信号的附加信号S15通过作中频滤波器用的带通滤波器16和限幅放大器17提供给FM解调电路18并被解调成原始音频信号。此音频信号然后通过放大器19和端子T14被提供给电话机接收器的扬声器4。
上面所述是接收器10的结构和操作。
另一方面，发射器40直接把音频信号作为上行信道FM信号并且备有PLL43。一个来自分频电路35的分频后的信号S35作这一个参考频率信号提供到PLL43。此外，用于对应于通道号CHNO的分频比的数据取自分频比设置电路36。此数据被提供给PLL 43的可变分频电路431以设置分频的频率。
用于上行信道的载频fHS的振荡信号St取自PLL 43的VCO 432，此振荡信号St与接收器10接收的下行信号形成一对。
用于电话机的来自麦克风5的音频信号通过端子T15和放大器41提供给低通滤波器42，并且在此信号作为一个振荡频率控制信号提供给PLL 43的VCO 432之前滤掉不需要的频带分量。
按此方式，取自VCO 432的振荡信号St是一个FM信号并由来自低通滤波器42的音频信号所调频(FM-调频)，此FM信号是与接收器10接收的下行信道组成一对的上行信道。
作为FM信号的振荡信号St通过一个驱动放大器44和输出放大器45取自端子T18并且被送到天线2。
以上描述了发射器10的结构和操作。如果FM接收器是一种通用的FM接收器，则中频应为10.7MHz，中间滤波器将由陶瓷滤波器构成，因而此滤波器将不可能放入集成电路中。
然而，对于上述的接收器10，作为第一中频信号的输出信号S12和S22是基带频率信号，并且第二中频fs是如55kHz那样低。因此，低通滤波器13和23和带通滤波器16可由具有电阻、电容放大器的有源滤波器(active filter)构成。因而接收器10可与除带通滤波器3和用于VCO 312的振荡线圈(图中未示出)之外的部分一起放入IC中。同样的方法也能将发射器40放入IC之中。
因此，显示在图1和图2中的接收器10和发射器40的全部能放在单片IC上的一个集成电路中。
在上述的情况中，IC1用于便携单元中。但是，如果端子T14和端子T15连到基地单元的4线/2线转换电路，并且交换用于可变分频电路311和431的分频比，那么上述的操作可在基地单元中实现。这时，上行信道的接收由接收器10实现并且下行信道的发射由发射器10实现。
因此，IC1既可基地单元中，又可用在便携单元中。
通常，在为无绳电话的PLL的可变分频电路设置分频比时，一个微计算机或软件用于将信道号转换成分频比，还用于以二进制的形式表示此分频比，然后用于将分频比传送到可变分频电路。
此外，在日本的无绳电话中，如图7所示，信道号CHNO为1至89的连续整数，其发射频率fBU和fHS(和分频比NBU和NHS)具有固定的频率间隔。
考虑到这些，本发明使用这样一种方法来构成，这就是，当选定信道号CHNO时，可变分频电路的分频比设置成与此信道号CHNO相对应的值，并且特别地，实现此设置的分频比设置电路36的结构能够显著地简化。
换名话说，下面将解释这一简化。对于无绳电话基地单元中的发射器的PLL，其分频比NBU和信道号CHNO之间的关系有下面的等式：
NBU＝30416+CHNO
这里的30416为偏移值
然后，用十六进制的数字表示上式，
我们得到
NBU＝76D0(hex)+CHNO
这里的(hex)指示此数字值为十六进制的形式(如上所示)。
因此，关于第一信道(CHNO＝1)，
30417＝30416+1
用十六进制表示则有，
76D1(hex)＝76D0(hex)+1.
当用二进制表示时，上述的数字变成图6A所示。
类似地，关于信道89(CHNO＝89)
30505＝30416+89，
上式用十六进制表示，变成
7729(hex)＝76D0(hex)+59(hex).
此外，如果用二进制形式表示，则这些数字变成如图6B所示。
从图6A和B中可清楚地看到，当分频比NBU用二进制表示时，
(1).高位6比特(二进制数)B15至B10不变，而与信道号CHNO无关(偏移值的高位6比特)，
(2).中间5比特B9至B5为用于偏移值76D0(hex)的中间5比特B9至B5与信道号CHNO的高位3比特B7至B5的总和，以及
(3).低位4比特B4至B1等于信道号CHNO的低位4比特B4至B1。
因此，关于在用于基地单元发射器的PLL的可变分频电路中设置分频比NBU，如果
(A)高位6比特B15至B10为固定值，
(B)中间5比特B9至B5取成与上述(2)中的总和一样，以及
(C)低位4比特B4至B1取成与信道号CHNO的低4比特B4至B1一样，
这样，分频比NBU就能通过输入信道号CHNO来设置。
类似地，对于用于便携单元的发射器40的PLL的可变分频电路431，其分频比NHS和信道号CHNO之间的关系变成；
NHS＝20308+CHNO
这里的20308为偏移值。
如果用十六进制表示，则
NHS＝4F54(hex)+CHNO.
因此，关于第一信道(CHNO＝1)，
20309＝20308+1
上式用十六进制表示则变成
4F55(hex)＝4F54(hex)+1.
此外，图6C表示了其二进制形式。
类似地，关于第89信道(CHNO＝89)，MJ
20397＝20308+89
并且上式用16进制表示则变成
4FAD(hex)＝4F54(hex)+59(hex).
此外，图6D表示了上式的二进制表示形式。
这样，从图6C和6D中可清楚地看到，当分频比NHS用二进制表示时，则
(4).高位7比特B15至B9不变，而与信道号CHNO无关(偏移值的高位7比特)，
(5).中间6比特B8至B3为偏移值4F54(hex)的中间6比特b8至b3与信道号CHNO的高位5比特B7至B3的总和，以及
(6).低位2比特B2和B1等于信道号CHNO的低位2比特B2和B1。
因此，关于在用于移动单元发射器40的PLL43的可变分频电路431中设置分频比NHS，如果
(D)高位7比特B15至B9为固定值，
(E)中间6比特B8至B3取成与上述第(5)项中的总和一样，以及
(C)低位2比特B2和B1取成与信道号CHNO的低比特B2和B一样，
这样，分频比NBU就能通过输入信道号CHNO来设置。
对于移动单元的发射器40中的PLL 43的可变分频电路431，另一种方法也是可能的。图6C′和图6D′与图6C和图6D基本上是相同的，但是，比特位的划分是不同的，即在图6C′和图6D′中，
(7).高位7比特B15至B9不变，而与信道号CHNO无关(偏移值的高位7比特)，
(8).中间4比特B8至B5为偏移值4F54(hex)的中间4比特b8至b5与信道号CHNO的高位3比特B7至B5的总和，以及
(9).低位4比特B4至B1为偏移值4F54(hex)的低位4比特b4至b1与信道号CHNO的低位4比特B4至B1的总和(B2和B1等于信道号CHNO的低位2比特B2和B1)。
因此，对于上述的例子，
(G)高位7比特B15至B9为固定值，
(H)中间4比特B8至B5取成与上述第(8)项中的总和一样，以及
(I)低位4比特B2至B1取成与上述第(9)项中的总和一样(其中的B2和B1等于信道号CHNO的低位2比特B2和B1)。这里，当与前面所述的(4)至(6)和(D)至(F)相比较时，(7)至(9)和(G)至(I)给人一种没有逻辑的印象，但是如后面将要描述的那样，当制造实际的产品时却具有许多优点。
在本发明中，根据上述的思想方法设置用于PLL中的可变分频电路的分频比。
下面将对分频比设置电路36的具体例子进行描述。
在图1和图2的例子中，其中的IC用于便携单元。然而，作为接收器10的第一本机振荡信号的振荡信号S31和移相后的信号S32的频率(角频率)等于接收信号Sr的接收频率ωo。此接收频率ωo也是用于基地单元的发射信号频率。
因此，当设置用于接收器10的PLL 31的分频比时，此分频比等于在基地单元中设置发射频率fBU时的分频比NBU。因此，能够用与图6A和图6B中描述的用于基地单元的发射器的PLL中的分频比NBU的同样的设置方法，来设置用于PLL 31的可变分频电路311的分频比。
在下面的例子中，设置分频比以用于接收器10中的PLL 31的可变分频电路311和发射器40中的PLL 43的可变分频电路431。
图4.图5A和图5B显示了分频比设置电路36的一个例子，为方便起见，此电路被分成图4和图5而分成几部分显示在两个图中。
在图4的例子中，PLL 31的可变分频电路311用一脉冲咽喉型计数器构成，此计数器有一个预计数器(PRE-SCALER)31P，一个主计数器31M和一个咽喉计数器31S。
在这种情况下，预定标器3P使用来自咽喉计数器31S的控制信号(模数控制信号)进行K或K+1分频，则当咽喉计数器的比特数为Ns时，用于预计数器31P的分频比K变成2Ns。预计数器31P的输出提供给主计数器31M和咽喉计数器31S。此外，把主计数器31M做成一个11比特递减计数器(DOWMCOUNTER)以实现分频。当由于递减计数而使此计数器的值变成″0″时，则解码输出作为一个复位输入提供给咽喉计数器31S。咽喉计数器31S由一个4比特递减计数器构成，因此k＝16。
因此，如果：
N31＝用于可变分频电路311的总分频比并且N31＝NBU，
K＝用于预计数器31P的分频比，
M＝用于主计数器31M的分频比，
S＝用于咽喉(swallow)计数器31S的分频比，
那么，
N31＝(K+1)×S+K×(M-S)
   ＝M×K+S
   ＝M×16+S.
因此，能够通过安装主计数器31M中的分频比N31的高位11比特b11至b5和咽喉计数器31S中的分频比N31中低位4比特b4至b1，来提供总分频比。
计数器31M的分频输出提供给相位比较器电路313并且将来自分频电路35的用作参考频率(＝12.5kHz)的信号S35提供给此相位比较器电路313，随着比较器的输出作为一个控制信号通过一低通滤波器314提供给VCO 312。此外，用于VCO 312的振荡信号S31提供给预计数器31P。
这样，构成了PLL 31并且频率与分频比N31对应的振荡信号S31取自VCO 312。然后此振荡信号S31提供给第一混频器12和移相电路32。
此外，在分频比设置电路36中提供了一个7比特串行输入/并行输出移位寄存器361，一起提供的还有一个4比特加法电路362，一个9比特锁存器363和一对应于PLL 31信号线364。
表示信道号CHNO的二进制数据从微计算机(图中未示出)中通过MSB(比特位b7)串行输出。此数据通过端子T17串行提供给移位寄存器361并且被输入。
在不改变根据前述的第(3)项和(c)项的锁存器363的低位4比特(由*所示)的情况下，移位寄存器361的低位4比特数据b1至b4在锁存后提供给咽喉计数器的比特位b4至b1。
一个″0″电平信号和来自移位寄存器361的数据中的高位3比特b7至b5提供给加法电路362的第一输入端子A4至A1，随着″1″或″0″提供到加法电路362的第二输入端子B4至B1，从而实现了根据前述的第(2)和(B)项中的加法。
加的结果(包括进位)在锁存到锁存器363的高位5比特(由※所示)中后被送到主计数器31M的低位5比特b5至b1。
此外，根据前述的第(1)和(A)项，一个″1″或″0″电平信号从信号线364提供给主计数器31M的高位6比特b11至b6。
然后，当用于信道号CHNO的数据输入到移位寄存器361时，对应于信道号CHNO的分频比N31输入到可变分频电路311，随着VCO312的振荡信号S31的振荡频率变成与信道号CHNO相对应的频率。
实际上分频比的计算如下。
从上面所述中，用于咽喉计数器的分频比N可表示成下式
N＝KM+S      (*)
因此，根据图6A，当CHNO＝1时，
K＝16
M＝11101101101(二进制数)＝1901(十进制数)，
S＝0001(二进制数)＝1(十进制数)
这样，得到N＝30417(与图7B中的值相同)。
从图6B中，当CHNO＝89时，
K＝16
M＝11101110010(二进制数)＝1906(十进制数）
S＝1011(二进制数)＝9(十进制数)。
这样，得到N＝30505(与图7B中的值相同)。
在图5A中，PLL 43的结构与PLL31相同，即一个脉冲咽喉型的可变分频电路431包括一个预定标器43P，一个主计数器43M和一个咽喉计数器43S，而PLL 43包括一个相位比较器433，一个低通滤波器434和VCO 432。来自低通滤波器42的一个音频信号作为一个调制信号也提供给VCO 432。
此外，对应于PLL 43，一个5比特加法电路365，一个8比特锁存器366和一个信号线367提供到分频比设置电路36。
在没有根据前述的第(6)项和(F)项而改变的情况下，移位寄存器361的低位2比特数据b2和b1(用于信道号CHNO的数据)在锁存到锁存器366的低位2比特(由*所示)后提供给咽喉计数器的比特位b2和b1。
而且，移位寄存器361的数据中的高位5比特b7至b3提供给加法电路365的第一输入端子A5至A1，并且一个″1″或″0″电平信号提供到加法电路365的第二输入端子B5至B1，从而实现了根据前述的第(5)和(E)项中的加法。
加的结果(包括进位)锁存到锁存器366的中间6比特(由※所示)中，而锁存后的6比特被提供给主计数器43M的低位6比特b6至b1。
此外，根据前述的第(4)和(D)项，一个″1″或″0″电平信号从信号线367提供给主计数器43M的高位7比特b13至b7。
当用于信道号CHNO的数据输入到移位寄存器361时，对应于信道号CHNO的分频比NHS输入到可变分频电路431。因而VCO432的振荡信号St的载频变成与信道号CHNO相对应的频率。
实际上分频比的计算如下。
由于咽喉(swallow)计数器的位数为2，因此K＝4。
从上面的公式(*)中，用于咽喉(swallow)计数器的分频比N可以表示为
N＝KM+S
因此，根据图6C，当CHNO＝1时，
K＝4
M＝1001111010101(二进制数)＝5077(十进制数)，
S＝01(二进制数)＝1(十进制数)。
这样，得到N＝20309(与图7B中的值相同)。
从图6D中，当CHNO＝89时，
K＝4
M＝1001111101011(二进制数)＝5099(十进制数)
S＝01(二进制数)＝1(十进制数)。
这样，得到N＝20397(与图7B中的值相同)。
在图5B中，PLL 43的结构与PLL31相同，即脉冲咽喉型的可变分频电路431包括预定标器43P，主计数器43M和咽喉计数器43S，而PLL 43包括一个相位比较器433，一个低通滤波器434和一个VCO 432。来自低通滤波器42的一个音频信号作为一个调制信号也提供给VCO 432。
此外，对应于PLL 43，一个5比特加法电路365，一个8比特锁存器366和一个信号线367提供到分频比设置电路36。
根据前述的第(9)项和(I)项，移位寄存器361中的数据的低位2比特b2和b1以及高位2比特b4和b3(用于信道号CHNO的数据)在锁存到锁存器366的低位4比特(由*所示)后提供给咽喉计数器，而低位b2和b1没有改变地锁存，高位b3和b4在由加法器相加后锁存。
而且，寄存器361的数据中的高位5比特b7至b3提供给加法电路365的第一输入端子A5至A1，并且一个″1″或″0″电平信号提供到加法电路365的第二输入端子B5至B1，从而实现了根据前述的第(8)和(H)项中的加法。
加的结果(包括进位)锁存到锁存器366的中间4比特(由※所示)中并且提供给主计数器43M的低位4比特b4至b1。
此外，根据前述的第(7)和(G)项，一个″1″或″0″电平信号从信号线367提供给主计数器43M的高位7比特b13至b7。
当用于信道号CHNO的数据输入到移位寄存器361时，对应于信道号CHNO的分频比NHS输入到可变分频电路431。因而VCO432的振荡信号St的载频变成与信道号CHNO相对应的频率。
通过比较图5A和图5B，可以看到，用于咽喉计数器43S和主计数器43M的位数是不同的。此外，在图4和图5B中，咽喉计数器和主计数器具有相同的位数。
换句话说，通过采用图4和图5B的两个电路，在两个电路中采用相同的咽喉计数器和主计数器是可能的，其好处是因部件通用而降低费用。通过实际计算分频比，图5A和图5B的等效性将是显然的。
从等式(*)式用于咽喉计数器的分频比N能用下式表示：
N＝KM+S.
因此，从图6C′中，当CHNO＝1时，
K＝16，
M＝10011110101(二进制数)＝1269(十进制数)，
S＝0101(二进制数)＝5(十进制数)
这样，得到N＝20309(与图7B中的值相同)。
从图6B中，当CHNO＝89时，
K＝16
M＝10011111010(二进制数)＝1274(十进制数)
S＝1101(二进制数)＝13(十进制数)。
这样，得到N＝20397(与图7B中的值相同)。
根据分频比设置电路36，通过仅仅一次提供表示信道号CHNO的数据到分频比设置电路36中，两个可变分频电路311和431的分频比N31和NHS能够设置成与其各自的信道对应的值。
当微机设置信道后，不需要软件处理就能从信道号CHNO得到接收器10的PLL 43的分频比N31和发射器40的PLL 43的分频比NHS，因而减少了微机的负担和软件数量。
从附图中可清楚地看到，用于分频比设置电路36的电路可做小规模的，因为此分频比设置电路36能够仅仅包括一个移位寄存器361，加法电路362、365和锁存器363、366。
在上面所述中，已经给出了本发明在无绳电话和相应的PLL中的应用。然而，本发明能够应用到任何发射和接收设备和相应的PLL中，因为它们的可用频率和频率间隔都是固定的。
当信道号CHNO的改变方向与发射频率(和接收频率)的改变方向相反时，加法电路365(和362)能够做成一个减法电路。此外，加法电路362或365能够提供在锁存器363或366与计数器311或431之间。
根据本发明，仅仅通过指定信道号就能输出用于信道的分频比数据，而完成此功能的结构能够特别简单，并且电路能够保持在小规模。

Claims (18)

1.一个计数器装置，用于设置以一固定值和一可变值的总和的形式给出的分频比，包括：
一个高位数字设置电路，用于将表示所述分频比的系列数字的高位数字设置成高位预定数字，所述高位数字是固定数字，且这些固定数字组成表示固定值的系列数字的高位数字；
一个加法器，用于加固定数字和可变数字，其中的固定数字组成表示所述固定值的系列数字的中间数字，其中的可变数字组成表示所述可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示所述分频比的系列数字的中间数字，这些中间数字都是可变数字；
一个中间数字设置电路，用于将表示所述分频比的系列数字的中间数字设置成中间预定数字；以及
一个低位数字设置电路，用于将表示所述分频比的系列数字的低位数字设置成低位预定数字，所述低位数字是可变数字，且这些可变数字组成表示所述可变值的系列数字的低位数字。
2.根据权利要求1所述的计数器装置，其中所述的计数装置还包括：
一个用于设置所述的高位和中间预定数字的计数器；以及
一个用于设置所述的低位预定数字的计数器。
3.根据权利要求2所述的计数器装置，其中所述的用于设置低位预定数字的计数器是一咽喉(swallow)计数器。
4.根据权利要求1所述的计数器装置，其中所述的计数装置还包括：
一个用于设置所述高位预定数字和部分所述的中间预定数字的计数器；以及
一个用于设置所述中间预定数字的剩余部分和所述低位预定数字的计数器。
5.根据权利要求4所述的计数器装置，其中所述的用于设置中间预定数字的剩余部分和低位预定数字的计数器是一个咽喉计数器。
6.一种用于设置以一固定值和一可变值的总和的形式给出的分频比到计数器中的方法，包括如下步骤：
把表示所述分频比的系列数字的高位数字设置成高位预定数字，所述高位数字是固定数字，这些固定数字组成表示固定值的所述系列数字的高位数字；
把固定数字和可变数字的总和设置为中间预定数字，其中的固定数字组成表示所述固定值的系列数字的中间数字，其中的可变数字组成表示所述可变值的系列数字的高位数字，
将表示所述分频比的系列数字的低位数字设置成低位预定数字，所述低位数字是可变数字，且这些可变数字组成表示所述可变值的系列数字的低位数字。
7.一个锁相环振荡电路，包括：
一个振荡器，用于产生一个振荡信号；
一个可变分频器，用于根据可变分频比将所述振荡信号的频率分频，其中的可变分频比以一固定值和一可变值的总和的形式给出；以及
比较装置，用于将一具有参考频率的参考振荡信号与所述可变分频器的输出信号进行比较并且控制所述振荡信号的频率，使得所述可变分频器的输出信号的频率等于所述参考频率，
所述可变分频器包括：
存贮装置，用于存贮所述可变值以作为用于改变振荡频率的数据；
一个高位数字设置电路，用于将表示所述可变分频比的系列数字的高位数字设置成高位预定数字，所述高位数字是固定数字，这些固定数字是组成表示所述固定值的系列数字的高位数字，
一个加法器，用于加固定数字和可变数字，其中的固定数字组成表示所述固定值的所述系列数字的中间数字，其中的可变数字组成表示所述可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示所述可变分频比的所述系列数字的中间数字，这些中间数字都是可变数字，
一个中间数字设置电路，用于将表示所述分频比的所述系列数字的中间数字设置成中间预定数字，以及
一个低位数字设置电路，用于将表示所述分频比的所述系列数字的低位数字设置成低位预定数字，这些低位数字是可变数字，且这些可变数字组成表示所述可变值的所述系列数字的低位数字。
8.一个接收器装置包括：
一个锁相环振荡电路；以及
一个频率转换电路，用于通过与作为本机振荡器的所述锁相环振荡电路的输出信号混频而转换输入信号的频率，
所述锁相环振荡电路包括：
一个振荡器，用于产生一个振荡信号；
一个可变分频器，用于根据可变分频比将所述振荡信号的频率分频，其中的可变分频比以一固定值和一可变值的总和的形式给出；以及
比较装置，用于将一具有参考频率的参考振荡信号与所述可变分频器的一个输出信号进行比较并且控制所述振荡信号的频率，使得所述可变分频器的所述输出信号的频率等于所述参考频率，
所述可变分频器包括：
存贮装置，用于存贮所述可变值以作为用于改变振荡频率的数据；
一个高位数字设置电路，用于将表示所述可变分频比的系列数字的高位数字设置成高位预定数字，所述高位数字是固定数字，这些固定数字组成表示固定值的系列数字的高位数字，
一个加法器，用于加固定数字和可变数字，其中的固定数字组成表示所述固定值的所述系列数字的中间数字，其中的可变数字组成表示所述可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示所述可变分频比的所述系列数字的中间数字，这些中间数字都是可变数字，
一个中间数字设置电路，用于将表示所述分频比的所述系列数字的中间数字设置成中间预定数字，以及
一个低位数字设置电路，用于将表示所述分频比的所述系列数字的低位数字设置成低位预定数字，所述低位数字是可变数字，且这些可变数字组成表示所述可变值的所述系列数字的低位数字。
9.一个发射器装置包括：
一个锁相环振荡电路；以及
一个放大器，用于放大所述锁相环振荡电路的输出信号，
所述锁相环振荡电路包括
一个振荡器，用于产生一个振荡信号；
一个可变分频器，用于根据可变分频比将所述振荡信号的频率分频，其中的可变分频比以一固定值和一可变值的总和的形式给出；以及
比较装置，用于将一具有参考频率的参考振荡信号与所述可变分频器的输出信号进行比较并且控制所述振荡信号的频率，使得所述可变分频器的所述输出信号的频率等于所述参考频率，
所述可变分频器包括：
存贮装置，用于存贮所述可变值以作为用于改变振荡频率的数据；
一个高位数字设置电路，用于将表示所述可变分频比的系列数字的高位数字设置成高位预定数字，所述高位数字是固定数字，这些固定数字是组成表示所述固定值的系列数字的高位数字，
一个加法器，用于加固定数字和可变数字，其中的固定数字组成表示所述固定值的所述系列数字的中间数字，其中的可变数字组成表示所述可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示所述可变分频比的所述系列数字的中间数字，这些中间数字都是可变数字；
一个中间数字设置电路，用于将表示所述分频比的所述系列数字的所述中间数字设置成中间预定数字；以及
一个低位数字设置电路，用于将表示所述分频比的所述系列数字的低位数字设置成低位预定数字，所述低位数字是可变数字，且这些可变数字组成表示所述可变值的所述系列数字的低位数字。
10.此外，根据本发明，一个收发器装置包括：
一个第一锁相环振荡电路；以及
一个第二锁相环振荡电路。
所述第一锁相环振荡电路包括：
第一振荡器，用于产生第一振荡信号；
第一可变分频器，用于根据第一可变分频比将所述第一振荡信号的频率分频，其中的第一可变分频比以第一固定值和第一可变值的总和的形式给出，以及
第一比较装置，用于将一具有参考频率的参考振荡信号与所述第一可变分频器的输出信号进行比较并且控制所述第一振荡信号的频率，使得所述第一可变分频器的所述输出信号的频率等于所述参考频率，
所述第一可变分频器包括
第一存贮装置，用于存贮所述第一可变值以作为用于改变振荡频率的数据；
第一高位数字设置电路，用于将表示所述第一可变分频比的系列数字的高位数字设置成高位预定数字，所述高位数字是固定数字，这些固定数字是组成表示所述第一固定值的系列数字的高位数字，
第一加法器，用于加固定数字和可变数字，其中的固定数字组成表示所述第一固定值的所述系列数字的中间数字，其中的可变数字组成表示所述第一可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示所述第一可变分频比的所述系列数字的中间数字，这些中间数字都是可变数字，
第一中间数字设置电路，用于将表示所述第一分频比的所述系列数字的所述中间数字设置成中间预定数字，以及
第一低位数字设置电路，用于将表示所述第一分频比的所述系列数字的低位数字设置成低位预定数字，所述低位数字是可变数字，且这些可变数字组成表示所述第一可变值的所述系列数字的低位数字，
所述第二锁相环振荡电路包括：
第二振荡器，用于产生第二振荡信号；
第二可变分频器，用于根据第二可变分频比将所述第二振荡信号的频率分频，其中的第二可变分频比以第二固定值和第二可变值的总和的形式给出，以及
第二比较装置，用于将一具有参考频率的参考振荡信号与所述第二可变分频器的输出信号进行比较并且控制所述第二振荡信号的频率，使得所述第二可变分频器的所述输出信号的频率等于所述参考频率，
所述第二可变分频器包括
第二存贮装置，用于存贮所述第二可变值以作为用于改变振荡频率的数据，
第二高位数字设置电路，用于将表示所述第二可变分频比的系列数字的高位数字设置成高位预定数字，所述高位数字是固定数字，这些固定数字是组成表示所述第二固定值的系列数字的高位数字，
第二加法器，用于加固定数字和可变数字，其中的固定数字组成表示所述第二固定值的所述系列数字的中间数字，其中的可变数字组成表示所述第二可变值的系列数字的高位数字，此加法器还用于提供一输出作为表示所述第二可变分频比的所述系列数字的中间数字，这些中间数字都是可变数字，
第二中间数字设置电路，用于将表示所述第二分频比的所述系列数字的所述中间数字设置成中间预定数字，以及
第二低位数字设置电路，用于将表示所述第二分频比的所述系列数字的低位数字设置成低位预定数字，所述低位数字是可变数字，这些可变数字是组成表示所述第二可变值的系列数字的低位数字。
11.根据权利要求10的收发器装置，其中所述的第一和第二锁相环振荡电路的任何一个还包括：
一个用于设置所述高位和中间预定数字的计数器；以及
一个用于设置所述低位预定数字的计数器。
12.根据权利要求11所述的收发器装置，其中所述的用于设置所述的低位预定数字的计数器是一个咽喉计数器。
13.根据权利要求11所述的收发器装置，其中，在所述的第一和第二锁相环振荡电路中，用于设置所述的高位和中间预定数字的每个计数器中的数字的数量是相等的。
14.根据权利要求12所述的收发器装置，其中，在所述的第一和第二锁相环振荡电路中，每个所述的咽喉计数器中的数字的数量是相等的。
15.根据权利要求10所述的收发器装置，其中，所述的第一和第二锁相环振荡电路的任何一个还包括：
一个用于设置所述的高位预定数字和部分所述的中间预定数字的计数器；以及
一个用于设置所述中间预定数字的剩余部分和所述低位预定数字的计数器。
16.根据权利要求15所述的收发器装置，其中，所述的用于设置中间预定数字的剩余部分和低位预定数字的计数器是一个咽喉计数器。
17.根据权利要求15所述的收发器装置，其中，在所述的第一和第二锁相环振荡电路中，用于设置所述的高位和部分中间预定数字的每个计数器中的数字的数量也是相等的。
18.根据权利要求16所述的收发器装置，其中，在所述的第一和第二锁相环振荡电路中，每个所述的咽喉计数器中的数字的数量是相等的。
CN96105952A 1995-03-07 1996-03-07 设置可变分频比的方法和设备以及使用它的设备 Pending CN1140934A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP074391/95 1995-03-07
JP7439195 1995-03-07

Publications (1)

Publication Number Publication Date
CN1140934A true CN1140934A (zh) 1997-01-22

Family

ID=13545843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96105952A Pending CN1140934A (zh) 1995-03-07 1996-03-07 设置可变分频比的方法和设备以及使用它的设备

Country Status (5)

Country Link
US (1) US5712595A (zh)
KR (1) KR960036338A (zh)
CN (1) CN1140934A (zh)
GB (1) GB2298726B (zh)
TW (1) TW287338B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312567A (ja) * 1996-05-20 1997-12-02 Sony Corp Ｐｌｌ周波数シンセサイザの制御回路
US6094100A (en) * 1996-05-20 2000-07-25 Sony Corporation PLL synthesizer apparatus
WO1998002336A1 (fr) * 1996-07-17 1998-01-22 Sensor Technology Co., Ltd. Generateur de gaz pour airbag
DE19747735C2 (de) * 1997-10-29 2003-04-30 Infineon Technologies Ag Frequenzsynthesizer für ein Mobilfunkendgerät
US6856180B1 (en) 2001-05-06 2005-02-15 Altera Corporation Programmable loop bandwidth in phase locked loop (PLL) circuit
US6798302B2 (en) 2001-05-06 2004-09-28 Altera Corporation Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system
US6744277B1 (en) 2001-05-06 2004-06-01 Altera Corporation Programmable current reference circuit
US7242229B1 (en) * 2001-05-06 2007-07-10 Altera Corporation Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
JP2002368642A (ja) * 2001-06-08 2002-12-20 Sony Corp 受信機およびｉｃ
US6486742B1 (en) * 2001-09-10 2002-11-26 Lockheed Martin Corporation Blind coherent combiner and method using coupled phase-lock loops
KR100616688B1 (ko) * 2005-06-21 2006-08-28 삼성전기주식회사 저분주비 프로그램가능 주파수 분주기 및 그 방법
US9966965B2 (en) * 2016-06-10 2018-05-08 Silicon Laboratories Inc. Apparatus for low power signal generator and associated methods
CN115565576A (zh) 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器
CN115565577A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184068A (en) * 1977-11-14 1980-01-15 Harris Corporation Full binary programmed frequency divider
US4321555A (en) * 1980-04-16 1982-03-23 King Radio Corporation Universal frequency synthesizer
US5045813A (en) * 1989-10-19 1991-09-03 Nihon Musen Kabushiki Kaisha Slip phase control PLL
GB2239115A (en) * 1989-12-15 1991-06-19 Philips Electronic Associated Direct dividing frequency synthesiser

Also Published As

Publication number Publication date
KR960036338A (ko) 1996-10-28
GB9604788D0 (en) 1996-05-08
TW287338B (zh) 1996-10-01
GB2298726B (en) 1998-06-10
GB2298726A (en) 1996-09-11
US5712595A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
CN1315265C (zh) 接收机及ic
CN1237707C (zh) 使用分谐波频率变换器体系的直接转换接收器及相关的预处理器
CN1515104A (zh) 高频信号接收装置及其制造方法
CN1263229C (zh) 啸叫检测和抑制设备及方法
CN1140934A (zh) 设置可变分频比的方法和设备以及使用它的设备
CN1171395C (zh) 无线装置及其天线方向性的校准方法
CN1292533C (zh) 平衡高频器件，平衡特性的改进方法和采用此类器件的平衡高频电路
CN1578114A (zh) 调制电路设备、调制方法和无线电通信设备
CN1467919A (zh) 传输电路装置及无线通信装置
CN1503462A (zh) 混频电路和使用它的高频信号接收装置
CN1904773A (zh) 电波接收装置、电波接收电路及电波表
CN1906499A (zh) 利用高时间分辨率任意改变发射和接收之间的延迟时间的小尺寸低功耗短程雷达及其控制方法
CN1367602A (zh) 回声信号抑制设备
CN1199414C (zh) 多频带数据通信设备及其通信方法
CN1389016A (zh) 高频放大器、前馈放大器及失真补偿放大器
CN1397106A (zh) 高频放大器及混频器
CN1977446A (zh) 双向频率变换器以及使用它的无线器
CN1489327A (zh) 无线信号接收设备和无线信号接收方法
CN1771668A (zh) 数据处理终端系统以及使用其的发射和接收方法
CN1665133A (zh) 发送电路、通信机器、音频机器、影像机器、及发送方法
CN1707941A (zh) 多级放大设备以及使用该设备的接收设备和发送设备
CN1300972C (zh) 时钟信号切换装置、时钟信号切换方法、数据总线切换装置及数据总线切换方法
CN101039124A (zh) 接收机
CN1738195A (zh) 高频放大电路及使用该电路的移动通信终端
CN1246958C (zh) 预失真线性化电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication