KR100616688B1 - 저분주비 프로그램가능 주파수 분주기 및 그 방법 - Google Patents

저분주비 프로그램가능 주파수 분주기 및 그 방법 Download PDF

Info

Publication number
KR100616688B1
KR100616688B1 KR1020050053489A KR20050053489A KR100616688B1 KR 100616688 B1 KR100616688 B1 KR 100616688B1 KR 1020050053489 A KR1020050053489 A KR 1020050053489A KR 20050053489 A KR20050053489 A KR 20050053489A KR 100616688 B1 KR100616688 B1 KR 100616688B1
Authority
KR
South Korea
Prior art keywords
division
frequency
signal
mode
swallow
Prior art date
Application number
KR1020050053489A
Other languages
English (en)
Inventor
신성철
김유환
권기성
이수웅
이진택
문요섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050053489A priority Critical patent/KR100616688B1/ko
Priority to NL1031644A priority patent/NL1031644C2/nl
Priority to DE102006018253A priority patent/DE102006018253B4/de
Priority to US11/380,917 priority patent/US7282969B2/en
Application granted granted Critical
Publication of KR100616688B1 publication Critical patent/KR100616688B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 디지털 MOPLL 튜너에 적용되는 분수-N 분주기 타입의 저분주비 프로그램가능 주파수 분주기 및 그 방법을 제공하는데 그 목적이 있다.
본 발명은, 모드 선택신호에 따른 제1 또는 제2 분주 동작모드별로 분주 데이타를 메인 분주비와 펄스 스왈로값으로 각각 할당하는 분주비 할당부; 상기 모드 선택신호에 따라 제1 분주 동작모드 또는 제2 분주 동작모드로 동작하는 프리스케일러; 상기 메인 분주비로 상기 프리스케일러로부터의 주파수를 분주하는 메인 카운터; 및 상기 메인 카운터의 클럭을 카운트하면서 상기 프리스케일러에 펄스 스왈로 신호를 출력하고, 상기 펄스 스왈로 신호는, 상기 카운트값이 상기 펄스 스왈로값에 해당되는 경우에는 스왈로 레벨을 갖고, 그 외에는 비스왈로 레벨을 갖는 펄스 스왈로 카운터를 포함한다.
또한, 메인 분주비를 낮추어 높은 비교주파수에서 동작할 수 있는 주파수 분주 방법을 제안한다.
디지털 MOPLL 튜너, 분수-N 분주기, 메인 분주비, 비교주파수, 위상 잡음(Phase Noise)

Description

저분주비 프로그램가능 주파수 분주기 및 그 방법{LOW DIVIDE RATIO PROGRAMABLE FREQUENCY DIVIDER AND METHOD THEREOF}
도 1은 일반적인 주파수 합성기의 개략도.
도 2는 종래 3차 Σ△변조를 이용한 분수-N 분주기 타입의 PLL의 구성도.
도 3은 도 2의 프로그램가능 주파수 분주기의 구성도.
도 4의 (a) 및 (b)는 도 4의 프로그램가능 주파수 분주기의 동작 타임챠트.
도 5는 본 발명에 따른 프로그램가능 주파수 분주기의 구성도.
도 6은 도 5의 펄스 스왈로 제어부의 구성도.
도 7은 본 발명의 프로그램가능 주파수 분주기의 동작 타임챠트.
도 8은 본 발명에 따른 주파수 분주 방법을 보이는 플로우챠트이다.
* 도면의 주요부분에 대한 부호의 설명 *
50 : 분주비 할당부 100 : 프리스케일러
110 : 가변 분주기 120 : 더블 카운터
130 : 출력 선택기 140 : 레벨변환기
200 : 메인 카운터 300 : 펄스 스왈로 카운터
SEL8 : 모드 선택신호 DD : 분주 데이타
M : 메인 분주비 S : 펄스 스왈로값
SW : 펄스 스왈로 신호 SC : 스왈로 제어신호
Fvco : 발진주파수 Fv : 분주 발진주파수
M11~M14 : 제1 내지 제4 MOS 트랜지스터 M21~M24 : 제5 내지 제8 MOS 트랜지스터
LSB : 최하위 비트 PO : 프리스케일러 출력신호
CLK : 클럭
본 발명은 디지털 MOPLL 튜너에 적용되는 분수-N 분주기 타입의 저분주비 프로그램가능 주파수 분주기 및 그 방법에 관한 것으로, 특히 메인 분주비를 낮추어 높은 비교주파수에서 동작하도록 구현함으로써, 위상 잡음(Phase Noise) 특성을 개선할 수 있고, 보다 사이즈를 줄일 수 있는 저분주비 프로그램가능 주파수 분주기 및 그 방법에 관한 것이다.
일반적으로, 발진주파수(Fvco)를 생성하는 합성기(Frequency Synthesizer)는 정확도, 안정도가 높은 1개의 수정 발진기(X-tal)를 기준으로 하여, 그 발진 주파수를 체배, 체감 또는 혼합 등의 처리를 하여 안정된 임의의 주파수를 발진시키는 가변 발진기와, 이 가변 발진기의 발진주파수의 위상을 제어하는 위상 동기 루프(PLL:Phase Locked Loop, 이하 PLL이라 함)가 사용된다.
도 1은 일반적인 주파수 합성기의 개략도이다.
도 1에 도시된 일반적인 주파수 합성기는 디지털 MOPLL 튜너에 적용되는 경우, VHF-L, VHF-H 및 UHF 밴드를 포함하는 입력신호(SL,SM,SH)와 각 발진주파수를 믹싱하여 중간주파신호(IFout)를 출력하는 복수의 믹서(M1-M3)와, 상기 복수의 믹서(M1-M3)에 해당 발진주파수를 공급하는 복수의 발진주파수(VCO1-VCO3)와, 상기 복수의 발진주파수(VCO1-VCO3) 각각을 제어하기 위한 멀티밴드용 PLL(10)를 포함한다.
이러한 주파수 합성기에서는 디지털 TV의 수신용으로 쓰이는 디지털 MOPLL 튜너 등에 적용되는 경우에는, 채널간격(Channel Spacing)을 고려해, 위상 잡음(Phase Noise)과 측대파 스퓨리어스(Sideband Spurious)와 같은 잡음특성을 만족할 수 있는 범위내에서 높은 채널 선택도 특성을 가져야 한다.
이와 같은 상기 주파수 합성기에 사용되는 PLL은 크게 정수 분주기(Integer-N) 타입의 PLL과 분수-N(Fractional-N) 분주기 타입의 PLL로 구분되는데, 특히 분수-N(Fractional-N) 분주기 타입의 PLL는 저 위상잡음(Low Phase Noise) 특성에 유리하다는 것이 알려져 있다.
상기 분수-N(Fractional-N) 분주기 타입의 PLL에서는, 그 특성상 분수 스퓨리어스(Fractional Spur)가 필히 발생되는데, 이러한 분수 스퓨리어스(Fractional Spur)를 억제시키기 위해 가장 널리 알려진 잡음 세이핑(Noise Shaping) 방법으로, Σ△(시그마-델타) 변조기(Discrete Sigma-Delta Modulator)가 이용되고 있다. 이때, Σ△ 변조기는 저주파 잡음(Low Frequency Noise)을 고주파 잡음(High Frequency Noise)으로 변환(Convert)시키는 과정에서, 분수 스퓨리어스(Fractional Spur)를 PLL의 루프 대역폭(Loop Bandwidth) 밖으로 시프트(Shift)시키는 역할을 한다.
이러한 Σ△ 변조기가 적용되기 위해서는 매 분주 주기마다 넓은 분주비 가변범위내에서 더욱 빈번히 가변되는 분주비가 요구된다.
이러한 종래의 PLL중의 Σ△ 변조를 이용한 분수-N 분주기 타입의 PLL에 대해 도 2 내지 도 4를 참조하여 설명한다.
도 2는 종래 3차 Σ△ 변조를 이용한 분수-N 분주기 타입의 PLL의 구성도이다.
도 2에 도시된 종래 분수-N 분주기 타입의 PLL는, 기준주파수 생성기(21)로부터의 기준주파수(Fref)를 기준 분주비로 분주하는 기준 분주기(22)와, 입력되는 제어신호에 따라 분주비를 가변하고, 이 가변된 분주비로 전압제어발진기(VC0)의 발진주파수(Fvco)를 분주하는 프로그램가능 주파수 분주기(23)와, 상기 기준 분주 기(22)에 의해 분주된 비교 주파수(Fc)와 상기 프로그램가능 주파수 분주기(23)에 의해 분주된 분주 발진주파수(Fv)의 위상차를 검출하는 위상차 검출기(24)와, 상기 위상차 검출기(24)로부터의 위상차에 따라 차지 펌핑하여 위상차에 해당되는 전압을 공급하는 차지펌프(25)와, 상기 차지펌프(25)로부터의 전압을 저역 통과시켜 전압을 안정화시킨 후 튜닝 전압(VT)으로 상기 전압제어발진기(VCO)로 공급하는 저역통과필터(26)를 포함한다.
또한, 상기 주파수 합성기는 분주비의 가변을 위해, 상기 프로그램가능 주파수 분주기(23)에 분주 데이타를 제공하는 3차 Σ△ 변조기(27)가 적용되는데, 상기 3차 Σ△ 변조기(27)는 내부에 M비트 어큐뮬레이터를 포함하여 분수-N 분주비(FN=N + K/2M)중 분수부의 분자에 해당되는 K[M비트]를 입력받아서, 상기 K를 누적하면서 누적값이 분모(2M)를 초과하는 경우에 캐리를 발생하고, 이때 발생되는 캐리(Σ△)와 정수분주비(N)를 상기 프로그램가능 주파수 분주기(23)에 분주 데이타로 출력한다.
도 3은 도 2의 프로그램가능 주파수 분주기의 구성도이다.
도 3을 참조하면, 상기 프로그램가능 분주기(27)는, 프리스케일러(31)와, 메인 카운터(32) 및 펄스 스왈로 카운터(33)를 포함한다.
상기 프리스케일러(31)는, 스왈로 제어신호(SC)에 따라 사전에 설정된 4분주 또는 5분주하는 가변 분주기(31a)와, 상기 가변 분주기(31a)로부터의 주파수를 더 블 카운트하여 2분주하는 더블 카운터(31b)와, 상기 모드선택신호(SEL8)에 따라, 상기 가변 분주기(31a)에 의해 4 또는 5분주된 주파수(Fvco/4 또는 Fvco/5) 또는 상기 더블 카운터(31c)에 의해 더블 카운트된 주파수를 선택하는 출력 선택기(31c)와, 상기 출력 선택기(31c)의 출력주파수의 레벨을 풀스윙 레벨로 변환하는 레벨변환기(31d)와, 상기 레벨 변환기(31c)의 출력(PO) 및 상기 펄스 스왈로 카운터(33)로부터의 스왈로신호(SW)에 따라 상기 가변 분주기(31a)에 스왈로 제어신호(SC)를 출력하는 펄스 스왈로 제어부(31e)를 포함한다.
상기 메인 카운터(32)는 사전에 설정된 메인 분주비(M)로 상기 프리스케일러(31)에 의해 분주된 주파수를 분주하여 분주 발진주파수(Fv)를 출력한다.
상기 펄스 스왈로 카운터(33)는 상기 메인 카운터(32)로부터의 클럭을 카운트하여, 이 카운트하는 도중에 "0"을 출력하다가, 상기 카운트값이 사전에 설정된 펄스 스왈로값(S)에 해당되는 경우에 "1"인 펄스 스왈로 신호(SW)를 상기 프리스케일러(31)의 펄스 스왈로 제어기(31e)로 출력한다.
이와 같은 종래 프로그램가능 주파수 분주기는 모드 선택신호(SEL8)에 따라, 4/5분주모드 또는 8/9분주 모드로 동작하고, 각 모드에서의 분주비 변화는 펄스 스왈로 신호(SW)에 따라 수행되는데, 이에 대해서는 도 4를 참조하여 설명한다.
도 4의 (a) 및 (b)는 도 3의 프로그램가능 주파수 분주기의 동작 타임챠트이다.
먼저, 상기 프리스케일러(31)가 발진주파수(Fvco)를 4 또는 5분주하는 4/5 분주 모드에 대해서 도 4의 (a)를 참조하여 설명한다.
도 4의 (a)를 참조하면, 상기 프리스케일러(31)가 펄스 스왈로 카운터(33)의 펄스 스왈로 신호(SW)에 의해 발진주파수(Fvco)를 4 또는 5분주하는 경우에 있어서, 분주비가 1바이트(8비트: b8b7b6b5 b4b3b2b1)인 경우, 최하위 2비트(b2b1)는 펄스 스왈로값(S)으로 할당되고, 그 나머지 비트(b8b7b6b5 b4b3)는 메인 분주비(M)로 할당되는데, 여기서, 상기 프리스케일러는 메인 분주비(M)중에서 펄스 스왈로값(S)만큼 펄스 스왈로를 수행하므로, 상기 펄스 스왈로값(S)은 메인 분주비(M)보다 클 수 없다. 또한 Σ△에 의한 음수를 고려하여야 한다.
이러한 점에서, 4 또는 5분주 모드에서의 최소 분주비는 20(0001 0100)이다. 이때, 최소 분주비로 각기 다른 기준주파수를 이용하여 만들어질 VCO 출력주파수는 하기 수학식 1과 같다.
rm Fvco = Fref * FN
상기 수학식 1에 의하면, 상기 분주비(FN)가 20이고, 상기 기준주파수(Fref)가 4MHz, 8MHz 및 16MHz일 경우에, 상기 발진주파수(Fvco)는 각각 80MHz(4MHz*20), 160MHz(8MHz*20) 및 320MHz(16MHz*20)이다.
다음, 상기 프리스케일러(31)가 발진 주파수(Fvco)를 8 또는 9분주하는 8/9분주 모드에 대해서는 도 5의 (b)를 참조하여 설명한다.
도 5의 (b)를 참조하면, 상기 프리스케일러(31)가 상기 펄스 스왈로 카운터(33)의 펄스 스왈로 신호(SW) 및 더블 카운터에 의해 상기 발진주파수(Fvco)를 8 또는 9분주하는 경우에 있어서, 분주비가 1바이트(8비트: b8b7b6b5 b4b3b2b1)인 경우, 최하위 3비트(b3b2b1)는 펄스 스왈로값(S)으로 할당되고, 그 나머지 비트(b8b7b6b5 b4)는 메인 분주비(M)로 할당되는데, 여기서, 전술한 바와 같은 이유로, 상기 펄스 스왈로값(S)은 메인 분주비(M)보다 클 수 없다. 또한 Σ△에 의한 음수를 고려하여야 한다.
이러한 점에서, 8 또는 9분주 모드에서의 최소 분주비는 72(0100 1000)이다. 이때, 최소 분주비로 각기 다른 기준주파수를 이용하여 만들어질 VCO 출력주파수는 상기 수학식 1과 같고, 상기 수학식 1에 의하면, 상기 분주비(FN)가 72이고, 상기 기준주파수(Fref)가 4MHz, 8MHz 및 16MHz일 경우에, 상기 발진주파수(Fvco)는 288MHz(4MHz*72), 576MHz(8MHz*72) 및 1152MHz(16MHz*72)이다.
그러나, 이와 같은 종래 프로그램가능 주파수 분주기에서는, 소형화와 낮은 위상 잡음(Low Phase Noise)을 지향하는 분수-N 타입의 PLL에서는, 높은 기준주파수(Xtal)를 사용할 수 없게 되는 문제점이 있다.
이에 따라, 상기 메인 카운터는 높은 메인 분주비가 할당되어야 하므로, 위 상 잡음 특성이 떨어지며, 기준주파수생성기의 사이즈를 줄이는 데에 한계가 있는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은 디지털 MOPLL 튜너에 적용되는 분수-N 분주기 타입의 저분주비 프로그램가능 주파수 분주기에서, 메인 분주비를 낮추어 높은 비교주파수에서 동작하도록 구현함으로써, 위상 잡음(Phase Noise) 특성을 개선할 수 있고, 보다 사이즈를 줄일 수 있는 저분주비 프로그램가능 주파수 분주기 및 그 방법을 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위해서, 본 발명의 저분주비 프로그램가능 주파수 분주기는, 모드 선택신호에 따른 제1 분주 동작모드 또는 제2 분주 동작모드별로 분주 데이타를 메인 분주비와 펄스 스왈로값으로 각각 할당하고, 여기서, 상기 펄스 스왈로값을 상기 분주 데이타중 2비트를 할당하는 분주비 할당부; 상기 모드 선택신호에 따라 제1 분주 동작모드 또는 제2 분주 동작모드로 동작하고, 상기 제1 분주 동작모드에서는 펄스 스왈로 신호에 따라 상기 발진주파수를 N분주 또는 N+1분주하고, 상기 제2 분주 동작모드에서는, 최하위 비트, 분주 발진주파수, 자체 출력신호 및 펄스 스왈로 신호에 따라 상기 발진주파수를 P분주 또는 P+1 또는 P+2 분주하는 프리스케일러; 상기 메인 분주비로 상기 프리스케일러로부터의 주 파수를 분주하는 메인 카운터; 및 상기 메인 카운터의 클럭을 카운트하면서 상기 프리스케일러에 펄스 스왈로 신호를 출력하고, 상기 펄스 스왈로 신호는, 상기 카운트값이 상기 펄스 스왈로값에 해당되는 경우에는 스왈로 레벨을 갖고, 그 외에는 비스왈로 레벨을 갖는 펄스 스왈로 카운터를 포함하는 것을 특징으로 한다.
상기 제1 분주 동작모드는 4분주 또는 5분주로 동작하는 4/5 분주 동작모드이고, 상기 제2 분주 동작모드는 8분주 또는 9분주 또는 10분주로 동작하는 8/9/10분주 모드인 것을 특징으로 한다,
상기 분주비 할당부는, 상기 모드 선택신호가 제1 분주 동작모드인 경우, 상기 분주 데이타중 하위 2비트를 펄스 스왈로값으로 할당하고, 그 외 비트를 메인 분주비로 할당하고, 상기 모드 선택신호가 제2 분주 동작모드인 경우, 상기 분주 데이타중 하위 3비트중 상위 2비트를 펄스 스왈로값으로 할당하고, 상기 하위 3비트를 제외한 나머지 비트를 메인 분주비로 할당하는 것을 특징으로 한다.
상기 프리스케일러는, 상기 모드 선택신호가 제1 분주 동작모드 신호이고 상기 펄스 스왈로 신호가 비스왈로일 경우에는 4분주로 동작하고, 상기 모드 선택신호가 제1 분주 동작모드 신호이고 상기 펄스 스왈로 신호가 스왈로일 경우에는 5분주로 동작하는 것을 특징으로 한다.
상기 프리스케일러는, 상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 9분주 신호일 경우에는 9분주로 동작하고, 상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 8/10분주 신호이고 상기 펄스 스왈로 신호가 비스왈로일 경우에는 8분주로 동작하며, 상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 8/10분주 신호이고 상기 펄스 스왈로 신호가 스왈로일 경우에는 10분주로 동작하는 것을 특징으로 한다.
상기 프리스케일러는, 스왈로 제어신호에 따라 상기 발진주파수를 사전에 설정된 4분주 또는 5분주하는 가변 분주기; 상기 가변 분주기로부터의 주파수를 더블 카운트하여 2분주하는 더블 카운터; 상기 모드 선택신호에 따라, 상기 가변 분주기에 의해 4 또는 5분주된 주파수 또는 상기 더블 카운터에 의해 더블 카운트된 주파수를 선택하는 출력 선택기; 상기 출력 선택기의 출력주파수의 레벨을 풀스윙 레벨로 변환하는 레벨변환기; 및 상기 모드 선택신호, 상기 메인 카운터의 출력, 상기 프리스케일러의 출력 및 상기 펄스 스왈로 카운터의 펄스 스왈로 신호에 따라 스왈로 제어신호를 상기 가변 분주기로 출력하는 펄스 스왈로 제어부를 포함하는 것을 특징으로 한다.
상기 펄스 스왈로 제어부는, 전원측에 소오스가 공통 연결되고, 상기 모드 선택신호와 LSB의 논리곱 신호에 따라 스위칭되는 제1 MOS 트랜지스터와, 상기 메인 카운터의 분주 발진주파수에 따라 스위칭되는 제2 MOS 트랜지스터와, 상기 프리스케일러의 출력의 인버팅 신호에 따라 스위칭되는 제3 MOS 트랜지스터가 병렬로 연결된 병렬 회로부; 상기 병렬 회로부의 공통 드레인에 연결된 소오스와 출력단에 연결된 드레인을 포함하고, 상기 펄스 스왈로 카운터의 펄스 스왈로 신호에 따라 스위칭되는 제4 MOS 트랜지스터; 상기 제4 MOS 트랜지스터의 드레인과 접지 사이에, 상기 모드 선택신호와 LSB의 논리곱 신호에 따라 스위칭되는 제5 MOS 트랜지스 터와, 상기 메인 카운터의 분주 발진주파수에 따라 스위칭되는 제6 MOS 트랜지스터와, 상기 프리스케일러의 출력의 인버팅 신호에 따라 스위칭되는 제7 MOS 트랜지스터가 직렬로 연결된 직렬 회로부; 및 상기 직렬 회로부에 병렬로 연결되고, 상기 펄스 스왈로 카운터의 펄스 스왈로 신호에 따라 스위칭되는 제8 MOS 트랜지스터를 포함하는 것을 특징으로 한다.
또한, 본 발명의 목적을 달성하기 위해서, 본 발명의 주파수 분주 방법은, 모드 선택신호에 따라 제1 분주 동작모드 또는 제2 분주 동작모드인지를 판별하는 모드 판별 단계; 제1 분주 동작모드인 경우, 상기 분주 데이타중 하위 2비트를 펄스 스왈로값으로 할당하고, 그 외 비트를 메인 분주비로 할당하고, 제2 분주 동작모드인 경우, 상기 분주 데이타중 하위 3비트중 상위 2비트를 펄스 스왈로값으로 할당하고, 상기 하위 3비트를 제외한 나머지 비트를 메인 분주비로 할당하는 분주비 할당단계; 메인 카운트용 클럭을 카운트하면서 상기 카운트값이 상기 펄스 스왈로값에 해당되는 경우에는 스왈로를 제어하고, 그 외에는 비스왈로를 제어하는 펄스 스왈로 제어단계; 상기 제1 분주 동작모드에서, 비스왈로 제어에 따라 발진주파수를 N분주하고, 스왈로 제어에 따라 발진주파수를 N+1분주하는 제1 분주 동작모드 단계; 상기 제2 분주 동작모드에서, 분주 발진주파수가 P분주 레벨일 경우에는 P분주로 동작하고, 상기 분주 발진주파수가 P/P+2분주 레벨이고 상기 비스왈로 제어에 따라 P분주로 동작하며, 상기 분주 발진주파수가 P/P+2분주 레벨이고 상기 스왈로 제어에 따라 P+2분주로 동작하는 제2 분주 동작모드 단계; 상기 제1 분주 동작모드 단계 및 제2 분주 동작모드 단계에서 분주된 주파수를 선택하는 출력 선택 단계; 및 상기 선택된 주파수를 상기 메인 분주비로 분주하는 메인 분주 단계를 포함하는 것을 특징으로 한다.
상기 모드 판별 단계의 제1 분주 동작모드는 4분주 또는 5분주로 동작하는 4/5 분주 동작모드이고, 상기 모드 판별 단계의 제2 분주 동작모드는 8분주 또는 9분주 또는 10분주로 동작하는 8/9/10분주 모드인 것을 특징으로 한다.
상기 제2 분주 동작모드 단계는 상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 9분주 레벨일 경우에는 상기 4분주 및 5분주를 더블 카운트하여 상기 발진주파수를 9분주로 동작하는 것을 특징으로 한다.
상기 제2 분주 동작모드 단계는 상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 8분주 또는 10분주를 위한 8/10분주 레벨이고 상기 펄스 스왈로 신호가 비스왈로일 경우에는 상기 4분주를 더블 카운트하여 상기 발진주파수를 8분주하는 것을 특징으로 한다.
상기 제2 분주 동작모드 단계는, 상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 8분주 또는 10분주를 위한 8/10분주 레벨이고 상기 펄스 스왈로 신호가 스왈로일 경우에는 상기 5분주를 더블 카운트하여 상기 발진주파수를 10분주하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한 다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
본 발명의 프로그램가능 주파수 분주기는, 3차 Σ△ 변조기를 이용하는 분수-N 분주기로서, 이는 디지털 MOPLL 튜너에 적용되며, 이때, 메인 분주비를 낮추어 높은 비교주파수에서 동작하도록 구현하여, 위상 잡음(Phase Noise) 특성을 개선할 수 있고, 보다 사이즈를 줄일 수 있는데, 이러한 본 발명의 저분주비 프로그램가능 주파수 분주기에 대해서는 도 5 내지 도 8을 참조하여 설명한다.
도 5는 본 발명에 따른 프로그램가능 주파수 분주기의 구성도이다.
도 5를 참조하면, 본 발명의 프로그램가능 주파수 분주기는, 분주비 할당부(50), 프리스케일러(100), 메인 카운터(200) 및 펄스 스왈로 카운터(300)를 포함한다.
상기 분주비 할당부(50)는, 모드 선택신호(SEL8)에 따른 제1 분주 동작모드 또는 제2 분주 동작모드별로 분주 데이타(DD)를 메인 분주비(M)와 펄스 스왈로값(S)으로 각각 할당하고, 여기서, 상기 펄스 스왈로값(S)을 상기 분주 데이타(DD)중 2비트를 할당한다.
예를 들어, 본 발명의 저분주비 프로그램가능 주파수 분주기에서, 상기 제1 분주 동작모드는 4분주 또는 5분주로 동작하는 4/5 분주 동작모드이고, 상기 제2 분주 동작모드는 8분주 또는 9분주 또는 10분주로 동작하는 8/9/10분주 모드로 설 정될 수 있다.
이때, 상기 분주비 할당부(50)는, 상기 모드 선택신호(SEL8)가 제1 분주 동작모드인 경우, 상기 분주 데이타(DD)중 하위 2비트를 펄스 스왈로값(S)으로 할당하고, 그 외 비트를 메인 분주비(M)로 할당하고, 상기 모드 선택신호(SEL8)가 제2 분주 동작모드인 경우, 상기 분주 데이타(DD)중 하위 3비트중 상위 2비트를 펄스 스왈로값(S)으로 할당하고, 상기 하위 3비트를 제외한 나머지 비트를 메인 분주비(M)로 할당한다.
상기 프리스케일러(100)는, 상기 모드 선택신호(SEL8)에 따라 제1 분주 동작모드 또는 제2 분주 동작모드로 동작하고, 상기 제1 분주 동작모드에서는 펄스 스왈로 신호(SW)에 따라 상기 발진주파수(Fvco)를 N분주 또는 N+1분주하고, 상기 제2 분주 동작모드에서는, 최하위 비트(LSB), 분주 발진주파수(Fv), 자체 출력신호(PO) 및 펄스 스왈로 신호(SW)에 따라 상기 발진주파수(Fvco)를 P분주 또는 P+1 또는 P+2 분주한다.
예를 들어, 상기 N분주 및 N+1분주가 각각 4분주 및 5분주일 경우, 상기 프리스케일러(100)는, 상기 모드 선택신호(SEL8)가 제1 분주 동작모드 신호이고 상기 펄스 스왈로 신호(SW)가 비스왈로일 경우에는 4분주로 동작하고, 상기 모드 선택신호(SEL8)가 제1 분주 동작모드 신호이고 상기 펄스 스왈로 신호(SW)가 스왈로일 경우에는 5분주로 동작한다.
또한, 상기 P분주, P+1 및 P+2 분주가 각각 8분주, 9분주 및 10분주일 경우, 상기 프리스케일러(100)는, 상기 모드 선택신호(SEL8)가 제2 분주 동작모드 신호이고 상기 메인 카운터(200)의 분주 발진주파수(Fv)가 9분주 신호일 경우에는 9분주로 동작하고, 상기 모드 선택신호(SEL8)가 제2 분주 동작모드 신호이고 상기 메인 카운터(200)의 분주 발진주파수(Fv)가 8/10분주 신호이고 상기 펄스 스왈로 신호(SW)가 비스왈로일 경우에는 8분주로 동작하며, 상기 모드 선택신호(SEL8)가 제2 분주 동작모드 신호이고 상기 메인 카운터(200)의 분주 발진주파수(Fv)가 8/10분주 신호이고 상기 펄스 스왈로 신호(SW)가 스왈로일 경우에는 10분주로 동작한다.
이러한 동작을 위해, 상기 프리스케일러(100)는 다양한 회로로 구현할 수 있으며, 상기 프리스케일러(100)의 일 구현 예로는, 스왈로 제어신호(SC)에 따라 상기 발진주파수(Fvco)를 사전에 설정된 4분주 또는 5분주하는 가변 분주기(110)와, 상기 가변 분주기(110)로부터의 주파수를 더블 카운트하여 2분주하는 더블 카운터(120)와, 상기 모드 선택신호(SEL8)에 따라, 상기 가변 분주기(110)에 의해 4 또는 5분주된 주파수(Fvco/4 또는 Fvco/5) 또는 상기 더블 카운터(31c)에 의해 더블 카운트된 주파수(Fvco/8 또는 Fvco/9 또는 Fvco/10)를 선택하는 출력 선택기(130)와, 상기 출력 선택기(130)의 출력주파수의 레벨을 풀스윙 레벨로 변환하는 레벨변환기(140)와, 상기 모드 선택신호(SEL), 상기 메인 카운터의 출력(Fv), 상기 프리스케일러(100)의 출력(PO) 및 상기 펄스 스왈로 카운터(300)의 펄스 스왈로 신호(SW)에 따라 스왈로 제어신호(SC)를 상기 가변 분주기(110)로 출력하는 펄스 스왈로 제어 부(150)를 포함한다.
상기 메인 카운터(200)는, 상기 메인 분주비(M)로 상기 프리스케일러(100)로부터의 주파수를 분주한다.
상기 펄스 스왈로 카운터(300)는, 상기 메인 카운터(200)의 클럭(CLK)을 카운트하면서 상기 프리스케일러(100)에 펄스 스왈로 신호(SW)를 출력하고, 상기 펄스 스왈로 신호(SW)는, 상기 카운트값이 상기 펄스 스왈로값(S)에 해당되는 경우에는 스왈로 레벨을 갖고, 그 외에는 비스왈로 레벨을 갖는다.
도 6은 도 5의 펄스 스왈로 제어부의 구성도이다.
도 6을 참조하면, 상기 펄스 스왈로 제어부(150)는, 병렬 회로부(151), 제4 MOS 트랜지스터(M14), 직렬 회로부(152) 및 제8 MOS 트랜지스터(M24)를 포함한다.
상기 병렬 회로부(151)는, 전원측에 소오스가 공통 연결되고, 상기 모드 선택신호(SEL8)와 LSB의 논리곱 신호에 따라 스위칭되는 제1 MOS 트랜지스터(M11)와, 상기 메인 카운터(200)의 분주 발진주파수(Fv)에 따라 스위칭되는 제2 MOS 트랜지스터(M12)와, 상기 프리스케일러(100)의 출력(PO)의 인버팅 신호(RM BAR PO)에 따라 스위칭되는 제3 MOS 트랜지스터(M13)가 병렬로 연결된다.
또한, 상기 병렬 회로부(151)는 상기 모드 선택신호(SEL8)와 LSB의 논리곱하는 앤드게이트(AND1)을 포함한다.
상기 제4 MOS 트랜지스터(M14)는, 상기 병렬 회로부(151)의 공통 드레인에 연결된 소오스와 출력단에 연결된 드레인을 포함하고, 상기 펄스 스왈로 카운터(300)의 펄스 스왈로 신호(SW)에 따라 스위칭된다.
상기 직렬 회로부(152)는, 상기 제4 MOS 트랜지스터(M14)의 드레인과 접지 사이에, 상기 모드 선택신호(SEL8)와 LSB의 논리곱 신호에 따라 스위칭되는 제5 MOS 트랜지스터(M21)와, 상기 메인 카운터(200)의 분주 발진주파수(Fv)에 따라 스위칭되는 제6 MOS 트랜지스터(M22)와, 상기 프리스케일러(100)의 출력(PO)의 인버팅 신호(RM BAR PO)에 따라 스위칭되는 제7 MOS 트랜지스터(M23)가 직렬로 연결된다.
상기 제8 MOS 트랜지스터(M24)는, 상기 직렬 회로부(152)에 병렬로 연결되고, 상기 펄스 스왈로 카운터(300)의 펄스 스왈로 신호(SW)에 따라 스위칭된다.
여기서, 상기 제1 내지 제4 MOS 트랜지스터(M11~M14)는 N채널이이고, 각 게이트로 입력되는 신호는 반전 입력되며, 상기 제5 내지 제8 MOS 트랜지스터(M21~M24)는 P채널이다.
도 7은 본 발명의 프로그램가능 주파수 분주기의 동작 타임챠트이다.
도 7에서, Fvco는 분주 대상 주파수인 발진주파수 파형이고, VD는 상기 가변 분주기(110)에서 분주된 주파수 파형이고, PO는 상기 프리스케일러(100)에 의해 분주된 출력 주파수의 파형이고, Fv는 본 발명의 프로그램가능 주파수 분주기에 의해 분주된 주파수이고, SW는 상기 펄스 스왈로 카운터(300)에서 제공되는 펄스 스왈로 신호이다. 그리고, SC는 펄스 스왈로 제어기(150)에서 출력되는 스왈로 제어신호이다.
도 8은 본 발명에 따른 주파수 분주 방법을 보이는 플로우챠트이다.
도 8은 본 발명에 의한 프로그램가능 주파수 분주기에서 이루어지는 분주 동작을 보이는 플로우챠트이다.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.
본 발명의 프로그램가능 주파수 분주기는, 발진주파수(Fvco)를 4/5분주 또는 8/9/10분주하는데, 상기 8/9/10분주 동작시 스왈로값(S)으로 분주데이타(DD)의 하위 3비트중 2비트를 할당하고, 하위 3비트를 제외한 나머지 비트를 메인 분주비(M)로 할당하여, 분주비를 낮추어 높은 비교주파수에서 동작할 수 있는데, 이러한 본 발명의 프로그램가능 주파수 분주기의 동작에 대해 도 5 내지 도 8을 참조하여 설명한다.
도 5 내지 도 8을 참조하면, 먼저, 본 발명의 모드 판별 단계(S100)에서는, 모드 선택신호(SEL8)에 따라 제1 분주 동작모드 또는 제2 분주 동작모드인지를 판별한다. 이때, 상기 모드 선택신호(SEL8)가 로우레벨('0')이면 제1 분주 동작모드로 동작하고, 상기 모드 선택신호(SEL8)가 하이레벨('1')이면, 제2 분주 동작모드 로 동작한다.
여기서, 상기 모드 판별 단계(S100)의 제1 분주 동작모드는 4분주 또는 5분주로 동작하는 4/5 분주 동작모드이고, 상기 모드 판별 단계(S100)의 제2 분주 동작모드는 8분주 또는 9분주 또는 10분주로 동작하는 8/9/10분주 모드에 해당된다.
그 다음, 분주비 할당단계(S210,S220)는 제1 분주 동작모드인 경우, 상기 분주 데이타(DD)중 하위 2비트를 펄스 스왈로값(S)으로 할당하고, 그 외 비트를 메인 분주비(M)로 할당하고, 제2 분주 동작모드인 경우, 상기 분주 데이타(DD)중 하위 3비트중 상위 2비트를 펄스 스왈로값(S)으로 할당하고, 상기 하위 3비트를 제외한 나머지 비트를 메인 분주비(M)로 할당한다.
이는 본 발명의 분주비 할당부(50)에서 수행되는데, 예들 들어, 본 발명의 분주비 할당부(509)는 제1 분주 동작모드에서, 분주데이타(DD)가 "0001 0100"인 경우, 상기 분주 데이타(DD)중 하위 2비트(00)를 펄스 스왈로 카운터(300)에 펄스 스왈로값(S)으로 할당하고, 그 외 비트(0001 01)를 메인 카운터(200)에 메인 분주비(M)로 할당한다.
또한, 상기 분주비 할당부(50)는, 제2 분주 동작모드에서, 분주데이타(DD)가 "0010 1000"인 경우, 상기 분주 데이타(DD)중 하위 3비트(000)중 상위 2비트(00)를 펄스 스왈로 카운터(300)에 펄스 스왈로값(S)으로 할당하고, 상기 하위 3비트(000)를 제외한 나머지 비트(0010 1)를 상기 메인 카운터(200)에 메인 분주비(M)로 할당한다.
그 다음, 펄스 스왈로 제어단계(S310,S320)에서는, 상기 메인 카운터(200)의 클럭(CLK)을 카운트하면서 상기 카운트값이 상기 펄스 스왈로값(S)에 해당되는 경우에는 스왈로를 제어하고, 그 외에는 비스왈로를 제어한다.
즉, 본 발명의 펄스 스왈로 카운터(300)는, 상기 메인 카운터(200)의 클럭(CLK)을 카운트하면서 상기 프리스케일러(100)에 펄스 스왈로 신호(SW)를 출력하고, 상기 펄스 스왈로 신호(SW)는, 상기 카운트값이 상기 펄스 스왈로값(S)에 해당되는 경우에는 스왈로 레벨을 갖고, 그 외에는 비스왈로 레벨을 갖는다.
이러한 펄스 스왈로 신호(SW)에 따라 본 발명의 프리스케일러(100)는, 하기 표1에 보인 바와 같은 분주 동작을 수행한다.
SEL8 LSB Fv PO SW SC 분주
제1 분주 동작모드 (4 또는 5분주) 0 X X X 0 0 4분주
0 X X X 1 1 5분주
제2 분주 동작모드 (8 또는 9 또는 10분주) 1 0 X X 0 0 8분주
1 0 X X 0 0
1 0 X X 1 1 10분주
1 0 X X 1 1
1 1 1 0 0 0 9분주
1 1 1 1 0 1
1 1 0 0 1 1 10분주
1 1 0 1 1 1
1 1 0 0 0 0 8분주
1 1 0 1 0 0
상기 표1을 참조하면, 상기 프리스케일러(100)는, 상기 모드 선택신호(SEL8)가 로우레벨('0')이면, 4분주 또는 5분주 동작을 하는데, 이때, 상기 펄스 스왈로 신호(SW)가 로우레벨('0')이면 4분주 동작하고, 상기 펄스 스왈로 신호(SW)가 하이레벨('1')이면 5분주 동작한다.
또한, 상기 프리스케일러(100)는, 상기 모드 선택신호(SEL8)가 하이레벨('1')이면, 8분주 또는 9분주 또는 10분주 동작을 하는데, 본 발명의 메인 카운터(200)의 출력(Fv)이 하이레벨('1')이면 9분주로 동작하고, 상기 메인 카운터(200)의 출력(Fv)이 로우레벨('0')이면 8분주 또는 10분주로 동작하며, 이때, 상기 펄스 스왈로 신호(SW)가 로우레벨('0')이면 8분주 동작하고, 상기 펄스 스왈로 신호(SW)가 하이레벨('0')이면 10분주 동작하는 것을 알 수 있다.
그 다음, 제1 분주 동작모드 단계(S410,S420)에서는, 상기 제1 분주 동작모드에서, 상기 펄스 스왈로 신호(SW)에 따라 발진주파수(Fvco)를 N분주 또는 N+1 분주하는데, 예를 들어, N분주 및 N+1분주가 각각 4분주 및 5분주인 경우, 상기 펄스 스왈로 신호(SW)가 로우레벨('0')이면 4분주로, 상기 펄스 스왈로 신호(SW)가 하이레벨('0')이면 5분주로 동작한다.
즉, 상기 제1 분주 동작모드가 4/5분주 동작모드인 경우, 상기 프리스케일러(100)는, 상기 모드 선택신호(SEL8)가 제1 분주 동작모드 신호(예, 로우레벨)이고 상기 펄스 스왈로 신호(SW)가 비스왈로(예, 로우레벨)일 경우에는 상기 프리스케일러(100)의 가변 분주기(110)가 4분주로 동작한다. 이와 달리, 상기 모드 선택신호(SEL8)가 제1 분주 동작모드 신호(예, 로우레벨)이고 상기 펄스 스왈로 신호(SW)가 스왈로(예, 하이레벨)일 경우에는 상기 가변분주기(110)가 5분주로 동작한다.
여기서, 5분주 동작D[ 대해 설명하면, 상기 가변 분주기(110)는, 발진주파수(Fvco)를 4분주한 후, 이 4분주된 주파수에서, 본 발명의 펄스 스왈로 제어기(150)의 스왈로 제어신호(SC)에 따라 1펄스를 스왈로 하여 5분주를 수행한다.
이후, 상기 프리스케일러(100)의 출력 선택기(130)는 상기 가변 분주기(110)로부터의 4분주된 주파수(Fvco/4) 또는 5분주된 주파수(Fvco/5)를 선택하여 레벨변환기(140)를 통해 메인 카운터(200)로 출력한다.
그 다음, 제2 분주 동작모드 단계(S510,S520,S530)에서는, 상기 제2 분주 동작모드에서, 분주 발진주파수(Fv)가 P분주 레벨일 경우에는 P분주로 동작하고, 상기 분주 발진주파수(Fv)가 P/P+2분주 레벨이고 상기 비스왈로 제어에 따라 P분주로 동작하며, 상기 분주 발진주파수(Fv)가 P/P+2분주 레벨이고 상기 스왈로 제어에 따라 P+2분주로 동작한다.
예를 들어, 상기 제2 분주 동작모드가 8/9/10분주 동작모드인 경우에 대해 구체적으로 설명한다.
먼저, 9분주 동작과정을 설명하면, 상기 프리스케일러(100)는, 상기 제2 분주 동작모드 단계의 S510단계에서는, 상기 메인 카운터(200)의 분주 발진주파수(Fv)가 9분주 레벨일 경우에는 상기 가변 분주기(110)에서 4분주 및 5분주를 이어서 수행하고, 상기 모드 선택신호(SEL8)가 제2 분주 동작모드 신호이면 상기 가변 분주기(110)에 의해 4분주 및 5분주된 주파수를 더블 카운터(120)에서 더블 카운트(4+5분주)하여 상기 발진주파수(Fvco)를 도 7에 도시한 바와 같이 9분주한다.
또한, 8분주 동작과정에 대해서 설명하면, 상기 프리스케일러(100)는, 상기 제2 분주 동작모드 단계의 S520단계에서는, 상기 메인 카운터(200)의 분주 발진주파수(Fv)가 8분주 또는 10분주를 위한 8/10분주 레벨이고, 상기 펄스 스왈로 신호(SW)가 비스왈로일 경우에는, 상기 가변 분주기(110)에서 4분주 및 4분주를 이어서 수행하고, 상기 모드 선택신호(SEL8)가 제2 분주 동작모드 신호이면 상기 더블 카운터(120)는 상기 4분주 및 4분주를 더블 카운트(4+4분주)하여 상기 발진주파수(Fvco)를 도 7에 도시한 바와 같이 8분주한다.
그리고, 10분주 동작과정에 대해서 설명하면, 상기 프리스케일러(100)는, 상기 제2 분주 동작모드 단계의 S520단계에서는, 상기 메인 카운터(200)의 분주 발진주파수(Fv)가 8분주 또는 10분주를 위한 8/10분주 레벨이고, 상기 펄스 스왈로 신호(SW)가 스왈로일 경우에는 상기 가변 분주기(110)에서 5분주 및 5분주를 이어서 수행하고, 상기 모드 선택신호(SEL8)가 제2 분주 동작모드 신호이면 상기 더블 카운터(120)가 상기 5분주 및 5분주를 더블 카운트(5+5분주)하여 상기 발진주파수(Fvco)를 도 7에 도시한 바와 같이 10분주한다.
도 6을 참조하여 상기 펄스 스왈로 제어기(150)에 대해서 설명한다.
상기 펄스 스왈로 제어기(150)의 동작은 상기 표1에 보인 바와 같이 동작하는데, 도 6의 회로를 간단히 설명하면, 상기 펄스 스왈로 신호(SW)에 의해서 제4 트랜지스터(M14)가 스위칭되므로, 상기 펄스 스왈로 신호(SW)에 의해 상기 펄스 스왈로 제어기(150)의 스왈로 제어신호(SC)가 결정되는데, 예외적으로, 9분주인 경우에는, 상기 제4 트랜지스터(M14)가 펄스 스왈로 신호(SW)에 의해 온되는 경우에, 상기 병렬 회로부(151)의 제1 내지 제3 MOS 트랜지스터(M11~M13)가 모드 오프되므로, 상기 스왈로 제어신호(SC)는 로우레벨이 반전된 하이레벨이 출력된다.
그 다음, 출력 선택 단계(S600)에서는, 상기 제1 분주 동작모드 단계(S410,S420) 및 제2 분주 동작모드 단계(S510,S520,S530)에서 분주된 주파수를 선택한다.
이에 대해서 구체적으로 설명하면, 본 발명의 출력 선택기(130)가 모드 선택신호(SEL8)에 따라 상기 가변 분주기(110)로부터의 주파수(4 또는 5분주된 주파수) 또는 상기 더블 카운터(120)로부터의 주파수(8 또는 9 또는 10분주)를 선택한다.
그 다음, 메인 분주 단계(S700)에서는, 상기 선택된 주파수를 상기 메인 분주비(M)로 분주하는데, 이는 본 발명의 메인 카운터(200)는, 상기 메인 분주비(M)로 상기 프리스케일러(100)로부터의 주파수를 분주한다.
전술한 바와 같은 본 발명은, 8/9/10분주 동작모드에서, 메인 분주비 및 스왈로값을 기존의 3비트를 2비트로 줄일 수 있게 되어, 높은 비교주파수에서 동작할 수 있고, 위상 잡음(Phase Noise) 특성을 개선할 수 있고, 보다 사이즈를 줄일 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고 특허청구범위에 의해 한정되며, 본 발명의 장치는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백하다.
상술한 바와 같은 본 발명에 따르면, 디지털 MOPLL 튜너에 적용되는 분수-N 분주기 타입의 저분주비 프로그램가능 주파수 분주기에서, 메인 분주비를 낮추어 높은 비교주파수에서 동작하도록 구현함으로써, 위상 잡음(Phase Noise) 특성을 개선할 수 있고, 보다 사이즈를 줄일 수 있는 효과가 있다.

Claims (12)

  1. 모드 선택신호에 따른 제1 분주 동작모드 또는 제2 분주 동작모드별로 분주 데이타를 메인 분주비와 펄스 스왈로값으로 각각 할당하고, 여기서, 상기 펄스 스왈로값을 상기 분주 데이타중 2비트를 할당하는 분주비 할당부;
    상기 모드 선택신호에 따라 제1 분주 동작모드 또는 제2 분주 동작모드로 동작하고, 상기 제1 분주 동작모드에서는 펄스 스왈로 신호에 따라 상기 발진주파수를 N분주 또는 N+1분주하고, 상기 제2 분주 동작모드에서는, 최하위 비트, 분주 발진주파수, 자체 출력신호 및 펄스 스왈로 신호에 따라 상기 발진주파수를 P분주 또는 P+1 또는 P+2 분주하는 프리스케일러;
    상기 메인 분주비로 상기 프리스케일러로부터의 주파수를 분주하는 메인 카운터; 및
    상기 메인 카운터의 클럭을 카운트하면서 상기 프리스케일러에 펄스 스왈로 신호를 출력하고, 상기 펄스 스왈로 신호는, 상기 카운트값이 상기 펄스 스왈로값에 해당되는 경우에는 스왈로 레벨을 갖고, 그 외에는 비스왈로 레벨을 갖는 펄스 스왈로 카운터
    를 포함하는 것을 특징으로 하는 저분주비 프로그램가능 주파수 분주기.
  2. 제1항에 있어서, 상기 제1 분주 동작모드는
    4분주 또는 5분주로 동작하는 4/5 분주 동작모드이고,
    상기 제2 분주 동작모드는
    8분주 또는 9분주 또는 10분주로 동작하는 8/9/10분주 모드인 것을 특징으로 하는 저분주비 프로그램가능 주파수 분주기.
  3. 제1항 또는 제2항에 있어서, 상기 분주비 할당부는
    상기 모드 선택신호가 제1 분주 동작모드인 경우, 상기 분주 데이타중 하위 2비트를 펄스 스왈로값으로 할당하고, 그 외 비트를 메인 분주비로 할당하고,
    상기 모드 선택신호가 제2 분주 동작모드인 경우, 상기 분주 데이타중 하위 3비트중 상위 2비트를 펄스 스왈로값으로 할당하고, 상기 하위 3비트를 제외한 나머지 비트를 메인 분주비로 할당하는 것을 특징으로 하는 저분주비 프로그램가능 주파수 분주기.
  4. 제3항에 있어서, 상기 프리스케일러는
    상기 모드 선택신호가 제1 분주 동작모드 신호이고 상기 펄스 스왈로 신호가 비스왈로일 경우에는 4분주로 동작하고,
    상기 모드 선택신호가 제1 분주 동작모드 신호이고 상기 펄스 스왈로 신호가 스왈로일 경우에는 5분주로 동작하는 것을 특징으로 하는 저분주비 프로그램가능 주파수 분주기.
  5. 제3항에 있어서, 상기 프리스케일러는
    상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 9분주 신호일 경우에는 9분주로 동작하고,
    상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 8/10분주 신호이고 상기 펄스 스왈로 신호가 비스왈로일 경우에는 8분주로 동작하며,
    상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 8/10분주 신호이고 상기 펄스 스왈로 신호가 스왈로일 경우에는 10분주로 동작하는 것을 특징으로 하는 저분주비 프로그램가능 주파수 분주기.
  6. 제3항에 있어서, 상기 프리스케일러는
    스왈로 제어신호에 따라 상기 발진주파수를 사전에 설정된 4분주 또는 5분주하는 가변 분주기;
    상기 가변 분주기로부터의 주파수를 더블 카운트하여 2분주하는 더블 카운터;
    상기 모드 선택신호에 따라, 상기 가변 분주기에 의해 4 또는 5분주된 주파수 또는 상기 더블 카운터에 의해 더블 카운트된 주파수를 선택하는 출력 선택기;
    상기 출력 선택기의 출력주파수의 레벨을 풀스윙 레벨로 변환하는 레벨변환기; 및
    상기 모드 선택신호, 상기 메인 카운터의 출력, 상기 프리스케일러의 출력 및 상기 펄스 스왈로 카운터의 펄스 스왈로 신호에 따라 스왈로 제어신호를 상기 가변 분주기로 출력하는 펄스 스왈로 제어부
    를 포함하는 것을 특징으로 하는 저분주비 프로그램가능 주파수 분주기.
  7. 제6항에 있어서, 상기 펄스 스왈로 제어부는
    전원측에 소오스가 공통 연결되고, 상기 모드 선택신호와 LSB의 논리곱 신호에 따라 스위칭되는 제1 MOS 트랜지스터와, 상기 메인 카운터의 분주 발진주파수에 따라 스위칭되는 제2 MOS 트랜지스터와, 상기 프리스케일러의 출력의 인버팅 신호에 따라 스위칭되는 제3 MOS 트랜지스터가 병렬로 연결된 병렬 회로부;
    상기 병렬 회로부의 공통 드레인에 연결된 소오스와 출력단에 연결된 드레인을 포함하고, 상기 펄스 스왈로 카운터의 펄스 스왈로 신호에 따라 스위칭되는 제4 MOS 트랜지스터;
    상기 제4 MOS 트랜지스터의 드레인과 접지 사이에, 상기 모드 선택신호와 LSB의 논리곱 신호에 따라 스위칭되는 제5 MOS 트랜지스터와, 상기 메인 카운터의 분주 발진주파수에 따라 스위칭되는 제6 MOS 트랜지스터와, 상기 프리스케일러의 출력의 인버팅 신호에 따라 스위칭되는 제7 MOS 트랜지스터가 직렬로 연결된 직렬 회로부; 및
    상기 직렬 회로부에 병렬로 연결되고, 상기 펄스 스왈로 카운터의 펄스 스왈로 신호에 따라 스위칭되는 제8 MOS 트랜지스터
    를 포함하는 것을 특징으로 하는 저분주비 프로그램가능 주파수 분주기.
  8. 모드 선택신호에 따라 제1 분주 동작모드 또는 제2 분주 동작모드인지를 판별하는 모드 판별 단계;
    제1 분주 동작모드인 경우, 상기 분주 데이타중 하위 2비트를 펄스 스왈로값으로 할당하고, 그 외 비트를 메인 분주비로 할당하고, 제2 분주 동작모드인 경우, 상기 분주 데이타중 하위 3비트중 상위 2비트를 펄스 스왈로값으로 할당하고, 상기 하위 3비트를 제외한 나머지 비트를 메인 분주비로 할당하는 분주비 할당단계;
    메인 카운트용 클럭을 카운트하면서 상기 카운트값이 상기 펄스 스왈로값에 해당되는 경우에는 스왈로를 제어하고, 그 외에는 비스왈로를 제어하는 펄스 스왈로 제어단계;
    상기 제1 분주 동작모드에서, 비스왈로 제어에 따라 발진주파수를 N분주하고, 스왈로 제어에 따라 발진주파수를 N+1분주하는 제1 분주 동작모드 단계;
    상기 제2 분주 동작모드에서, 분주 발진주파수가 P분주 레벨일 경우에는 P분주로 동작하고, 상기 분주 발진주파수가 P/P+2분주 레벨이고 상기 비스왈로 제어에 따라 P분주로 동작하며, 상기 분주 발진주파수가 P/P+2분주 레벨이고 상기 스왈로 제어에 따라 P+2분주로 동작하는 제2 분주 동작모드 단계;
    상기 제1 분주 동작모드 단계 및 제2 분주 동작모드 단계에서 분주된 주파수를 선택하는 출력 선택 단계; 및
    상기 선택된 주파수를 상기 메인 분주비로 분주하는 메인 분주 단계
    를 포함하는 것을 특징으로 하는 주파수 분주 방법.
  9. 제8항에 있어서, 상기 모드 판별 단계의 제1 분주 동작모드는
    4분주 또는 5분주로 동작하는 4/5 분주 동작모드이고,
    상기 모드 판별 단계의 제2 분주 동작모드는
    8분주 또는 9분주 또는 10분주로 동작하는 8/9/10분주 모드인 것을 특징으로 하는 주파수 분주 방법.
  10. 제9항에 있어서, 상기 제2 분주 동작모드 단계는
    상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 9분주 레벨일 경우에는 상기 4분주 및 5분주를 더블 카운트하여 상기 발진주파수를 9분주로 동작하는 것을 특징으로 하는 주파수 분주 방법.
  11. 제8항에 있어서, 상기 제2 분주 동작모드 단계는
    상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 8분주 또는 10분주를 위한 8/10분주 레벨이고 상기 펄스 스왈로 신호가 비스왈로일 경우에는 상기 4분주를 더블 카운트하여 상기 발진주파수를 8분주하는 것을 특징으로 하는 주파수 분주 방법.
  12. 제8항에 있어서, 상기 제2 분주 동작모드 단계는
    상기 모드 선택신호가 제2 분주 동작모드 신호이고 상기 메인 카운터의 분주 발진주파수가 8분주 또는 10분주를 위한 8/10분주 레벨이고 상기 펄스 스왈로 신호가 스왈로일 경우에는 상기 5분주를 더블 카운트하여 상기 발진주파수를 10분주하는 것을 특징으로 하는 주파수 분주 방법.
KR1020050053489A 2005-06-21 2005-06-21 저분주비 프로그램가능 주파수 분주기 및 그 방법 KR100616688B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050053489A KR100616688B1 (ko) 2005-06-21 2005-06-21 저분주비 프로그램가능 주파수 분주기 및 그 방법
NL1031644A NL1031644C2 (nl) 2005-06-21 2006-04-20 Programmeerbare frequentiedeler met lage delingsverhouding en werkwijze daarvoor.
DE102006018253A DE102006018253B4 (de) 2005-06-21 2006-04-20 Programmierbarer Frequenzteiler mit niedrigem Teilerverhältnis sowie zugehöriges Verfahren
US11/380,917 US7282969B2 (en) 2005-06-21 2006-04-28 Low divide ratio programmable frequency divider and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053489A KR100616688B1 (ko) 2005-06-21 2005-06-21 저분주비 프로그램가능 주파수 분주기 및 그 방법

Publications (1)

Publication Number Publication Date
KR100616688B1 true KR100616688B1 (ko) 2006-08-28

Family

ID=37545172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053489A KR100616688B1 (ko) 2005-06-21 2005-06-21 저분주비 프로그램가능 주파수 분주기 및 그 방법

Country Status (4)

Country Link
US (1) US7282969B2 (ko)
KR (1) KR100616688B1 (ko)
DE (1) DE102006018253B4 (ko)
NL (1) NL1031644C2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810501B1 (ko) * 2005-12-08 2008-03-07 한국전자통신연구원 광대역 다중모드 주파수 합성기 및 가변 분주기
KR100975040B1 (ko) * 2008-09-02 2010-08-11 고려대학교 산학협력단 프로그램 가능한 주파수 분주기 및 분주 방법
US9582027B2 (en) 2014-06-09 2017-02-28 Qualcomm Incorporated Clock swallowing device for reducing voltage noise
US9778676B2 (en) 2015-08-03 2017-10-03 Qualcomm Incorporated Power distribution network (PDN) droop/overshoot mitigation in dynamic frequency scaling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111454A (ja) * 1993-10-14 1995-04-25 Fujitsu Ltd 高速切替周波数シンセサイザ回路
JP2000040962A (ja) 1998-07-22 2000-02-08 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置とそれを用いた移動無線機
KR20040009795A (ko) * 2002-07-25 2004-01-31 주식회사 하이닉스반도체 프리스케일러를 포함하는 위상 제어 루프 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712595A (en) * 1995-03-07 1998-01-27 Sony Corporation Apparatus and method of setting variable dividing ratio and apparatus using the same
US6219397B1 (en) * 1998-03-20 2001-04-17 Samsung Electronics Co., Ltd. Low phase noise CMOS fractional-N frequency synthesizer for wireless communications
US6249685B1 (en) * 1998-12-21 2001-06-19 Texas Instruments Incorporated Low power fractional pulse generation in frequency tracking multi-band fractional-N phase lock loop
DE19930168C2 (de) * 1999-06-30 2001-07-19 Infineon Technologies Ag Schaltungsanordnung für einen Frequenzteiler
US6941330B2 (en) * 2000-09-27 2005-09-06 Hughes Electronics Corporation Feed forward sigma delta interpolator for use in a fractional-N synthesizer
US6952125B2 (en) * 2002-10-25 2005-10-04 Gct Semiconductor, Inc. System and method for suppressing noise in a phase-locked loop circuit
US7024171B2 (en) * 2003-02-25 2006-04-04 Icom America, Incorporated Fractional-N frequency synthesizer with cascaded sigma-delta converters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111454A (ja) * 1993-10-14 1995-04-25 Fujitsu Ltd 高速切替周波数シンセサイザ回路
JP2000040962A (ja) 1998-07-22 2000-02-08 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置とそれを用いた移動無線機
KR20040009795A (ko) * 2002-07-25 2004-01-31 주식회사 하이닉스반도체 프리스케일러를 포함하는 위상 제어 루프 회로

Also Published As

Publication number Publication date
NL1031644A1 (nl) 2006-12-22
DE102006018253A1 (de) 2007-01-04
US20060284654A1 (en) 2006-12-21
DE102006018253B4 (de) 2011-01-20
US7282969B2 (en) 2007-10-16
NL1031644C2 (nl) 2007-12-18

Similar Documents

Publication Publication Date Title
US6952125B2 (en) System and method for suppressing noise in a phase-locked loop circuit
EP1018219B1 (en) Digital frequency synthesis by sequential fraction approximations
US20030198311A1 (en) Fractional-N frequency synthesizer and method
US7587019B2 (en) Configuration and controlling method of fractional-N PLL having fractional frequency divider
JP4649362B2 (ja) 発振器制御装置
KR100389666B1 (ko) Ｐｌｌ 회로
US7741886B2 (en) Frequency divider
US7279990B2 (en) Sigma-delta modulator for PLL circuits
US9559704B1 (en) Fractional-N phase-locked loop with reduced jitter
KR100616688B1 (ko) 저분주비 프로그램가능 주파수 분주기 및 그 방법
US6943598B2 (en) Reduced-size integrated phase-locked loop
CN107820681B (zh) 目标窗口内多曲线校准的合成器的快速粗调和精调校准
US9385688B2 (en) Filter auto-calibration using multi-clock generator
EP0809363A2 (en) Control circuit for PLL synthesizer apparatus
WO1993008645A1 (en) Frequency converter, multistage frequency converter, and frequency synthesizer using them
KR20060091145A (ko) 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법
KR100506742B1 (ko) 프렉션널-ｎ 분주기 타입 위상동기루프
KR100492690B1 (ko) 프리스케일러를 포함하는 위상 제어 루프 회로
US10230382B2 (en) Oscillator calibration
Tarng et al. An automatic frequency calibration technique for fractional-N frequency synthesizers
KR20020009228A (ko) 듀얼-모듈러스 프로그램가능한 주파수 카운터
KR100638894B1 (ko) Σ△ 변조를 이용한 프로그램가능 주파수 분주기
JP2004080404A (ja) 半導体装置
WO2007104176A1 (fr) Procédé de construction et de commande d'une boucle à phase asservie fractionnelle n comprenant un diviseur de fréquence fractionnelle
JP3389915B6 (ja) 位相同期ループ回路並びに位相同期ループ回路における周波数変調方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee