KR100894943B1 - 시간 지연 보상 장치 및 방법 - Google Patents
시간 지연 보상 장치 및 방법 Download PDFInfo
- Publication number
- KR100894943B1 KR100894943B1 KR1020070060214A KR20070060214A KR100894943B1 KR 100894943 B1 KR100894943 B1 KR 100894943B1 KR 1020070060214 A KR1020070060214 A KR 1020070060214A KR 20070060214 A KR20070060214 A KR 20070060214A KR 100894943 B1 KR100894943 B1 KR 100894943B1
- Authority
- KR
- South Korea
- Prior art keywords
- time delay
- signal
- delay compensation
- unit
- time
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000001914 filtration Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
본 발명은 시간 지연 보상 장치 및 방법에 관한 것으로, 시간 지연 보상의 대상이 되는 신호를 샘플 시간 단위로 지연시켜서 시간 지연을 보상함으로써, 디지털적인 시간 지연 보상을 통해 아날로그적으로 시간 지연을 보상할 때에 비교하면 시간 지연 보상의 정확도가 향상됨과 아울러 시간 지연 보상의 유동성이 확보되고, 특히, 시간 지연 보상의 대상이 되는 신호를 인터폴레이션 후에 샘플 시간 단위로 지연시켜서 데시메이션하는 경우에는, 시간 지연 보상의 정확도가 더욱 향상되며, 전송 선호를 이용하는 기존의 아날로그 시간 지연 보상 방식과 비교할 때에 회로의 크기를 줄일 수 있는 이점이 있다.
시간 지연, 지연 보상, 인터폴레이션, 데시메이션
Description
도 1은 주신호와 부신호 간의 시간 지연이 발생하는 디지털 신호 처리 장치의 일 예를 보인 블록 구성도,
도 2는 본 발명의 제 1 실시 예에 따른 시간 지연 보상 장치의 블록 구성도,
도 3은 도 2에 도시된 시간 지연 보상 장치에 의한 시간 지연 보상 방법의 일 예를 보인 흐름도,
도 4는 본 발명의 제 2 실시 예에 따른 시간 지연 보상 장치의 블록 구성도,
도 5는 도 4에 도시된 시간 지연 보상 장치에 의한 시간 지연 보상 방법의 일 예를 보인 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
100, 330 : 샘플 지연부 310 : 인터폴레이션부
320 : 필터링부 340 : 데시메이션부
본 발명은 시간 지연 보상에 관한 것으로, 더욱 상세하게는 주신호와 부신호 간의 시간 지연을 디지털적으로 보상하는 시간 지연 보상 장치 및 방법에 관한 것이다.
도 1은 주신호와 부신호 간의 시간 지연이 발생하는 디지털 신호 처리 장치의 일 예를 보인 블록 구성도이다.
DSP(Digital Signal Processor)(10)의 주신호는 디지털/아날로그 컨버터(21), 저역통과필터(23), 업컨버터(25), 드라이브 증폭기(27) 등의 제 1 경로를 통해 가변 감쇠기(41)로 제공되며, DSP(10)의 부신호는 디지털/아날로그 컨버터(31), 저역통과필터(33), OP 증폭기(35) 등의 제 2 경로를 통해 가변 감쇠기(41)로 제공되고, 가변 감쇠기(41)의 출력은 RF 송신기(43)에 의해 송출된다.
이와 같은 디지털 신호 처리 장치에서 제 1 경로와 제 2 경로를 비교하여 보면 구조적으로 제 1 경로가 제 2 경로보다 많은 수의 회로를 거치는 것을 알 수 있으며, 이로 인해 필연적으로 시간 지연이 발생한다.
따라서, 이러한 시간 지연을 보상하여 주신호와 부신호를 같은 시간에 처리하기 위해 시간 지연 보상 기술이 적용된다.
종래 기술에 따른 시간 지연 보상 기술을 살펴보면, 부신호를 위한 제 2 경로에 대해 물리적인 길이, 즉 전송 선로를 길게 설계하여 시간 지연을 보상하고 있다. 즉 동축 케이블과 같은 전송 선호를 제 2 경로에 추가하는 방식으로 시간 지연을 보상하는 것이다. 동축 케이블은 신호의 감쇠가 적기 때문에 시간 지연 보상에 주로 이용되고 있다.
그러나, 이와 같은 종래의 아날로그적 시간 지연 보상 기술은, 시간 지연 보 상의 정확도가 다소 떨어지며, 전송 선로의 추가로 인하여 회로의 크기가 지나치게 증대되고, 시간 지연 보상의 유동성이 떨어지는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 주신호와 부신호 간의 시간 지연을 디지털적으로 보상하는 시간 지연 보상 장치 및 방법을 제공한다.
이러한 본 발명의 제 1 목적은, 시간 지연 보상의 대상이 되는 신호를 샘플 시간 단위로 지연시켜서 시간 지연을 보상함으로써, 시간 지연 보상의 정확도를 향상시키면서 시간 지연 보상의 유동성이 확보되도록 하는 데 있다.
본 발명의 제 2 목적은, 시간 지연 보상의 대상이 되는 신호를 인터폴레이션 후에 샘플 시간 단위로 지연시켜서 데시메이션함으로써, 시간 지연 보상의 정확도를 더욱 향상시키는데 있다.
이와 같은 목적들을 실현하기 위한 본 발명의 제 1 관점으로서 시간 지연 보상 장치는, 시간 지연 보상의 대상이 되는 신호가 입력되면 샘플 시간 단위로 지연시켜서 시간 보상된 신호를 출력하는 샘플 지연부를 포함한다.
바람직하기로, 시간 지연 보상 장치는 시간 지연 보상의 대상이 되는 신호를 인터폴레이션하여 샘플 지연부로 제공하는 인터폴레이션부와, 샘플 지연부에 의해 시간 보상된 신호에 대해 데시메이션하여 출력하는 데시메이션부를 포함한다.
본 발명의 제 2 관점으로서 시간 지연 보상 방법은, (a) 시간 지연 보상의 대상이 되는 신호를 출력하는 신호 처리 장치의 데이터 출력 속도를 고려하여 한 샘플당 시간 지연값을 계산하는 단계와, (b) 시간 지연을 위한 샘플 개수를 계산하는 단계와, (c) 시간 지연 보상의 대상이 되는 신호를 이미 계산한 샘플 개수만큼 시간 지연시켜서 시간 지연을 보상하는 단계를 포함한다.
바람직하기로, (a) 단계는, (a1) 시간 지연 보상의 대상이 되는 신호를 인터폴레이션하는 단계와, (a2) 인터폴레이션된 신호를 신호 처리 장치의 데이터 출력 속도를 고려하여 한 샘플당 시간 지연값을 계산하는 단계를 포함하며, (c) 단계는, (c1) 인터폴레이션된 신호를 이미 계산한 샘플 개수만큼 시간 지연시켜서 시간 지연을 보상하는 단계와, (c2) 시간 지연을 보상한 신호에 대해 데시메이션하여 출력하는 단계를 포함한다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도 2는 본 발명의 제 1 실시 예에 따른 시간 지연 보상 장치의 블록 구성도이다.
이에 도시된 바와 같이 시간 지연 보상 장치는, 시간 지연 보상의 대상이 되는 원신호가 입력되면 샘플 시간 단위로 지연시켜서 지연된 신호, 즉 시간 보상된 신호를 출력하는 샘플 지연부(100)를 포함한다.
이러한 샘플 지연부(100)에 의한 시간 지연 보상 과정은 도 3의 흐름도에 나타낸 바와 같다.
먼저, 샘플 지연부(100)는 신호 처리 장치(예로서, 도 1의 DSP(10))에서 출력되는 주신호와 부신호 간의 시간 지연을 측정한다(S201).
그리고, 신호 처리 장치의 데이터 출력 속도를 고려하여 한 샘플당 시간 지연값을 계산한다(S203). 예로서, 신호 처리 장치의 데이터 출력 속도가 12.5㎒로 설정되어 있다고 가정하면, 한 샘플당 1/12.5㎒=80㎱만큼씩 시간지연을 추가할 수 있다.
다음으로, 시간 지연을 위한 샘플 개수를 계산한다(S205). 예로서, 단계 S201에서 측정된 시간 지연이 550㎱라 가정하면, 550/80=6.875≒7개의 샘플 개수가 계산된다.
그러면, 샘플 지연부(100)는 시간 지연 보상의 대상이 되는 원신호(예로서, 도 1의 DSP(10)에서 출력되는 부신호)를 단계 S205에서 계산된 샘플 개수만큼 시간 지연시켜서 시간 지연을 보상한다(S207). 예로서, 단계 S205에서 7개의 샘플 개수가 계산된 경우에 원신호를 7개의 샘플 개수만큼 시간 지연시켜서 시간 지연을 보상하는 것이다.
도 4는 본 발명의 제 2 실시 예에 따른 시간 지연 보상 장치의 블록 구성도이다.
이에 도시된 바와 같이 시간 지연 보상 장치는, 시간 지연 보상의 대상이 되는 원신호를 인터폴레이션하는 인터폴레이션부(310)와, 인터폴레이션부(310)의 출력 신호에 대해 연산에서 발생 가능한 간섭현상을 없애기 위해 이미지 주파수 성분을 제거하는 필터링부(320)와, 인터폴레이션된 입력 신호를 샘플 시간 단위로 지연시켜서 지연된 신호, 즉 시간 보상된 신호를 출력하는 샘플 지연부(330)와, 시간 보상된 신호에 대해 데시메이션하여 출력하는 데시메이션부(340)를 포함하여 구성된다.
이러한 시간 지연 보상 장치에 의한 시간 지연 보상 과정은 도 5의 흐름도에 나타낸 바와 같다.
먼저, 인터폴레이션부(310)는 신호 처리 장치(예로서, 도 1의 DSP(10))에서 출력되는 주신호와 부신호 간의 시간 지연을 측정한다(S401).
그리고, 인터폴레이션부(310)는 시간 지연 보상의 대상이 되는 원신호를 인터폴레이션하여 샘플링 속도와 개수를 소정 배수만큼 증가시킨다(S403).
여기서, 인터폴레이션하면 주파수 축에서 신호가 반복이 되면서 나타나는데, 필터링부(320)는 이후 연산에서 발생 가능한 간섭 현상을 없애기 위해 저역통과 필터링을 통해 이미지 주파수 성분을 제거한다(S405).
다음으로, 신호 처리 장치의 데이터 출력 속도를 고려하여 한 샘플당 시간 지연값을 계산하며(S407), 시간 지연을 위한 샘플 개수를 계산하고(S409), 시간 지연 보상의 대상이 되는 원신호를 단계 S407에서 계산된 샘플 개수만큼 시간 지연시켜서 시간 지연을 보상한다(S411).
이와 같이 높은 샘플링 처리 속도 영역은 본 발명의 제 1 실시 예와 같은 낮은 샘플링 속도에서 보다 적은 시간 단위로 지연을 적용할 수 있다.
그리고, 데시메이션부(340)는 샘플 지연부(330)의 출력 신호에 대해 소정 배로 데시메이션을 한다(S413).
이와 같이 높은 샘플링 속도에서 시간 지연을 보상하면 기존의 샘플링 속도에서는 높은 정밀도로 지연을 보상하는 결과를 낳는다.
지금까지는 본 발명의 일 실시 예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 당연히 포함되는 것으로 해석되어야 할 것이다.
전술한 바와 같이 본 발명은 시간 지연 보상의 대상이 되는 신호를 샘플 시간 단위로 지연시켜서 시간 지연을 보상함으로써, 디지털적인 시간 지연 보상을 통해 아날로그적으로 시간 지연을 보상할 때에 비교하면 시간 지연 보상의 정확도가 향상되며, 시간 지연 보상의 유동성이 확보된다.
특히, 시간 지연 보상의 대상이 되는 신호를 인터폴레이션 후에 샘플 시간 단위로 지연시켜서 데시메이션하는 경우에는, 시간 지연 보상의 정확도가 더욱 향상된다.
또한, 전송 선호를 이용하는 기존의 아날로그 시간 지연 보상 방식과 비교할 때에 회로의 크기를 줄일 수 있는 효과가 있다.
Claims (6)
- 삭제
- 시간 지연 보상의 대상이 되는 원신호를 인터폴레이션하는 인터폴레이션부와,상기 인터폴레이션부에 의해 인터폴레이션된 입력 신호를 샘플 시간 단위로 지연시켜서 시간 보상된 신호를 출력하는 샘플 지연부와,상기 샘플 지연부에 의해 시간 보상된 신호에 대해 데시메이션하여 출력하는 데시메이션부를 포함하는 시간 지연 보상 장치.
- 제 2 항에 있어서,상기 시간 지연 보상 장치는, 상기 인터폴레이션부의 출력 신호에 대해 이미지 주파수 성분을 제거하여 상기 샘플 지연부로 제공하는 필터링부를 더 포함하는 시간 지연 보상 장치.
- 삭제
- (a) 시간 지연 보상의 대상이 되는 신호를 출력하는 신호 처리 장치의 데이터 출력 속도를 고려하여 한 샘플당 시간 지연값을 계산하는 단계와,(b) 시간 지연을 위한 샘플 개수를 계산하는 단계와,(c) 상기 시간 지연 보상의 대상이 되는 신호를 상기 계산한 샘플 개수만큼 시간 지연시켜서 시간 지연을 보상하는 단계를 포함하며,상기 (a) 단계는,(a1) 상기 시간 지연 보상의 대상이 되는 신호를 인터폴레이션하는 단계와,(a2) 상기 인터폴레이션된 신호를 상기 신호 처리 장치의 데이터 출력 속도를 고려하여 한 샘플당 시간 지연값을 계산하는 단계를 포함하며,상기 (c) 단계는,(c1) 상기 인터폴레이션된 신호를 상기 계산한 샘플 개수만큼 시간 지연시켜서 시간 지연을 보상하는 단계와,(c2) 상기 시간 지연을 보상한 신호에 대해 데시메이션하여 출력하는 단계를 포함하는 시간 지연 보상 방법.
- 제 5 항에 있어서,상기 (a) 단계는 상기 (a1) 단계에 의해 인터폴레이션된 신호에 대해 이미지 주파수 성분을 제거하는 필터링 후에 상기 (a2) 단계를 수행하는시간 지연 보상 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070060214A KR100894943B1 (ko) | 2007-06-20 | 2007-06-20 | 시간 지연 보상 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070060214A KR100894943B1 (ko) | 2007-06-20 | 2007-06-20 | 시간 지연 보상 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080111806A KR20080111806A (ko) | 2008-12-24 |
| KR100894943B1 true KR100894943B1 (ko) | 2009-04-27 |
Family
ID=40369873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070060214A KR100894943B1 (ko) | 2007-06-20 | 2007-06-20 | 시간 지연 보상 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100894943B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307452A (ja) * | 1995-12-27 | 1997-11-28 | Sony Corp | ディジタル信号処理装置及び方法 |
| US6368279B1 (en) | 2000-09-15 | 2002-04-09 | Siemens Medical Solutions, Usa Inc. | Time-delay compensation system and method for adaptive ultrasound imaging |
| JP2002164771A (ja) * | 2000-11-24 | 2002-06-07 | Toshiba Corp | 遅延補償回路 |
| KR20050069811A (ko) * | 2003-12-31 | 2005-07-05 | 엘지전자 주식회사 | 수신경로의 상대 지연시간 보상방법 |
| US7197087B2 (en) | 2004-07-09 | 2007-03-27 | Powerwave Technologies, Inc. | System and method for differential IQ delay compensation in a communications system utilizing adaptive AQM compensation |
-
2007
- 2007-06-20 KR KR1020070060214A patent/KR100894943B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307452A (ja) * | 1995-12-27 | 1997-11-28 | Sony Corp | ディジタル信号処理装置及び方法 |
| US6368279B1 (en) | 2000-09-15 | 2002-04-09 | Siemens Medical Solutions, Usa Inc. | Time-delay compensation system and method for adaptive ultrasound imaging |
| JP2002164771A (ja) * | 2000-11-24 | 2002-06-07 | Toshiba Corp | 遅延補償回路 |
| KR20050069811A (ko) * | 2003-12-31 | 2005-07-05 | 엘지전자 주식회사 | 수신경로의 상대 지연시간 보상방법 |
| US7197087B2 (en) | 2004-07-09 | 2007-03-27 | Powerwave Technologies, Inc. | System and method for differential IQ delay compensation in a communications system utilizing adaptive AQM compensation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080111806A (ko) | 2008-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7940198B1 (en) | Amplifier linearizer | |
| JP7061417B2 (ja) | デジタル化装置及びノイズ低減方法 | |
| KR100662756B1 (ko) | 디지털 티브이의 채널 등화기 | |
| US20100295716A1 (en) | Interference reduction device | |
| KR20070004633A (ko) | 지터 측정 방법 및 장치 | |
| WO2010087919A3 (en) | Method and apparatus for digitally equalizing a signal in a distributed antenna system | |
| KR101102410B1 (ko) | 샘플링 레이트 컨버터, 변환 방법 및 컴퓨터 판독 가능한 기록 매체치 | |
| US10763976B1 (en) | Digital low frequency correction circuit and method for reducing low frequency disturbances within a digital signal | |
| KR101181979B1 (ko) | 부분지연발생기를 이용한 디지털 리샘플링 장치 | |
| US7009536B1 (en) | Analog-to digital converter compensating apparatus and associated methods | |
| KR100894943B1 (ko) | 시간 지연 보상 장치 및 방법 | |
| JP7443952B2 (ja) | 信号処理装置、信号処理プログラム及び信号処理方法 | |
| JP5109886B2 (ja) | 群遅延特性補償装置及び群遅延特性補償方法 | |
| JP2009180540A (ja) | パルス諸元検出装置 | |
| CN117538588B (zh) | 一种幅频响应和相频响应的补偿装置、补偿方法及示波器 | |
| US7038711B2 (en) | Audio processing using a video rasterizer | |
| EP1286472A2 (en) | Noise canceller | |
| KR0113717Y1 (ko) | 주파수 왜곡 보상장치 | |
| JPH07143361A (ja) | リンギング除去装置 | |
| US20240063834A1 (en) | Variable delay fir filter for reflection equalization | |
| JP2012222846A (ja) | ディジタル保護制御装置 | |
| EP2533441B1 (en) | Channel estimate interpolation circuit and channel estimate interpolation method | |
| KR930006705B1 (ko) | 선형 위상의 쿼드러춰 미러 필터 | |
| JP2008089791A (ja) | オーディオ信号処理装置 | |
| JP2005175743A (ja) | 映像信号処理装置、映像信号処理方法および映像信号処理プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |