JP2009180540A - パルス諸元検出装置 - Google Patents
パルス諸元検出装置 Download PDFInfo
- Publication number
- JP2009180540A JP2009180540A JP2008017784A JP2008017784A JP2009180540A JP 2009180540 A JP2009180540 A JP 2009180540A JP 2008017784 A JP2008017784 A JP 2008017784A JP 2008017784 A JP2008017784 A JP 2008017784A JP 2009180540 A JP2009180540 A JP 2009180540A
- Authority
- JP
- Japan
- Prior art keywords
- fft
- circuit
- processing
- fft processing
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 60
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 16
- 238000001914 filtration Methods 0.000 claims description 11
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 39
- 238000005070 sampling Methods 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 101150011184 toa1 gene Proteins 0.000 description 1
- 101150108701 toa2 gene Proteins 0.000 description 1
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】パルス検出用の第1のFFT処理回路5と諸元検出用の第2のFFT処理回路6を設け、第1のFFT処理回路5は処理ポイント数を可変してFTT処理し、検出周波数のピーク値が最大となる処理ポイント数の周波数データを出力する。第2のFFT処理回路6は固定の処理ポイント数でFTT処理すると共に、第1のFFT処理回路5で検出したピーク周波数をもとに、それ以外の周波数成分の振幅を削除して受信信号のパルス諸元を検出する。
【選択図】図1
Description
例えばレベルの低い信号の場合、FFTポイント数がパルス幅に対して十分でないと、信号成分の足し込みが少ないため、FFT処理結果のピークが小さくなってしまい、検出感度が悪くなる。
また、パルス幅に対して長すぎるFFTポイント数の場合、余分な成分を多く含むようになるため、FFT処理結果のピークが小さくなってしまい、検出感度が悪くなる。
することができるパルス諸元検出装置を提供することを目的とするものである。
以下、この発明の実施の形態1におけるパルス諸元検出装置を図に基づいて説明する。図1はこの発明の実施の形態1における基本構成図、図2は図1における第1のFFT処理回路の機能構成図、図3は図1における第2のFFT処理回路の機能構成図、図4は第1のFFT処理回路の動作説明図、図5及び図6は第2のFFT処理回路におけるパルス諸元検出の動作説明図である。
は、固定の処理ポイントでFFT処理を行うと共に、第1のFFT処理回路5で検出したピーク値の周波数データをもとに不要な信号を除き、その結果によりパルス諸元を検出する。なお、第1のFFT処理回路5および第2のFFT処理回路6の具体的構成については図2および図3で説明する。
Gate array)などの再プログラム可能なFFT処理部51と、このFFT処理部51でFFT処理する際のFFT処理ポイント数a、b、・・・、nの複数の回路データ52a、52b、・・52nを予め記憶したROMなどの記憶装置52と、この記憶装置52から順次異なるFFT処理ポイント数を読み込んでFFT処理部51でFFT解析処理した結果の検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路53とを有している。そしてFFT処理部51は結果比較回路53で選択された最適処理ポイント数の回路データを記憶装置52から再度読み込んでFFT処理し、そのピーク値を検出した周波数データを出力するようにしている。
ト数aで処理した周波数特性、図4(b)はFFT処理ポイント数bで処理した周波数特性、・・・、図4(n)はFFT処理ポイント数nで処理した周波数特性をそれぞれ示す。この図4ではFFT処理ポイント数bで処理した時の検出周波数のピーク値が、その他のFFT処理ポイント数a、nでFFT処理したものより高く、最大である。
したがって結果比較回路53では処理ポイント数bで処理した場合を最適ポイント数として選択し、FFT処理部51はこの最適の処理ポイント数bを記憶装置52から読み込んで回路を書き換えて再度FFT処理し、到来電波のピーク値の周波数データを算出し、第2のFFT処理回路6に出力する。
更にビデオ波形に対するパルス諸元の概念図を示す図6では、予めシステムにて定義されるスレッショルドを超えるとパルス入力が有るものと判断し、その諸元検出を実行する。ここでは、所定の周波数Fの到来電波がパルス到来時刻TOAに、パルス幅PW、パルス振幅PAで検出されたことを示す。
次に、この発明の実施の形態2におけるパルス諸元検出装置を図に基づいて説明する。図7はこの発明の実施の形態2における第1のFFT処理回路の機能構成図である。この図7は実施の形態1で説明した図1に示す基本構成図の第1のFFT処理回路5として用いられるもので、その他の構成は実施の形態1の基本構成図と同じに付き、説明を省略する。
第1のFFT処理回路5のFFT処理部51は、A/D変換後の受信信号が入力された時に、FFT処理ポイント数制御回路54から処理ポイント数が、ポイント数a、b、・・、nというように順にパラメータとして与えられる。FFT処理部51は順次与えられた処理ポイント数をハードウェア(FPGA等)に反映実行してFFT演算処理する。結果比較回路53はFFT処理部51で処理した複数の処理ポイント数によるFFT処理結果の検出周波数のピーク値を比較し、検出周波数ピーク値が最大となるポイント数を最適ポイント数として判断し、FFT処理ポイント数制御回路54に出力する。そして得られた最適ポイント数の情報を基に、FFT処理部51はFFT処理ポイント数制御回路54から得られた最適FTTポイント数で、再度FFT処理を実行することにより、到来電波のピーク検出の周波数データを算出し、第2のFFT処理回路6に出力する。
次に、この発明の実施の形態3におけるパルス諸元検出装置を図に基づいて説明する。図8はこの発明の実施の形態3における第1のFFT処理回路の機能構成図である。この図8は実施の形態1で説明した図1に示す基本構成図の第1のFFT処理回路5として用いられるもので、その他の構成は実施の形態1の基本構成図と同じに付き、説明を省略する。
でFFT処理した結果の検出周波数のピーク値を比較する。最適ポイント数選択回路55は結果比較回路53で比較した検出周波数のピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そして最適ポイント数選択回路55は選択した最適ポイント数のFFT回路51(a、b、・・、nのいずれか1つ)を切替スイッチ56により切り替え選択し、選択されたFFT回路51(a、b、・・、nのいずれか1つ)で検出されたピーク値の周波数データを出力するようにしている。
第1のFFT処理回路5では、処理ポイント数の異なる各FTT回路51a、FTT回路51b、・・・、FTT回路51nの全てが、A/D変換後の受信信号であるデジタルのIF信号を入力し、それぞれの処理ポイント数でFFT解析処理し、その処理結果を結果比較回路53に出力する。結果比較回路53では、各FFT回路51a、51b、・・・51nでFFT処理した結果の検出周波数のピーク値を比較し、最適ポイント数選択回路55で検出周波数のピーク値が最大となる処理ポイント数を最適ポイント数として選択する。そして最適ポイント数選択回路55は、得られた最適ポイント数の情報を基に、数種類のFFTポイント数のFFT回路の中から最適なポイント数の回路を切替スイッチ56により選択し、選択されたFFT回路51(a、b、・・、nのいずれか1つ)で検出されたピーク値の周波数データを、第2のFFT処理回路6に出力する。
次にこの発明の実施の形態4におけるパルス諸元検出装置を図に基づいて説明する。図9はこの発明の実施の形態4における基本構成図、図10は図9におけるプロセッサ7で最適FTT処理ポイントを決定する場合の概念図である。
のFFT処理回路6で分析されたパルス諸元データ(TOA,PW,PA,W)に基づき、目標識別を行うものであるが、この実施の形態4では更に、メモリ8に保存された受信信号データを元に、プロセッサ7のソフトウェアにより予め用意した数種類のFFTポイント数全ての演算処理を行い、その中から検出周波数ピーク値が最大となるポイント数を最適処理ポイント数として決定する。
第2のFFT処理回路6は、固定の処理ポイントでFFT処理を行うと共に、第1のFFT処理回路5で検出したピーク値の周波数データをもとに不要な信号を除き、その結果によりパルス諸元を検出するもので、実施の形態1で説明した第2のFFT処理回路6と同じものが使用される。
この決定された最適処理ポイント数は図9の第1のFFT処理回路5に入力され、第1のFFT処理回路5は受信信号に適応した最適FFT処理回路に切り替えられ、最適ポイント数でのハードウェアによるFFT処理で受信信号のパルスを検出する。こうして第1のFFT処理回路5は最適なポイント数によるFFT処理を行い、受信信号のピーク検出の周波数データを算出し、第2のFTT処理回路6に入力する。
次に、この発明の実施の形態5におけるパルス諸元検出装置を図に基づいて説明する。図11はこの発明の実施の形態5におけるプロセッサ7で最適FTT処理ポイントを決定する場合の概念図である。この図11は実施の形態4で説明した図9に示す基本構成図のプロセッサ7のソフトウェアを示すもので、その他の構成は実施の形態4の基本構成図と同じに付き、説明を省略する。
元に、処理ポイント数nのFTT処理、・・・、処理ポイント数cのFTT処理、処理ポイント数bのFTT処理、処理ポイント数aのFTT処理というように(但しn>・・>c>b>a)、予め用意した数種類のFFTポイント数の演算処理を、処理ポイント数の多いものから少ないものへと順に処理する。ソフトウェア74は、ソフトウェア73で順にFFT処理した結果、所定レベル以上のパルスが検出できたポイント数を最適処理ポイント数として決定する。
この決定された最適処理ポイント数は図9の第1のFFT処理回路5に入力され、第1のFFT処理回路5は受信信号に適応した最適FFT処理回路に切り替えられ、最適ポイント数でのハードウェアによるFFT処理で受信信号のパルスを検出する。こうして第1のFFT処理回路5は最適なポイント数によるFFT処理を行い、受信信号のピーク検出の周波数データを算出し、第2のFTT処理回路6に入力する。
3:受信部 4:A/D変換回路
5:第1のFFT処理回路 6:第1のFFT処理回路
7:プロセッサ 8:メモリ回路
51:FTT処理部 52:記憶装置(ROM)
53:結果比較回路 54:FFT処理ポイント数制御回路
55:最適ポイント数選択回路 56:切替スイッチ
61:FFT回路 62:フィルタリング処理回路
63:ベースバンドシフト回路 64:逆FFT処理回路
65:パルス諸元検出回路 71:FFT処理のソフトウェア
72:最適ポイント数決定のソフトウェア 73:FFT処理のソフトウェア
74:パルス検出のソフトウェア。
Claims (8)
- 到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号に対して、高速フーリエ変換(FFT)の処理ポイント数を可変してFFT解析処理を行い、検出周波数ピーク値が最大となる処理ポイント数の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたパルス諸元検出装置。
- 第1のFFT処理回路は、FFT処理ポイント数が異なる複数の回路データを記憶した記憶装置と、この記憶装置から順次FFT処理ポイント数が異なる回路データを読み込んでFFT解析処理を行うFFT処理部と、このFFT処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路とを有し、前記FFT処理部は前記結果比較回路で選択された最適ポイント数の回路データを前記記憶装置から読み込んでFFT処理し、その周波数データを出力するようにした請求項1に記載のパルス諸元検出装置。
- 第1のFFT処理回路は、FFT処理ポイント数を可変できる処理ポイント数制御回路と、この処理ポイント数制御回路から出力される複数の異なるFFT処理ポイント数でFFT解析処理を行うFFT処理部と、このFFT処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数を最適ポイント数として選択する結果比較回路とを有し、前記FFT処理部は前記結果比較回路で選択された最適ポイント数を前記処理ポイント数制御回路から入力してFFT処理し、その周波数データを出力するようにした請求項1に記載のパルス諸元検出装置。
- 第1のFFT処理回路は、FFT処理ポイント数が異なる複数のFFT処理部と、これら複数のFFT処理部で処理した検出周波数のピーク値を比較し、そのピーク値が最大となる処理ポイント数のFFT処理部を選択する結果比較回路と、この結果比較回路で選択された前記FFT処理部からの周波数データを出力する選択回路とを有した請求項1に記載のパルス諸元検出装置。
- 到来電波を受けたアンテナから出力される高周波信号を中間周波数信号に周波数変換する受信部、この受信部により変換された中間周波数信号をデジタルのサンプル信号に変換するアナログ/デジタル変換回路、このアナログ/デジタル変換回路からのデジタルサンプル信号を記憶するメモリ、このメモリに記憶された受信データから予め用意したFFT処理ポイント数の異なる複数のFFT演算処理を行い、最適ポイント数を決定するプロセッサ、このプロセッサで決定された最適ポイント数により、前記アナログ/デジタル変換回路からのデジタルサンプル信号に対して高速フーリエ変換(FFT)処理を行い、その処理結果の周波数データを出力する第1のFFT処理回路、及びこの第1のFFT処理回路の出力である周波数データから上記到来電波の諸元を検出する第2のFFT処理回路を備えたパルス諸元検出装置。
- プロセッサは、予め用意した数種類のFFT処理ポイント数の演算処理を行い、検出周波数ピーク値が最大となるポイント数を最適ポイント数として決定するようにした請求項5に記載のパルス諸元検出装置。
- プロセッサは、予め用意した数種類のFFT処理ポイント数の演算処理を、ポイント数の多いものから少ないものへと順に処理していき、パルス検出できた時点でのポイント数を最適ポイント数として決定するようにした請求項5に記載のパルス諸元検出装置。
- 第2のFFT処理回路は、アナログ/デジタル変換回路からのデジタルサンプル信号に対して固定の処理ポイントで高速フーリエ変換(FFT)処理を行うFFT回路と、このFFT回路の出力と第1のFFT処理回路から出力される周波数データから、その周波数データ以外の周波数成分の振幅を削除するフィルタリング処理回路と、このフィルタリング処理回路からの出力から到来電波の諸元を検出するパルス諸元検出回路とを有する請求項1〜請求項7のいずれか1項に記載のパルス諸元検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008017784A JP4889662B2 (ja) | 2008-01-29 | 2008-01-29 | パルス諸元検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008017784A JP4889662B2 (ja) | 2008-01-29 | 2008-01-29 | パルス諸元検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009180540A true JP2009180540A (ja) | 2009-08-13 |
JP4889662B2 JP4889662B2 (ja) | 2012-03-07 |
Family
ID=41034647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008017784A Active JP4889662B2 (ja) | 2008-01-29 | 2008-01-29 | パルス諸元検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4889662B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115504A (ja) * | 2011-11-25 | 2013-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理装置及び信号処理方法 |
JP2014153206A (ja) * | 2013-02-08 | 2014-08-25 | Mitsubishi Electric Corp | 信号処理装置及び信号処理方法 |
JP2023073522A (ja) * | 2018-09-05 | 2023-05-25 | 京セラ株式会社 | 電子機器、電子機器の制御方法、及び電子機器の制御プログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11211763A (ja) * | 1998-01-22 | 1999-08-06 | Mitsubishi Electric Corp | 電波諸元測定装置 |
JP2000123000A (ja) * | 1998-10-15 | 2000-04-28 | Toshiba Corp | サイズ可変離散フーリエ変換処理装置 |
JP2007163406A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | レーダ受信パルス分離装置 |
-
2008
- 2008-01-29 JP JP2008017784A patent/JP4889662B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11211763A (ja) * | 1998-01-22 | 1999-08-06 | Mitsubishi Electric Corp | 電波諸元測定装置 |
JP2000123000A (ja) * | 1998-10-15 | 2000-04-28 | Toshiba Corp | サイズ可変離散フーリエ変換処理装置 |
JP2007163406A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | レーダ受信パルス分離装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115504A (ja) * | 2011-11-25 | 2013-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理装置及び信号処理方法 |
JP2014153206A (ja) * | 2013-02-08 | 2014-08-25 | Mitsubishi Electric Corp | 信号処理装置及び信号処理方法 |
JP2023073522A (ja) * | 2018-09-05 | 2023-05-25 | 京セラ株式会社 | 電子機器、電子機器の制御方法、及び電子機器の制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4889662B2 (ja) | 2012-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6249325B2 (ja) | 信号処理装置 | |
JP6031267B2 (ja) | 干渉検出装置、干渉除去器、レーダ装置、干渉検出方法および干渉検出用プログラム | |
JP2006171001A (ja) | レーダーの干渉信号を除去するシステムおよび方法 | |
JP2010515061A (ja) | レーダー干渉信号の影響を低下させるためのシステムおよび方法 | |
JP2007535265A (ja) | 狭帯域干渉キャンセレーションのための受信機 | |
EP3489710A1 (en) | Radar interference suppression | |
KR20180116186A (ko) | 우세 신호 검출 방법 및 장치 | |
JP4682127B2 (ja) | パルス諸元検出装置 | |
JP4889662B2 (ja) | パルス諸元検出装置 | |
EP2088676A2 (en) | Systems and methods for detecting a signal across multiple nyquist bands | |
US7929933B2 (en) | Noise suppression apparatus, FM receiving apparatus and FM receiving apparatus adjustment method | |
JP5211787B2 (ja) | レーダ模擬信号発生器 | |
JP2006105968A (ja) | レーダ装置 | |
WO2007034992A3 (en) | An apparatus and method for multi-phase digital sampling | |
JP2019028048A (ja) | エコー信号に基づく情報取得装置およびレーダ装置並びにパルス圧縮装置 | |
JP2008249373A (ja) | パルスドップラレーダ装置 | |
JP4533820B2 (ja) | 目標検出装置 | |
Benson et al. | Adaptive thresholding for high dual-tone signal instantaneous dynamic range in digital microwave receiver | |
JP5550203B2 (ja) | 波形分析装置 | |
GB2544753A (en) | Transceiver Circuits | |
JP4821201B2 (ja) | 適応整相出力周波数分析装置、適応整相出力周波数分析システム及び適応整相出力周波数分析プログラム並びにパッシブソーナーもしくは、アクティブソーナー | |
JP2021513286A (ja) | アナログ・デジタルコンバータのための改良された自動利得制御 | |
EP2684073A1 (en) | Radio frequency digital receiver system and method | |
JP3690332B2 (ja) | レーダ妨害装置 | |
JP2007212234A (ja) | 信号検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4889662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |