JP2007212234A - 信号検出装置 - Google Patents
信号検出装置 Download PDFInfo
- Publication number
- JP2007212234A JP2007212234A JP2006031167A JP2006031167A JP2007212234A JP 2007212234 A JP2007212234 A JP 2007212234A JP 2006031167 A JP2006031167 A JP 2006031167A JP 2006031167 A JP2006031167 A JP 2006031167A JP 2007212234 A JP2007212234 A JP 2007212234A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- maximum value
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
【課題】入力された複素信号のうちの実部信号または虚部信号のみを用いて信号処理する場合であっても所望の信号を効率よく検出できる信号検出装置。
【解決手段】入力信号である複素信号の位相を変化させる位相変化回路2と、位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路3と、実部虚部抽出回路で抽出された実部信号または虚部信号を短時間フーリエ変換する短時間フーリエ変換回路4と、位相変化回路に対して位相をN(Nは正の整数)通りに変化させるように指示する検出制御回路1と、検出制御回路からの指示に応じて短時間フーリエ変換回路から得られたN通りの信号のうちの最大値を有する信号を求める最大値検出回路6と、最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器8とを備える。
【選択図】図1
【解決手段】入力信号である複素信号の位相を変化させる位相変化回路2と、位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路3と、実部虚部抽出回路で抽出された実部信号または虚部信号を短時間フーリエ変換する短時間フーリエ変換回路4と、位相変化回路に対して位相をN(Nは正の整数)通りに変化させるように指示する検出制御回路1と、検出制御回路からの指示に応じて短時間フーリエ変換回路から得られたN通りの信号のうちの最大値を有する信号を求める最大値検出回路6と、最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器8とを備える。
【選択図】図1
Description
本発明は、目標を検出または追尾するレーダ装置や外部からの信号波形を観測する受信装置に適用されて信号を検出する信号検出装置に関する。
従来のレーダ装置等に適用される信号検出装置において、瞬時にしか出現しない目標を表す信号(以下、「目標信号」という)を検出するためには、大きいSN比(信号電力対雑音電力比)が必要になるが、目標信号が小さい場合やレーダ装置のアンテナ利得が小さい場合にはSN比が小さく、目標信号を検出できないという問題があった。
このような問題を解決するために、短時間フーリエ変換(STFT:Short Time Fourier Transform)や離散ウェーブレット変換(DWT:Discrete Wavelet Transform)を用いてSN比が小さい目標信号を検出するレーダ装置が知られている。なお、短時間フーリエ変換および離散ウェーブレット変換の詳細は、例えば非特許文献1および非特許文献2にそれぞれ記載されている。
図9は、短時間フーリエ変換または離散ウェーブレット変換を利用した従来のレーダ装置の構成を示す図である。このレーダ装置は、変換回路9、CFAR(Constant False Alarm Rate)回路7および検出器8から構成されている。変換回路9は、短時間フーリエ変換回路(以下、「STFT回路」と略する)または離散ウェーブレット変換回路(以下、「DWT回路」と略する)から構成されている。
このレーダ装置においては、変換回路9がSTFT回路によって構成される場合には、変換回路9は、レーダ送受信信号として得られる入力信号を短時間フーリエ変換により時間−周波数軸上の信号に変換し、CFAR回路7に送る。CFAR回路7は、変換回路9から送られてくる信号に基づき誤警報確率を一定の低さに抑えた信号を生成して検出器8に送る。検出器8は、CFAR回路7から送られてくる信号に基づき目標検出処理を実行し、検出した目標を表す信号を外部に出力する。
また、変換回路9がDWT回路によって構成される場合には、変換回路9は、入力信号をウェーブレット変換することにより生成されたウェーブレット展開係数から、ノイズが含まれることが予想される成分を除去した後、逆ウェーブレット変換によりウェーブレット展開係数を再び周波数成分に戻してCFAR回路7に送る。CFAR回路7および検出器8の動作は、上記と同じである。なお、CFAR回路7において行われるCFAR処理の詳細は、例えば非特許文献3に記載されている。
榊原著、"ウェーヴレットビギナーズガイド"、東京電機大学出版局、pp.23−24(1995) 中野他著、"ウェーブレットによる信号処理と画像処理"、共立出版株式会社、pp.49−70、pp.101−110(1999) 関根著、"レーダ信号処理技術"、電子情報通信学会、pp.96−106(1991)
榊原著、"ウェーヴレットビギナーズガイド"、東京電機大学出版局、pp.23−24(1995) 中野他著、"ウェーブレットによる信号処理と画像処理"、共立出版株式会社、pp.49−70、pp.101−110(1999) 関根著、"レーダ信号処理技術"、電子情報通信学会、pp.96−106(1991)
しかしながら、上述した従来のレーダ装置では、変換回路9がSTFT回路によって構成される場合、入力信号である複素信号の実部信号および虚部信号の両方を用いて短時間フーリエ変換すれば、瞬時しか出現しない目標信号を検出できないという問題は生じないが、回路規模や演算規模の制約から、複素信号のうちの実部信号または虚部信号のみを使用した簡単な方法で短時間フーリエ変換することが求められる場合がある。この場合、以下のような問題がある
今、入力信号として瞬時にしか出現しない信号が与えられる場合を考える。この場合、入力信号(複素信号)の振幅は、一般的に、図10(a)に示すように、短時間だけ出現し、且つ、図10(b)に示すように、その位相は時間の経過に伴って変化する。このような入力信号に対して、実部信号または虚部信号のみを用いて短時間フーリエ変換を行うと、位相回転の度合いによっては入力信号が大きく崩れる場合がある。
今、入力信号として瞬時にしか出現しない信号が与えられる場合を考える。この場合、入力信号(複素信号)の振幅は、一般的に、図10(a)に示すように、短時間だけ出現し、且つ、図10(b)に示すように、その位相は時間の経過に伴って変化する。このような入力信号に対して、実部信号または虚部信号のみを用いて短時間フーリエ変換を行うと、位相回転の度合いによっては入力信号が大きく崩れる場合がある。
例えば、入力信号(複素信号)が、図11(a)に示すような振幅に対して図11(b)に示すような位相を有する場合、その実部信号の波形は、図11(c)に示すように、入力信号の振幅波形を比較的忠実に表現した波形になる。これに対し、入力信号(複素信号)が、図12(a)に示すような振幅に対して図12(b)に示すような位相を有する場合、その実部信号の波形は、図12(c)に示すように、入力信号の振幅波形が大きく崩れた波形になる。入力信号の振幅波形が大きく崩れると、後段における信号処理において目標検出が困難になる。また、変換回路9がDWT回路によって構成される場合も、入力信号である複素信号の実部信号および虚部信号の両方が用いられないので、上記と同様の問題がある。
このように、入力信号が複素信号の場合は、その複素信号の実部信号または虚部信号のいずれか一方のみを用いて信号処理を行うと、入力信号の位相回転の度合いによっては入力信号の振幅波形が崩れるので、短時間フーリエ変換や離散ウェーブレット変換を適用したとしても目標信号を検出できないという問題がある。この問題を解消するためには、入力信号の位相を変化させて最適化すればよいが、通常は位相回転量を観測することは困難である。
本発明は、上述した問題を解消するためになされたものであり、その課題は、入力された複素信号のうちの実部信号または虚部信号のみを用いて信号処理する場合であっても所望の信号を効率よく検出できる信号検出装置を提供することにある。
上記課題を達成するために、請求項1記載の発明は、入力信号である複素信号の位相を変化させる位相変化回路と、位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路と、実部虚部抽出回路で抽出された実部信号または虚部信号を短時間フーリエ変換する短時間フーリエ変換回路と、位相変化回路に対して位相をN(Nは正の整数)通りに変化させるように指示する検出制御回路と、検出制御回路からの指示に応じて短時間フーリエ変換回路から得られたN通りの信号のうちの最大値を有する信号を求める最大値検出回路と、最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器とを備えたことを特徴とする。
請求項2記載の発明は、入力信号である複素信号の位相を変化させる位相変化回路と、位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路と、実部虚部抽出回路で抽出された実部信号または虚部信号をウェーブレット変換するウェーブレット変換回路と、位相変化回路に対して位相をN(Nは正の整数)通りに変化させるように指示する検出制御回路と、検出制御回路からの指示に応じてウェーブレット変換回路から得られたN通りの信号のうちの最大値を有する信号を求める最大値検出回路と、最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器とを備えたことを特徴とする。
請求項1記載の発明によれば、入力信号である複素信号の位相をN通りに変化させ、これらN通りの複素信号の各々について、その実部信号または虚部信号に対して短時間フーリエ変換を実施することにより得られたN通りの信号のうちの最大値を有する信号を所定のスレショルドレベルと比較して目標を検出するので、入力信号の位相回転の大きさに拘らず目標信号を検出することができる。したがって、入力された複素信号のうちの実部信号または虚部信号のみを用いて短時間フーリエ変換処理を行う場合であっても所望の信号を効率よく検出できる。
また、請求項2記載の発明によれば、入力信号である複素信号の位相をN通りに変化させ、これらN通りの複素信号の各々について、その実部信号または虚部信号に対して離散ウェーブレット変換を実施することにより得られたN通りの信号のうちの最大値を有する信号を所定のスレショルドレベルと比較して目標を検出するので、入力信号の位相回転の大きさに拘らず目標信号を検出することができる。したがって、入力された複素信号のうちの実部信号または虚部信号のみを用いて離散ウェーブレット変換処理を行う場合であっても所望の信号を効率よく検出できる。
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。なお、以下では、本発明に係る信号検出装置が捜索用のレーダ装置に適用された場合について説明する。また、以下の各実施例において、背景技術の欄で説明した従来のレーダ装置の構成要素と同一または相当する構成要素には背景技術の欄で使用した符号と同一の符号を付して説明する。
図1は、本発明の実施例1に係る信号検出装置の構成を示すブロック図である。この信号検出装置は、検出制御回路1、位相変化回路2、実部虚部抽出回路3、STFT回路4、結果保存回路5、最大値検出回路6、CFAR回路7および検出器8から構成されている。
この信号検出装置には、図示しないアンテナを介してビームを送受信することにより得られた受信信号が入力信号として入力される。この入力信号は、送受信信号のPRI(Pulse Repetition Interval:パルス繰返し間隔)毎の信号がレンジセル毎に処理される。入力信号は複素信号であり、「f(I+jQ)」で表す。
検出制御回路1は、信号検出装置の全体を制御する。具体的には、検出制御回路1は、入力信号の位相回転量を指示するための入力位相制御信号を生成して位相変化回路2に送るとともに、STFT回路4により短時間フーリエ変換された信号の保存を制御するための保存制御信号を生成して結果保存回路5に送る。
位相変化回路2は、検出制御回路1から送られてくる入力位相制御信号にしたがって入力信号の位相をφnだけ回転させ、実部虚部抽出回路3に送る。この位相変化回路2における位相回転は、検出制御回路1から送られてくる入力位相制御信号に応じて、N(Nは正の整数)通りの位相回転量について行われる。位相変化回路2における位相回転は、下式で表される。
ここで、
I ; 実部
Q ; 虚部
j ; 虚数単位
φn ; 位相回転量(n=1〜N)
実部虚部抽出回路3は、所定の指示にしたがって、位相変化回路2から送られてくる複素信号のうちの実部信号または虚部信号のいずれか一方のみを抽出してSTFT回路4に送る。
I ; 実部
Q ; 虚部
j ; 虚数単位
φn ; 位相回転量(n=1〜N)
実部虚部抽出回路3は、所定の指示にしたがって、位相変化回路2から送られてくる複素信号のうちの実部信号または虚部信号のいずれか一方のみを抽出してSTFT回路4に送る。
STFT回路4は、実部虚部抽出回路3から送られてくる実部信号または虚部信号に対して短時間フーリエ変換を実施することにより時間−周波数(バンク)軸の信号を生成する。STFT回路4における短時間フーリエ変換は、図2に示すように、P個のパルスを送受信してP個のPRIデータが得られた場合に、まず、切り出された1つのレンジセルに含まれるP個のPRIデータのうちのp(p<P)個を用いてFFT(Fast Fourier Transform:高速フーリエ変換)処理が行われる。このFFT処理は、FFT処理の対象とするp個のPRIデータを、あらかじめ設定された重複率で時間軸方向にずらしながら、P個のPRIデータの全てについてのFFT処理が完了するまで繰り返される。そして、FFT処理によって得られた複数の信号のうちの最大値を有する信号Snが、結果保存回路5に送られる。
結果保存回路5は、検出制御回路1からの保存制御信号に応じて、STFT回路4から送られてくる信号Snを保存する。STFT回路4における短時間フーリエ変換は、N通りの位相回転がなされた実部信号または虚部信号に対して行われるので、結果保存回路5にはN通りの信号Snが保存されることになる。この結果保存回路5に保存されているN通りの信号Snは、最大値検出回路6によって読み出される。
CFAR回路7は、最大値検出回路6から送られてくる最大信号Smaxに対して、誤警報確率を一定の低さに抑えた信号を生成し、検出器8に送る。CFAR回路7において行われるCFAR処理の詳細は、例えば非特許文献2に記載されている。図3は、CFAR回路7の一例として、相加平均で規格化を行うリニアCFAR回路の構成を示すブロック図である。CFAR回路7は、遅延回路71、加算回路72、平均化処理回路73および除算回路74から構成されている。
遅延回路71は、入力された信号xiを遅延させた後、加算回路72および除算回路74に送る。加算回路72は、一定期間に遅延回路71から送られてくるM(Mは正の整数)個のデータを加算し、平均化処理回路73に送る。平均化処理回路73は、加算回路72から送られてくるM個のデータの平均値を算出し、除算回路74に送る。除算回路74は、遅延回路71から送られてくるデータを平均値で除算して出力する。なお、CFAR回路7は、相乗平均で規格化を行う対数CFAR回路によって実現することもできる。
検出器8は、CFAR回路7から送られてくる信号を所定のスレッショルドレベルと比較し、CFAR回路7から送られてくる信号が所定のスレッショルドレベルより大きい場合に「検出あり」を表す信号を外部に出力し、そうでなければ「検出なし」を表す信号を外部に出力する。
次に、上記のように構成される本発明の実施例1に係る信号検出装置の動作を、図4に示す目標検出処理のフローチャートを参照しながら説明する。なお、以下では、1つのレンジセルに対する処理を行う場合について説明するが、実際には全てのレンジセルに対して以下の処理が行われる。
目標検出処理が開始されると、まず、入力信号として複素信号が入力される(ステップS1)。次いで、位相回転が行われる(ステップS2)。すなわち、検出制御回路1は、位相回転量を設定するための入力位相制御信号を位相変化回路2に送る。位相変化回路2は、検出制御回路1から送られてくる入力位相制御信号に応じて入力信号の位相をφnだけ回転させ、STFT回路4に送る。次いで、実部または虚部が抽出される(ステップS3)。すなわち、実部虚部抽出回路3は、位相変化回路2から送られてくる位相回転された複素信号のうちの実部信号または虚部信号を抽出し、STFT回路4に送る。
次いで、短時間フーリエ変換(STFT)が行われる(ステップS4)。すなわち、STFT回路4は、実部虚部抽出回路3から送られてくる実部信号または虚部信号に対し、短時間フーリエ変換を実施する。この短時間フーリエ変換により得られた時間−周波数軸上の最大値を有する信号Snは、結果保存回路5に送られる。結果保存回路5は、検出制御回路1からの保存制御信号に応じて、STFT回路4から送られてくる信号を保存する。
次いで、位相回転が終了したかどうかが調べられる(ステップS5)。すなわち、N通りの位相回転量に対する処理が終了したかどうかが調べられる。このステップS5において、位相回転が終了していないことが判断されると、シーケンスはステップS2に戻り、上述した処理が繰り返される。
一方、上記ステップS5において、位相回転が終了したことが判断されると、次いで、最大値が求められる(ステップS6)。最大値検出回路6は、結果保存回路5に保存されているN通りの信号Snのうちの最大値を有する信号Smaxを検出し、CFAR回路7に送る。CFAR回路7は、最大値検出回路6から送られてくる信号Smaxに対して、誤警報確率を一定の低さに抑えた信号を生成し、検出器8に送る。
次いで、スレッショルド検出が行われる(ステップS7)。すなわち、検出器8は、CFAR回路7から送られてくる信号を所定のスレッショルドレベルと比較し、CFAR回路7から送られてくる信号が所定のスレッショルドレベルより大きければ「検出あり」を表す信号を外部に出力し、そうでなければ「検出なし」を表す信号を外部に出力する。以上により目標検出処理は終了する。
図5は、図4に示すフローチャートによって実現される目標検出処理を説明するための図である。入力信号の位相をφ1、φ2、・・・、φNだけ順次回転させて短時間フーリエ変換(STFT)を行い、各短時間フーリエ変換により得られた時間−周波数軸上の最大値を有するN通りの信号Snのうちの最大値を有する信号Smaxを、所定のスレッショルドレベルと比較することにより検出する。
以上説明したように、実施例1に係る信号検出装置によれば、入力信号である複素信号の位相をN通りに変化させ、これらN通りの複素信号の各々について、その実部信号または虚部信号に対して短時間フーリエ変換を実施することにより得られたN通りの信号のうちの最大値を有する信号を所定のスレショルドレベルと比較して目標を検出するので、入力信号の位相を変化させて最適化しなくても、最適化したのと同様の効果が得られる。したがって、入力された複素信号のうちの実部信号または虚部信号のみを用いて短時間フーリエ変換処理を行う場合であっても所望の信号を効率よく検出できる。
なお、上述した実施例1では、CFAR処理を行うことにより目標を検出する場合について説明したが、固定のスレショルドレベルと比較する等、他の方法で目標を検出するように構成することもできる。
本発明の実施例2に係る信号検出装置は、実施例1における短時間フーリエ変換に代えて離散ウェーブレット変換を用いるようにしたものである。
図6は、本発明の実施例2に係る信号検出装置の構成を示すブロック図である。この信号検出装置は、実施例1に係る信号検出装置のSTFT回路4が、DWT回路10に置き換えられて構成されている。以下では、実施例1と相違する部分を中心に説明する。
DWT回路10は、実部虚部抽出回路3から送られてくる実部信号または虚部信号に対して離散ウェーブレット変換を実施し、複数のウェーブレット展開係数wを求める。離散ウェーブレット変換は、図7(b)および図7(c)に示すように、入力信号の波形S0をスケーリング係数とウェーブレット展開係数(DWT展開係数)で近似するものである。スケーリング係数には複数のレベル1〜jがあり、各レベルによって近似の程度が異なる。ウェーブレット展開係数は、スケーリング係数のレベル間における差に相当する。
このような離散ウェーブレット変換は、図7(a)に示すように、時間周波数フィルタで表すことができる。レベルの順に、周波数領域は、広域から低域へ遷移する。すなわち、高域においては短時間のフィルタ特性を持ち、低域に行くほど長時間のフィルタ特性を持つようになる。このフィルタ特性は、例えば非特許文献2に記載されているように、下式(3)〜(8)で表すことができる。
ここで、
fj:jレベルの近似関数(j=1〜J)
gj:jレベルの展開関数
sk:スケーリング展開係数(k=1〜K)
wk:ウェーブレット展開係数
φ :スケーリング関数
ψ :マザー・ウェーブレット関数
pk:マザー・ウェーブレット関数により決まる数列
* :複素共役
ここで、(7)式に示すwは、レベルjにおける近似関数と実際の波形との差分を表す成分であり、もし瞬時にしか発生しない信号があれば、その成分はwに含まれる。このDWT回路10において得られたウェーブレット展開係数は、結果保存回路5に送られて保存される。
fj:jレベルの近似関数(j=1〜J)
gj:jレベルの展開関数
sk:スケーリング展開係数(k=1〜K)
wk:ウェーブレット展開係数
φ :スケーリング関数
ψ :マザー・ウェーブレット関数
pk:マザー・ウェーブレット関数により決まる数列
* :複素共役
ここで、(7)式に示すwは、レベルjにおける近似関数と実際の波形との差分を表す成分であり、もし瞬時にしか発生しない信号があれば、その成分はwに含まれる。このDWT回路10において得られたウェーブレット展開係数は、結果保存回路5に送られて保存される。
最大値検出回路6は、結果保存回路5の中から、検出制御回路1から送られてくる保存制御信号によって選定された所定のレベルのウェーブレット展開係数をCFAR回路7に送る。CFAR回路7は、最大値検出回路6から送られてくるウェーブレット展開係数に対して、誤警報確率を一定の低さに抑えた信号を生成し、検出器8に送る。検出器8は、CFAR回路7から送られてくる信号を所定のスレッショルドレベルと比較し、CFAR回路7から送られてくる信号が所定のスレッショルドレベルより大きければ「検出あり」を表す信号を、そうでなければ「検出なし」を表す信号を外部に出力する。
次に、上記のように構成される本発明の実施例2に係る信号検出装置の動作を、図8に示す目標検出処理のフローチャートを参照しながら説明する。この目標検出処理は、図4に示した実施例1に係る目標検出処理のステップS4における短時間フーリエ変換処理が、ステップS10の離散ウェーブレット変換(DWT)処理に変更されていることを除けば、実施例1における目標検出処理と同じである。
ステップS10の離散ウェーブレット変換処理では、DWT回路10は、実部虚部抽出回路3から送られてくる実部信号または虚部信号に対し、離散ウェーブレット変換を実施する。この離散ウェーブレット変換により得られたウェーブレット展開係数は、結果保存回路5に送られて保存される。結果保存回路5は、検出制御回路1からの保存制御信号に応じて、STFT回路4から送られてくる信号を保存する。最大値検出回路6は、結果保存回路5の中から、検出制御回路1から送られてくる保存制御信号によって選定された所定のレベルのウェーブレット展開係数をCFAR回路7に送る。CFAR回路7は、最大値検出回路6から送られてくるウェーブレット展開係数に対して、誤警報確率を一定の低さに抑えた信号を生成し、検出器8に送る。以後の処理は、実施例1の処理と同じである。
以上説明したように、実施例2に係る信号検出装置によれば、入力信号である複素信号の位相をN通りに変化させ、これらN通りの複素信号の各々について、その実部信号または虚部信号に対して離散ウェーブレット変換を実施することにより得られたN通りのウェーブレット展開係数のうちの最大値を有するものを所定のスレショルドレベルと比較して目標を検出するので、入力信号の位相を変化させて最適化しなくても、最適化したのと同様の効果が得られる。したがって、入力された複素信号のうちの実部信号または虚部信号のみを用いて離散ウェーブレット変換処理を行う場合であっても所望の信号を効率よく検出できる。
なお、上述した実施例2では、DWT回路10における離散ウェーブレット変換処理によって得られる離散ウェーブレット展開係数を用いて目標を検出するように構成したが、スケーリング係数を用いて目標を検出するように構成することもできる。
また、上述した実施例2では、CFAR処理を行うことにより目標を検出する場合について説明したが、固定のスレショルドレベルと比較する等、他の方法で目標を検出するように構成することもできる。
本発明に係る信号検出装置は、レーダ装置や受信装置に利用可能である。
1 検出制御回路
2 位相変化回路
3 実部虚部抽出回路
4 STFT回路
5 結果保存回路
6 最大値検出回路
7 CFAR回路
8 検出器
10 DWT回路
2 位相変化回路
3 実部虚部抽出回路
4 STFT回路
5 結果保存回路
6 最大値検出回路
7 CFAR回路
8 検出器
10 DWT回路
Claims (2)
- 入力信号である複素信号の位相を変化させる位相変化回路と、
前記位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路と、
前記実部虚部抽出回路で抽出された実部信号または虚部信号を短時間フーリエ変換する短時間フーリエ変換回路と、
前記位相変化回路に対して位相をN(Nは正の整数)通りに変化させるように指示する検出制御回路と、
前記検出制御回路からの指示に応じて前記短時間フーリエ変換回路から得られたN通りの信号のうちの最大値を有する信号を求める最大値検出回路と、
前記最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器と、
を備えたことを特徴とする信号検出装置。 - 入力信号である複素信号の位相を変化させる位相変化回路と、
前記位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路と、
前記実部虚部抽出回路で抽出された実部信号または虚部信号をウェーブレット変換するウェーブレット変換回路と、
前記位相変化回路に対して位相をN(Nは正の整数)通りに変化させるように指示する検出制御回路と、
前記検出制御回路からの指示に応じて前記ウェーブレット変換回路から得られたN通りの信号のうちの最大値を有する信号を求める最大値検出回路と、
前記最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器と、
を備えたことを特徴とする信号検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031167A JP2007212234A (ja) | 2006-02-08 | 2006-02-08 | 信号検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031167A JP2007212234A (ja) | 2006-02-08 | 2006-02-08 | 信号検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007212234A true JP2007212234A (ja) | 2007-08-23 |
Family
ID=38490826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006031167A Pending JP2007212234A (ja) | 2006-02-08 | 2006-02-08 | 信号検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007212234A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009264900A (ja) * | 2008-04-24 | 2009-11-12 | Toshiba Corp | 目標検出装置 |
JP2017003454A (ja) * | 2015-06-11 | 2017-01-05 | 古野電気株式会社 | 信号処理装置及びレーダ装置 |
CN110632563A (zh) * | 2019-09-06 | 2019-12-31 | 北京理工大学 | 一种基于短时傅里叶变换的脉内频率编码信号参数测量方法 |
-
2006
- 2006-02-08 JP JP2006031167A patent/JP2007212234A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009264900A (ja) * | 2008-04-24 | 2009-11-12 | Toshiba Corp | 目標検出装置 |
JP2017003454A (ja) * | 2015-06-11 | 2017-01-05 | 古野電気株式会社 | 信号処理装置及びレーダ装置 |
CN110632563A (zh) * | 2019-09-06 | 2019-12-31 | 北京理工大学 | 一种基于短时傅里叶变换的脉内频率编码信号参数测量方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014006066A (ja) | 干渉検出装置、干渉除去器、レーダ装置、干渉検出方法および干渉検出用プログラム | |
JP2009128278A (ja) | パルス圧縮レーダ装置 | |
JP4533813B2 (ja) | 目標検出装置 | |
JP2008256626A (ja) | 自動利得制御装置 | |
JP2010127771A (ja) | 合成開口ソーナー、合成開口ソーナーの位相誤差補正方法及びプログラム | |
US10495749B2 (en) | Radar video creation apparatus and method | |
US11835649B2 (en) | Method and apparatus for radar signal processing using convolutional neural network | |
JP2010276475A (ja) | 目標追跡装置及び目標追跡方法 | |
JP2007212234A (ja) | 信号検出装置 | |
JP2008164479A (ja) | パルス諸元検出装置 | |
JP4881209B2 (ja) | 目標検出装置 | |
JP2008045939A (ja) | 目標検出装置 | |
JP4533820B2 (ja) | 目標検出装置 | |
JP5422140B2 (ja) | 目標検出装置 | |
JP2009250952A (ja) | レーダ装置 | |
JP2007047112A (ja) | レーダ装置 | |
JP2008241319A (ja) | パルスレーダ装置 | |
JP2006337198A (ja) | レーダ装置 | |
JP2012063152A (ja) | 速度推定装置及びコンピュータプログラム及び速度推定方法 | |
US11611839B2 (en) | Optimization of convolution reverberation | |
JP2008249373A (ja) | パルスドップラレーダ装置 | |
JP6451382B2 (ja) | 目標物検出装置、目標物検出方法、目標物検出プログラムおよび記憶媒体 | |
JP6147617B2 (ja) | レーダ装置及びその信号処理方法 | |
JP2007033326A (ja) | 測角装置 | |
JP4881239B2 (ja) | 目標検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100629 |