JP4656524B2 - デジタル信号処理装置 - Google Patents
デジタル信号処理装置 Download PDFInfo
- Publication number
- JP4656524B2 JP4656524B2 JP2006090067A JP2006090067A JP4656524B2 JP 4656524 B2 JP4656524 B2 JP 4656524B2 JP 2006090067 A JP2006090067 A JP 2006090067A JP 2006090067 A JP2006090067 A JP 2006090067A JP 4656524 B2 JP4656524 B2 JP 4656524B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- delta modulation
- sigma delta
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
前記1ビット入力信号を2ビット以上の所定数ビットの信号に変調するビット長変調手段と、
この2以上の所定数ビットの信号と係数発生手段から所定時間毎に最小値0.0から最大値1.0となる順に大きな値となる順番に供給される係数とを乗算する乗算手段と、
この乗算手段から出力される乗算結果信号を時間軸上において後先を反転させて出力する第1の時間反転手段と、
この第1の時間反転手段からの出力信号にシグマデルタ変調処理を施すシグマデルタ変調手段と、
このシグマデルタ変調手段から出力される再シグマデルタ変調信号を時間軸上において後先を反転させて出力する第2の時間反転手段と、
前記遅延処理手段からの出力信号と前記第2の時間反転手段からの反転出力とを切り換え制御して出力させる制御手段とを備え、更に、
前記第1の時間反転手段、前記シグマデルタ変調手段、および、前記第2の時間反転手段の3手段による信号遅延時間の総和を、前記遅延処理手段が前記入力信号を遅延させる遅延時間と同一となるように構成されたことを特徴とするようにした。
この反転信号を2ビット以上の所定数ビットの信号に変調するビット長変調手段と、
この2以上の所定数ビットの信号と係数発生手段から最大値1.0から最小値0.0となる順に小さな値となる順番に供給される係数とを乗算する乗算手段と、
この乗算結果信号にシグマデルタ変調処理を施し1ビットの再シグマデルタ変調信号を出力するシグマデルタ変調手段と、
前記第1の時間反転手段からの信号又は再シグマデルタ変調信号を適宜選択出力する選択手段と、
選択出力信号を時間軸上において後先を反転させて出力する第2の時間反転手段と、を備えたことを特徴とするデジタル信号処理装置が提供される。
コンピュータに、
シグマデルタ変調処理が施された1ビット入力信号を所定時間だけ遅延して出力する遅延処理機能と、
前記1ビット入力信号を2ビット以上の所定数ビットの信号に変調するビット長変調機能と、
この2以上の所定数ビットの信号と係数発生手段から所定時間毎に最小値0.0から最大値1.0となる順に大きな値となる順番に供給される係数とを乗算する乗算機能と、
この乗算機能により出力される乗算結果信号を時間軸上において後先を反転させて出力する第1の時間反転機能と、
この第1の時間反転機能による出力信号にシグマデルタ変調処理を施すシグマデルタ変調機能と、
このシグマデルタ変調機能によって出力される再シグマデルタ変調信号を時間軸上において後先を反転させて出力する第2の時間反転機能と、
前記遅延処理機能による出力信号と前記第2の時間反転機能による反転出力とを切り換え制御して出力させる制御手機能とを、
実現させるためのプログラムであって、
前記第1の時間反転機能、前記シグマデルタ変調機能、および、前記第2の時間反転機能の3機能による信号遅延時間の総和を、遅延処理機能が前記入力信号を遅延させる遅延時間と同一となるようにしたことを特徴とするデジタル信号処理プログラムも提供される。
更に、本発明の他の態様によれば、コンピュータが実行可能なデジタル信号処理プログラムであって、
コンピュータに、
シグマデルタ変調処理が施された所定数ビットの入力信号を時間軸上において後先を反転させて出力する第1の時間反転機能と、
この反転信号を2ビット以上の所定数ビットの信号に変調するビット長変調機能と、
この2以上の所定数ビットの信号と係数発生手段から最大値1.0から最小値1.0となる順に小さな値となる順番に供給される係数とを乗算する乗算機能と、
この乗算結果信号にシグマデルタ変調処理を施し1ビットの再シグマデルタ変調信号を出力するシグマデルタ変調機能と、
前記第1の時間反転手段からの信号又は再シグマデルタ変調信号を選択出力する選択機能と、
選択出力信号を時間軸上において後先を反転させて出力する第2の時間反転機能と、を実現させるためのデジタル信号処理プログラムも提供される。
図1は本発明の好適な実施形態であるデジタル信号処理装置100の構成図である。デジタル信号処理装置100は、入力端子1を介して入力された1ビットシグマデルタ変調信号を受け付け、これを所定時間遅延させて出力するディレイ器10を備えている。なお、ディレイ器10から出力される信号Saは、スイッチ3がA側にオンされた場合には出力端子2から出力可能になる一方、スイッチ3がB側にオンされた場合には出力端子2からは出力不能とされている。
今、フェードイン処理する場合の動作例を図1、図2を参照して説明する。図2(a)〜図2(f)は図面右に行くほど時間が経過するように描いている。図2(a)に示すように、オリジナルの信号が入力端子1を介して入力されるが、この入力信号はシグマデルタ変調処理が施された1ビット信号とする。更に、フェードイン開始からフードイン終了までをフェードイン区間(時間T)とし、制御部60がこのフェードイン処理の実行を指示したものとする。先ず、制御部60は、シグマデルタ変調器40を構成する各遅延器の値を「0.0」にさせると共に、係数発生器70にフェードイン処理パターンでの係数供給を行うことを指示して処理準備を行う。更に、制御部60はスイッチ3がB側にオンするように制御して、フェード区間においては信号Sbが出力端子2から出力されるようにする。
図3はデジタル信号処理装置101の構成例である。各構成要素において、図1と同じ機能を有するものについては同じ符号を付している。この装置101におけるシグマデルタ変調器40は遅延が無いものを利用しているため、ディレイ器10が不要となる点に特徴がある。なお、係数発生器71からは最大値「1.0」から最小値「0.0」となるまで順に小さな係数の供給を行うようにしている。
2 出力端子
5 乗算器
10 ディレイ器
20 ビット長変調器
30 時間反転部
40 シグマデルタ変調器
50 時間反転部
60 制御部
61 制御部
70 係数発生器
71 係数発生器
100 デジタル信号処理装置
101 デジタル信号処理装置
Claims (2)
- シグマデルタ変調処理が施された1ビット入力信号を所定時間だけ遅延して出力する遅延処理手段と、
前記1ビット入力信号を2ビット以上の所定数ビットの信号に変調するビット長変調手段と、
この2以上の所定数ビットの信号と係数発生手段から所定時間毎に最小値0.0から最大値1.0となる順に大きな値となる順番に供給される係数とを乗算する乗算手段と、
この乗算手段から出力される乗算結果信号を時間軸上において後先を反転させて出力する第1の時間反転手段と、
この第1の時間反転手段からの出力信号にシグマデルタ変調処理を施すシグマデルタ変調手段と、
このシグマデルタ変調手段から出力される再シグマデルタ変調信号を時間軸上において後先を反転させて出力する第2の時間反転手段と、
前記遅延処理手段からの出力信号と前記第2の時間反転手段からの反転出力とを切り換え制御して出力させる制御手段とを備え、更に、
前記第1の時間反転手段、前記シグマデルタ変調手段、および、前記第2の時間反転手段の3手段による信号遅延時間の総和を、前記遅延処理手段が前記入力信号を遅延させる遅延時間と同一となるように構成されたことを特徴とするデジタル信号処理装置。 - シグマデルタ変調処理が施された1ビットの入力信号を時間軸上において後先を反転させて出力する第1の時間反転手段と、
この反転信号を2ビット以上の所定数ビットの信号に変調するビット長変調手段と、
この2以上の所定数ビットの信号と係数発生手段から最大値1.0から最小値0.0となる順に小さな値となる順番に供給される係数とを乗算する乗算手段と、
この乗算結果信号にシグマデルタ変調処理を施し1ビットの再シグマデルタ変調信号を出力するシグマデルタ変調手段と、
前記第1の時間反転手段からの信号又は再シグマデルタ変調信号を適宜選択出力する選択手段と、
選択出力信号を時間軸上において後先を反転させて出力する第2の時間反転手段と、を備えたことを特徴とするデジタル信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006090067A JP4656524B2 (ja) | 2006-03-29 | 2006-03-29 | デジタル信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006090067A JP4656524B2 (ja) | 2006-03-29 | 2006-03-29 | デジタル信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007267091A JP2007267091A (ja) | 2007-10-11 |
JP4656524B2 true JP4656524B2 (ja) | 2011-03-23 |
Family
ID=38639628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006090067A Expired - Fee Related JP4656524B2 (ja) | 2006-03-29 | 2006-03-29 | デジタル信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4656524B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274644A (ja) * | 1995-03-31 | 1996-10-18 | Sony Corp | ディジタル信号処理方法及び装置 |
JP2001237707A (ja) * | 2000-02-18 | 2001-08-31 | Sony Corp | デジタル信号処理装置及び方法、並びにδς変調器 |
JP3318823B2 (ja) * | 1995-12-27 | 2002-08-26 | ソニー株式会社 | ディジタル信号処理装置及び方法 |
-
2006
- 2006-03-29 JP JP2006090067A patent/JP4656524B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274644A (ja) * | 1995-03-31 | 1996-10-18 | Sony Corp | ディジタル信号処理方法及び装置 |
JP3318823B2 (ja) * | 1995-12-27 | 2002-08-26 | ソニー株式会社 | ディジタル信号処理装置及び方法 |
JP2001237707A (ja) * | 2000-02-18 | 2001-08-31 | Sony Corp | デジタル信号処理装置及び方法、並びにδς変調器 |
Also Published As
Publication number | Publication date |
---|---|
JP2007267091A (ja) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4014598B2 (ja) | 過負荷補償のフィードバックステアリングを用いたノイズシェーピング回路および方法ならびにそれを使用するシステム | |
JP2005020698A (ja) | 信号変換システム | |
US9362888B2 (en) | Devices and methods for converting digital signals | |
US20140161279A1 (en) | Creation of sub-sample delays in digital audio | |
KR102663366B1 (ko) | Mems 마이크로폰 | |
JP3318823B2 (ja) | ディジタル信号処理装置及び方法 | |
JP4656524B2 (ja) | デジタル信号処理装置 | |
JP2006295769A (ja) | スイッチング増幅器 | |
US7782129B2 (en) | System and method to reduce audio artifacts from an audio signal by reducing the order of the control loop | |
JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
US7038606B2 (en) | Digital signal processing device and audio signal reproduction device | |
JP4952239B2 (ja) | D級増幅器 | |
US5793316A (en) | Digital signal processing method and apparatus | |
JP2007109328A (ja) | 再生装置 | |
JP5230139B2 (ja) | 音声信号処理装置 | |
JP3826813B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
US9589591B2 (en) | Signal processing device, signal processing method, and computer program | |
JP2006238293A (ja) | D級増幅器 | |
JP2001237707A (ja) | デジタル信号処理装置及び方法、並びにδς変調器 | |
JP4481212B2 (ja) | デジタルスイッチングアンプ | |
JPH11266157A (ja) | フィードバック回路 | |
JP2019016996A (ja) | デジタル信号処理装置 | |
JP2011221322A (ja) | 1ビット信号用オーディオ装置 | |
JP2003173612A (ja) | 音量制御装置 | |
JP2002076901A (ja) | Δ変調とδς変調を混合した方式の変調器,オーバーサンプリング型d/a変換器およびa/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4656524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |