-
Hintergrund
-
Analog-Digital-Wandler (ADCs, vom Englischen „Analog-to-Digital Converter“) wandeln zeitdiskrete analoge Eingangswerte in eine digitale Form um. Ein Typ des ADC, der Σ-Δ-Modulator, digitalisiert die analogen Eingangswerte und analogisiert dann das digitale Ausgangssignal mit Hilfe eines Digital-Analog-Wandlers (DAC), wobei der analoge Wert im Allgemeinen mindestens einem nachfolgenden analogen Eingangswert rückgeführt wird. Σ-Δ-Modulatoren können bei einer hohen Frequenz betrieben werden, wodurch sie in vielen Kommunikationseinsatzbereichen anwendbar sind. Demgemäß kann eine Verteilung des Quantisierungsrauschens, das durch Quantisierungsfehler entsteht, mit Hilfe eines größeren Spektralbereichs erreicht werden. Das Quantisierungsrauschen kann dann besser aus dem digitalen Ausgangssignal mit Hilfe von beispielsweise geeigneten Filtern entfernt werden.
-
Eine Art der Rauschformung bei Σ-Δ-Modulatoren umfasst das Formen des Quantisierungsrauschens durch das Rückkoppeln eines digitalen Ausgangssignals (in analoger Form) auf eine frühere Stufe des Modulators, wenn der Modulator mit mehrfachen Stufen ausgestaltet ist. In einigen Beispielen jedoch kann die Anwendung von mehrfachen Stufen und/oder einem Netzwerk von Schaltkondensatoren zu einer unerwünschten Leistungsverbrauchshöhe führen. Es ist daher eine Aufgabe, Möglichkeiten bereitzustellen, dieses Problem zu lösen.
-
Die
US 5 030 954 A offenbart eine Vorrichtung mit einer ersten Integratorstufe, die wahlweise mit einem ersten Analog-Digital-Wandler oder einem zweiten Analog-Digital-Wandler verbindbar ist. Der erste und der zweite Analog-Digital-Wandler können ein 1-Bit-Wandler sein. Des Weiteren weist die Vorrichtung eine zweite Integratorstufe auf, deren Eingang mit einem Ausgang der ersten Integratorstufe gekoppelt ist, und einen Multiplexer, der eingerichtet ist, eine Ausgabe des ersten Analog-Digital-Wandlers und eine Ausgabe des zweiten Analog-Digital-Wandlers zu empfangen und abwechselnd auszugeben.
-
Die
US 8 319 674 B2 offenbart einen Analog-Digital-Wandler mit mehreren Vorwärtskopplungspfaden von kaskadierten Integratoren.
-
Kurzzusammenfassung
-
Es werden eine Vorrichtung nach Anspruch 1 sowie ein Modulator nach Anspruch 10, ein Verfahren nach Anspruch 16 und ein Modulator nach Anspruch 25 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsformen.
-
Figurenliste
-
Die ausführliche Beschreibung wird mit Bezugnahme auf die begleitenden Zeichnungen dargelegt. In den Figuren identifiziert/identifizieren die äußerst linke(n) Ziffer(n) einer Bezugszahl die Figur, in der die Bezugszahl als erstes erscheint. Die Verwendung der gleichen Bezugszahlen in anderen Figuren zeigt ähnliche oder idente Elemente an.
-
Für diese Diskussion werden die in den Figuren dargestellten Vorrichtungen und Systeme mit einer Vielfalt an Komponenten gezeigt. Verschiedene Implementierungen von hierin beschriebenen Vorrichtungen und/oder Systemen können weniger Komponenten umfassen und innerhalb des Schutzumfangs der Offenbarung bleiben. Alternativ dazu können Implementierungen von Vorrichtungen und/oder Systemen zusätzliche Komponenten oder verschiedene Kombinationen der beschriebenen Komponenten umfassen und innerhalb des Schutzumfangs der Offenbarung bleiben.
- 1 ist eine schematische Darstellung einer beispielhaften Analog-Digital-Wandler (ADC) -Anordnung, worin die hierin offenbarten Methoden und Vorrichtungen gemäß einer Implementierung angewandt werden können.
- 2 ist ein beispielhaftes Zeitsteuerungsdiagramm für die Schalter der ADC-Ausgestaltung von 1.
- 3 ist ein Flussdiagramm, das ein beispielhaftes Verfahren zur Bereitstellung einer Analog-Digital-Umwandlung gemäß einer Implementierung veranschaulicht.
-
Ausführliche Beschreibung
-
Übersicht
-
Beispielhafte Implementierungen von Vorrichtungen und Verfahren stellen eine Analog-Digital-Umwandlung von analogen Eingaben bereit. Ein Mehrstufen-Analog-Digital-Wandler (ADC) ist in den Implementierungen beschrieben. Der Mehrstufen-ADC setzt eine Vorwärtskopplungs(feed forward)-Modulator-Ausgestaltung mit alternativen Signalpfaden ein. Beispielsweise können Steuersignale verwendet werden, um Modulatorsignale unter den alternativen Signalpfaden gemäß vorbestimmter Zeitsteuerungsschemata zu schalten. Derartige Zeitsteuerungsschemata können eingesetzt werden, um einen geringeren Leistungsverbrauch durch den Modulator bei gleichzeitiger Aufrechterhaltung des Durchsatzes zu ermöglichen.
-
In verschiedenen Implementierungen können Abtast- und Haltekomponenten oder Schaltkreise verwendet werden, um Signalabtastwerte zu erlangen, und um die Abtastwerte verschiedenen Abschnitten des Modulators verfügbar zu machen. Die Abtast- und Haltekomponenten können beispielsweise einen oder mehrere Schaltkondensatoren umfassen. In einigen Implementierungen umfassen die Abtast- und Haltekomponenten eine Doppelabtastungsstruktur. Beispielsweise können parallele Kondensatoren eingesetzt werden, um ein Signal abzutasten und das Signal während der Offset-Zeitintervalle verfügbar zu machen.
-
In einer Implementierung ist der Mehrstufen-ADC in einer differenziellen oder Gleichtakt-Ausgestaltung für ein verbessertes Signal-Rausch-Verhältnis (SNR) implementiert. Statt „differenziell“ wird im Folgenden auch der Begriff „Differenz-“ für Signale, Eingänge, Ausgänge etc. verwendet. In einigen Fällen beispielsweise können vollständig „potentialfreie“ Komponenten eher auf eine Gleichtaktspannung als auf ein Massepotential bezogen werden. Zusätzlich dazu kann das SNR des Modulators durch Verwendung der alternativen Signalpfade und Schaltschemata verbessert werden. Beispielsweise kann die Einschwingzeit des Operationsverstärkers des ADC erhöht werden, wodurch die Signalqualität und -stabilität verbessert wird, wenn Eingaben in die Integratorstufen zwischen den Differenz-Signalpfaden geschaltet werden.
-
Verschiedene Implementierungen und Methoden für eine Analog-Digital-Umwandlungsausgestaltung werden in dieser Offenbarung diskutiert. Methoden und Vorrichtungen werden mit Bezug auf beispielhafte Analog-Digital-Wandler (ADC) -Vorrichtungen und Systeme diskutiert, die in den Figuren veranschaulicht sind. In einigen Fällen sind Sigma-Delta (Σ-Δ)-Modulator-Ausgestaltungen gezeigt und diskutiert. Das soll jedoch nicht einschränkend verstanden werden, und dient der Diskussionserleichterung und veranschaulichenden Zweckmäßigkeit. Die diskutierten Methoden und Vorrichtungen können auf verschiedene ADC- oder Modulator-Vorrichtungs-Ausgestaltungen, -Strukturen und ähnliches (beispielsweise Direkt-Wandlungs-ADC, Analog-Digital-Parallelumsetzer, Rampen-Vergleich-ADC, Integrier-ADC (der auch als Dual-Slope- oder Multi-Slope-ADC bezeichnet wird), Gegen-Rampen-ADC, Pipeline-ADC, Schrittweise-Annäherungs-ADC, Zeitverschachtelter-ADC, Zwischen-FM-Stufen-ADC etc.) angewandt werden, und bleiben innerhalb des Schutzumfangs der Offenbarung. Ferner können die beschriebenen Modulator-Ausgestaltungen auf andere Anwendungen angewandt werden, umfassend Digital-Analog-Wandler (DAC), Verstärker, Kompressionsvorrichtungen und ähnliches.
-
Implementierungen sind ausführlicher nachstehend unter Verwendung einer Vielzahl an Beispielen erklärt. Obwohl verschiedene Implementierungen und Beispiele hier und nachstehend diskutiert werden, können weitere Implementierungen und Beispiele durch ein Kombinieren der Merkmale und Elemente von individuellen Implementierungen und Beispielen möglich sein.
-
Beispielhafte ADC-Ausgestaltung
-
1 ist ein Blockschaltbild einer beispielhaften Analog-Digital-Umwandlungs (ADC) -Anordnung 100, worin die hierin beschriebenen Methoden und Vorrichtungen angewandt werden können. Ein analoges Signal („analoge Eingabe“), das als Differenz-Signalteile Vp und Vn dargestellt ist, wird auf der Eingangsseite empfangen, durch eine Anzahl an Modulatorkomponenten umgewandelt, und ein digitales Ergebnis („digitale Ausgabe“) wird aus dem ADC 100 ausgegeben.
-
Zu Zwecken dieser Offenbarung kann ein digitales Ergebnis als eine digitale Annäherung einer analogen Eingabe beschrieben werden. Beispielsweise kann ein digitales Ergebnis eine digitale Darstellung umfassen, die proportional zur Größe der Spannung oder des Stroms der analogen Eingabe zu einem Zeitpunkt und/oder über eine ausgewählte Zeitdauer ist. Die digitale Darstellung kann auf verschiedene Art und Weise ausgedrückt werden (beispielsweise Basis-2-Binärkode, binärkodierte Dezimalzahl, Spannungswerte, elektrische oder Lichtimpuls-Attribute und ähnliches). In verschiedenen Implementierungen kann eine digitale Ausgabe des ADC 100 auf Basis der Ausgestaltung des ADC 100 ein Bit oder mehrfache Bits aufweisen.
-
Der beispielhafte ADC 100 ist mit mehrfachen Stufen (d.h. zwei oder mehr Stufen) in einer Vorwärtskopplungs-Ausgestaltung dargestellt. In verschiedenen Implementierungen kann eine beliebige Anzahl an Stufen eingesetzt werden, mit Komponenten und einer Funktionalität, die denen/der in 1 dargestellten ähnlich sind. Wie in 1 dargestellt ist, kann ein beispielhafter ADC 100 zwei oder mehr kaskadierte Integrator-Stufen 102 und 104 umfassen, und zwei oder mehr Komparator-Stufen 106 und 108. In einer Implementierung ist die Anzahl der Integrator-Stufen die gleiche wie die Anzahl der Komparator-Stufen. Zusätzlich dazu kann der ADC 100 einen Multiplexer (MUX) 110 und einen Digital-Analog-Wandler (DAC) 112 umfassen. In alternativen Implementierungen kann ein beispielhafter ADC 100 weniger, zusätzliche oder alternative Komponenten umfassen.
-
In verschiedenen Implementierungen integrieren die Integrator-Stufen (102, 104) das analoge Eingangssignal durch eine Entnahme von Abtastwerten der analogen Signale an den Differenzeingängen der Integrator-Stufen (102, 104) in regelmäßigen Intervallen, und durch das Bestimmen eines Wertes für die Differenz zwischen den abgetasteten Differenzeingängen.
-
In einer in 1 dargestellten Implementierung, ist die erste Integrator-Stufe 102 angeordnet, die Differenzeingangssignalteile Vp und Vn an den Eingängen A und B aufzunehmen. Abtast- und Halte(SH) -Schaltkreise 114 und 116 sind an den Differenzsignalpfaden positioniert, die mit den Eingängen A und B gekoppelt sind. In der Implementierung tasten die SH 114 und 116 die Eingänge Vp und Vn ab, wann Schalter, die mit den SH 114 und 116 gekoppelt sind, in Bezug auf die Eingänge Vp und Vn geschlossen sind.
-
In einer in 1 dargestellten Implementierung sind alternative Signalpfade so bereitgestellt, dass eines der Eingangssignale Vp oder Vn mit den SH 114 oder den SH 116 gekoppelt sein kann, und umgekehrt, je nachdem, welcher der mit den Eingängen gekoppelte Eingangsschalter geschlossen ist. Zusätzliche Koppelkondensatoren 118 sind auch in jedem Differenzeingangspfad angeordnet, die einen Eingang von einem der Differenzsignalpfade abtasten können, und das abgetastete Signal über den gleichen Pfad oder über den entgegengesetzten Differenzpfad an die SH 114 oder die SH 116 weiterleiten, als auch an die Eingänge A oder B (auf Basis der Schalt-Positionen).
-
In einer in 1 dargestellten Implementierung sind die SH 114 und 116 angeordnet, die Eingänge Vp und Vn doppelt abzutasten. Beispielsweise sind in jeder der SH 114 und SH 116 parallel abtastende Kondensatoren angeordnet. In der Implementierung umfasst die Doppel-Abtastung das Schließen des Schalters zu jedem der parallelen Kondensatoren, einen nach dem anderen, auf jedem der alternierenden Steuersignale. Bezugnehmend auf 2 kann einer der parallelen Kondensatoren beispielsweise mit einem Eingang auf den Phase 1-Takt-Impulsen gekoppelt sein, und der andere der parallelen Kondensatoren kann mit dem Eingang auf den Phase 2-Taktimpulsen gekoppelt sein.
-
In einer Implementierung stellt ein Doppel-Abtasten eines Eingangs auf diese Art und Weise stabile Abtastwerte für das Miteinbeziehen der Möglichkeit, den Leistungsverbrauch herabzusetzen, bereit. Beispielsweise kann mit Bezug auf 2 die Taktfrequenz der Steuersignale (1 und 2) gesenkt werden. Zusätzlich dazu steigt die Einschwingzeit innerhalb der Integrator-Stufen (102, 104) aufgrund der Taktfrequenz und der Doppelabtastungen proportional an. Demgemäß kann der Leistungsverbrauch gesenkt und das SNR verbessert werden.
-
In einer in 1 dargestellten Implementierung stellen die SH 114 und 116 für die erste und zweite Integrator-Stufe (102, 104) mit Bezug auf jeden der Differenzeingangsabschnitte Vp und Vn dynamisch eine Gleichtakt-Eingangsspannung und eine Gleichtaktspannung (Vcm) ein. Wie beispielsweise in 1 dargestellt, sind die SH 114 und die SH 116 jeweils mit der Gleichtaktspannung Vcm an den entgegengesetzten Seiten der Kapazitäten gekoppelt. Aufgrund der Gleichtakt-Referenz in den SH 114 und 116 sind die Integrator-Stufen 102 und 104 „potentialfrei“ und beziehen sich eher auf die Gleichtaktspannung Vcm als auf ein Massepotential.
-
In einer Implementierung kann zumindest ein Teil des Fehlers der ersten Integrator-Stufe 102 auf Basis der Differenzstruktur und der potentialfreien Art des ADC 100 in ein Gleichtaktsignal durch die zweite Integrator-Stufe 104 umgewandelt werden. Das Gleichtakt-Fehlersignal kann zwischen den Differenzsignalpfaden ausgeglichen werden, und somit die Ausgabe der Komparatoren (106, 108) nicht beeinträchtigen.
-
In einer Implementierung enthalten die SH 114 und 116 die Eingangsabtastwerte; und geben sie an den Integrator 102 an Differenzeingängen A und B weiter. Die Differenzausgaben Y und X der Integrator-Stufe 102 werden über alternative (durch Schalt-Positionen bestimmte) Signalpfade an die Integrator-Stufe 104 weitergeleitet.
-
In einem in 1 dargestellten Beispiel können die Differenzausgaben Z und W der Integrator-Stufe 104 und/oder die Differenzausgaben Y und X der Integrator-Stufe 102 auf Basis von Schalt-Positionen zur Komparator-Stufe 106 vorgesteuert werden. In verschiedenen Implementierungen können die Schalt-Positionen (und der der Komparator-Stufe 106 eingegebene Differenzsignalsatz) beispielsweise, wie in 2 dargestellt, durch die Steuersignale 1 und 2 bestimmt werden. In einem Beispiel können die Eingangssätze (Y, X oder Z, W) abwechselnd der Komparator-Stufe 106 mit Phase 1- und Phase 2-Impulsen der Steuersignale 1 und 2 eingegeben werden.
-
Wie ebenfalls in 1 dargestellt ist, können die Differenzausgänge Z und W der Integrator-Stufe 104 und/oder die Differenzausgänge Y und X der Integrator-Stufe 102 zur Komparator-Stufe 108 auf Basis von Schalt-Positionen vorgesteuert werden. Wie in verschiedenen Implementierungen beschrieben ist, können die Schalt-Positionen (und der der Komparator-Stufe 108 eingegebene Differenzsignalsatz) beispielsweise, wie in 2 dargestellt, durch die Phase 1-Impulse und die Phase 2-Impulse der Steuersignale 1 und 2 bestimmt werden.
-
In einer in 1 dargestellten Ausführungsform werden den Komparator Stufen 106 und 108 alternative Signalpfade auch von den Integrator-Stufen 102 und 104 bereitgestellt, sodass die Differenzwertpaare (Y, X) den Komparator-Stufen 106 und 108 auf (auf Schalt-Positionen basierenden) alternativen Signalpfaden vorgestellt werden können und dass die Differenzwertpaare (Z, W) den Komparator-Stufen 106 und 108 auf (auf Schalt-Positionen basierenden) alternativen Signalpfaden bereitgestellt werden können.
-
Beispielsweise kann in einem ersten Takt-Zyklus die Integrator-Stufe 102 eine Ausgabe (Y, X) in den Komparator 106 vorsteuern, und die Integrator-Stufe 104 kann eine Ausgabe (Z, W) an den Komparator 108 vorsteuern. Im nächsten Taktzyklus kann die Integrator-Stufe 104 eine Ausgabe (Z, W) an den Komparator 106 vorsteuern, und die Integrator-Stufe 102 kann eine Ausgabe (Y, X) an den Komparator 108 vorsteuern usw. In verschiedenen Ausführungsformen können vorbestimmte Schaltkombinationen (wie diese durch die Steuersignale 1 und 2 gesteuert werden) abwechselnd bestimmen, welcher Differenzsignalpfad der Ausgaben (Y,X und Z,W) weitergeführt wird, indem bestimmt wird, ob die Ausgaben am invertierenden Eingang oder am nicht-invertierenden Eingang der Komparator-Stufen 106 und 108 ankommen, und indem die Ausgaben der Komparator-Stufen 106 und 108 bestimmt werden.
-
In einer Ausführungsform werden die digitalen Ausgaben von jeder der Komparatorstufen 106 und 108, wie in 1 dargestellt, dem Multiplexer (MUX) 110 zugeführt. In der Implementierung arbeiten die Komparatorstufen 106 und 108, wie in 2 dargestellt, abwechselnd gemäß des Phase 1- und Phase 2-Impulses der Steuersignale 1 und 2, wobei jede einen digitalen Wert an den MUX 110 ausgibt, und umgekehrt. In einem Beispiel kann die Komparatorstufe (106, 108), die keinen Impuls an den MUX 110 ausgibt (während der andere Komparator einen Impuls ausgibt) eine Eingabe auf Basis der Schalt-Positionen empfangen.
-
In einem Beispiel wählt der MUX 110 die Ausgaben der Komparatorstufen 106 und 108 aus, wenn er gemäß den Steuersignal 3 -Flanken von 2 in Betrieb ist, und auf Basis der alternierenden Digitalwerte am Eingang des MUX 110 von den Komparatorstufen 106 und 108. In einem Beispiel umfasst die digitale Ausgabe des MUX 110 die digitalen Ausgabe-Impulse des ADC 100. Beispielsweise umfasst in einer Ausführungsform die Ausgabe des MUX 110 einen Einzel-Bit-Strom an Impulsen.
-
In einer Ausführungsform empfängt der DAC 112 auch die digitale Ausgabe des MUX 110 und wandelt sie in eine analoge Form um. Wie in 1 dargestellt, kann die analoge Form der digitalen Ausgabe rückgekoppelt, und mit dem analogen Differenzsignal an den Eingängen A und B der ersten Integratorstufe 102 kombiniert werden. In einer Implementierung stellt die analoge Form der digitalen Ausgabe über den DAC eine Fehlerberichtigung für den ADC 100 bereit.
-
Wie oben diskutiert, sind die mit Bezug auf das Beispiel des ADC 100 hierin beschriebenen Methoden, Komponenten und Vorrichtungen nicht auf die Darstellung in 1 beschränkt, und können auf andere ADC 100-Vorrichtungen und - Ausgestaltungen angewandt werden, ohne vom Schutzumfang der Offenbarung abzuweichen. In einigen Fällen können zusätzliche oder alternative Komponenten angewandt werden, um die hierin beschriebenen Methoden zu implementieren. Ferner können die Komponenten in verschiedenen Kombinationen ausgestaltet und/oder kombiniert werden, indes sie eine digitale Ausgabe zur Folge haben. Es wird darauf hingewiesen, dass ein ADC 100 als eine autarke Vorrichtung oder als ein Teil eines weiteren Systems (beispielsweise mit anderen Komponenten, Systemen etc. integriert) implementiert werden kann.
-
Darstellendes Verfahren
-
3 ist ein Flussdiagramm, das ein Beispiel-Verfahren 300 zur Bereitstellung einer Analog-Digital-Umwandlung von zeitdiskreten analogen Eingängen gemäß einer Implementierung veranschaulicht. Das Verfahren 300 beschreibt die Anwendung eines Mehrstufen-Modulators (wie beispielsweise eines ADC 100)mit einer Vorwärtskopplungsmethode. Beispielsweise ist der Modulator angeordnet, digitale Darstellungen von alternierenden Komparatoren abwechselnd auszugeben, um eine digitale Darstellung eines analogen Eingangssignals zu bilden. Das Verfahren 300 ist mit Bezugnahme auf die 1-5 beschrieben.
-
Die Reihenfolge, in der das Verfahren beschrieben wird, soll nicht als eine Einschränkung verstanden werden, und jede beliebige Zahl der beschriebenen Verfahrensblöcke können in irgendeiner Reihenfolge kombiniert werden, um das Verfahren oder alternative Verfahren zu implementieren. Zusätzlich dazu können einzelne Blöcke aus dem Verfahren ausgenommen werden, ohne vom Wesen und Schutzumfang des hierin beschriebenen Gegenstandes abzuweichen. Überdies kann das Verfahren in allen geeigneten Materialien oder Kombinationen davon implementiert werden, ohne vom Schutzumfang des hierin beschriebenen Gegenstandes abzuweichen.
-
In einer Implementierung umfasst der Mehrstufen-Modulator zwei oder mehr Integratorstufen und eine gleichgroße Anzahl an Komparatorstufen. In anderen Implementierungen kann die Anzahl der Komparatorstufen variieren.
-
Bei Block 302 umfasst das Verfahren das Integrieren eines Eingangssignals an einer ersten Integratorstufe (wie beispielsweise an der Integratorstufe 102). In einer Implementierung wird das Eingangssignal an Differenzeingängen der ersten Integratorstufe empfangen. In einer Implementierung umfasst das Verfahren die Doppelabtastung des Eingangssignals über ein oder mehrere Schaltkondensator-Netzwerke und das Empfangen des doppelt-abgetasteten Eingangssignals beim ersten Integrator.
-
Bei Block 304 umfasst das Verfahren das Integrieren eines weiteren Signals an einer zweiten Integratorstufe (wie beispielsweise der Integratorstufe 104). In einem Beispiel wird die zweite Integratorstufe von einer Ausgabe der ersten Integratorstufe kaskadiert. Beispielsweise kann der Eingang der zweiten Integratorstufe mit dem Ausgang der ersten Integratorstufe über Signalpfade, Kondensatoren, einen oder mehrere Schalter und ähnliches gekoppelt sein.
-
In einer Implementierung umfasst das Verfahren das Koppeln von einem oder mehreren Schaltkondensator-Netzwerken mit einer Gleichtaktspannung und das Potential-Freihalten der ersten Integratorstufe und/oder der zweiten Integratorstufe über die Gleichtaktspannung. In einer weiteren Implementierung umfasst das Verfahren das Herabsetzen der Taktfrequenz der ersten Integratorstufe und/oder der zweiten Integratorstufe auf Basis der Doppelabtastung des Eingangssignals. In der Implementierung wird die Einschwingzeit der ersten und/oder der zweiten Integratorstufe erhöht, wobei ein verbessertes Signal-Rausch-Verhältnis auf Basis der herabgesetzten Taktfrequenz bereitgestellt wird.
-
In einer Implementierung umfasst das Verfahren das Differenz-Koppeln der zweiten Integratorstufe mit der ersten Integratorstufe, und das Umwandeln zumindest eines Teils des Ausgangssignals der ersten Integratorstufe, wie beispielsweise des Verfahrensfehlers der ersten Stufe, in ein Gleichtaktsignal an der zweiten Integratorstufe. Als ein Gleichtaktsignal kann der Fehler der ersten Stufe an aufeinanderfolgenden Differenzstufen des Modulators inkonsequent sein.
-
In einer weiteren Implementierung umfasst das Verfahren das Vorwärts-Steuern des Ausgangssignals der ersten Integratorstufe an die erste Komparatorstufe oder an die zweite Komparatorstufe auf Basis eines Netzwerks von steuerbaren Schaltern. In einer Implementierung können die Schalter über Steuersignale (beispielsweise Steuersignale 1 und 2) gesteuert sein. In einer Implementierung umfasst das Verfahren auch das Vorwärts-Steuern des Ausgangssignals der zweiten Integratorstufe zur ersten Komparatorstufe oder zur zweiten Komparatorstufe auf Basis des Netzwerks von steuerbaren Schaltern.
-
Bei Block 306 umfasst das Verfahren das Umwandeln des Ausgangssignals der ersten Integratorstufe in eine digitale Darstellung an einer ersten Komparatorstufe oder an einer zweiten Komparatorstufe auf Basis eines ersten Steuersignals (wie beispielsweise Steuersignal 1).
-
Bei Block 308 umfasst das Verfahren das Umwandeln eines Ausgangssignals der zweiten Integratorstufe in eine digitale Darstellung an der ersten Komparatorstufe oder an der zweiten Komparatorstufe auf Basis des ersten Steuersignals und/oder eines zweiten Steuersignals (wie beispielsweise Steuersignale 1 und 2). In verschiedenen Implementierungen können die Komparatorstufen, die für die obigen Wandlungen der Blöcke 306 und 308 angewandt werden, über Steuersignale (wie beispielsweise Steuersignale 1 und 2) ausgewählt werden, die auf einen oder mehrere Schalter auf alternativen Signalpfaden wirken.
-
In einer Implementierung umfasst das Verfahren den alternierenden Betrieb der ersten und zweiten Komparatorstufe über das erste und zweite Steuersignal, wobei die erste und zweite Komparatorstufe abwechselnd einen digitalen Impuls auf das erste und zweite Steuersignal ausgibt. In der Implementierung geben die Komparatorstufen die digitalen Impulse an einen Multiplexer oder dergleichen aus. Das Verfahren umfasst somit das Multiplexen der Digitalimpulsausgaben der ersten und zweiten Komparatorstufe auf Basis eines dritten Steuersignals. In einem Beispiel umfasst das dritte Steuersignal eine Kombination des ersten und zweiten Steuersignals oder ähnliches.
-
Bei Block 310 umfasst das Verfahren das alternative Ausgeben einer Ausgabe der ersten Komparatorstufe und einer Ausgabe der zweiten Komparatorstufe (beispielsweise über den Multiplexer) als eine digitale Darstellung des Eingangssignals. In verschiedenen Implementierungen umfasst die Ausgabe einen Impulsstrom. In einem Beispiel ist der Strom ein Einzelbitstrom von Impulsen, wobei jeder andere Impuls eine Ausgabe der alternierenden Komparatorstufen ist.
-
In einer Implementierung umfasst das Verfahren das Umwandeln der digitalen Darstellung des Eingangssignals (beispielsweise des Impulsstroms) in eine analoge Form über einen Einzel-Digital-Analog-Wandler (DAC). In einem Beispiel wird die analoge Form an einen Eingang der ersten Integratorstufe rückgekoppelt. In verschiedenen Implementierungen stellt das Rückkoppeln der analogen Form eine Fehlerberichtigung für den Modulator bereit.
-
In alternativen Implementierungen können andere Methoden in das Verfahren 300 in verschiedenen Kombinationen integriert werden, und bleiben innerhalb des Schutzumfangs der Offenbarung.
-
Schlussfolgerung
-
Obwohl die Implementierungen der Offenbarung in einer Sprache beschrieben worden sind, die für strukturelle Merkmale und/oder methodologische Schritte spezifisch ist, wird darauf hingewiesen, dass die Implementierungen auf die beschriebenen spezifischen Merkmale oder Schritte notwendigerweise beschränkt sind. Die spezifischen Merkmale und Schritte sind eher als darstellende Formen zur Implementierung von beispielhaften Vorrichtungen und Methoden offenbart.
