DE60212940T2 - Vergleich dynamischer elemente in a/d-umsetzern - Google Patents

Vergleich dynamischer elemente in a/d-umsetzern Download PDF

Info

Publication number
DE60212940T2
DE60212940T2 DE60212940T DE60212940T DE60212940T2 DE 60212940 T2 DE60212940 T2 DE 60212940T2 DE 60212940 T DE60212940 T DE 60212940T DE 60212940 T DE60212940 T DE 60212940T DE 60212940 T2 DE60212940 T2 DE 60212940T2
Authority
DE
Germany
Prior art keywords
converter
thermometer
sub
scrambled
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60212940T
Other languages
English (en)
Other versions
DE60212940D1 (de
Inventor
Erik Bengt JONSSON
Alf Christer JANSSON
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from SE0100663A external-priority patent/SE520277C2/sv
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE60212940D1 publication Critical patent/DE60212940D1/de
Application granted granted Critical
Publication of DE60212940T2 publication Critical patent/DE60212940T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/108—Converters having special provisions for facilitating access for testing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Description

  • TECHNISCHES GEBIET
  • Diese Erfindung betrifft Analog-zu-Digital-Umsetzer (A/D-Umsetzer) und insbesondere zum Abstimmen dynamischer Elemente in mehrstufigen A/D-Umsetzern, wie Pipeline-, Teilbereich-, zyklische und Mehrbit-Delta-Sigma-A/D-Umsetzer.
  • HINTERGRUND
  • Die maximal erreichbare Genauigkeits-Geschwindigkeits-Leistung von A/D-Umsetzern ist begrenzt durch nicht-ideale Effekte, die mit ihren Bausteinen assoziiert sind. Typischerweise ist die Leistung begrenzt durch Ausregelzeit, endlichem Verstärkungsfaktor und/oder Nichtübereinstimmung von Komponenten. Bei der Konstruktion von A/D-Umsetzern hoher Geschwindigkeit und hoher Genauigkeit legen die Begrenzungen den Bausteinen strenge Anforderungen auf, was zu verlängerter Konstruktionszeit und niedrigerem Ertrag führt.
  • In vielen Fällen kann das Abstimmen dynamischer Elemente angewandt werden, um die negativen Auswirkungen der nicht-idealen Effekte zu reduzieren, indem die Fehler randomisiert werden. Beispielsweise beschreiben die Quellenangaben [1–3] die Verwürfelung des Thermometercodebusses, um das Abstimmen dynamischer Elemente auszuführen. Die Nichtlinearität des A/D-Umsetzers erscheint dann als weißes Rauschen, das das Grundrauschen erhöht, anstatt harmonische Verzerrung und Intermodulation zu erzeugen.
  • Ein Problem von Implementierungen zum Abstimmen dynamischer Elemente nach dem Stand der Technik ist, dass zusätzliche Logik für den zeitkritischen Thermometercodebus erforderlich ist. Dies resultiert in einer zusätzlichen Signalverzögerung, die negative Auswirkungen auf die maximal erreichbare Abtastrate hat.
  • CARBONE P., CACIOTTA M.: „Distortionless analog-to-digital conversion" INSTRUMENTATION AND MEASUREMENT TECHNOLOGY CONFERENCE, 1997, IMIC/97. PROCEEDINGS, SENSING, PROCESSING, NETWORKING, IEEE Ausg. 1, 1997, Seite 636-639, XP002909951 betrifft harmonische Verzerrung, die durch nichtlineare Flash-Analog-zu-Digital-Umsetzer (ADC) eingeführt wird, und selbst Dithering in kleinem Ausmaß reduziert diesen unerwünschten Effekt nicht. Eine neue Architektur wird vorgestellt, basierend auf normaler Flash-Umsetzung und Abstimmung dynamischer Elemente, die nichtlineare Verzerrung durch Randomisierung der Widerstandspositionen in der Widerstandsfolge, die zur Generierung der Spannungsreferenzen verwendet wird, stark reduziert.
  • ZUSAMMENFASSUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung des Abstimmens dynamischer Elemente für A/D-Umsetzer ohne diese zusätzliche Signalverzögerung.
  • Diese Aufgabe wird in Übereinstimmung mit den beigefügten Ansprüchen ausgeführt.
  • Kurz gesagt, implementiert die vorliegende Erfindung das Abstimmen dynamischer Elemente außerhalb des Thermometercodebusses, indem die Komparatoren des A/D-Teilumsetzers einer Stufe gezwungen werden, einen verwürfelten Thermometercode zu erzeugen. Dies eliminiert die zusätzliche Verzögerung im Thermometercodebus und erhöht dadurch die realisierbare Abtastrate.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung, zusammen mit weiteren Aufgaben und Vorteilen davon, lässt sich am besten verstehen unter Bezugnahme auf die folgende Beschreibung zusammen mit den begleitenden Zeichnungen, bei denen:
  • 1 ein Blockdiagramm eines typischen Pipeline-A/D-Umsetzers zeigt;
  • 2 ein Blockdiagramm einer typischen Stufe des A/D-Umsetzers in 1 mit konventioneller Verwürfelung zeigt;
  • 3 ein Diagramm zeigt, das die Taktung von wesentlichen Steuersignalen in der A/D-Umsetzerstufe in 2 darstellt;
  • 4 ein Blockdiagramm einer beispielhaften Ausführungsform einer A/D-Umsetzerstufe in Übereinstimmung mit der vorliegenden Erfindung zeigt;
  • 5 ein Diagramm zeigt, das die Taktung von wesentlichen Steuersignalen in der A/D-Umsetzerstufe in 4 darstellt;
  • 6 eine beispielhafte Verwürfelungseinheit zeigt, die als ein Butterfly-Netzwerk implementiert ist;
  • 7 eine beispielhafte Ausführungsform eines Thermometer-zu-binär-Umsetzers zeigt, der geeignet ist zur Verwendung in Verbindung mit der vorliegenden Erfindung;
  • 8 eine weitere beispielhafte Ausführungsform eines Thermometer-zu-binär-Umsetzers zeigt, der geeignet ist zur Verwendung in Verbindung mit der vorliegenden Erfindung;
  • 9 ein Taktdiagramm zeigt, das Ausregelzeiten für Schwellenwert-Pegelfehler aufgrund von Verwürfelung darstellt;
  • 10 eine beispielhafte Ausführungsform einer Komparatoreingangsstufe zeigt;
  • 11 ein Taktdiagramm zeigt, das Ausregelzeiten für Schwellenwert-Pegelfehler aufgrund von Verwürfelung in der Ausführungsform von 10 darstellt;
  • 12 eine beispielhafte Ausführungsform einer Komparatoreingangsstufe auf der Grundlage von Schaltkondensator-Schwellenwertgenerierung zeigt;
  • 13 eine beispielhafte Ausführungsform einer Stufe in einem Mehrbit-Delta-Sigma-A/D-Umsetzer zeigt, konfiguriert in Übereinstimmung mit der vorliegenden Erfindung; und
  • 14 ein Flussdiagramm zeigt, das das Verfahren in Übereinstimmung mit der vorliegenden Erfindung darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden Beschreibung werden die gleichen Bezugsbenennungen für die gleichen oder ähnliche Elemente verwendet.
  • Die nachstehende Beschreibung wird hauptsächlich die vorliegende Erfindung mit Bezugnahme auf einen Pipeline-A/D-Umsetzer beschreiben. Es ist jedoch zu erkennen, dass die gleichen Prinzipien auch für andere mehrstufige A/D-Umsetzer, wie Teilbereich-, Mehrbit-Delta-Sigma- oder zyklische A/D-Umsetzer, verwendet werden können (obwohl ein zyklischer Umsetzer nicht buchstäblich ein mehrstufiger Umsetzer ist, wird er für die Zwecke dieser Beschreibung als ein mehrstufiger Umsetzer angesehen, da er A/D-Umsetzung in mehreren Schritten durch Wiederverwendung einer A/D-Umsetzerstufe durchführt).
  • 1 zeigt ein Blockdiagramm eines typischen A/D-Umsetzers. Eine N-Bit-analog-zu-digital-Umsetzung wird in zwei oder mehr Stufen durchgeführt, wobei jede Stufe {N1, N2 ... NK} Bits von Informationen extrahiert, repräsentiert durch die digitalen Wörter {d1, d2 ... dK}, wobei K die Anzahl der Pipelinestufen darstellt. Die erste Pipelinestufe extrahiert die N1 höchstwertigen Bits unter Verwendung eines N1-Bit-A/D-Umsetzers 10. Dann wird der geschätzte Wert vom analogen Eingangssignal Vin durch Verwendung eines D/A-Teilumsetzers 12 und eines Addierers 14 subtrahiert, wobei ein Residuum verbleibt, das die Informationen enthält, die erforderlich sind, um die wertniedrigeren Bits zu extrahieren. Gewöhnlich wird dieses Residuum durch einen Verstärker 16, der eine Verstärkung G1 zur Herstellung des geeigneten Signalbereichs für Stufe 2 aufweist, verstärkt. Diese Schritte werden für alle K Schritte wiederholt, mit der Ausnahme der letzten Pipelinestufe, die keinen analogen Ausgang erzeugen muss und daher keinen D/A-Umsetzer, Addierer oder Verstärker aufweist, sondern nur einen A/D-Umsetzer 10. Die digitalen Wörter {d1, d2 ... dK} werden dann zur Bildung des digitalen Ausgabeworts dout in einer Einheit 18 für Zeitabgleichung und digitale Korrektur von A/D-Teilumsetzerdaten kombiniert.
  • Zur Vereinfachung der folgenden Beschreibung wird angenommen, dass eine A/D-Umsetzerstufe eine Auflösung von 3 Bit aufweist. Diese Zahl ist ausreichend klein, um handhabbar zu sein, ist aber auch groß genug, um die wesentlichen Merkmale eines allgemeinen Falls zu veranschaulichen.
  • 2 zeigt ein Blockdiagramm einer typischen Stufe des A/D-Umsetzers in 1. A/D-Teilumsetzer 10 enthält eine Anzahl von Komparatoren COMP1-COMP7. Ein Eingangsanschluss von jedem Komparator ist mit einer korrespondierenden Bezugsspannung V1-V7 verbunden. Diese Bezugsspannungen werden von einer Leiter von Widerständen R1-R8 gebildet. Während der A/D-Umsetzung empfängt der andere Eingangsanschluss von jedem Komparator das analoge Eingangssignal (das gleiche Signal zu jedem Komparator). Die Ausgangssignale von den Komparatoren bilden gemeinsam den digitalisierten Wert im Thermometercode. Diese Signale werden weitergeleitet zu D/A-Teilumsetzer 12 über einen Thermometercodebus, der von den Leitungen T1-T7 gebildet wird, wo sie in einen korrespondierenden analogen Wert transformiert werden. Dieser Wert wird von dem originalen analogen Wert (der in einer Abtast- und Halteschaltung 20 gespeichert wurde) in Addierer 14 subtrahiert, und das Restsignal wird mit einer Verstärkung gleich 4 in Verstärkungselement 16 verstärkt. Die Bits von der Stufe werden von einem Thermometer-zu-binär-Umsetzer 22 extrahiert, der den Thermometercode in Binärcode umsetzt, gewöhnlich durch Ermittlung des Übergangs von 1 zu 0 in dem Thermometercode und Nachschlagen der korrespondierenden Position in einem ROM, um den Binärcode zu erhalten.
  • Abstimmen dynamischer Elemente wird oft verwendet zur Randomisierung der Fehler des A/D-Umsetzers. Die Randomisierung wird erreicht durch Austauschen der Elemente, deren inadäquate Abstimmung unerwünschte Störsignale erzeugt, in einer pseudozufälligen Weise. In Pipeline-A/D-Umsetzern bedeutet dies gewöhnlich, dass die Elemente in einem D/A-Teilumsetzer 12 durch eine Verwürfelungseinheit 24, die von einem pseudozufälligen Verwürfelungscode gesteuert wird, auszutauschen sind. Der Austausch wird typischerweise durchgeführt, indem die Thermometercodebits verwürfelt werden, die von A/D-Teilumsetzer 10 erzeugt werden, bevor die Signale auf den D/A-Teilumsetzer angewandt werden. Eine derartige Verwürfelung dekorreliert D/A-Teilumsetzer-Fehler aus dem Eingangssignal. Dadurch erscheinen die Fehler jetzt als weißes Rauschen und nicht als systematischer Fehler.
  • 3 zeigt ein Diagramm, das die Taktung der Steuersignale Φs und Φh darstellt, die A/D-Teilumsetzer 10 bzw. D/A-Teilumsetzer 12 in der A/D-Umsetzerstufe in 2 steuern. Die Entscheidungsphase des A/D-Teilumsetzers beginnt, wenn das Steuersignal Φs abfällt. Die D/A-Umsetzung in D/A-Umsetzer 12 kann jedoch nicht zur gleichen Zeit beginnen aufgrund der Verzögerungen Tcomp und Tscr, die von den Komparatoren von A/D-Teilumsetzer 10 bzw. Verwürfelungseinheit 24 eingeführt werden. Außerdem ist eine Sicherheitsspanne Tm vorhanden, um das wiederholte Ausregeln des nachfolgenden D/A-Teilumsetzers unabhängig von den Komparatorverzögerungen, die nicht genau bekannt sind, zu gewährleisten. Daher beträgt die gesamte Verzögerung vor Beginn der D/A-Umsetzung durch Ansteigen von Φh: Ttotal delay = Tcomp + Tscr + Tm
  • Die gesamte Verzögerung sollte jedoch so kurz wie möglich sein, da eine kürzere Verzögerung eine höhere erreichbare Abtastrate ergibt. Weiterhin wird die Verwürfelungseinheit 24 oft als mehrschichtige Butterfly-Struktur implementiert (ein Beispiel wird mit Bezug auf 6 beschrieben). Jede Schicht führt eine Verzögerung ein. Da die erforderliche Anzahl von Schichten in der Butterfly-Struktur mit der Anzahl von extrahierten Bits pro Stufe zunimmt, bedeutet dies, dass die Verzögerung Tscr auch für Stufen höherer Auflösung zunimmt. Als typisches Beispiel soll die Verzögerung durch jede Schicht 0,2 ns betragen, was für eine 3-schichtige Butterfly-Struktur in einer Verzögerung Tscr von 0,6 ns resultiert. Dies kann mit einer typischen Verzögerung Tcomp von 0,6 ns und einer Spanne Tm von 0,2 ns verglichen werden. Damit beträgt die gesamte Verzögerung in diesem Beispiel 1,4 ns.
  • 4 zeigt ein Blockdiagramm einer beispielhaften Ausführungsform einer A/D-Umsetzerstufe in Übereinstimmung mit der vorliegenden Erfindung. In dieser Ausführungsform wurde die Verwürfelungseinheit 24 von dem Thermometercodebus zu dem „Komparator-Schwellenwert-Bus", gebildet durch die Leitungen V1-V7, versetzt. Während der Verwürfelung werden die Leitungen V1-V7 (und damit die Bezugsspannungen) zu den Komparatoren COMP1-COMP7 in Übereinstimmung mit einem Verwürfelungscode ausgetauscht, wodurch der A/D-Teilumsetzer 10 gezwungen wird, einen verwürfelten Code im Thermometercodebus zu erzeugen (da das analoge Eingangssignal bei allen Komparatoren das gleiche ist, ist es unerheblich, welcher Komparator einem bestimmten Schwellenwertpegel zugeordnet wird).
  • 5 zeigt ein Diagramm, das die Taktung der Steuersignale Φs und Φh in der A/D-Umsetzerstufe in 4 darstellt. Da die Verwürfelungseinheit 24 aus dem Thermometercodebus entfernt wurde, beträgt die gesamte Verzögerung im Bus jetzt: Ttotal delay = Tcomp + Tm
  • Da die Komparatoren noch in dem Umsetzer vorhanden sind, bleibt die Umsetzungsverzögerung Tcomp noch erhalten. Bei Verwendung der obigen beispielhaften Verzögerungswerte besteht eine Reduzierung der Verzögerung von mehr als 40 %. Diese Reduzierung kann verwendet werden, um die erreichbare Abtastrate zu erhöhen.
  • 6 zeigt eine beispielhafte Verwürfelungseinheit 24, die als ein Butterfly-Netzwerk implementiert ist. In dieser Ausführungsform passieren die Schwellenwerte V1-V7 3 Schaltschichten, die von einem Verwürfelungscode (9 Bit in dem Beispiel) gesteuert werden. Wenn ein Codebit „niedrig" ist, ändert der korrespondierende Schalter die Signale nicht. Ist das Bit andererseits „hoch", tauscht der Schalter das korrespondierende Schwellenwertpaar aus. Durch Bereitstellung verschiedener Verwürfelungscodes in einer pseudozufälligen Weise ist es möglich, die Schalter in den Schichten in verschiedene Austauschkombinationen zu kombinieren und dadurch „Verwürfelung" zu implementieren.
  • Da Umsetzer 22 jetzt einen verwürfelten Thermometercode empfängt (nach dem Stand der Technik war der zutreffende Thermometercode verfügbar), muss er geringfügig modifiziert werden. Eine mögliche Lösung ist, eine Entwürfelungseinheit zwischen dem (verwürfelten) Thermometercodebus und dem Umsetzer 22 einzufügen. Diese Entwürfelungseinheit kann einfach aus dem gleichen Butterfly-Netzwerk wie in 6 bestehen, aber mit vertauschten Eingangs- und Ausgangsseiten. In dieser Weise kann der gleiche Verwürfelungscode sowohl für die Verwürfelungs- als auch die Entwürfelungseinheit verwendet werden. Die entwürfelten Signale können dann in einer konventionellen Weise in Binärform umgewandelt werden.
  • Eine andere Möglichkeit besteht darin, Umsetzer 22 als ein Wallace-Baum-Decodierer (siehe [4]) zu implementieren, wie in 7 dargestellt. Der Wallace-Baum enthält eine Anzahl von verschalteten Volladdierern. Auf der ersten (oben in 7) Ebene zählt jeder Addierer die Anzahl von "Einsen", während er T1-T3 bzw. T4-T6 eingibt, und gibt ein 2-Bit-codiertes Wort s,c (summieren und übertragen) aus. Auf der zweiten Ebene addieren weitere Volladdierer die 2-Bit-Wörter von der vorherigen Ebene und addieren außerdem das Restsignal T7. Dies ergibt den Binärcode b2, b1, b0 für einen 3-Bit-Umsetzer.
  • 8 zeigt eine weitere beispielhafte Ausführungsform eines Thermometer-zu-binär-Umsetzers, der geeignet ist, in Verbindung mit der vorliegenden Erfindung verwendet zu werden. Dieser Umsetzer ist für einen 4-Bit-A/D-Teilumsetzer geeignet. Der 3-Bit-Umsetzer von 7 wird als ein Baustein verwendet und die Ausgänge von zwei derartigen Blöcken werden kombiniert, wie in 8 dargestellt. Für höhere Auflösungen, nämlich zur Verschaltung von Ausgängen von Umsetzern niedrigerer Auflösung, kann das gleichen Prinzip wiederholt werden.
  • Dadurch ist der Wallace-Baum eine einfache und kompakte Struktur zur Implementierung von Thermometer-zu-binär-Umsetzung. Aufgrund der Baumstruktur ist die Länge der Signalfortpflanzung gering. Er kann auch auf einfache Weise als Pipeline ausgeführt werden, was bedeutet, dass er niemals ein Faktor zur Begrenzung der Geschwindigkeit in dem A/D-Umsetzer sein wird.
  • Verwürfelung von Schwellenwerten verursacht Übergangsvorgänge im Schwellenwertcodebus. Diese Übergangsvorgänge benötigen eine gewisse Ausregelzeit, bevor stabile Pegel erreicht werden. 9 zeigt ein Taktdiagramm, das Ausregelzeiten für Schwellenwert-Pegelfehler aufgrund von Verwürfelung darstellt. Dieses Diagramm ist anwendbar für eine Ausführungsform in Übereinstimmung mit 4. In einer derartigen Ausführungsform werden die Schwellenwerte an die Komparatoren für direkten Vergleich mit dem Analogsignal weitergeleitet. Der Komparatoreingang könnte zum Beispiel eine Differenzialstufe eines Vorverstärkers oder einen Eingang zu einem Halteglied, das vorzugsweise regenerativ ist, umfassen. Die Spitze von 9 zeigt die Taktphasen Φs und Φh, die den A/D- bzw. D/A-Teilumsetzer steuern. Der mittlere Teil von 9 zeigt ein Analogsignal und der untere Teil zeigt den Schwellenwert-Ausregelfehler nach Verwürfelung. Verriegelung der Komparatoren wird an der fallenden Flanke von Φs durchgeführt. Schwellenwert-Verwürfelung erfolgt kurz nach der steigenden Flanke von Φh. Wie aus 9 ersichtlich, ist mehr als eine halbe Taktperiode zum Ausregeln des verwürfelten Schwellenwerts verfügbar, da ein verwürfelter Schwellenwert bis zum nächsten Verriegelungszeitpunkt nicht stabil sein muss.
  • 10 zeigt eine beispielhafte Ausführungsform einer Komparator-Eingangsstufe, die zum Verarbeiten von Differenzial-Eingangssignalen geeignet ist. In dieser Ausführungsform werden die Schwellenwerte auf Kondensatoren zur Verwendung in der nächsten Taktphase abgetastet. Die Taktphasen Φs2, und Φh2, korrespondieren zu Φs bzw. Φh, wobei Φh1 eine geringfügig führende Version von Φh ist.
  • 11 zeigt ein Taktdiagramm, das Ausregelzeiten für Schwellenwert-Pegelfehler aufgrund von Verwürfelung in der Ausführungsform von 10 darstellt. Hohe Signale Φh2, und Φs2, korrespondieren zu Kondensatoreingangsschaltern in korrespondierend benannten Schaltzuständen in 10. Ein hohes Signal Φh1 korrespondiert zu geschlossenen (leitenden) Schaltern, die durch Φh1 in 10 bezeichnet sind. Da die Schwellenwerte nicht gleichzeitig mit der Komparatorverriegelung abgetastet werden, ist noch mehr als eine halbe Taktperiode zum Ausregeln der Schwellenwerte verfügbar. Dadurch haben, obwohl die verwürfelten Schwellenwerte zum Zeitpunkt der Komparatorverriegelung (wenn das Analogsignal mit den vorher abgetasteten Schwellenwerten verglichen wird) noch nicht ausgeregelt sind, diese verwürfelten Schwellenwerte noch fast eine halbe Taktperiode zum Ausregeln, bevor sie an der nächsten fallenden Flanke von Φh2 abzutasten sind.
  • Die vorliegende Erfindung ist nicht begrenzt auf Schwellenwert-Spannungen, die von Widerstandsleitern erzeugt wurden. Als ein weiteres Beispiel zeigt 12 eine Ausführungsform einer Komparatoreingangsstufe auf der Grundlage von Schaltkondensator-Schwellenwertgenerierung. Die Figur zeigt die Eingangsstufe von Komparator i eines unsymmetrischen 3-Bit-A/D-Teilumsetzers. Ein Addierer addiert einen 3-Bit-Verwürfelungscode zu der 3-Bit-Repräsentation der Komparatorzahl i, die den Vorgabe-Schwellenwert repräsentiert. Der Übertrag wird in der Addition ignoriert. Das resultierende Signal, wenn ungleich Null, bildet ein Schwellenwert-Wort wi, von dem jedes Bit einen korrespondierenden Schalter zur Auswahl einer Bezugsspannung, entweder Vref+ oder Vref–, steuert. Während der Taktphase Φh2 werden die ausgewählten Bezugsspannungen weitergeleitet zu einer gewichteten Kondensatorgruppe, die den verwürfelten Schwellenwert bildet. In dieser Ausführungsform wird Verwürfelung erreicht, indem der Vorgabe-Schwellenwertcode (in dem Addierer) zirkuliert wird, und der pseudozufällige Verwürfelungscode bestimmt die Anzahl der Bitpositionen für die Zirkulation. Da ein Null-Schwellenwert-Wort mit einem Schwellenwertpegel korrespondiert, der nicht verwendet wird, wird ein resultierender Nullcode von dem Addierer durch den Verwürfelungscode ersetzt (dies wird von dem Schalter hinter dem Addierer ausgeführt), der nicht Null ist (zwischen 1 und 7 in der dargestellten Ausführungsform). Der Grund für diese Wahl ist, dass kein Schwellenwert-Wort von dem Addierer den Verwürfelungscode umfasst, da dies implizieren würde, dass das Schwellenwert-Wort 000 addiert wurde, welches kein zulässiges Vorgabe-Schwellenwert-Wort ist (Schwellenwert-Wörter variieren zwischen 1 und 7 in der dargestellten Ausführungsform).
  • 13 zeigt eine beispielhafte Ausführungsform einer Stufe in einem Mehrbit-Delta-Sigma-A/D-Umsetzer, die in Übereinstimmung mit der vorliegenden Erfindung konfiguriert ist. Die dargestellte Ausführungsform ist ein zeitkontinuierlicher Mehrbit-Delta-Sigma-A/D-Umsetzer mit einem zeitkontinuierlichen Filter 21, gewöhnlich ein Integrierer zur Implementierung eines Tiefpass-Delta-Sigma-Umsetzers, und getakteten Komparatoren und einem D/A-Teilumsetzer.
  • Es ist auch möglich, einen zeitdiskreten Umsetzer zu implementieren, beispielsweise durch Implementierung des Integrierers al Schaltkondensator-Filter und durch Verwendung von zeitkontinuierlichen (nicht getakteten) Komparatoren und D/A-Teilumsetzer. In diesem Fall steuern Φs und Φh den Integrierer stattdessen.
  • 14 zeigt ein Flussdiagramm, das das Verfahren in Übereinstimmung mit der vorliegenden Erfindung darstellt. Schritt S1 repräsentiert den Beginn einer neuen Abtastperiode. Schritt S2 verwürfelt die Schwellenwertpegel. Schritt S3 tastet das analoge Eingangssignal mit verwürfelten Komparator-Schwellenwerten ab. Schritt S4 setzt den resultierenden verwürfelten Thermometercode in Binärcode um. Dann kehrt das Verfahren zurück zu Schritt S1 für die nächste Abtastperiode.
  • In der obigen Beschreibung wurden die A/D-Teilumsetzer-Komparator-Schwellenwerte modifiziert, um die Verwürfelung des Thermometercodes außerhalb des Thermometercodebusses zu implementieren. Eine Alternative wäre, das analoge Eingangssignal zu den einzelnen Komparatoren zu modifizieren (versetzen). Eine weitere Möglichkeit wäre, die internen Komparatorversatze einzustellen.
  • Die vorliegende Erfindung ermöglicht es, die D/A-Teilumsetzer-Fehler zu randomisieren, ohne Nachteile hinsichtlich der Geschwindigkeit oder des dynamischen Bereichs einzuführen. Durch Randomisieren von Fehlern erscheinen derartige Fehler bei A/D-Umsetzung als Rauschen anstatt als Verzerrung und Intermodulation. Dies ist ein großer Vorteil in den meisten Funksystemen, aber auch in vielen anderen Anwendungen. Die Erfindung kann entweder eigenständig oder als Ergänzung zur Kalibrierung von Hochleistungs-A/D-Umsetzern verwendet werden.
  • QUELLENANGABEN
    • [1] Ian Galton, „Digital Cancellation of D/A Converter Noise in Pipelined A/D Converters", IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing, Ausg. 47, Nr. 3, März 2000.
    • [2] Todd L. Brooks, David H. Robertson, Daniel F. Kelly, Anthony Del Muro und Stephan W. Harston, „A Cascaded Sigma-Delta Pipeline A/D Converter with 1.25 MHz Signal Bandwidth and 89 dB SNR", IEEE Journal of Solid-State Circuits, Ausg. 32, Nr. 12, Dezember 1997.
    • [3] P. Rombouts und L. Weyten, „Dynamic element matching for pipelined A/D conversion", 1998 IEEE International Conference on Electronics, Circuits and Systems. Surfing the Waves of Science and technology, Ausg. 2, 7.-9. Sept. 1998, Portugal.
    • [4] F. Kaess, R. Kanan, B. Hochet und M. Declercq, „New Encoding Scheme for High-Speed Flash ADCs", 1997 IEEE International Symposium on Circuits and Systems", 9.-12. Juni 1997, Hongkong.

Claims (16)

  1. Verfahren zum Abstimmen dynamischer Elemente für einen D/A-Teilumsetzer einer A/D-Umsetzerstufe, dadurch gekennzeichnet, dass das Verfahren den Schritt der Steuerung von Komparatoren eines A/D-Teilumsetzers zur Generierung von verwürfeltem Thermometercode und den Schritt der Entwürfelung des verwürfelten Thermometercodes vor der Thermometer-zu-Binärcode-Umsetzung enthält.
  2. Verfahren von Anspruch 1, dadurch gekennzeichnet, dass es den Schritt der Modifizierung von Komparator-Schwellenwerten zur Generierung des verwürfelten Thermometercodes enthält.
  3. Verfahren von Anspruch 1 oder 2, dadurch gekennzeichnet, dass es den Schritt der Wallace-Baum-Decodierung für Thermometer-zu-Binärcode-Umsetzung des verwürfelten Thermometercodes enthält.
  4. Vorrichtung zum Abstimmen dynamischer Elemente in einem D/A-Teilumsetzer einer A/D-Umsetzerstufe, dadurch gekennzeichnet, dass die Vorrichtung umfasst: Mittel (24) zum Steuern von Komparatoren eines A/D-Teilumsetzers zum Generieren von verwürfeltem Thermometercodes und Mittel zum Entwürfeln des Thermometercodes vor der Thermometer-zu-Binärcode-Umsetzung.
  5. Vorrichtung von Anspruch 4, dadurch gekennzeichnet, dass sie Mittel (24) zum Modifizieren von Komparator-Schwellenwerten zum Generieren des verwürfelten Thermometercodes umfasst.
  6. Vorrichtung von Anspruch 4 oder 5, dadurch gekennzeichnet, dass sie einen Wallace-Baum für Thermometer-zu-Binärcode-Umsetzung des verwürfelten Thermometercodes umfasst.
  7. A/D-Umsetzerstufe einschließlich eines A/D-Teilumsetzers, verbunden mit einem D/A-Teilumsetzer, dadurch gekennzeichnet, dass die A/D-Umsetzerstufe weiterhin eine Vorrichtung gemäß Anspruch 4 umfasst.
  8. A/D-Umsetzerstufe von Anspruch 7, dadurch gekennzeichnet, dass sie Mittel zum Modifizieren von Komparator-Schwellenwerten zum Generieren des verwürfelten Thermometercodes umfasst.
  9. A/D-Umsetzerstufe von Anspruch 7 oder 8, gekennzeichnet durch einen Wallace-Baum für Thermometer-zu-Binärcode-Umsetzung des verwürfelten Thermometercodes.
  10. Mehrstufiger A/D-Umsetzer, umfassend mindestens eine A/D-Umsetzerstufe, die mindestens eine A/D-Umsetzerstufe enthaltend einen A/D-Teilumsetzer, der mit einem D/A-Teilumsetzer verbunden ist, dadurch gekennzeichnet, dass mindestens eine A/D-Umsetzerstufe weiterhin eine Vorrichtung gemäß Anspruch 4 umfasst.
  11. A/D-Umsetzer von Anspruch 10, dadurch gekennzeichnet, dass sie Mittel (24) zum Modifizieren von Komparator-Schwellenwerten zum Generieren des verwürfelten Thermometercodes umfasst.
  12. A/D-Umsetzer von Anspruch 10 oder 11, dadurch gekennzeichnet, dass sie einen Wallace-Baum für Thermometer-zu-Binärcode-Umsetzung des verwürfelten Thermometercodes umfasst.
  13. A/D-Umsetzer von Anspruch 10 oder 11, dadurch gekennzeichnet, dass der A/D-Umsetzer ein Pipeline-A/D-Umsetzer ist.
  14. A/D-Umsetzer von Anspruch 10 oder 11, dadurch gekennzeichnet, dass der A/D-Umsetzer ein zyklischer A/D-Umsetzer ist.
  15. A/D-Umsetzer von Anspruch 10 oder 11, dadurch gekennzeichnet, dass der A/D-Umsetzer ein Teilbereich-A/D-Umsetzer ist.
  16. A/D-Umsetzer von Anspruch 10 oder 11, dadurch gekennzeichnet, dass der A/D-Umsetzer ein Mehrbit-Delta-Sigma-A/D-Umsetzer ist.
DE60212940T 2001-02-27 2002-02-13 Vergleich dynamischer elemente in a/d-umsetzern Expired - Lifetime DE60212940T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
SE0100663 2001-02-27
SE0100663A SE520277C2 (sv) 2001-02-27 2001-02-27 Införande av kalibreringssekvens hos en A/D-omvandlare
SE0101423 2001-04-24
SE0101423A SE522569C2 (sv) 2001-02-27 2001-04-24 Dynamisk elemetanpassning i a/d-omvandlare
PCT/SE2002/000239 WO2002069502A1 (en) 2001-02-27 2002-02-13 Dynamic element matching in a/d converters

Publications (2)

Publication Number Publication Date
DE60212940D1 DE60212940D1 (de) 2006-08-17
DE60212940T2 true DE60212940T2 (de) 2007-03-01

Family

ID=26655400

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60212940T Expired - Lifetime DE60212940T2 (de) 2001-02-27 2002-02-13 Vergleich dynamischer elemente in a/d-umsetzern

Country Status (7)

Country Link
US (1) US6816103B2 (de)
EP (1) EP1364461B1 (de)
AT (1) ATE332589T1 (de)
DE (1) DE60212940T2 (de)
ES (1) ES2267995T3 (de)
SE (1) SE522569C2 (de)
WO (1) WO2002069502A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE392044T1 (de) 2002-04-02 2008-04-15 Ericsson Telefon Ab L M Komparator-offsetkallibration für a/d-umsetzer
US6914549B2 (en) * 2003-09-12 2005-07-05 Texas Instruments Incorporated Reconfigurable analog-to-digital converter
WO2005041417A2 (en) * 2003-10-27 2005-05-06 Dan Raphaeli Digital input signals constructor providing analog representation thereof
JP2005269400A (ja) * 2004-03-19 2005-09-29 Sanyo Electric Co Ltd 比較装置及び方法、その比較方法を利用可能なアナログデジタル変換装置、及びその比較方法に利用可能な判定装置
US7091891B2 (en) * 2004-04-28 2006-08-15 Analog Devices, Inc. Calibration of analog to digital converter by means of multiplexed stages
US7307564B1 (en) * 2004-10-25 2007-12-11 Hrl Laboratories, Llc Continuous-time delta-sigma modulators using distributed resonators
US7116260B2 (en) * 2005-01-26 2006-10-03 Raytheon Company Mismatch shaped analog to digital converter
DE102005012444B4 (de) 2005-03-17 2006-12-07 Infineon Technologies Ag Steuervorrichtung und Verfahren zur Verwürfelung der Zuordnung der Referenzen eines Quantisierers in einem Sigma-Delta-Analog-Digital-Umsetzer
US7298306B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulators with comparator offset noise conversion
US7420494B1 (en) 2007-04-30 2008-09-02 Analog Devices, Inc. Mismatch shaping Δ-Σ analog to digital converter system
US20090091483A1 (en) * 2007-10-04 2009-04-09 Texas Instruments Incorporated Flash analog to digital converter (adc)
US7692569B2 (en) * 2008-04-03 2010-04-06 Analog Devices, Inc. Methods and apparatus for rotating a thermometer code
US7652611B2 (en) * 2008-05-20 2010-01-26 Analog Devices, Inc. Front-end sampling technique for analog-to-digital converters
US7786910B2 (en) * 2008-08-12 2010-08-31 Analog Devices, Inc. Correlation-based background calibration of pipelined converters with reduced power penalty
JP2010063055A (ja) * 2008-09-08 2010-03-18 Sony Corp 逐次比較型ａ／ｄ変換器、逐次比較型ａ／ｄ変換器の制御方法、固体撮像装置および撮像装置
US7733253B2 (en) * 2008-09-17 2010-06-08 Hypres, Inc. Superconductor multi-level quantizer
US8416109B2 (en) 2010-12-16 2013-04-09 Hypres, Inc. Superconducting analog-to-digital converter with current amplified feedback
US8723707B2 (en) 2011-11-14 2014-05-13 Analog Devices, Inc. Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters
US8884802B2 (en) * 2013-03-15 2014-11-11 Analog Devices Technology System, method and recording medium for analog to digital converter calibration
US9106244B2 (en) * 2013-08-14 2015-08-11 Maxlinear, Inc. Localized dynamic element matching and dynamic noise scaling in digital-to-analog converters (DACs)
US9077369B1 (en) * 2014-01-21 2015-07-07 Mixsemi Limited Delta-sigma modulator having multiple dynamic element matching shufflers
US9531409B2 (en) 2014-06-25 2016-12-27 Qualcomm Incorporated Switched capacitor transmitter circuits and methods
US9337874B1 (en) * 2014-12-18 2016-05-10 Intel IP Corporation High-speed digital signal processing systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404142A (en) 1993-08-05 1995-04-04 Analog Devices, Incorporated Data-directed scrambler for multi-bit noise shaping D/A converters
US6124813A (en) * 1997-06-06 2000-09-26 Analog Devices, Inc. Self-linearizing multi-bit DACs
US5936562A (en) * 1997-06-06 1999-08-10 Analog Devices, Inc. High-speed sigma-delta ADCs
US5977899A (en) * 1997-09-25 1999-11-02 Analog Devices, Inc. Digital-to-analog converter using noise-shaped segmentation
US6218977B1 (en) * 1998-09-25 2001-04-17 Conexant Systems, Inc. Methods and apparatus for distributing mismatched error associated with data converter elements
US6154162A (en) 1999-01-06 2000-11-28 Centillium Communications, Inc. Dual-stage switched-capacitor DAC with scrambled MSB's
US6348884B1 (en) * 1999-01-06 2002-02-19 Jesper Steensgaard-Madsen Idle-tone-free mismatch-shaping encoders
US6348888B1 (en) * 1999-03-22 2002-02-19 Texas Instruments Incorporated Pipelined ADC with noise-shaped interstage gain error
US6545623B1 (en) * 1999-12-23 2003-04-08 Texas Instruments Incorporated High speed analog-domain shuffler for analog to digital converter
SE516799C2 (sv) * 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare

Also Published As

Publication number Publication date
ES2267995T3 (es) 2007-03-16
SE522569C2 (sv) 2004-02-17
US20040051657A1 (en) 2004-03-18
SE0101423D0 (sv) 2001-04-24
DE60212940D1 (de) 2006-08-17
US6816103B2 (en) 2004-11-09
WO2002069502A1 (en) 2002-09-06
SE0101423L (sv) 2002-08-28
EP1364461B1 (de) 2006-07-05
EP1364461A1 (de) 2003-11-26
ATE332589T1 (de) 2006-07-15

Similar Documents

Publication Publication Date Title
DE60212940T2 (de) Vergleich dynamischer elemente in a/d-umsetzern
DE19732840C2 (de) Pipeline-Analog-Digital-Wandler
DE69925058T2 (de) Mehrstufiger Analog-Digital-Wandler mit Anwendung eines Zittersignals
DE102004049481B4 (de) Analog-Digital-Wandler
DE102006042003A1 (de) Pipeline-A/D-Wandler mit digitaler Fehlerkorrektur mit minimalen Overhead
DE112012000529B4 (de) Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler
DE102005057768B4 (de) Zeitkontinuierlicher Delta-Sigma-Analog-Digital-Wandler
DE3531870C2 (de)
EP1177634B1 (de) Sigma-delta-analog/digital-wandleranordnung
DE102008025367B4 (de) Filter mit kapazitiver Vorwärtskopplung
DE3047447C2 (de) Digitaler Verstärker zum bedarfsweisen Erweitern bzw. Einengen des Dynamikbereiches eines an den Verstärker gelegten digitalen Eingangssignals
DE69922433T2 (de) Pipeline-Analog-Digital-Wandlersystem mit geändertem Kodierungsschema und dessen Betriebsverfahren
CH710379B1 (de) Verfahren und Anordnung zur Einstellung einer effektiven Auflösung eines Ausgangssignals in inkrementellen Delta-Sigma-Analog-Digitalwandlern.
DE10254651B3 (de) Quantisierer für einen Sigma-Delta-Modulator und Sigma-Delta-Modulator
DE102018108128B4 (de) Doppeleingangs-Analog-Digital-Wandler für eine verbesserte Empfängerverstärkungssteuerung
DE10153309B4 (de) Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung
DE602004011581T2 (de) Verfahren und Vorrichtung zum Entfernen von Tönen mittels Schaltverzögerung, die durch DEM (vergleich dynamische Elemente) verursacht werden bei Schaltverzögerung des Signals.
DE102015109542B4 (de) Doppelabtastungs-Modulator mit Vorwärtskopplung
WO2006024317A1 (de) Sigma-delta-analog-digital-wandler für eine xdsl-multistandard-eingangsstufe
DE19742064A1 (de) Analog-Digital-Umsetzverfahren und Vorrichtung zu seiner Ausführung
DE10238028B4 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung
DE69727981T2 (de) Digital-zu-analog konversion
DE102016112516B3 (de) Signalumsetzer
DE69531088T2 (de) Auswahlvorrichtung zur Wahl elektrischer Zellen und Gerät zur Anwendung einer solchen Vorrichtung
EP1356592B1 (de) Sigma-delta-modulator zur digitalisierung von analogen hochfrequenzsignalen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition